JP2018066578A - 評価装置および半導体チップの評価方法 - Google Patents

評価装置および半導体チップの評価方法 Download PDF

Info

Publication number
JP2018066578A
JP2018066578A JP2016203624A JP2016203624A JP2018066578A JP 2018066578 A JP2018066578 A JP 2018066578A JP 2016203624 A JP2016203624 A JP 2016203624A JP 2016203624 A JP2016203624 A JP 2016203624A JP 2018066578 A JP2018066578 A JP 2018066578A
Authority
JP
Japan
Prior art keywords
heat insulating
test jig
semiconductor chip
evaluation apparatus
evaluation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016203624A
Other languages
English (en)
Other versions
JP6680176B2 (ja
Inventor
岡田 章
Akira Okada
章 岡田
貴也 野口
Takaya Noguchi
貴也 野口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016203624A priority Critical patent/JP6680176B2/ja
Publication of JP2018066578A publication Critical patent/JP2018066578A/ja
Application granted granted Critical
Publication of JP6680176B2 publication Critical patent/JP6680176B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】本発明は、評価装置および半導体チップの評価方法に関し、半導体チップの温度を安定させ易い評価装置および半導体チップの評価方法を得ることを目的とする。【解決手段】本発明に係る評価装置は、真空吸着機構を備えたステージと、該ステージの上に設けられ、第1面と該第1面と対向する第2面とを有し、該第1面には、半導体チップを収納可能な第1凹部が複数形成され、該複数の第1凹部の各々の底面から該第2面に至る貫通孔が形成された試験治具と、該試験治具の上部に設けられた複数のプローブと、該複数のプローブに電流を供給する評価部と、該第1面に設けられ、該試験治具よりも熱伝導率が低い断熱部と、を備える。【選択図】図3

Description

本発明は、評価装置および半導体チップの評価方法に関する。
半導体ウエハの電気特性を評価する際、真空吸着により半導体ウエハの設置面を、チャックステージの表面に固定する。この状態で、半導体ウエハの非設置面に電気信号の入出力を行うためのコンタクトプローブを接触させて評価を行う。従来、コンタクトプローブの多ピン化が実施され、大電流、高電圧印加の要求に応えている。
特開昭61−127146号公報
大電流および大電圧の印加を伴った評価では、部分放電現象等によって、被測定物に破損または不具合が生じる場合がある。半導体ウエハに破損または不具合が生じると、半導体ウエハに形成された個々の半導体チップは、その後の工程では使用できない。また、評価中に半導体ウエハが破損した場合、チャックステージの表面に荒れが生じることがある。また、破損した半導体ウエハの一部がチャックステージの表面に密着または埋め込まれることがある。チャックステージ表面の不具合は、半導体ウエハとチャックステージの密着性を低下させる。また、チャックステージ表面の不具合は、半導体ウエハに傷または欠け等のダメージを与える場合がある。このとき、評価の精度および歩留まりが低下する可能性がある。このため、チャックステージの表面を適切に保護することは重要である。
特許文献1には、半導体ウエハから個片化された半導体チップを半導体ウエハのオートプローバーを用いて検査できる故障解析用治具が開示されている。この方法によれば、チャックステージの表面には故障解析用治具が設けられる。故障解析用治具に半導体チップが配置された状態で、半導体チップの評価が実施される。このため、評価時にチャックステージの表面が保護される。また、半導体チップを一括してハンドリングできるので、作業性が改善される。
ここで、特許文献1には、温度を可変にした評価方法については開示されていない。また、特許文献1に開示された故障解析用治具は、表面および側面からの放熱のために半導体チップの温度を効率よく、精度よく変化させることが難しい可能性がある。また、半導体チップの温度を安定させ、一定の温度を維持する評価が難しい場合がある。さらに、特許文献1の故障解析用治具は、治具下面の1箇所に真空ポンプを接続して真空チャックする構造である。このため、半導体ウエハ用のチャックステージを流用し難い。
本発明は、上述の課題を解決するためになされたもので、半導体チップの温度を安定させ易い評価装置および半導体チップの評価方法を得ることを目的とする。
本発明に係る評価装置は、真空吸着機構を備えたステージと、該ステージの上に設けられ、第1面と該第1面と対向する第2面とを有し、該第1面には、半導体チップを収納可能な第1凹部が複数形成され、該複数の第1凹部の各々の底面から該第2面に至る貫通孔が形成された試験治具と、該試験治具の上部に設けられた複数のプローブと、該複数のプローブに電流を供給する評価部と、該第1面に設けられ、該試験治具よりも熱伝導率が低い断熱部と、を備える。
本発明に係る半導体チップの評価方法は、第1面と、該第1面と反対の面である第2面とを有し、該第1面には、半導体チップを収納可能な第1凹部が複数形成され、該複数の第1凹部の各々の底面から該第2面に至る貫通孔が形成された試験治具の該第1面に、該試験治具よりも熱伝導率が低い断熱部を設ける工程と、該複数の第1凹部の少なくとも1つの該貫通孔の上に半導体チップを配置する工程と、真空吸着機構を備えたステージの上に、該ステージと該第2面が対向するように該半導体チップを収納した該試験治具を配置する工程と、該真空吸着機構によって該貫通孔から該半導体チップを吸着する吸着工程と、該吸着工程よりも後に、該半導体チップの温度を変化させる温度工程と、該吸着工程よりも後に、該断熱部が設けられた該試験治具の上部からプローブを該半導体チップに接触させる工程と、該温度工程よりも後に、該プローブと該半導体チップが接触した状態で、該プローブに電流を供給する工程と、を備える。
本発明に係る評価装置は、試験治具の第1面に試験治具よりも熱伝導率が低い断熱部が設けられる。このため、試験治具からの放熱が抑制され、半導体チップの温度を安定させ易い。
本発明に係る半導体チップの評価方法は、試験治具の第1面に試験治具よりも熱伝導率が低い断熱部を設ける工程を備える。このため、試験治具からの放熱が抑制され、半導体チップの温度を安定させ易い。
実施の形態1に係る評価装置の正面図である。 実施の形態1に係る試験治具および断熱部の平面図である。 実施の形態1に係る試験治具および断熱部の断面図である。 実施の形態1に係る第1凹部の平面図である。 実施の形態1に係る試験治具および断熱部の断面図である。 実施の形態1に係るプローブを説明する図である。 実施の形態1の第1の変形例に係る試験治具および断熱部の断面図である。 実施の形態1の第2の変形例に係る試験治具のy軸に垂直な断面図である。 実施の形態1の第2の変形例に係る試験治具のx軸に垂直な断面図である。 実施の形態1の第3の変形例に係る試験治具および断熱部の断面図である。 実施の形態1の第4の変形例に係る試験治具および断熱部の断面図である。 実施の形態1の第5の変形例に係る試験治具および断熱部の断面図である。 実施の形態2に係る試験治具および断熱部の断面図である。 実施の形態3に係る試験治具および断熱部の平面図である。 実施の形態3に係る試験治具および断熱部の断面図である。 実施の形態3に係るステージの平面図である。 実施の形態3の第1の変形例に係る試験治具および断熱部の断面図である。 実施の形態3の第2の変形例に係る試験治具および断熱部の断面図である。 実施の形態4に係る試験治具および断熱部の平面図である。 実施の形態4に係る試験治具および断熱部のy軸に垂直な断面図である。 実施の形態4に係る試験治具および断熱部のx軸に垂直な断面図である。 実施の形態5に係る試験治具および断熱部の断面図である。 実施の形態5に係る試験治具および断熱部の正面図である。
本発明の実施の形態に係る評価装置および半導体チップの評価方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、実施の形態1に係る評価装置の正面図である。本実施の形態に係る評価装置1は、ステージ3を備える。ステージ3は、真空吸着機構を備えたチャックステージである。ステージ3の上には、試験治具7が設けられる。ステージ3は試験治具7を固定する台座である。真空吸着機構によって、試験治具7はステージ3に固定される。試験治具7には、評価対象である半導体チップが収納されている。試験治具7の上部には、複数のプローブ10が設けられる。複数のプローブ10は、絶縁板16に接続されている。絶縁板16には、接続部8Aを介して信号線6Aの一端が接続される。信号線6Aの他端は、評価部4に接続される。
評価部4は、複数のプローブ10に電流を供給する。評価部4は半導体チップに流す電流を制御する制御部を備える。評価部4は、プローブ10を介し半導体チップに電流を流し、半導体チップの電気特性を測定する。ステージ3の上面はめっきされた状態であり、導電性を有する。ステージ3の上面は電極となる。この電極はステージ3の側面に設けられた接続部8Bを介し、信号線6Bの一端に接続される。信号線6Bの他端は、評価部4に接続される。
プローブ10は、大電流を印加することを想定している。ここで大電流は、例えば5A以上の電流である。半導体チップに大電流を流すために、プローブ10は、各々の半導体チップに対して複数設けられている。各々のプローブ10と信号線6Aは、例えば絶縁板16上に設けられた金属板および接続部8Aを介して接続される。
ここで、接続部8Aと接続部8Bとの間の配線距離は、どのプローブ10を介しても同じになるように設定されている。これにより、各々のプローブ10を流れる電流密度を一致させることが出来る。プローブ10から接続部8Aまでの配線距離と、プローブ10から接続部8Bまでの配線距離は等しいことが望ましい。
プローブ10、絶縁板16、接続部8Aを備えるプローブ基体2は、移動アーム9により任意の方向へ移動できる。本実施の形態では、1つの移動アーム9によってプローブ基体2を保持する構成とした。これに対し、複数の移動アーム9でプローブ基体2を保持してもよい。これにより、プローブ基体2を安定して保持できる。また、別途設けた移動機構を用いて、ステージ3および試験治具7を移動させてもよい。
ステージ3は、内部に図示しない温度可変機構を備える。温度可変機構は、試験治具7に収納された半導体チップの温度を変更する。温度可変機構は例えばヒーターを備える。また、評価装置1はウエハ搬送機構17を備える。ウエハ搬送機構17は、半導体ウエハをハンドリングするための機構である。
図2は、実施の形態1に係る試験治具および断熱部の平面図である。図2は、半導体チップが試験治具7に収納されていない状態を示す図である。試験治具7の上には、断熱部26が設けられている。断熱部26は、試験治具7よりも熱伝導率が低い。試験治具7は円形である。また、試験治具7は一般的な半導体ウエハと同形状である。また、断熱部26は、試験治具7と同じ径を有する円形である。
図3は、実施の形態1に係る試験治具および断熱部の断面図である。図3は、図2に示す試験治具7および断熱部26をI−II直線に沿って切断することで得られる断面図である。試験治具7は、第1面71と、第1面71と反対の面である第2面72を有する。第2面72はステージ3に対向する面である。試験治具7は、第2面72とステージ3の上面が接するように、ステージ3に設置される。
試験治具7の第1面71には、半導体チップを収納可能な第1凹部20が複数形成されている。複数の第1凹部20の各々の底面24には、貫通孔21が設けられている。貫通孔21は、底面24から第2面72に至る。また、試験治具7の第1面71には第2凹部27が形成されている。第2凹部27が形成されることで、試験治具7と断熱部26に囲まれた第1断熱空間81が設けられる。第1断熱空間81は空気層である。
試験治具7の第2面72の外周部には、枠部22が設けられる。ステージ3は半導体ウエハの設置および吸着のための装置である。半導体ウエハは一般に撓み易い。真空吸着されると、半導体ウエハは撓みを持ってステージ3に密着し固定される。これに対し、本実施の形態では、ステージ3に試験治具7を配置する。試験治具7は金属製の薄板である。金属製の薄板は半導体ウエハに比べて撓みが生じにくく、薄板の外周部において吸着漏れが生じる可能性がある。
枠部22は、試験治具7とステージ3との間の吸着漏れを防ぐために設けられる。枠部22は柔軟性を有する。また、枠部22は薄厚の素材である。枠部22は、例えばテフロン(登録商標)等のシールテープ材が望ましいが、これに限るものではない。
次に、断熱部26について説明する。試験治具7の第1面71には、断熱部26が設けられている。断熱部26には、複数の第1凹部の各々の上部に開口80が形成されている。開口80は、第1凹部20と重なる位置に設けられる。開口80の幅は、第1凹部20の幅と同じである。このとき、第1凹部20の全体が、開口80から露出する。また、開口80の幅は、第1凹部20の幅以上としてもよい。
評価装置1は着脱部を備える。着脱部は、試験治具7と断熱部26を固定する。本実施の形態では、着脱部は第2凸部32を備える。第2凸部32は試験治具7の第1面71に形成される。断熱部26の試験治具7と接する面には、穴部82が形成される。第2凸部32は、穴部82と嵌合する。図2に示すように、着脱部は試験治具7および断熱部26の外周部に2箇所設けられる。
着脱部により、断熱部26と試験治具7は着脱可能となる。試験治具7に設けた第2凸部32は、試験治具7の製造工程において切削加工等で設けてもよい。着脱部の構造はこれに限るものではない。試験治具7にねじ穴を設け、第2凸部32をねじ加工が設けられた部品とし、ねじで第2凸部32を試験治具7に固定しても良い。この場合、試験治具7の製造時間を短縮できる。
また、着脱部の変形例として、穴部82が試験治具7の第1面71に形成され、第2凸部32が断熱部26の試験治具7と接する面に形成されても良い。本実施の形態では、第1凹部20および第2凸部32を除く第1面71の全体が断熱部26に覆われている。
図4は、実施の形態1に係る第1凹部の平面図である。貫通孔21は、底面24の中央からずれた位置に形成される。図5は、図4をIII−IV直線に沿って切断することで得られる断面図である。なお、図5は半導体チップ5を第1凹部20に設置した状態を示す。
第1凹部20はザグリ部である。第1凹部20は底面24と側壁25から構成される。第1凹部20の底面24には、半導体チップ5が位置決めして設置される。底面24は、洗浄または研磨工程を実施し、フラットな面を確保することが望ましい。これにより、バリおよび突起の発生が抑制され、半導体チップ5の設置面へのダメージを防止できる。
本実施の形態では、半導体チップ5は縦型構造の半導体装置である。縦型構造の半導体装置は、チップの縦方向に電流が流れる。つまり、チップの接続パッドと裏面電極との間に電流が流れる。評価時には、半導体チップ5の接続パッドとプローブ10が接触する。また、試験治具7を介して半導体チップ5の裏面電極と電極であるステージ3の上面とが接触する。
被測定物である半導体チップ5は、第1凹部20の貫通孔21の上に配置される。ステージ3の表面に設けられた真空吸着機構と、貫通孔21が通じることで、貫通孔21を介して半導体チップ5が吸着される。この結果、半導体チップ5は底面24に密着し、固定される。また、試験治具7とステージ3の表面が密着する。半導体チップ5と底面24が密着することで、半導体チップ5とステージ3との間の電気抵抗成分を抑制できる。このため、測定精度を向上できる。
本実施の形態では、貫通孔21は底面24の角のうち1つに近接した位置に形成される。半導体チップ5は、底面24の4つの角のうち、貫通孔21に近接した角に寄せて配置される。これにより、第1凹部20の寸法より小さな半導体チップ5を真空吸着することが可能となる。従って、試験治具7を様々な大きさの半導体チップ5の評価に使用できる。
第1凹部20には、底面24の外周部に溝部23が形成されている。半導体ウエハから個片化した半導体チップ5は、端部およびその近傍に異物が付着することが多い。溝部23は異物を収めるための部位である。これにより、半導体チップ5の設置面と底面24との間に異物が入り込む事を防止できる。従って、異物に起因したチップの破損および電気的特性の精度悪化といった異物による不良および不具合を低減できる。
また、側壁25は底面24に対して垂直な方向から傾斜している。これにより、傾斜した側壁25をガイドとして、側壁25の表面を滑らすように、半導体チップ5を設置できる。従って、半導体チップ5の設置が容易になる。また、半導体チップ5を第1凹部20に設置する際に、半導体チップ5が受ける衝撃を低減できる。このため、特に半導体チップ5が薄厚の場合に、半導体チップ5の破損を防止できる。
貫通孔21は、試験治具7の第2面72に近づくほど断面積が大きくなるテーパー構造を有する。貫通孔21は、ステージ3の真空吸着機構と接続される。第2面72側で貫通孔21の断面積が大きいことにより、真空吸着機構との位置合わせが容易になる。また、貫通孔21の上部において、プローブ10が半導体チップ5と接触すると、半導体チップ5が破損する可能性がある。本実施の形態では、底面24側で貫通孔21の断面積が小さい。このため、プローブ10の先端と貫通孔21の位置が一致する可能性を低減できる。従って、半導体チップ5の破損の可能性を低減できる。
本実施の形態では、縦型構造の半導体チップ5の評価を想定している。このため、半導体チップ5とステージ3間の電気的な導通が必要である。このため、試験治具7は、例えば銅またはアルミニウム等の金属材料にて作製される。これに対し、半導体チップ5は横型構造の半導体装置であっても良い。横型構造の半導体装置はチップの上面において電流の入出力を行う。この場合は、試験治具7に導電性は必要ない。このとき、試験治具7は樹脂材料等の絶縁材で形成されてもよい。
試験治具7の製造方法を説明する。試験治具は、金属材料にザグリ加工を施し、第1凹部20を形成する。また、機械加工により貫通孔21を形成する。試験治具7が樹脂材料で形成される場合は、成形加工にて作製が可能である。
図6は、実施の形態1に係るプローブを説明する図である。プローブ10は、基体設置部14を備える。基体設置部14は絶縁板16に固定される。また、プローブ10は先端部12を備える。先端部12は、半導体チップ5の表面に設けられた接続パッド18と接触するコンタクト部11を備える。接続パッド18は、半導体チップ5の電極である。コンタクト部11は、接続パッド18と電気接続される。先端部12は押し込み部13の先端に取り付けられている。押し込み部13は、内部にスプリング等のばね部材が組み込まれている。ばね部材により、コンタクト部11と接続パッド18との接触時に、押し込み部13および先端部12は摺動が可能となる。
先端部12には、電気接続部15が電気接続されている。電気接続部15は電流の外部への出力端および外部からの入力端となる。プローブ10は導電性を有する銅、タングステン、レニウムタングステン等の金属材料から形成される。プローブ10の材料はこれらに限るものではない。コンタクト部11は、導電性の向上および耐久性の向上等の観点から、金、パラジウム、タンタル、プラチナ等で表面を被覆されてもよい。
次に、プローブ10の動作を説明する。図6(A)の初期状態から、プローブ10をz軸に沿って接続パッド18に向けて下降させる。この結果、図6(B)に示すように接続パッド18とコンタクト部11が接触する。その後、さらにプローブ10を下降させると、図6(C)に示すように、押し込み部13が基体設置部14内にばね部材を介して押し込まれる。この結果、接続パッド18とプローブ10は強く接触する。これにより、接続パッド18とプローブ10の安定した接触が得られる。
本実施の形態では、プローブ10はz軸方向に摺動性を有したスプリング式である。プローブ10は、これに限るものではなく、カンチレバー式のプローブであっても構わない。また、プローブ10は、積層プローブまたはワイヤープローブであっても構わない。積層プローブおよびワイヤープローブは、Z軸方向に摺動性を有する。
次に、本実施の形態に係る半導体チップ5の評価方法について説明する。まず、第1凹部20に、半導体チップ5を収納する。ここで、半導体チップ5は、全ての第1凹部20に収納しなくても良い。半導体チップ5は複数の第1凹部20の少なくとも1つに収納されれば良い。
本実施の形態では、底面24の角に寄った位置に貫通孔21を設けた。半導体チップ5を第1凹部20に収納する際には、試験治具7を底面24の角のうち貫通孔21の近傍に位置する角の方向に傾ける。この状態で、貫通孔21側に半導体チップ5を寄せるように、第1凹部20に半導体チップ5を配置する。これにより、半導体チップ5が第1凹部20より小さい場合にも、貫通孔21の上に半導体チップ5を配置できる。
次に、試験治具7の第1面71に、断熱部26を取り付ける。ここで、半導体チップ5の配置前に、断熱部26を試験治具7に取り付けてもよい。具体的には、穴部82に第2凸部32を通して、両者を一体化させる。次に、ウエハ搬送機構17を用いて、試験治具7をステージ3の表面に設置する。試験治具7は、ステージ3と第2面72が対向するように配置される。このとき、貫通孔21とステージ3の真空吸着機構が接続される位置に試験治具7を配置する。
次に、吸着工程を実施する。吸着工程では、真空吸着機構によって貫通孔21から半導体チップ5を吸着する。これにより、試験治具7および半導体チップ5は固定される。ここで、半導体チップ5が収納されていない第1凹部20は真空吸着しない。半導体チップ5を吸着する第1凹部20は、ステージ3側で選択するものとする。
次に、温度工程を実施する。温度工程では、ステージ3を評価温度に昇温する。これにより、半導体チップ5の温度を評価温度まで変化させる。ここで、昇温はステージ3が備える温度可変機構によって行う。また、半導体チップ5の温度を、外部の温度可変機構によって変化させても良い。また、温度可変機構は、半導体チップ5の温度を低下させるものとしても良い。
次に、試験治具7の上部からプローブ10を下降させる。この結果、半導体チップ5の接続パッド18とプローブ10が接触する。この状態で、プローブ10に電流を供給し、電気特性の評価を実施する。評価終了後、プローブ10を接続パッド18から離す。次に、プローブ10を別の半導体チップ5の上部に移動させ、再び接続パッド18と接触するように、プローブ10を下降させる。
試験治具7に設置した全ての半導体チップ5の評価を終えた場合、ウエハ搬送機構17を用いて試験治具7をステージ3から取り外す。次に、次の評価対象である半導体チップ5を収納した別の試験治具7をステージ3に設置する。
本実施の形態に係る試験治具7の外形は、一般的な半導体ウエハと同一の形状であり、平面視で円形である。このため、試験治具7はウエハ搬送機構17を用いてステージ3へ搬送できる。また、半導体ウエハ用のステージ3を用いることが出来る。本実施の形態では、半導体ウエハ用の装置を流用できるため、半導体チップ5の搬送装置およびチャックステージを準備する必要が無い。このため、コストを削減できる。さらに、複数の半導体チップ5を一度に搬送できるため、評価の準備時間を短縮できる。
ウエハ搬送機構17およびステージ3が対応する半導体ウエハのサイズに応じて試験治具7の大きさは異なる。図2に示すように、本実施の形態に係る試験治具7は、32個の第1凹部20を備えるが、第1凹部20の数はこれに限るものではない。試験治具7の大きさに応じて、第1凹部20の数は増減して構わない。
本実施の形態では、試験治具7の第1面71を断熱部26で覆う。断熱部26は、試験治具7よりも断熱性が高い。つまり、断熱部26は、試験治具7よりも熱伝導率が低い。断熱部26として、例えば、アルミナ、ムライト等のセラミック板を用いることが出来る。断熱部26の材料はこれに限るものではなく、試験治具7よりも断熱性が高い材料であれば良い。
これにより、半導体チップ5の温度を変更した評価において、試験治具7の第1面71からの放熱が抑制される。このため、半導体チップ5の温度変動が抑制され、半導体チップ5の温度を安定させ易くなる。従って、評価温度を容易に効率よく維持することが可能となる。また、半導体チップ5の温度を短時間で変化させることができる。以上から、評価温度の変更および温度維持のための電力を低減できる。また、温度の変更および安定のための待ち時間を低減できるため評価時間を短縮できる。従って、低コストで評価を実施できる。
また、試験治具7の第1面71には第2凹部27が形成されている。これにより、第1断熱空間81が形成される。第1断熱空間81が形成されることで、試験治具7と断熱部26の接触面積が減少する。また、試験治具7と断熱部26との間に断熱性の高い空気層が形成される。このため、第1断熱空間81によって、試験治具7から断熱部26への熱の移動を抑制できる。従って、さらに試験治具7からの放熱が抑制され、半導体チップ5の温度を安定させ易くなる。
なお、第2凹部27は、試験治具7に第1凹部20を形成する工程において形成できる。このため、第2凹部27の形成のために新たな工程を設ける必要が無い。従って、第2凹部27は低コストで形成できる。
また、ステージ3の上に試験治具7が配置されるため、ステージ3の表面を保護できる。これにより、評価によるステージ3の表面の荒れおよび汚れを防止できる。このため、半導体ウエハの評価において、半導体ウエハがステージ3に搭載された際に損傷を受けることを防止できる。また、半導体ウエハとステージの密着性の低下が抑制される。このため、試験精度の低下を防止できる。
図7は、実施の形態1の第1の変形例に係る試験治具および断熱部の断面図である。第1の変形例に係る試験治具107は、第1凹部120の形状が試験治具7と異なる。これ以外の構造は、試験治具7と同様である。第1凹部120を形成する側壁125は、第1面71側の一部が底面24に垂直な方向に対して傾斜している。側壁125の第2面72側は底面24に垂直である。
側壁25の傾斜した部分を縮小することで、試験治具107の加工時間を短縮できる。これにより、試験治具107の製造コストを低減できる。また、側壁が傾斜構造を備えない場合と比較して、半導体チップ5を設置する際のチップへの衝撃を抑制できる。例えば、薄厚の半導体チップ5の評価には破損防止の効果の高い試験治具7を用いて、厚みの大きい半導体チップ5には、製造コストが低い試験治具107を用いる。これにより、製造コスト低減の効果と、半導体チップ5の破損防止の効果を効率よく得ることができる。
図7には、ステージ3に設けられる真空吸着機構の構造が示される。真空吸着機構は、吸着溝30および吸着孔31を備える。吸着溝30は、ステージ3の上面に形成された溝である。吸着溝30は、図7におけるx−y平面内に伸びる溝である。吸着溝30は、複数の貫通孔21の間を連結する。吸着溝30の底面には、吸着孔31の一端が接続される。吸着孔31はz軸方向に伸びる。吸着孔31の他端には、図示しない真空ポンプが接続されている。
図7に示すように、貫通孔21は、吸着溝30の上に配置される。真空ポンプにより吸着孔31が真空引きされることで、吸着溝30および貫通孔21を介し、半導体チップ5が吸着される。真空吸着機構の構造は、本実施の形態に係る評価装置1についても同様である。
図8は、実施の形態1の第2の変形例に係る試験治具のy軸に垂直な断面図である。図9は、実施の形態1の第2の変形例に係る試験治具のx軸に垂直な断面図である。試験治具7は1つの第1凹部20に貫通孔21が1つ形成された。これに対し、1つの第1凹部20に形成される貫通孔21は複数でも良い。第2の変形例に係る試験治具207では、1つの第1凹部220に貫通孔221が2つ形成される。第1凹部220に形成される貫通孔221は3つ以上でも良い。
また、第2の変形例に係る試験治具207に形成される第1凹部220は、半導体チップ5よりも大きい。半導体チップ5は、貫通孔221側に寄せて第1凹部220に収納される。これにより、第1凹部220と比べて半導体チップ5が小さくても、貫通孔221の上に半導体チップ5を配置できる。従って、半導体チップ5を真空吸着できる。
第2の変形例に係る試験治具207は、試験治具207の第2面72に連結溝部229を備える。連結溝部229は、x−y平面内に伸びる溝である。連結溝部229は、2つの貫通孔221と接続される。連結溝部229は、ステージ3の吸着溝30に接続される。本実施の形態では、試験治具207に複数の連結溝部229が形成され、各々の連結溝部229と複数の貫通孔221が接続される。また、試験治具207に1つの連結溝部229が形成され、全ての貫通孔221と1つの連結溝部229が接続されても良い。
第2の変形例では、連結溝部229の何れかの部分と吸着溝30が接すれば、半導体チップ5の真空吸着ができる。このため、貫通孔221と吸着溝30の位置が一致する必要がない。従って、貫通孔221の位置の自由度が向上する。このため、試験治具207の設計が容易となる。また、半導体ウエハ用のステージ3を流用し易くなる。
図10は、実施の形態1の第3の変形例に係る試験治具および断熱部の断面図である。第3の変形例では、試験治具7の第1面71に断熱部26が設けられている。また、断熱部26の上には積層断熱部226が設けられている。積層断熱部226は、試験治具7よりも熱伝導率が低い。積層断熱部226には、断熱部26に設けられた複数の開口80の各々と重なる位置に開口280が形成されている。
また、積層断熱部226には、断熱部26と接する面に第4凹部242が形成されている。第4凹部242が形成されることで、断熱部26と積層断熱部226に囲まれた第3断熱空間281が設けられる。
第3の変形例では、複数の断熱部が積層して設置される。積層断熱部226は、断熱部26と異なる材質で形成されていても良い。また、積層断熱部226は、断熱部26と同じ材質で形成されていても良い。第3の変形例では、複数の断熱部が積層されることで、試験治具7からの放熱をさらに抑制できる。また、安価な材料で形成された断熱部を組み合わせて用いることで、低コストで断熱効果が得られる。
また、第3断熱空間281は空気層である。第3断熱空間281が形成されることで、断熱部26と積層断熱部226の接触面積が減少する。また、断熱部26と積層断熱部226との間に断熱性の高い空気層が形成される。第3断熱空間281によって、断熱部26から積層断熱部226への熱の移動を抑制できる。なお、目標とする断熱性に応じて第4凹部242は設けなくても良い。また、3つ以上の断熱部が積層するものとしても良い。
図11は、実施の形態1の第4の変形例に係る試験治具および断熱部の断面図である。第4の変形例では、試験治具7に形成された第2凹部27に断熱材50が設けられる。断熱材50は、例えば、グラスウールである。これにより、試験治具7から断熱部26への熱の移動をさらに抑制できる。
図12は、実施の形態1の第5の変形例に係る試験治具および断熱部の断面図である。本実施の形態に係る断熱部26は、第1凹部20と重なる位置に、平面視において第1凹部20と同じ大きさの開口80を有する。ここで、開口80の大きさはこれに限るものではない。第5の変形例に係る断熱部326は、半導体チップ5の上部に、開口380が形成されている。開口380は、半導体チップ5と重なる位置に形成される。また、開口380は、幅が半導体チップ5の幅と同じである。
また、開口380の幅は半導体チップ5の幅以上であるものとしても良い。ただし、開口380の幅は、第1凹部20の幅よりも小さいものとする。このとき、断熱部326は、第1凹部20の上部に突出した庇351を有する。開口380の寸法を小さくすることで、さらに試験治具7および半導体チップ5の表面からの放熱を抑制できる。
これらの変形は、以下の実施の形態に係る評価装置および半導体チップの評価方法について適宜応用することができる。なお、以下の実施の形態に係る評価装置および半導体チップの評価方法については実施の形態1との共通点が多いので、実施の形態1との相違点を中心に説明する。
実施の形態2.
図13は、実施の形態2に係る試験治具および断熱部の断面図である。本実施の形態に係る断熱部426には、半導体チップ5が備える電極である接続パッド18の上部に、開口480が形成されている。開口480は、接続パッド18と重なる位置に形成される。また、開口480は、幅が接続パッド18の幅と同じである。
また、開口480の幅は、接続パッド18の幅以上であるものとしても良い。ただし、開口480の幅は、半導体チップ5の幅よりも小さいものとする。このとき、断熱部426は、第1凹部20の上部に突出した庇451を有する。本実施の形態に係る断熱部426の開口480は、断熱部326の開口380よりも更に小さい。開口480の寸法を小さくすることで、断熱部326よりも断熱性を向上できる。
また、半導体チップ5のプローブ10と接触する部分が断熱部426から露出すれば、プローブ10を用いた評価ができる。このため、開口480は、接続パッド18のうち、プローブ10と接触する部分の上部に形成されるものとしても良い。また、開口480の幅は、プローブ10の幅以上であるものとしても良い。
本実施の形態に係る半導体チップ5の評価方法について説明する。本実施の形態では、開口480の幅よりも半導体チップ5の幅が大きい。このため、第1凹部20に半導体チップを収納した後に、断熱部426を試験治具7に取り付ける必要がある。これ以外は、実施の形態1と同様である。
実施の形態3.
図14は、実施の形態3に係る試験治具および断熱部の平面図である。本実施の形態では、試験治具507の上に断熱部526が設けられている。断熱部526は、複数の部分に分割されている。本実施の形態では、断熱部526は4つに分割されている。断熱部526は、第1部分561、第2部分562、第3部分563および第4部分564を備える。
第1部分561、第2部分562、第3部分563および第4部分564にはそれぞれ外周部に穴部582が形成されている。試験治具507には、穴部582と重なる位置に第2凸部532が形成されている。試験治具507には、4つの第2凸部532が形成されている。第2凸部532の各々は、穴部582の各々と嵌合する。本実施の形態では、着脱部は穴部582と第2凸部532を備える。第1部分561、第2部分562、第3部分563および第4部分564の各々は、着脱部によって試験治具507と固定される。試験治具507の第2凸部532以外の構造は、試験治具7と同じである。
第1部分561、第2部分562および第4部分564には、それぞれ複数の開口580が形成されている。開口580は、試験治具507に形成される第1凹部20と重なる位置に形成される。開口580の形状は開口80と同様である。第3部分563には、開口が形成されていない。第3部分563は、複数の第1凹部20の少なくとも1つを覆う遮蔽部である。本実施の形態では8つの第1凹部20が第3部分563によって覆われている。図14では参考のため、第3部分563に覆われる第1凹部20の位置を破線で示している。
図15は、実施の形態3に係る試験治具および断熱部の断面図である。図15は、図14に示す試験治具507および断熱部526をV−VI直線に沿って切断することで得られる断面図である。
図16は、実施の形態3に係るステージの平面図である。図16では参考のため、試験治具507、第1凹部20および貫通孔21の位置を破線で示している。本実施の形態では、第3部分563に遮蔽される第1凹部20は真空引きしない。真空吸着をする領域は、ステージ3の真空吸着機構により切り替える。本実施の形態に係るステージ3は、各々の第1凹部20に形成された貫通孔21と連結される吸着溝30を備える。吸着溝30は、x−y平面内に網目状に伸びている。吸着溝30には、z軸方向に伸びる複数の吸着孔31の一端が接続されている。吸着孔31の他端には図示しない真空ポンプが接続される。
吸着溝30は、分断壁34によって複数の領域に分断されている。このため、真空ポンプによって真空引きする吸着孔31を切り替えることで、真空吸着される領域を選択することができる。真空引きされる吸着孔31と分断壁34によって隔てられた領域は、真空吸着がされない。
評価時には、複数の第1凹部20のうち一部に半導体チップ5を収納しない場合が考えられる。本実施の形態では、半導体チップ5を収納しない第1凹部20は、遮蔽部によって覆われる。本実施の形態では、半導体チップ5を収納しない第1凹部20からの放熱を抑制できる。また、遮蔽部を設けることで断熱部526によって覆われる領域が増加する。このため、試験治具507からの放熱をさらに抑制することができる。従って、半導体チップ5の温度を安定させ易い。また、温度調整のための消費電力が抑制できる。
また、断熱部526は複数に分割されている。このため、断熱部526の一部に不具合があれば、不具合が生じた部分のみを交換できる。このため、断熱部526を維持するためのコストを低減できる。本実施の形態では、断熱部526を4つに分割したが、断熱部526は4つ以外の部分に分割されても良い。
図17は、実施の形態3の第1の変形例に係る試験治具および断熱部の断面図である。第1の変形例に係る試験治具607の第1面71には、断熱部626が設けられている。断熱部626は、遮蔽部である第3部分663を備える。第3部分663は、第1凸部633を備える。第1凸部633は、第1凹部20の底面24に向かって突出する。第1凸部633は、第3部分の下の貫通孔21を塞ぐ。
第1の変形例に係る断熱部626は、遮蔽部の下の貫通孔21を塞ぐ。このため、半導体チップ5が収納されない第1凹部20は真空引きされない。従って、半導体チップ5が収納されない領域の吸着漏れが防止される。このとき、ステージ3の真空吸着機構によって、真空吸着する領域を切り替えなくても良い。
また、断熱部626は試験治具607と接する面に第3凹部628が形成されている。また、試験治具607は第2凹部27を備えない。第3凹部628が形成されることで、試験治具607と断熱部626に囲まれた第2断熱空間681が設けられる。第2断熱空間681は空気層である。第2断熱空間681が形成されることで、試験治具607と断熱部626の接触面積が減少する。また、試験治具607と断熱部626との間に断熱性の高い空気層が形成される。第2断熱空間681によって、試験治具607から断熱部626への熱の移動を抑制できる。
第3凹部628は、断熱部626に開口80を形成する工程において形成できる。このため、第3凹部628の形成のために新たな工程を設ける必要が無い。従って、第3凹部628は低コストで形成できる。
図18は、実施の形態3の第2の変形例に係る試験治具および断熱部の断面図である。第2の変形例では、断熱部626に形成された第3凹部628に断熱材50が設けられる。断熱材50は、例えば、グラスウールである。これにより、試験治具607から断熱部626への熱の移動をさらに抑制できる。
本実施の形態の別の変形例として、試験治具7の上に断熱部626を設けても良い。この時、試験治具7と断熱部626の間には、第1断熱空間81と、第2断熱空間681の両方が形成される。このため、さらに試験治具7から断熱部626への熱の移動を抑制できる。また、断熱部626が薄厚で第3凹部628の作成が困難な場合には、第3凹部628を設けず、第2凹部27のみを形成することとしても良い。
また、本実施の形態では、複数の部分に分割された断熱部626の1つの部分が遮蔽部であるものとした。これに対し、2つ以上の部分が遮蔽部であっても良い。また、本実施の形態では、断熱部626は均等に分割された。これに対し、断熱部626は均等に分割されなくても良い。また、遮蔽部は複数の第1凹部20の少なくとも1つを覆えばよい。また、断熱部626は分割されていなくても良い。この場合、断熱部626の一部が複数の第1凹部20の少なくとも1つを覆う遮蔽部となる。
実施の形態4.
図19は、実施の形態4に係る試験治具および断熱部の平面図である。本実施の形態に係る着脱部は、クランプ部735を備える。クランプ部735は、断熱部726と試験治具707を挟み込む。本実施の形態では、クランプ部735によって断熱部726が試験治具707に固定される。
試験治具707と断熱部726には端部にクランプ部735を差し込むための凹部737が設けられている。また、凹部737は4箇所に設けられる。クランプ部735を凹部737に差し込むことで、クランプ部735によって断熱部726と試験治具707が挟み込まれた際にクランプ部735を凹部737に収納できる。このため、クランプ部735が試験治具707の側面から突出することを防止できる。
図20は、実施の形態4に係る試験治具および断熱部のy軸に垂直な断面図である。図21は、実施の形態4に係る試験治具および断熱部のx軸に垂直な断面図である。図20は、図19に示す試験治具707および断熱部726をVII−VIII直線に沿って切断することで得られる断面図である。図21は、図19に示す試験治具707および断熱部726をIX−X直線に沿って切断することで得られる断面図である。
試験治具707の第2面72には溝部736が形成されている。溝部736にはクランプ部735の下部が収納される。このため、クランプ部735が試験治具707の第2面72から突出することを防止できる。また、断熱部726の上面には溝部739が形成される。クランプ部735は上部の先端に突起部738を有す。突起部738は、溝部739と嵌合する。これにより、クランプ部735の位置ずれおよび抜けを防止できる。
なお、図19では、溝部739および凹部737の構造を明らかにするために、図19における右側のクランプ部735を省略している。本実施の形態では、クランプ部735を4つ設けるものとした。これに対し、クランプ部735の個数は、例えば、試験治具707の大きさに応じて増減してよい。本実施の形態では、クランプ部735の着脱により、断熱部726を容易に着脱できる。
クランプ部735は、金属材料または樹脂材料によって形成される。また、突起部738を溝部739に嵌合するために、クランプ部735は剛体ではない材料によって形成されるものとする。つまり、クランプ部735は柔軟性またはバネ性を有する材料によって形成される。クランプ部735の厚さは、1mm程度とする。なお、クランプ部735を用いて断熱部726を固定する場合は、クランプ部735を避けて、枠部22を設置するものとする。
実施の形態5.
図22は、実施の形態5に係る試験治具および断熱部の断面図である。試験治具807の側面には切り欠き部841が形成される。断熱部826は、試験治具807の第1面71を覆う上面部843を備える。上面部843の端部には、試験治具807の側面を覆う側面部844が設けられる。本実施の形態に係る断熱部826は、試験治具807の側面の少なくとも一部を覆う。
また、側面部844の下端には、切り欠き部841の内部に伸びる爪部840が形成される。爪部840は切り欠き部841と嵌合する。爪部840と切り欠き部841を嵌合することで、断熱部826の設置位置を決めることが出来る。また、爪部840と切り欠き部841を嵌合することで、断熱部826を試験治具807に固定できる。爪部840によって試験治具807と断熱部826は着脱可能となる。本実施の形態では、着脱部は爪部840を備える。
図23は、実施の形態5に係る試験治具および断熱部の正面図である。断熱部826は、爪部840が形成される部分の両側に隙間が設けられる。これにより、爪部840を切り欠き部841に差し込み易くなる。従って、断熱部826の着脱が容易に出来る。
切り欠き部841は、試験治具807の第2面72に切削等により形成される。爪部840は内側に突出した構造のため、断熱部826の成形時に同時に作りこむことは難しい。このため、爪部840は上面部843および側面部844の成形後に、接着または嵌め合い等により取り付ける。爪部840は切り欠き部841と嵌め合うため、断熱部826の着脱の際に、応力が加わる。このため、耐久性を考慮して、鉄等の金属材料で作製することが望ましい。
本実施の形態では、断熱部826は、試験治具807の側面の少なくとも一部を覆う。このため、試験治具807の側面からの放熱を抑制できる。なお、各実施の形態で説明した技術的特徴は適宜に組み合わせて用いてもよい。
1 評価装置、3 ステージ、71 第1面、72 第2面、5 半導体チップ、20、120、220 第1凹部、24 底面、21、221 貫通孔、7、107、207、507、607、707、807 試験治具、10 プローブ、4 評価部、26、326、426、526、626、726、826 断熱部、80、280、380、480、580 開口、351、451 庇、27 第2凹部、81 第1断熱空間、50 断熱材、628 第3凹部、681 第2断熱空間、633 第1凸部、82、582 穴部、32、532 第2凸部、841 切り欠き部、840 爪部、735 クランプ部、30 吸着溝、34 分断壁、22 枠部、226 積層断熱部、242 第4凹部、281 第3断熱空間

Claims (25)

  1. 真空吸着機構を備えたステージと、
    第1面と、前記第1面と反対の面であり前記ステージに対向する第2面とを有し、前記第1面には、半導体チップを収納可能な第1凹部が複数形成され、前記複数の第1凹部の各々の底面から前記第2面に至る貫通孔が形成された試験治具と、
    前記試験治具の上部に設けられた複数のプローブと、
    前記複数のプローブに電流を供給する評価部と、
    前記第1面に設けられ、前記試験治具よりも熱伝導率が低い断熱部と、
    を備えることを特徴とする評価装置。
  2. 前記断熱部は、前記半導体チップが備える電極の上部に、幅が前記電極の幅以上である開口が形成されていることを特徴とする請求項1に記載の評価装置。
  3. 前記断熱部は、前記半導体チップの上部に、幅が前記半導体チップの幅以上である開口が形成されていることを特徴とする請求項1または2に記載の評価装置。
  4. 前記断熱部は、前記複数の第1凹部のうち少なくとも1つの上部に、幅が前記第1凹部の幅以上である開口が形成されていることを特徴とする請求項1〜3の何れか1項に記載の評価装置。
  5. 前記断熱部は、前記複数の第1凹部の少なくとも1つの上部に突出した庇を有することを特徴とする請求項1〜3の何れか1項に記載の評価装置。
  6. 前記試験治具の前記第1面に第2凹部が形成されることで、前記試験治具と前記断熱部に囲まれた第1断熱空間が設けられることを特徴とする請求項1〜5の何れか1項に記載の評価装置。
  7. 前記第2凹部には断熱材が設けられることを特徴とする請求項6に記載の評価装置。
  8. 前記断熱部の前記試験治具と接する面に第3凹部が形成されることで、前記試験治具と前記断熱部に囲まれた第2断熱空間が設けられることを特徴とする請求項1〜7の何れか1項に記載の評価装置。
  9. 前記第3凹部には断熱材が設けられることを特徴とする請求項8に記載の評価装置。
  10. 前記断熱部は、セラミック板で形成されることを特徴とする請求項1〜9の何れか1項に記載の評価装置。
  11. 前記断熱部は、前記複数の第1凹部の少なくとも1つを覆う遮蔽部を備えることを特徴とする請求項1〜10の何れか1項に記載の評価装置。
  12. 前記遮蔽部は、前記遮蔽部の下の前記貫通孔を塞ぐ第1凸部を備えることを特徴とする請求項11に記載の評価装置。
  13. 前記断熱部は、前記試験治具の側面の少なくとも一部を覆うことを特徴とする請求項1〜12の何れか1項に記載の評価装置。
  14. 前記試験治具と前記断熱部を固定する着脱部を備えることを特徴とする請求項1〜13の何れか1項に記載の評価装置。
  15. 前記着脱部は、
    前記断熱部の前記試験治具と接する面に形成された穴部と、
    前記試験治具の前記第1面に形成され、前記穴部と嵌合する第2凸部と、
    を備えることを特徴とする請求項14に記載の評価装置。
  16. 前記着脱部は、
    前記断熱部の前記試験治具と接する面に形成された第2凸部と、
    前記試験治具の前記第1面に形成され、前記第2凸部と嵌合する穴部と、
    を備えることを特徴とする請求項14に記載の評価装置。
  17. 前記試験治具は側面に切り欠き部が形成され、
    前記着脱部は、前記断熱部に形成され前記切り欠き部と嵌合する爪部を備えることを特徴とする請求項14に記載の評価装置。
  18. 前記着脱部は、前記断熱部と前記試験治具を挟み込むクランプ部を備えることを特徴とする請求項14に記載の評価装置。
  19. 前記断熱部は、複数の部分に分割されていることを特徴とする請求項1〜18の何れか1項に記載の評価装置。
  20. 前記複数の部分の少なくとも1つは、前記複数の第1凹部の少なくとも1つを覆う遮蔽部であることを特徴とする請求項19に記載の評価装置。
  21. 前記真空吸着機構は、複数の前記貫通孔の間を連結する吸着溝を備え、
    前記吸着溝は、分断壁によって複数の領域に分断されていることを特徴とする請求項1〜20の何れか1項に記載の評価装置。
  22. 前記試験治具の前記第2面の外周部に設けられた枠部を備え、
    前記枠部は柔軟性を有することを特徴とする請求項1〜21の何れか1項に記載の評価装置。
  23. 前記断熱部の上に、前記試験治具よりも熱伝導率が低い積層断熱部を備えることを特徴とする請求項1〜22の何れか1項に記載の評価装置。
  24. 前記積層断熱部の前記断熱部と接する面に第4凹部が形成されることで、前記断熱部と前記積層断熱部に囲まれた第3断熱空間が設けられることを特徴とする請求項23に記載の評価装置。
  25. 第1面と、前記第1面と反対の面である第2面とを有し、前記第1面には、半導体チップを収納可能な第1凹部が複数形成され、前記複数の第1凹部の各々の底面から前記第2面に至る貫通孔が形成された試験治具の前記第1面に、前記試験治具よりも熱伝導率が低い断熱部を設ける工程と、
    前記複数の第1凹部の少なくとも1つの前記貫通孔の上に半導体チップを配置する工程と、
    真空吸着機構を備えたステージの上に、前記ステージと前記第2面が対向するように前記半導体チップを収納した前記試験治具を配置する工程と、
    前記真空吸着機構によって前記貫通孔から前記半導体チップを吸着する吸着工程と、
    前記吸着工程よりも後に、前記半導体チップの温度を変化させる温度工程と、
    前記吸着工程よりも後に、前記断熱部が設けられた前記試験治具の上部からプローブを前記半導体チップに接触させる工程と、
    前記温度工程よりも後に、前記プローブと前記半導体チップが接触した状態で、前記プローブに電流を供給する工程と、
    を備えることを特徴とする半導体チップの評価方法。
JP2016203624A 2016-10-17 2016-10-17 評価装置および半導体チップの評価方法 Active JP6680176B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016203624A JP6680176B2 (ja) 2016-10-17 2016-10-17 評価装置および半導体チップの評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016203624A JP6680176B2 (ja) 2016-10-17 2016-10-17 評価装置および半導体チップの評価方法

Publications (2)

Publication Number Publication Date
JP2018066578A true JP2018066578A (ja) 2018-04-26
JP6680176B2 JP6680176B2 (ja) 2020-04-15

Family

ID=62085896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016203624A Active JP6680176B2 (ja) 2016-10-17 2016-10-17 評価装置および半導体チップの評価方法

Country Status (1)

Country Link
JP (1) JP6680176B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01270242A (ja) * 1988-04-21 1989-10-27 Sumitomo Electric Ind Ltd プローバ装置
JPH02213777A (ja) * 1989-02-15 1990-08-24 Tokyo Electron Ltd 半導体チッププローバ
JPH03131737A (ja) * 1989-10-17 1991-06-05 Fujitsu Ltd 半導体レーザの検査装置
JPH04115544A (ja) * 1990-09-05 1992-04-16 Fujitsu Ltd 半導体試験装置とその試験方法
JPH0758178A (ja) * 1993-08-09 1995-03-03 Furukawa Electric Co Ltd:The 半導体受発光素子の選別方法およびその装置
JP2000323536A (ja) * 1999-05-13 2000-11-24 Nec Corp 半導体ウェーハの検査装置
US20120322174A1 (en) * 2011-06-15 2012-12-20 Eon-Jo Byun Chip fixing apparatus and chip testing method using the same
JP2016095272A (ja) * 2014-11-17 2016-05-26 三菱電機株式会社 半導体評価装置、半導体評価方法および試験治具

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01270242A (ja) * 1988-04-21 1989-10-27 Sumitomo Electric Ind Ltd プローバ装置
JPH02213777A (ja) * 1989-02-15 1990-08-24 Tokyo Electron Ltd 半導体チッププローバ
JPH03131737A (ja) * 1989-10-17 1991-06-05 Fujitsu Ltd 半導体レーザの検査装置
JPH04115544A (ja) * 1990-09-05 1992-04-16 Fujitsu Ltd 半導体試験装置とその試験方法
JPH0758178A (ja) * 1993-08-09 1995-03-03 Furukawa Electric Co Ltd:The 半導体受発光素子の選別方法およびその装置
JP2000323536A (ja) * 1999-05-13 2000-11-24 Nec Corp 半導体ウェーハの検査装置
US20120322174A1 (en) * 2011-06-15 2012-12-20 Eon-Jo Byun Chip fixing apparatus and chip testing method using the same
JP2016095272A (ja) * 2014-11-17 2016-05-26 三菱電機株式会社 半導体評価装置、半導体評価方法および試験治具

Also Published As

Publication number Publication date
JP6680176B2 (ja) 2020-04-15

Similar Documents

Publication Publication Date Title
KR101141550B1 (ko) 전기적 접속장치 및 이를 이용하는 시험장치
JP6440587B2 (ja) 吸着プレート、半導体装置の試験装置および半導体装置の試験方法
US8159245B2 (en) Holding member for inspection, inspection device and inspecting method
TWI821332B (zh) 檢查工具及檢查裝置
CN104122462A (zh) 处理器以及检查装置
JP2009526992A (ja) スペーストランスフォーマと前記スペーストランスフォーマの製造方法及び前記スペーストランスフォーマを有するプローブカード
JP2013118320A (ja) 半導体デバイスの検査装置とそれに用いるチャックステージ
JP2001223247A (ja) 導電性接触子用支持体及びコンタクトプローブユニット
CN106771943B (zh) 半导体装置的评价装置以及半导体装置的评价方法
JP4063291B2 (ja) ウェハプローバ用ウェハ保持体およびそれを搭載したウェハプローバ
JP2013053898A (ja) 半導体試験治具及びその製造方法
WO2015122471A1 (ja) 検査ユニット
CN104515875A (zh) 半导体试验夹具和其搬运夹具及使用这些夹具的异物去除方法
JPWO2003003027A1 (ja) 導電性接触子用支持体アセンブリ
KR101025265B1 (ko) 통전 부재, 접속 부재, 시험 장치 및 접속 부재를 수선하는 방법
JP2014006097A (ja) ソケット、トレイ、基板組立体、及び電子部品試験装置
JP6424719B2 (ja) 半導体試験治具、半導体装置の試験方法
US20090174422A1 (en) Probe Card and Manufacturing Method Thereof
JP6680176B2 (ja) 評価装置および半導体チップの評価方法
JP2016095272A (ja) 半導体評価装置、半導体評価方法および試験治具
JP5707793B2 (ja) 基板貼り合せ装置、基板貼り合せ方法および積層半導体装置製造方法
JP6365953B1 (ja) プローバ
JP5147192B2 (ja) プローバにおけるウエハ保持方法、プローバ及び高熱伝導性シート
EP2980840B1 (en) Probe device
JP7209938B2 (ja) プローバ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20191105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191210

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20191217

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200302

R150 Certificate of patent or registration of utility model

Ref document number: 6680176

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250