CN106771943B - 半导体装置的评价装置以及半导体装置的评价方法 - Google Patents

半导体装置的评价装置以及半导体装置的评价方法 Download PDF

Info

Publication number
CN106771943B
CN106771943B CN201611023034.8A CN201611023034A CN106771943B CN 106771943 B CN106771943 B CN 106771943B CN 201611023034 A CN201611023034 A CN 201611023034A CN 106771943 B CN106771943 B CN 106771943B
Authority
CN
China
Prior art keywords
semiconductor device
chuck
chuck table
probe
evaluation apparatus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611023034.8A
Other languages
English (en)
Other versions
CN106771943A (zh
Inventor
野口贵也
冈田章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN106771943A publication Critical patent/CN106771943A/zh
Application granted granted Critical
Publication of CN106771943B publication Critical patent/CN106771943B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06722—Spring-loaded
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

涉及一种能够应对半导体装置的设置面处的翘曲等、且能够降低接触电阻的半导体装置的评价装置以及半导体装置的评价方法。半导体装置的评价装置具有：卡盘台(3)，其在表面形成多个探针孔(21)，并且该卡盘台(3)对半导体装置(5)进行吸附；以及多个卡盘内探针(7)，其一端插入至各探针孔(21)，另一端从卡盘台(3)的表面凸出，并且与在卡盘台(3)设置的半导体装置(5)的设置面接触，至少1个卡盘内探针(7)的从卡盘台(3)的表面凸出的高度与其他卡盘内探针(7)的从卡盘台(3)的表面凸出的高度不同。

Description

半导体装置的评价装置以及半导体装置的评价方法
技术领域
本说明书所公开的技术涉及一种半导体装置的评价装置以及半导体装置的评价方法，例如涉及利用多个探针而对半导体装置的电气特性进行评价的半导体装置的评价装置以及半导体装置的评价方法。
背景技术
在对处于半导体晶片状态或者半导体芯片状态的半导体装置的电气特性进行测定时，通常使用通过真空吸附使半导体装置的1个面与卡盘台的表面接触而进行固定的方法。
就电流沿半导体装置的纵向、即面外方向流动的纵向型构造的半导体装置而言，对半导体装置的1个面进行固定的卡盘台的表面成为1个测定电极。因此，半导体装置与卡盘台的表面之间的密接性对接触电阻造成影响，其结果，对半导体装置的电气特性造成影响。
作为使半导体装置与卡盘台的表面之间的密接性恶化的原因，想到下述情况等，即，经常随半导体装置一起带入的异物被夹持于半导体装置与卡盘台的表面之间，或者由半导体装置自身的平坦度引起密接性恶化，例如在半导体晶片存在翘曲。
另外，在异物被夹持于半导体装置与卡盘台的表面之间的情况下，对半导体装置的电气特性造成影响。不仅如此，在异物被夹持于半导体装置与卡盘台的表面之间的情况下，有时在半导体装置的与该异物的接触部分、或者半导体装置的与该异物的接触部分的附近产生裂纹等缺陷，半导体装置的一部分发生破损。
例如在专利文献1中，公开了一种降低由半导体晶片的平坦度的差异引起的电极电位的测定误差的评价装置。
专利文献1所公开的评价装置通过在半导体晶片支撑台处具有与各个功率半导体元件的数量相对应的探针电极，从而能够抑制各功率半导体元件与相对应的探针电极在水平方向上的相对距离的波动，降低测定误差。探针电极经由受到通断控制的选择开关组而与评价装置连接。
专利文献1：日本特开平5-333098号公报
然而，专利文献1中示出的半导体晶片支撑台处的探针电极不能够应对半导体晶片的翘曲或者异物。
发明内容
本说明书所公开的技术用于解决上述问题，涉及一种能够应对半导体装置的设置面处的翘曲等、且能够降低接触电阻的半导体装置的评价装置以及半导体装置的评价方法。
本说明书所公开的技术的一个方式涉及的半导体装置的评价装置具有：卡盘台，其在表面形成多个探针孔，并且该卡盘台对半导体装置进行吸附；以及多个卡盘内探针，其一端插入至各所述探针孔，另一端从所述卡盘台的所述表面凸出，并且与在所述卡盘台设置的所述半导体装置的设置面接触，至少1个所述卡盘内探针的从所述卡盘台的所述表面凸出的高度与其他所述卡盘内探针的从所述卡盘台的所述表面凸出的高度不同。
本说明书所公开的技术的一个方式涉及的半导体装置的评价方法，其是使用评价装置进行的，该评价装置具有：卡盘台，其在表面形成多个探针孔，并且该卡盘台对半导体装置进行吸附；以及多个卡盘内探针，其一端插入至各所述探针孔，另一端从所述卡盘台的所述表面凸出，并且与在所述卡盘台设置的所述半导体装置的设置面接触，在所述评价方法中，至少1个所述卡盘内探针的从所述卡盘台的所述表面凸出的高度与其他所述卡盘内探针的从所述卡盘台的所述表面凸出的高度不同。
发明的效果
根据本说明书所公开的技术的一个方式涉及的半导体装置的评价装置，由于至少1个卡盘内探针的从卡盘台的表面凸出的高度不同，因此例如即使半导体装置的设置面呈翘曲的形状，也能够使卡盘内探针的凸出高度与半导体装置的设置面相对应。由此，在对半导体装置的电气特性进行评价时，能够降低半导体装置的设置面与卡盘内探针之间的接触电阻。其结果，能够通过减少电损耗而提高半导体装置的电气特性的评价精度。
根据本说明书所公开的技术的一个方式涉及的半导体装置的评价方法，由于卡盘内探针的从卡盘台的表面凸出的高度不同，因此即使半导体装置的设置面呈翘曲的形状，也能够使卡盘内探针的凸出高度与半导体装置的设置面相对应。由此，在对半导体装置的电气特性进行评价时，能够降低半导体装置的设置面与卡盘内探针之间的接触电阻。
本说明书所公开的技术涉及的目的、特征、方案和优点，通过以下的详细说明和附图而变得更明确。
附图说明
图1是概略地例示出实施方式涉及的用于实现半导体装置的评价装置的结构的图。
图2是概略地例示出实施方式涉及的用于实现卡盘台的结构的图。
图3是例示出图1所例示的实施方式涉及的半导体装置的评价装置之中的表面侧探针与其周边部的结构的图。
图4是例示出图1所例示的实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。
图5是概略地例示出实施方式涉及的用于实现卡盘台的结构的图。
图6是图5所例示的实施方式涉及的卡盘台的A-A部的剖视图。
图7是例示出实施方式涉及的卡盘台处的配线的情况的透视图。
图8是例示出实施方式涉及的卡盘台处的配线的情况的透视图。
图9是例示出实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。
图10是例示出实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。
图11是例示出实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。
图12是例示出实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。
图13是例示出实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。
图14是例示出实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。
图15是例示出实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。
图16是例示出图15所例示的卡盘内探针的、柱塞部被压入后的状态的图。
图17是例示出实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。
图18是例示出图17所例示的卡盘内探针的结构的图。
图19是概略地例示出卡盘内探针的高度或者配置的分布的图。
图20是概略地例示出卡盘内探针的高度或者配置的分布的图。
图21是概略地例示出卡盘内探针的高度或者配置的分布的图。
图22是概略地例示出卡盘内探针的高度或者配置的分布的图。
图23是概略地例示出卡盘台的结构的俯视图。
图24是概略地例示出卡盘台的结构的俯视图。
图25是例示出实施方式涉及的卡盘台处的配线的情况的透视图。
标号的说明
2探针基体，3卡盘台，4评价及控制部，5半导体装置，6信号线，7卡盘内探针，9移动臂，8A、8B、31A、31B连接部，10表面侧探针，11、111、111A接触部，12、112、112A、112B柱塞部，13压入部，14筒部，15、115电连接部，16绝缘板，17、17A弹簧部，18A、18B连接焊盘，19柱塞厚部，20、20A、20B、20C、20D、20E柱塞凸出部，21探针收容孔，22、22A、22B、22C配线，23主体部，24中框部，25外框部，26吸气口，27吸附机构，28真空吸附孔，29吸附空间，30真空吸附槽，32A、32B O型环槽，33筒部件，34垫片，35接触凸部，36接触凹部，37锪孔部，38连结槽，128锪孔吸附孔。
具体实施方式
下面，参照附图对实施方式进行说明。此外，附图是概略性示出的图，在不同的附图分别示出的图像的大小和位置的相互关系并非一定是准确地记载的，可以适当进行变更。另外，在以下所示的说明中，对相同的结构要素标注相同的标号而进行图示，它们的名称和功能也相同。由此，有时省略针对它们的详细说明。
另外，在以下所示的说明中，即便有时使用“上”、“下”、“侧”、“底”、“表”或者“背”等表示特定的位置和方向的用语，但这些用语是为方便起见而进行使用的，以易于理解实施方式的内容，这些用语与实际实施时的方向无关。
＜实施方式＞
下面，对本实施方式涉及的半导体装置的评价装置以及半导体装置的评价方法进行说明。
＜评价装置的结构＞
图1是概略地例示出本实施方式涉及的用于实现半导体装置的评价装置的结构的图。在图1中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
如图1所例示的那样，半导体装置的评价装置具有：卡盘台3，其用于配置半导体装置5；连接部8B，其安装于卡盘台3的侧面；吸气口26，其形成于卡盘台3的侧面；吸附机构27，其经过吸气口26而进行半导体装置5的吸附；探针基体2；以及评价及控制部4。
评价及控制部4经过信号线6而与探针基体2连接。另外，评价及控制部4经过信号线6而与连接部8B连接。
探针基体2具有：表面侧探针10，其与半导体装置5的表面接触；绝缘板16，其保持表面侧探针10；连接部8A，其安装于绝缘板16；以及各表面侧探针10与连接部8A之间的配线(这里，未图示)。
图2是概略地例示出本实施方式涉及的用于实现卡盘台的结构的图。在图2中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
如图2所例示的那样，卡盘台具有：外框部25；中框部24，其配置于外框部25的上表面；主体部23，其配置于中框部24的上表面；以及卡盘内探针7。卡盘台是用于将作为被测定物的半导体装置5固定于主体部23的上表面的基座，作为进行固定的方法，设想为例如真空吸附。
在图2所例示的情况下，在卡盘台3的主体部23设置多个卡盘内探针7。通过形成这种结构，从而能够在半导体装置5的设置面与卡盘内探针7直接接触的状态下实施半导体装置5的电气特性的评价。
此外，作为被测定物的半导体装置5是大电流沿半导体装置5的纵向、即面外方向流动的纵向型构造的半导体装置。
在对纵向型构造的半导体装置5实施电气特性的评价时，用于使半导体装置5与外部进行电连接的1个电极，成为与在半导体装置5的上表面设置的连接焊盘接触的表面侧探针10。而且，用于使半导体装置5与外部进行电连接的另1个电极，成为与在半导体装置5的下表面即设置面设置的连接焊盘接触的卡盘内探针7。
表面侧探针10配置于绝缘板16。在绝缘板16安装连接部8A，并且经过信号线6而将评价及控制部4连接至连接部8A。各表面侧探针10与评价及控制部4分别进行电连接。此外，对于各表面侧探针10与连接部8A之间，这里并未详细地进行图示，但例如通过在绝缘板16之上设置的金属板等配线而进行电连接。
卡盘内探针7与卡盘台3的内部的配线连接。在卡盘台3的外框部25的侧面设置连接部8B，配线在连接部8B处进一步与信号线6连接。信号线6与评价及控制部4连接。各卡盘内探针7与评价及控制部4分别进行电连接。
此外，在上述情况下，设想到施加大电流(例如，大于或等于5A左右)而将表面侧探针10设置多个。在该情况下，为了使向各表面侧探针10施加的电流密度大致一致，优选在经由各表面侧探针10的情况下的、连接部8A与连接部8B之间的配线距离无论在经由哪个表面侧探针10的情况下都大致一致的位置处，设置连接部8A以及连接部8B。例如，连接部8A与连接部8B优选分别配置于隔着表面侧探针10而相对的位置。
探针基体2由移动臂9保持，从而能够向任意方向移动。这里，示出仅通过1个移动臂9进行保持的情况，但并不限定于此，也可以为通过多个移动臂稳定地进行保持的情况。另外，也可以不使探针基体2移动，而是使半导体装置5、即卡盘台3侧移动。
＜卡盘台的结构＞
图5是概略地例示出本实施方式涉及的用于实现卡盘台的结构的俯视图。为了简单，在图5中省略卡盘内探针的图示。在图5中，将纵轴方向设为Y轴方向，将横轴方向设为X轴方向。
在主体部23的上表面形成真空吸附槽30。另外，在真空吸附槽30的一部分的底面形成用于进行真空吸附的真空吸附孔28。通过从真空吸附孔28对半导体装置5进行真空吸附，从而半导体装置5被固定于主体部23的上表面。
这里，示出以同心圆状设置2条真空吸附槽30的例子，但形成真空吸附槽30的方式并不限定于此，也可以进一步设置多个真空吸附槽30。另外，对半导体装置5进行固定的方法并不限定于真空吸附，例如也可以是静电吸附等。
图6是图5所例示的本实施方式涉及的卡盘台的A-A部的剖视图。在图6中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。下面，参照图6对卡盘台的结构进行说明。
为了稳定地对半导体装置5进行固定，主体部23、中框部24以及外框部25优选为刚体，例如由金属或者聚苯硫醚树脂(polyphenylene sulfide resin即PPS)等具有足够的强度的树脂等进行制作。
主体部23是框体，具有：探针收容孔21，其对卡盘内探针7进行收容；真空吸附槽30；以及真空吸附孔28，其形成于真空吸附槽30的一部分的底面。
在由金属制作主体部23的情况下，探针收容孔21等各部位通过切削加工而形成。另外，在由树脂制作主体部23的情况下，探针收容孔21等各部位通过成型加工而同时形成。
为了对卡盘内探针7进行保持，而使主体部23被中框部24封闭。将主体部23与中框部24连接的连接部31A例如是固定螺钉。为了避免半导体装置5的真空吸附时的真空泄漏，优选在主体部23设置O型环槽32A，经由O型环实现与中框部24的连接。但是，避免真空吸附时的真空泄漏的方法并不限定于上述经由O型环的方法，例如也可以是经由铜密封件等的方法。
中框部24与外框部25连接。将中框部24与外框部25连接的连接部31B例如是固定螺钉。为了避免半导体装置5的真空吸附时的真空泄漏，优选在外框部25设置O型环槽32B，经由O型环实现与中框部24的连接。此外，在图5中，连接部31B配置有4个，也可以进一步增加数量而加强避免真空泄漏的效果。
外框部25的内部是中空的吸附空间29。吸附空间29是在半导体装置5的吸附时受到减压的空间。在吸附空间29设置多个配线22。多个配线22成为各卡盘内探针7与在卡盘台3的外部设置的评价及控制部4之间的电连接部。
真空吸附孔28是以达到至卡盘台3的内部即吸附空间29的方式贯穿主体部23与中框部24而形成的。而且，真空吸附孔28经过在外框部25的侧面设置的吸气口26而与吸附机构27连接，具体而言与调节器或者真空源等连接。
图7是例示出本实施方式涉及的卡盘台处的配线的情况的透视图。在图7中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
在将与各卡盘内探针7连接的各配线22A分别向连接部8B连接的情况下，如果各配线22A的长度不同，则在设置于半导体装置5内的各半导体芯片处，产生与配线22A的长度相对应的不同的电压降。由于在各半导体芯片处产生不同的电压降，因此产生测定误差。因此，为了维持测定精度，优选使各配线22A的长度以某种程度统一。
图7所例示的配线22A呈下述结构，即，在吸附空间29的中央附近，各配线22A在1个部位集中，并且将集中后的配线22A向连接部8B连接。如果是这种结构，则与将各个配线22A分别向连接部8B进行连接的情况相比，能够降低电压降的波动。
图8是例示出本实施方式涉及的卡盘台处的配线的情况的透视图。在图8中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
图8所例示的配线22B与图7所例示的配线22A不同，配线22B进行集中的部位被设置多个。在图8所例示的情况下，进行集中的部位为2个部位。而且，在2个部位进行了集中的配线22B进一步在吸附空间29的中央附近在1个部位集中，集中后的配线22B向连接部8B进行连接。如果是这种结构，则与图7所例示的情况相比，由于能够进一步使各配线22B的长度统一，因此能够降低电压降的波动。
图25是例示出本实施方式涉及的卡盘台处的配线的情况的透视图。在图25中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
图25所例示的配线22C与图7所例示的配线22A不同，配线22C进行集中的部位被设置多个。在图25所例示的情况下，进行集中的部位为2个部位。而且，将在2个部位进行了集中的配线22C的从各集中部位至连接部8B为止的配线的长度设为相同程度。如果是这种结构，则与图7所例示的情况相比，由于进一步使配线22C的长度统一，因此能够降低电压降的波动。
此外，在上述各图虽未进行例示，但为了对温度发生变化的情况下的半导体装置的电气特性进行评价，也可以在卡盘台3的吸附空间29设置例如加热器等升温机构。在设置升温机构的情况下，如果考虑导热性，则优选卡盘台3的各部分、特别是主体部23与中框部24为金属材料。另一方面，在卡盘台3的各部分、特别是主体部23与中框部24为树脂材料的情况下，由于不具有导电性，因此在对半导体装置5的电气特性进行评价时，能够防止电流绕至其他半导体芯片。
＜表面侧探针的结构＞
图3是例示出图1所例示的本实施方式涉及的半导体装置的评价装置之中的表面侧探针与其周边部的结构的图。此外，图3中的(a)部是例示出表面侧探针与半导体装置的上表面接触之前的阶段的图，图3中的(b)部是例示出表面侧探针与半导体装置的上表面接触后的阶段的图，图3中的(c)部是例示出表面侧探针与半导体装置的上表面接触、且进一步对表面侧探针进行按压的阶段的图。在图3中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。参照图3对表面侧探针进行说明。
表面侧探针10具有：筒部14，其与绝缘板16接触；接触部11，其与在半导体装置5的表面设置的连接焊盘18A机械且电接触；柱塞部12；以及电连接部15。
接触部11的表面呈朝向连接焊盘18A的凸形状。但是，接触部11的表面的形状并不限定于此，例如也可以为平面状。
柱塞部12是在端部安装有接触部11的部件。另外，柱塞部12的与安装有接触部11的端部相反侧的端部处于插入至筒部14内的状态。柱塞部12具有压入部13。压入部13是能够通过组装于内部的弹簧等弹簧部件而在将筒部14与接触部11连结的方向上伸缩的部件。
电连接部15在筒部14内与柱塞部12电连接。另外，电连接部15成为向表面侧探针10外部的输出端。
评价用表面侧探针10由具有导电性的例如铜、钨、或者钨铼合金等金属材料而制作。但是，金属材料并不限定于上述材料，特别是，对于接触部11，从提高导电性或者提高耐久性等的角度出发，也可以由其他部件例如金、钯、钽、或者铂等进行包覆。
参照图3对表面侧探针10的动作进行说明。
表面侧探针10从图3中的(a)部的状态起，朝向在Z轴的下方向的半导体装置5的表面设置的连接焊盘18A而下降。然后，如图3中的(b)部所例示那样，连接焊盘18A与接触部11接触。
然后，如果表面侧探针10进一步下降，则如图3中的(c)部所例示那样，压入部13借助于弹簧部件而被压入至筒部14内。通过成为这种状态，从而使半导体装置5的表面处的连接焊盘18A与表面侧探针10之间的接触变得可靠。
这里，对压入部13在内部具有沿Z轴方向伸缩的弹簧部件而进行了说明，但并不限定于这种方式，例如也可以是在外部具有弹簧部件。另外，压入部13并不限定于弹簧式的情况，也可以是悬臂式、层叠探针或者线探针等。
＜卡盘内探针的结构＞
图4是例示出图1所例示的本实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。在图4中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。参照图4对本实施方式涉及的卡盘内探针进行说明。
卡盘内探针7处于插入至在卡盘台3的主体部23设置的探针收容孔21的状态。探针收容孔21在主体部23的表面附近处的内径比除此以外的部分的内径小。
卡盘内探针7具有：接触部111，其与在半导体装置5的设置面设置的连接焊盘18B机械且电接触；柱塞部112；电连接部115；以及弹簧部17。
卡盘内探针7不具有与筒部14相对应的结构。这是因为能够由探针收容孔21代替该结构。由于不必具有筒部，因此能够减少部件数量。
柱塞部112是在端部安装有接触部111的部件。柱塞部112在长度方向的中途具有柱塞厚部19。柱塞厚部19是在柱塞部112的长度方向上与其他部分相比直径较大的部分。柱塞厚部19的直径比探针收容孔21的在主体部23的表面附近处的内径大。因此，柱塞厚部19卡挂于探针收容孔21的内径小的部位，防止柱塞部112从主体部23的表面拔出。
弹簧部17沿柱塞部112的长度方向而配置，一端与柱塞厚部19接触，并且另一端与中框部24接触。通过弹簧部17沿柱塞部112的长度方向进行伸缩，从而能够使得柱塞厚部19移动，卡盘内探针7在柱塞部112的长度方向上移动。配线22通过焊料等与柱塞部112的凸出至吸附空间29内的端部连接。
柱塞部112的安装有接触部111一侧的端部位于从主体部23的表面凸出的位置。将柱塞部112从主体部23的表面凸出的部分设为柱塞凸出部20。
柱塞凸出部20的在柱塞部112的长度方向上的长度大致设为0.5mm左右，如后述所示，该长度可变。
接触部111的表面是朝向半导体装置5的凸形状。接触部111的表面是这种形状，由此，即使在半导体装置5的设置面不平坦的情况下，也能够使卡盘内探针7进行电接触而不进行局部切触。但是，接触部111的表面的形状并不限定于此，例如也可以如后述的图11所例示的那样为平面状。
半导体装置5设置于主体部23，如果进行真空吸附，则伴随着半导体装置5与主体部23的密接，弹簧部17收缩。而且，半导体装置5的连接焊盘18B与卡盘内探针7之间的电连接以及机械连接变得可靠。
图11是例示出本实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。在图11中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
如图11所例示的那样，接触部111A的表面为平面状，由此接触部111A与连接焊盘18B的接触面积扩大。由此，能够抑制施加大电流时的发热。
图9是例示出本实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。在图9中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
如图9所例示的那样，对柱塞部112A的与柱塞厚部19相比更靠接触部111侧的长度进行变更，由此能够对柱塞凸出部20A的在柱塞部112A的长度方向上的长度进行变更。
图10是例示出本实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。在图10中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
如图10所例示的那样，对柱塞部112B的与柱塞厚部19相比更靠电连接部115侧的长度进行变更，由此能够对柱塞凸出部20B的在柱塞部112B的长度方向上的长度进行变更。此外，伴随着柱塞部112B的与柱塞厚部19相比更靠电连接部115侧的长度的变更，弹簧部17A的在柱塞部112B的长度方向上的长度也适当变更。
图11是例示出本实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。在图11中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
就图11所例示的卡盘内探针而言，在弹簧部17与中框部24之间设置垫片34。通过采用这种结构，由此能够对柱塞凸出部20C的在柱塞部112的长度方向上的长度进行变更。此外，设置垫片34的位置并不限定于图11所例示的情况，例如也可以是弹簧部17与柱塞厚部19之间。另外，垫片34也可以设置于弹簧部17与中框部24之间、和弹簧部17与柱塞厚部19之间这两处。柱塞凸出部20C的在柱塞部112的长度方向上的长度能够通过对垫片34的厚度进行变更而自由地变更。
图12是例示出本实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。在图12中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
图12所例示的卡盘内探针在弹簧部17与中框部24之间具有接触凸部35。通过采用这种结构，由此能够对柱塞凸出部20D的在柱塞部112的长度方向上的长度进行变更。这里，接触凸部35与上述垫片34不同，仅设置于弹簧部17与中框部24接触的部位的附近就足够。在中框部24由金属制作的情况下，由于在存留有接触凸部35的状态下对中框部24的表面进行加工通常是困难的，因此优选在结束包含中框部24在内的其他结构部件的加工之后，通过粘接剂等而安装接触凸部35。另外，接触凸部35由于弹簧部17的伸缩而受到机械性的压力，因此优选由不易磨损的不锈钢等金属进行制作。
图13是例示出本实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。在图13中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
图13所例示的卡盘内探针在弹簧部17与中框部24之间具有接触凹部36。通过采用这种结构，由此能够对柱塞凸出部20E的在柱塞部112的长度方向上的长度进行变更。这里，接触凹部36与上述垫片34不同，仅设置于弹簧部17与中框部24接触的部位的附近就足够。在由金属制作中框部24的情况下，能够通过锪孔加工而制作接触凹部36。
图14是例示出本实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。在图14中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
就图14所例示的卡盘内探针而言，沿探针收容孔21的内壁而设置金属制的筒部件33。在由具有绝缘性的树脂而制作主体部23的情况下，与由金属而制作主体部23的情况相比，容易由于柱塞部112在长度方向上的动作而产生探针收容孔21的内壁的磨损以及损伤。因此，有时探针收容孔21本身的形状发生变化。
在图14所例示的情况下，为了抑制探针收容孔21本身的形状的变化，在探针收容孔21的内壁设置筒部件33。筒部件33能够通过将金属的板材弯曲成圆而进行制作。在制作主体部23后，能够将筒部件33通过嵌入至探针收容孔21而进行设置。
图15是例示出本实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。在图15中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
就图15所例示的卡盘内探针而言，在主体部23的表面处的探针收容孔21的周围设置锪孔部37。
如果在半导体装置5的设置面与卡盘台3的表面之间夹持有异物，则对半导体装置的电气特性造成影响。不仅如此，在半导体装置5与卡盘台3的表面之间夹持有异物的情况下，有时在半导体装置5的与该异物的接触部分、或者半导体装置5的与该异物的接触部分的附近处产生裂纹等缺陷，半导体装置5的一部分破损。另外，异物有时还咬入至柱塞部112与探针收容孔21之间。
为了避免这些问题，设置上述锪孔部37。通过设置锪孔部37，从而至少将在卡盘内探针7的周围存在的异物收容于锪孔部37内。由此，能够抑制因异物引起的对半导体装置5的电气特性的影响，另外还抑制半导体装置5的破损。
这里，出于防止异物咬入至探针收容孔21与柱塞部112的侧面之间的目的，锪孔部37呈越朝向径向的外侧，则底面越下降的锥形形状。
图16是例示出图15所例示的卡盘内探针的、柱塞部112被压入后的状态的图。在图16中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。为了简单，在图16中，省略半导体装置的图示。
在图16所例示的状态下，柱塞部112被压入至呈凸形状的接触部111的周边与锪孔部37的底面相连的位置。这样，异物向锥形形状的下方移动，因此有效地抑制异物咬入至探针收容孔21与柱塞部112的侧面之间。
图17是例示出本实施方式涉及的半导体装置的评价装置之中的卡盘内探针与其周边部的结构的图。在图17中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
图17所例示的卡盘内探针在锪孔部37的至少1个部位设置锪孔吸附孔128。
图18是例示出图17所例示的卡盘内探针的结构的图。在图18中，将纵轴方向设为Y轴方向，将横轴方向设为X轴方向。
锪孔吸附孔128与锪孔部37相连地形成，由此能够在通过吸附而将半导体装置5固定的同时将异物排出。即，通过锪孔吸附孔128而提高卡盘内探针7的附近处的吸附力，由此卡盘内探针7与半导体装置5的接触变得可靠。
与此相伴，通过形成锪孔部37，从而能够至少将在卡盘内探针7的周围存在的异物收容于锪孔部37内，抑制对半导体装置5的电气特性的影响。
图19是概略地例示出卡盘内探针的高度或者配置的分布的图。在图19中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
在图2所例示的例子中，关于卡盘内探针7，柱塞凸出部20的在柱塞部112的长度方向上的长度是大致以0.5mm左右为基准，以±0.2mm左右随机地分配的。
对此，在图19所例示的分布例中，对柱塞凸出部20的在柱塞部112的长度方向上的长度进行变更，以使得任意的卡盘内探针都能够与具有平坦度局部地变化的设置面的半导体装置5进行接触。
具体而言，在图19所例示的分布例中，卡盘台3的周边部的柱塞凸出部20的在柱塞部112的长度方向上的长度，比卡盘台3的其他区域的柱塞凸出部20的在柱塞部112的长度方向上的长度长。在图19所例示的例子中，设想的是卡盘内探针7与设置面向下凸出的半导体装置适当地接触的情况。
图20是概略地例示出卡盘内探针的高度或者配置的分布的图。在图20中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
在图20所例示的分布例中，卡盘台3的周边部的柱塞凸出部20的在柱塞部112的长度方向上的长度，比卡盘台3的其他区域的柱塞凸出部20的在柱塞部112的长度方向上的长度短。在图20所例示的例子中，设想的是卡盘内探针7与设置面向上凸出的半导体装置适当地接触的情况。
图21是概略地例示出卡盘内探针的高度或者配置的分布的图。在图21中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
在图21所例示的分布例中，柱塞凸出部20的在柱塞部112的长度方向上的长度以同心圆状交替地不同。在图21所例示的例子中，设想的是任意的卡盘内探针7与平坦度局部地变化的半导体装置接触的情况。
图22是概略地例示出卡盘内探针的高度或者配置的分布的图。在图22中，将纵轴方向设为Z轴方向，将横轴方向设为X轴方向。
在图22所例示的分布例中，使卡盘内探针7的面内分布变化，以使得在卡盘台3的外周附近，卡盘内探针7分布得密。在图22所例示的例子中，设想的是在异物的影响比较大的半导体装置5的外周部，卡盘内探针7可靠地与半导体装置5接触。
卡盘内探针7的高度或者配置的分布并不限定于这些图所例示的情况，还包含下述情况，即，例如将几个例子组合，以使得形成图22所例示的卡盘内探针7的面内分布，且柱塞凸出部20的在柱塞部112的长度方向上的长度以如图19所例示的方式变化。
＜卡盘内探针的形态＞
图23是概略地例示出卡盘台的结构的俯视图。为了简单，在图23中，省略卡盘内探针的图示。在图23中，将纵轴方向设为Y轴方向，将横轴方向设为X轴方向。
在图5所例示的例子中，在设置有多个的各个真空吸附槽30分别形成有真空吸附孔28。与此相对，在图23中示出了下述例子，即，并非在所有的真空吸附槽30都设置真空吸附孔28，通过连结槽38将不具有真空吸附孔28的真空吸附槽30与具有真空吸附孔28的真空吸附槽30连结。
通过利用连结槽38而连结多个真空吸附槽30，从而能够减少真空吸附孔28的数量。由此，能够降低评价装置的制造成本。
另外，通过如图23所例示的那样将真空吸附槽30在卡盘台3的表面的外周配置得密，从而能够使得卡盘内探针7与设置面向下凸出的半导体装置适当地接触。
图24是概略地例示出卡盘台的结构的俯视图。为了简单，在图24中，省略卡盘内探针的图示。在图24中，将纵轴方向设为Y轴方向，将横轴方向设为X轴方向。
通过如图24所例示的那样将真空吸附槽30在卡盘台3的表面的中央部配置得密，从而能够使得卡盘内探针7与设置面向上凸出的半导体装置适当地接触。
此外，真空吸附槽30的个数或位置、以及真空吸附孔28的个数或位置并不限定于这些例子，例如也可以是将真空吸附槽30均等地配置，通过连结槽38而连结各个真空吸附槽30的结构。
＜评价装置的动作＞
下面，对本实施方式涉及的半导体装置的评价装置的动作流程进行说明。
在具有多个表面侧探针10的情况下，在评价半导体装置的电气特性之前，预先统一表面侧探针10的接触部11的平行度。即，预先使压入部13的在Z轴方向上的长度一致。
关于卡盘内探针7的柱塞凸出部20，对各柱塞凸出部20的在柱塞部112的长度方向上的长度进行调整，以使得能够与进行电气特性评价的半导体装置5的设置面的形态、即设置面的翘曲或起伏等相匹配地进行适当的接触。
以使得半导体装置5的设置面接触至卡盘台3之上、即半导体装置5的设置面与卡盘内探针7的柱塞凸出部20接触的方式，将半导体装置5设置于卡盘台3之上。然后，半导体装置5通过真空吸附而密接、固定于卡盘台3之上。
作为半导体装置5，例如想到由多个半导体芯片构成的半导体晶片、或者半导体芯片本身等，但并不限定于这些，只要是通过真空吸附等而被固定于卡盘台3之上的半导体装置即可。
在将半导体装置5固定于卡盘台3之上后，使表面侧探针10与连接焊盘18A接触。然后，实施半导体装置5的所希望的电气特性的评价。
＜效果＞
下面，例示出通过上述实施方式实现的效果。此外，在下文中，记载基于上述实施方式所例示的具体结构而得到的效果，但在产生相同效果的范围，也可以置换为本说明书所例示的其他的具体结构。
根据上述实施方式，半导体装置的评价装置具有卡盘台3和多个卡盘内探针7。
卡盘台3在表面形成多个探针孔，并且对半导体装置5进行吸附。
这里，探针收容孔21与探针孔相对应。
卡盘内探针7的一端插入至各探针收容孔21，另一端从卡盘台3的表面凸出，并且与在卡盘台3设置的半导体装置5的设置面接触。
另外，至少1个卡盘内探针7的从卡盘台3的表面凸出的高度与其他卡盘内探针7的从卡盘台3的表面凸出的高度不同。
根据这种结构，至少1个卡盘内探针7的从卡盘台3的表面凸出的高度不同，因此即使例如半导体装置5的设置面呈翘曲的形状，也能够使卡盘内探针7的凸出高度与半导体装置5的设置面相对应。由此，在对半导体装置5的电气特性进行评价时，能够降低半导体装置5的设置面与卡盘内探针7之间的接触电阻。其结果，能够通过减少电损耗，从而提高半导体装置5的电气特性的评价精度。
此外，对于这些结构以外的本说明书所例示的其他结构，能够适当省略。即，仅通过这些结构就能够产生上述效果。但是，即使在将本说明书所例示的其他结构之中的至少1个适当地追加至上述结构的情况下，即，在将未作为上述结构而进行记载的、本说明书所例示的其他结构追加至上述结构的情况下，同样地能够产生上述效果。
另外，根据上述实施方式，卡盘台3的周边部处的卡盘内探针7从卡盘台3的表面凸出的高度，比卡盘台3的其他部分处的卡盘内探针7的从卡盘台3的表面凸出的高度高。
根据这种结构，针对呈相对于卡盘台3而向下凸出的翘曲形状的半导体装置5的设置面，能够使卡盘内探针7适当地接触。
另外，根据上述实施方式，卡盘台3的周边部处的卡盘内探针7的从卡盘台3的表面凸出的高度，比卡盘台3的其他部分处的卡盘内探针7的从卡盘台3的表面凸出的高度低。
根据这种结构，针对相对于卡盘台3而向上凸出的翘曲形状的半导体装置5的设置面，能够使卡盘内探针7适当地接触。
另外，根据上述实施方式，卡盘内探针7的从卡盘台3的表面凸出的高度对应于卡盘台3之上的从中心算起的距离而不同。
根据这种结构，针对平坦度局部地变化的形状的半导体装置5的设置面，能够使卡盘内探针7适当地接触。
另外，根据上述实施方式，卡盘内探针7在卡盘台3之上均等地配置。
根据这种结构，能够使卡盘内探针7均等地与半导体装置5的设置面进行接触。
另外，根据上述实施方式，卡盘台3的周边部处的卡盘内探针7比卡盘台3的其他部分处的卡盘内探针7配置得密。
根据这种结构，在被认为异物的影响大的半导体装置5的设置面的周边部，能够使卡盘内探针7适当地接触。
另外，能够适当地应对在半导体装置5形成的半导体元件的尺寸等。
另外，根据上述实施方式，卡盘台3由金属部件构成。
根据这种结构，在对半导体装置5的温度特性进行评价时，能够从卡盘台3侧适当地进行升温。
另外，根据上述实施方式，卡盘台3由树脂部件构成。
根据这种结构，在对半导体装置5的电气特性进行评价时，能够抑制电流绕至其他元件。
另外，根据上述实施方式，半导体装置的评价装置具有金属制的筒部件33，该筒部件33在各探针收容孔21的内壁的至少一部分处形成。
根据这种结构，能够抑制探针收容孔21的内壁的磨损以及损伤。
另外，根据上述实施方式，各卡盘内探针7具有棒状的柱塞部112和沿各柱塞部112而设置的弹簧部17。
各柱塞部112具有直径比其他部分大的柱塞厚部19。各弹簧部17的一端与各柱塞厚部19接触，另一端与各探针收容孔21的底部接触。
根据这种结构，弹簧部17进行伸缩，由此柱塞部112能够沿长度方向移动，因此能够与半导体装置5的设置面的形状相匹配地使卡盘内探针7适当地接触。
另外，根据上述实施方式，至少1个弹簧部17A的长度与其他弹簧部17A的长度不同。
根据这种结构，至少1个弹簧部17A的长度与其他弹簧部17A的长度不同，由此能够与半导体装置5的设置面的形状相匹配地使卡盘内探针7适当地接触。
另外，根据上述实施方式，至少1个柱塞部112A的长度与其他柱塞部112A的长度不同。
另外，根据上述实施方式，至少1个柱塞部112B的长度与其他柱塞部112B的长度不同。
根据这种结构，至少1个柱塞部的长度与其他柱塞部的长度不同，由此能够与半导体装置5的设置面的形状相匹配地使卡盘内探针7适当地接触。
另外，根据上述实施方式，各柱塞厚部19在各柱塞部的长度方向上的设置位置能够变更。
根据这种结构，对柱塞厚部19在柱塞部的长度方向上的位置进行变更，由此与弹簧部的上端接触的部位的在柱塞部的长度方向上的位置改变，因此能够调整卡盘内探针7的从卡盘台3的表面凸出的高度。
另外，根据上述实施方式，半导体装置的评价装置具有垫片34，该垫片34配置在弹簧部17的一端或两端。
根据这种结构，在弹簧部17的一端或两端处设置垫片34，由此能够调整卡盘内探针7的从卡盘台3的表面凸出的高度。
另外，根据上述实施方式，在柱塞部的与半导体装置5接触的端部处设置的接触部111呈凸形状。
根据这种结构，即使在半导体装置5的设置面不平坦的情况下，也能够使卡盘内探针7进行电接触，而不进行局部切触。
另外，根据上述实施方式，在柱塞部的与半导体装置5接触的端部处设置的接触部111A呈平面形状。
根据这种结构，由于能够扩大柱塞部与半导体装置5的设置面的接触面积，因此即使在施加了大电流时也能够抑制发热。
另外，根据上述实施方式，各柱塞部112的与接触于半导体装置5的端部相反侧的端部，与外部的配线22电连接。
根据这种结构，由于直接将配线22连接至柱塞部112，因此，在探针的构造上抑制接触电阻的发生。
另外，根据上述实施方式，多个配线22A在卡盘台3的下方在1个部位集中。
根据这种结构，配线22A的长度以某种程度统一，从而能够抑制不均匀的电压降，维持测定精度。
另外，根据上述实施方式，多个配线22B在卡盘台3的下方在多个部位集中，然后进一步在1个部位集中。
根据这种结构，配线22B的长度以某种程度统一，从而能够抑制不均匀的电压降，维持测定精度。
另外，根据上述实施方式，在卡盘台3的表面具有锪孔部37，该锪孔部37形成为在俯视观察时将探针收容孔21包围。
根据这种结构，通过设置锪孔部37，从而至少将在卡盘内探针7的周围存在的异物收容于锪孔部37内。由此，能够抑制由异物引起的对半导体装置5的电气特性的影响，另外，还抑制半导体装置5的破损。
另外，根据上述实施方式，锪孔部37的底部的形状呈随着远离探针收容孔21而变深的锥形形状。
根据这种结构，能够防止异物咬入至探针收容孔21与柱塞部112的侧面之间。
另外，根据上述实施方式，卡盘台3具有主体部23、中框部24和外框部25。
主体部23与卡盘台3的表面相对应。中框部24与在卡盘台3的表面形成的探针收容孔21的底部相对应。
外框部25的内部是中空的，并且该外框部25与中框部24连结。
根据这种结构，能够通过简易的构造，抑制进行吸附时的真空泄漏。
另外，通过将吸附机构27，具体而言调节器或真空源等连接至外框部25，从而能够在半导体装置的自重的基础上，通过真空吸附而确保半导体装置与卡盘内探针7之间的密接性以及接触性。
另外，根据上述实施方式，半导体装置的评价装置具有锪孔吸附孔128。
锪孔吸附孔128形成于锪孔部37的底部的至少1个部位处。另外，锪孔吸附孔128将主体部23以及中框部24贯穿。
根据这种结构，锪孔吸附孔128与锪孔部37相连地形成，由此能够在通过吸附而固定半导体装置5的同时，将异物排出。即，通过利用锪孔吸附孔128而提高卡盘内探针7的附近处的吸附力，从而使卡盘内探针7与半导体装置5的接触变得可靠。
并且，通过形成锪孔部37，从而能够至少将在卡盘内探针7的周围存在的异物收容于锪孔部37内，抑制对半导体装置5的电气特性的影响。
另外，由于能够取代在卡盘台3的表面形成的真空吸附槽30，减少真空吸附槽30的个数，因此卡盘内探针7的设置位置的自由度提高。
另外，根据上述实施方式，半导体装置的评价装置具有吸附孔和多个吸附槽。这里，真空吸附槽30与吸附槽相对应。另外，真空吸附孔28与吸附孔相对应。
真空吸附槽30形成于卡盘台3的表面。真空吸附孔28在各真空吸附槽30的底面至少形成1个。另外，真空吸附孔28将主体部23以及中框部24贯穿。
根据这种结构，与通过多个真空吸附孔28吸附半导体装置5，而不形成真空吸附槽30的情况相比，能够减少真空吸附孔28的个数。由此，能够将制造成本抑制得较低。
另外，根据上述实施方式，多个真空吸附槽30至少在1个部位处被连结。
根据这种结构，与在各个真空吸附槽30形成真空吸附孔28，而并未将真空吸附槽30连结的情况相比，能够减少真空吸附孔28的个数。由此，能够将制造成本抑制得较低。
另外，根据上述实施方式，卡盘台3的周边部处的真空吸附槽30比卡盘台3的其他部分处的真空吸附槽30配置得密。
根据这种结构，能够适当地吸附呈相对于卡盘台3而向下凸出的翘曲形状的半导体装置5的设置面。由此，能够使卡盘内探针7适当地与半导体装置5的设置面接触。
另外，根据上述实施方式，卡盘台3的周边部处的真空吸附槽30比卡盘台3的其他部分处的真空吸附槽30配置得疏。
根据这种结构，能够适当地吸附呈相对于卡盘台3而向上凸出的翘曲形状的半导体装置5的设置面。由此，能够使卡盘内探针7适当地与半导体装置5的设置面接触。
另外，根据上述实施方式，在半导体装置的评价方法中，至少1个卡盘内探针7的从卡盘台3的表面凸出的高度与其他卡盘内探针7的从卡盘台3的表面凸出的高度不同，其中，该评价方法是使用下述评价装置进行的，该评价装置具有：卡盘台3，其在表面形成多个探针收容孔21，并且对半导体装置5进行吸附；以及多个卡盘内探针7，其一端插入至各探针收容孔21，另一端从卡盘台3的表面凸出，并且与在卡盘台3设置的半导体装置5的设置面接触。
根据这种结构，由于至少1个卡盘内探针7的从卡盘台3的表面凸出的高度不同，因此即使例如半导体装置5的设置面呈翘曲的形状，也能够使卡盘内探针7的凸出高度与半导体装置5的设置面相对应。由此，在对半导体装置5的电气特性进行评价时，能够降低半导体装置5的设置面与卡盘内探针7之间的接触电阻。其结果，通过减少电损耗，从而能够提高半导体装置5的电气特性的评价精度。
此外，对于上述结构以外的、本说明书所例示的其他结构，能够适当省略。即，仅通过上述结构就能够产生上述效果。但是，在将本说明书所例示的其他结构中的至少1个适当追加至上述结构的情况下，即，在将并未作为上述结构而记载的、本说明书所例示的其他结构追加至上述结构的情况下，同样也能够产生上述效果。
＜变形例＞
在上述实施方式中，有时还记载了各结构要素的材质、材料、尺寸、形状、相对配置关系或实施的条件等，但这些在所有方案中都为例示，并不限定于本说明书所记载的内容。由此，在本说明书所公开的技术的范围内，可想到未例示的无数变形例。例如，包含对至少1个结构要素进行变形的情况、进行追加的情况或进行省略的情况。
另外，只要不产生矛盾，在上述实施方式中记载为具有“1个”的结构要素也可以具有“大于或等于1个”。并且，各结构要素为概念性的单位，包含1个结构要素由多个构造物构成的情况、1个结构要素与某构造物的一部分相对应的情况、以及多个结构要素设置于1个构造物的情况。另外，对于各结构要素，只要发挥相同的功能，则也包含具有其他构造或形状的构造物。
另外，关于本说明书中的说明，是为了与本技术相关的全部目的而进行参照的，均未承认是现有技术。
另外，在上述实施方式中，在未特别指定地记载了材料名等的情况下，只要不产生矛盾，则该材料包括含有其他添加物的例如合金等。

Claims (27)

1.一种半导体装置的评价装置，其具有：
卡盘台，其在表面形成多个探针孔，并且该卡盘台对半导体装置进行吸附；以及
多个卡盘内探针，其一端插入至各所述探针孔，另一端可伸缩地从所述卡盘台的所述表面凸出，并且与在所述卡盘台设置的所述半导体装置的设置面接触，
至少1个所述卡盘内探针的从所述卡盘台的所述表面凸出的高度与其他所述卡盘内探针的从所述卡盘台的所述表面凸出的高度不同，
在所述卡盘台的所述表面还具有锪孔部，该锪孔部形成为在俯视观察时将所述探针孔包围。
2.根据权利要求1所述的半导体装置的评价装置，其中，
所述卡盘台的周边部处的所述卡盘内探针的从所述卡盘台的所述表面凸出的高度，比所述卡盘台的其他部分处的所述卡盘内探针的从所述卡盘台的所述表面凸出的高度高。
3.根据权利要求1所述的半导体装置的评价装置，其中，
所述卡盘台的周边部处的所述卡盘内探针的从所述卡盘台的所述表面凸出的高度，比所述卡盘台的其他部分处的所述卡盘内探针的从所述卡盘台的所述表面凸出的高度低。
4.根据权利要求1所述的半导体装置的评价装置，其中，
所述卡盘内探针的从所述卡盘台的所述表面凸出的高度，对应于所述卡盘台之上的从中心起的距离而不同。
5.根据权利要求1至4中任一项所述的半导体装置的评价装置，其中，
所述卡盘内探针在所述卡盘台之上均等地配置。
6.根据权利要求1至4中任一项所述的半导体装置的评价装置，其中，
所述卡盘台的周边部处的所述卡盘内探针比所述卡盘台的其他部分处的所述卡盘内探针配置得密。
7.根据权利要求1至4中任一项所述的半导体装置的评价装置，其中，
所述卡盘台由金属部件构成。
8.根据权利要求1至4中任一项所述的半导体装置的评价装置，其中，
所述卡盘台由树脂部件构成。
9.根据权利要求1至4中任一项所述的半导体装置的评价装置，其中，
还具有金属制的筒部件，该筒部件在各所述探针孔的内壁的至少一部分处形成。
10.根据权利要求1至4中任一项所述的半导体装置的评价装置，其中，
各所述卡盘内探针具有：
棒状的柱塞部；以及
弹簧部，其沿所述柱塞部而设置，
各所述柱塞部具有直径比其他部分大的柱塞厚部，
各所述弹簧部的一端与各所述柱塞厚部接触，另一端与各所述探针孔的底部接触。
11.根据权利要求10所述的半导体装置的评价装置，其中，
至少1个所述弹簧部的长度与其他所述弹簧部的长度不同。
12.根据权利要求10所述的半导体装置的评价装置，其中，
至少1个所述柱塞部的长度与其他所述柱塞部的长度不同。
13.根据权利要求10所述的半导体装置的评价装置，其中，
各所述柱塞厚部在各所述柱塞部的长度方向上的设置位置能够变更。
14.根据权利要求10所述的半导体装置的评价装置，其中，
还具有垫片，该垫片配置在所述弹簧部的一端或两端。
15.根据权利要求10所述的半导体装置的评价装置，其中，
在所述柱塞部的与所述半导体装置接触的端部设置的接触部呈凸形状。
16.根据权利要求10所述的半导体装置的评价装置，其中，
在所述柱塞部的与所述半导体装置接触的端部设置的接触部呈平面形状。
17.根据权利要求10所述的半导体装置的评价装置，其中，
各所述柱塞部的与接触于所述半导体装置的端部相反侧的端部，与外部的配线电连接。
18.根据权利要求17所述的半导体装置的评价装置，其中，
多个所述配线在所述卡盘台的下方在1个部位集中。
19.根据权利要求17所述的半导体装置的评价装置，其中，
多个所述配线在所述卡盘台的下方在多个部位集中，然后进一步在1个部位集中。
20.根据权利要求1所述的半导体装置的评价装置，其中，
所述锪孔部的底部的形状呈随着远离所述探针孔而变深的锥形形状。
21.根据权利要求1或者20所述的半导体装置的评价装置，其中，
所述卡盘台具有：
主体部，其与所述卡盘台的所述表面相对应；
中框部，其与在所述卡盘台的所述表面形成的所述探针孔的底部相对应；以及
外框部，其内部是中空的，并且该外框部与所述中框部连结。
22.根据权利要求21所述的半导体装置的评价装置，其中，
还具有锪孔吸附孔，该锪孔吸附孔形成于所述锪孔部的底部的至少1个部位，将所述主体部以及所述中框部贯穿。
23.根据权利要求21所述的半导体装置的评价装置，其中，
还具有：
多个吸附槽，其形成于所述卡盘台的所述表面；以及
吸附孔，其在各所述吸附槽的底面至少形成1个，并且将所述主体部以及所述中框部贯穿。
24.根据权利要求23所述的半导体装置的评价装置，其中，
多个所述吸附槽至少在1个部位处被连结。
25.根据权利要求23所述的半导体装置的评价装置，其中，
所述卡盘台的周边部处的所述吸附槽比所述卡盘台的其他部分处的所述吸附槽配置得密。
26.根据权利要求23所述的半导体装置的评价装置，其中，
所述卡盘台的周边部处的所述吸附槽比所述卡盘台的其他部分处的所述吸附槽配置得疏。
27.一种半导体装置的评价方法，使用权利要求1所述的半导体装置的评价装置进行所述半导体装置的评价。
CN201611023034.8A 2015-11-18 2016-11-18 半导体装置的评价装置以及半导体装置的评价方法 Active CN106771943B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-225475 2015-11-18
JP2015225475A JP6407128B2 (ja) 2015-11-18 2015-11-18 半導体装置の評価装置および半導体装置の評価方法

Publications (2)

Publication Number Publication Date
CN106771943A CN106771943A (zh) 2017-05-31
CN106771943B true CN106771943B (zh) 2020-05-22

Family

ID=58689955

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611023034.8A Active CN106771943B (zh) 2015-11-18 2016-11-18 半导体装置的评价装置以及半导体装置的评价方法

Country Status (3)

Country Link
US (1) US10495668B2 (zh)
JP (1) JP6407128B2 (zh)
CN (1) CN106771943B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102543915B1 (ko) * 2018-04-09 2023-06-16 삼성디스플레이 주식회사 기판 가공 장치 및 기판 가공 방법
KR102041044B1 (ko) * 2018-04-30 2019-11-05 피에스케이홀딩스 주식회사 기판 지지 유닛
CN110045269A (zh) * 2019-05-09 2019-07-23 肇庆学院 一种芯片测试装置及方法
CN113053774A (zh) * 2019-12-27 2021-06-29 迪科特测试科技(苏州)有限公司 探测装置
US11508608B2 (en) * 2020-08-20 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Vacuum wafer chuck for manufacturing semiconductor devices

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4518910A (en) * 1983-06-30 1985-05-21 International Business Machines Corporation Buckling beam twist probe contactor assembly with spring biased stripper plate
DE3529207C1 (en) 1985-08-14 1987-03-26 Genrad Gmbh Test device for electrical circuit boards
DE3637406C1 (en) * 1986-11-03 1988-05-05 Genrad Gmbh Test device for circuit boards
JPH05333098A (ja) 1992-06-01 1993-12-17 Fuji Electric Co Ltd 半導体装置の特性評価装置
US5585736A (en) * 1994-11-29 1996-12-17 Fwu-Iuan Hshieh Contact probe utilizing conductive meltable probing material
DE69837690T2 (de) 1997-07-24 2007-12-27 Mitsubishi Denki K.K. Gerät zur Entfernung von an einer Prüfspitzenendfläche haftenden Fremdstoffen
US6066957A (en) * 1997-09-11 2000-05-23 Delaware Capital Formation, Inc. Floating spring probe wireless test fixture
US6066857A (en) * 1998-09-11 2000-05-23 Robotic Vision Systems, Inc. Variable focus optical system
JP2005332839A (ja) * 2004-05-18 2005-12-02 Shibasoku:Kk 試験装置
KR20070072571A (ko) 2004-11-04 2007-07-04 가부시키가이샤 알박 정전 척 장치
US7239159B2 (en) * 2005-02-01 2007-07-03 Formfactor, Inc. Method and apparatus for verifying planarity in a probing system
US20090045829A1 (en) * 2005-08-04 2009-02-19 Sumitomo Electric Industries, Ltd. Wafer holder for wafer prober and wafer prober equipped with same
WO2007066382A1 (ja) * 2005-12-06 2007-06-14 Unitechno Inc. 両端変位型コンタクトプローブ
JP2008103528A (ja) * 2006-10-19 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置の検査方法およびプローブカード
JP2008108930A (ja) * 2006-10-26 2008-05-08 Matsushita Electric Ind Co Ltd 半導体装置の検査方法およびプローブカード
JP4861860B2 (ja) * 2007-03-08 2012-01-25 新光電気工業株式会社 プリント基板検査用治具及びプリント基板検査装置
KR20090126572A (ko) 2008-06-04 2009-12-09 이재학 용수철 핀을 이용한 테스트 콘택터
US9110128B1 (en) 2008-10-03 2015-08-18 Altera Corporation IC package for pin counts less than test requirements
CN201359614Y (zh) 2009-02-26 2009-12-09 沈芳珍 一种测试探针
JP5539033B2 (ja) * 2010-05-31 2014-07-02 株式会社日本マイクロニクス 半導体測定装置及び測定方法
CN102435798B (zh) 2011-10-14 2015-05-20 日月光半导体制造股份有限公司 探针卡与测试方法
CN104254696B (zh) * 2012-03-07 2017-05-10 株式会社近畿 填充部件的脱离方法及其所使用的填充部件及采用了该填充部件的切断刀
CN102749567A (zh) 2012-06-29 2012-10-24 欧贝黎新能源科技股份有限公司 全背电极太阳能电池测试平台
US9804198B2 (en) * 2012-08-03 2017-10-31 Yamamoto Precious Metal Co., Ltd. Alloy material, contact probe, and connection terminal
CN103336234B (zh) 2013-06-08 2016-01-20 中山大学 一种适用于背接触晶体硅太阳电池的测试平台
SG11201510255QA (en) 2013-07-11 2016-01-28 Johnstech Int Corp Testing apparatus for wafer level ic testing
JP6339345B2 (ja) * 2013-10-31 2018-06-06 三菱電機株式会社 半導体評価装置および半導体評価方法
JP6269337B2 (ja) * 2014-06-16 2018-01-31 オムロン株式会社 プローブピン、および、これを用いた電子デバイス

Also Published As

Publication number Publication date
US20170138984A1 (en) 2017-05-18
US10495668B2 (en) 2019-12-03
JP6407128B2 (ja) 2018-10-17
CN106771943A (zh) 2017-05-31
JP2017098289A (ja) 2017-06-01

Similar Documents

Publication Publication Date Title
CN106771943B (zh) 半导体装置的评价装置以及半导体装置的评价方法
TWI519793B (zh) Connection device
JP6440587B2 (ja) 吸着プレート、半導体装置の試験装置および半導体装置の試験方法
JP2009085948A (ja) 検査用ソケット
TW201432268A (zh) 檢查單元、探針卡、檢查裝置，及檢查裝置的控制系統
JP2011191187A (ja) コンタクトプローブおよびプローブユニット
JP2020517914A (ja) 電子デバイスの試験装置用のプローブカード
JPWO2018101232A1 (ja) 接触端子、検査治具、及び検査装置
US20100102841A1 (en) Device, method and probe for inspecting substrate
TW201520560A (zh) 檢測用夾具、電極部、探針及檢測用夾具的製造方法
JP2006324228A (ja) Ｉｃソケット
KR20160142644A (ko) 테스트 핀 및 이를 포함하는 테스트 장치
CN105826216A (zh) 半导体评价装置、检查用半导体装置及卡盘台的检查方法
JP7409310B2 (ja) 検査治具、検査装置、及び接触端子
CN105548852A (zh) 半导体评价装置及其评价方法
JP2018146444A (ja) プローバ
KR20070016291A (ko) 프로브 카드 조립체
JP6213369B2 (ja) 測定装置
US11933837B2 (en) Inspection jig, and inspection device
JP4838658B2 (ja) 基板検査用治具及び基板検査用治具の電極部構造
JP6680176B2 (ja) 評価装置および半導体チップの評価方法
JP6731862B2 (ja) 半導体装置の評価装置
JP6719423B2 (ja) チャックステージ検査装置およびチャックステージ検査方法
TWI435084B (zh) 檢測針腳及應用其之檢測裝置
US20220178968A1 (en) Contact terminal, inspection jig, and inspection device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant