JP6339345B2 - 半導体評価装置および半導体評価方法 - Google Patents

Description

本発明は、半導体評価装置および半導体評価方法に関し、特にコンタクトプローブを有する半導体評価装置および当該半導体評価装置を用いた半導体評価方法に関するものである。

たとえば半導体ウェハおよび半導体チップのような半導体装置に形成された素子の電気的特性を測定（評価）する際には、チャックステージの表面に、真空吸着等により被測定物としてのたとえば半導体装置の設置面を接触固定させる。その後、被測定物としての半導体装置の表面上の所望の箇所に、電気的特性の測定用の電気信号の入出力を行なうためのコンタクトプローブを接触させる。従来より、コンタクトプローブに大電流および高電圧を印加する要求等により、コンタクトプローブの多ピン化が実施されている。

このような状況の下、大電流などの大きな電気信号を印加することおよび多ピン化に起因して、被測定物の評価中に、部分放電と呼ばれる現象が、たとえばコンタクトプローブと被測定物との間に生じて、被測定物の部分的な破損およびこれに伴う不具合が生じることが知られており、このような部分放電を抑制することは重要である。生じた部分放電を見逃し、部分放電の生じた被測定物が良品として後工程に流出した場合、後工程にてそのような被測定物を抽出することは非常に困難である。このため、事前に部分放電を抑制する措置を行なうことが好ましい。部分放電を抑制する半導体評価装置および半導体評価方法は、たとえば以下の各特許文献に開示されている。

特開２０１３−５３８９８号公報 特開２００３−１３０８８９号公報 特開平１０−９６７４６号公報 特開２０１１−２５２７９２号公報

特許文献１の半導体試験治具は、被測定物としての半導体装置が（たとえば密閉された）空間に置かれることなく測定が行なわれる。このため部分放電をより確実に抑制するための被測定物が載置されるべき環境が整っていない。

特許文献２の試験装置は、被試験体は（たとえば密閉された）空間内に載置された状態で、当該空間内に絶縁性の液体が供給されることにより、被試験体に形成された素子の特性の測定中における部分放電の発生がより確実に抑制可能となっている。しかしこのような機能を実現するためには高価なプローブ基体が必要である。また特許文献２においては被試験体に液体を供給しながら測定がなされるため、たとえば被試験体が半導体ウェハや半導体チップなどに形成された素子である場合、測定終了後に被試験体に供給された絶縁性の液体を被試験体から完全に除去する処理を余分に行なう必要が生じる。このような処理が余分に必要となるため、特許文献２の方法は被試験体の評価工程に要する時間が増大し、低コスト化が図れないという問題点がある。

特許文献３においては、被検査物は（たとえば密閉された）空間内に載置された状態で、当該空間内に不活性ガスが供給されることにより、被検査物に形成された素子の特性の測定中における部分放電の発生がより確実に抑制可能となっている。また特許文献４においては被試験体は空間内に載置された状態で、当該空間内が加圧されることにより、被検査物に形成された素子の特性の測定中における部分放電の発生がより確実に抑制可能となっている。しかしこれらはいずれも装置構成が複雑であり、装置の低コスト化が図れない可能性がある。またこれらはいずれも被試験体の評価工程に要する時間が増大し、低コスト化が図れないという問題点がある。

本発明は、上記の課題に鑑みてなされたものであり、その目的は、より高効率に、素子の測定中に発生し得る部分放電をより確実に抑制することを可能とする半導体評価装置および半導体評価方法を提供することである。

本発明の半導体評価装置は、複数のコンタクトプローブを用いて、複数の半導体装置のそれぞれに形成された素子の電気的特性を測定する。当該半導体評価装置は、評価用治具と、プローブ基体とを備えている。評価用治具は、複数の半導体装置が載置可能に設けられている。プローブ基体は、評価用治具と対向するように設けられ、複数のコンタクトプローブと、遮蔽部と、複数のコンタクトプローブを保持する絶縁性基体とを含んでいる。評価用治具は複数の半導体装置のそれぞれを囲むことにより枠部を有し、複数の半導体装置のそれぞれを個別に載置可能とするように枠部で区画された複数の収納部を含んでいる。枠部とプローブ基体とが近接することにより、複数の収納部のうちの１つである第１の収納部とプローブ基体との間に複数の半導体装置のうちの１つである第１の半導体装置が載置される空間が形成された状態で第１の半導体装置の素子に複数のコンタクトプローブのうち少なくとも２つを接触可能に構成されている。遮蔽部と枠部との間にはシール部材が配置される。空間は遮蔽部と枠部とがシール部材により接続されることにより形成される。遮蔽部と枠部との間のシール部材は、第１の半導体装置を囲み、第１の半導体装置は複数の半導体装置のうち他の半導体装置から電気的に分離されている。遮蔽部は、第１の収納部における複数のコンタクトプローブのうち上記少なくとも２つの間を流れることにより素子に流れる電流による電界を遮蔽可能であり、第１の収納部における第１の半導体装置に接続可能な複数のコンタクトプローブの全体を取り囲むことが可能である。プローブ基体の形状は収納部の主表面に沿って延びる水平成分と、収納部の主表面に垂直な方向に延びる第１の垂直成分とを含む。枠部の形状は収納部の主表面に垂直な方向に延びる第２の垂直成分を含む。プローブ基体の第１の垂直成分に設けられた第１の嵌合部と枠部の第２の垂直成分に設けられた第２の嵌合部とが互いに嵌合することにより空間が形成される。第１の嵌合部は凸部であり、第２の嵌合部は凹部である。凸部と凹部とがシール部材と接触するようにシール部材を挟んでいる。

本発明の半導体評価方法は、以下の工程を備えている。
まず複数の半導体装置が載置可能に設けられた評価用治具が準備される。評価用治具に含まれ、複数の半導体装置のそれぞれを囲むことによる枠部で区画された複数の収納部のそれぞれに複数の半導体装置が個別に載置される。評価用治具と対向するプローブ基体が枠部と近接することにより複数の収納部のうちの１つである第１の収納部とプローブ基体との間に空間が形成された状態で、複数の収納部のそれぞれの内の複数の半導体装置のうちの１つである第１の半導体装置に形成された素子の電気的特性が測定される。プローブ基体は評価用治具と対向するように設けられ、複数のコンタクトプローブと、遮蔽部と、複数のコンタクトプローブを保持する絶縁性基体とを含む。遮蔽部は、第１の収納部における複数のコンタクトプローブのうち少なくとも２つの間を流れることにより素子に流れる電流による電界を遮蔽可能であり、第１の収納部における第１の半導体装置に接続可能な複数のコンタクトプローブの全体を取り囲むことが可能である。遮蔽部と枠部との間にはシール部材が配置される。測定する工程においては、空間は遮蔽部と枠部とがシール部材により接続されることにより形成される。測定する工程においては、遮蔽部と枠部との間のシール部材は、第１の半導体装置を囲み、第１の半導体装置は複数の半導体装置のうち他の半導体装置から電気的に分離される。測定する工程は、第１の半導体装置の表面に流体を吹き付ける工程を含む。プローブ基体の形状は収納部の主表面に沿って延びる水平成分と、収納部の主表面に垂直な方向に延びる第１の垂直成分とを含む。枠部の形状は収納部の主表面に垂直な方向に延びる第２の垂直成分を含む。プローブ基体の第１の垂直成分に設けられた第１の嵌合部と枠部の第２の垂直成分に設けられた第２の嵌合部とが互いに嵌合することにより空間が形成される。第１の嵌合部は凸部であり、第２の嵌合部は凹部である。凸部と凹部とがシール部材と接触するようにシール部材を挟んでいる。

本発明の半導体評価装置によれば、枠部で区画され、収納部とプローブ基体との間に形成される空間内に複数の半導体装置のそれぞれが載置された状態で測定される。プローブ基体は遮蔽部および絶縁性基体を含んでいる。このため複数の半導体装置を１回で載置することにより複数の半導体装置に対するコンタクトプローブを用いた素子の電気的特性の測定をより高効率に行ない、かつ電気的特性の測定時に流れる電流に起因する部分放電の発生を抑制することができる。

本発明の半導体評価方法によれば、枠部で区画され、収納部とプローブ基体との間に形成される空間内に複数の半導体装置のそれぞれが載置された状態で測定される。半導体装置の表面すなわち空間内に流体が吹き付けられる。このため複数の半導体装置を１回で載置することにより複数の半導体装置に対するコンタクトプローブを用いた素子の電気的特性の測定をより高効率に行ない、かつ電気的特性の測定時に流れる電流に起因する部分放電の発生を抑制することができる。

本発明の実施の形態１における半導体評価装置の概略断面図である。 図１に示す半導体試験治具および半導体試験治具に載置された半導体チップの態様を示す概略平面図である。 図１の半導体評価装置を用いて半導体チップを測定する際の、図１のＰ１部およびＰ２部の態様の第１例を拡大して示す概略断面図である。 図３のＰ３部である、第１の垂直成分と第２の垂直成分との接続される部分の態様の第１例を拡大して示す概略断面図である。 図３のＰ３部である、第１の垂直成分と第２の垂直成分との接続される部分の態様の第２例を拡大して示す概略断面図である。 図３のＰ３部である、第１の垂直成分と第２の垂直成分との接続される部分の態様の第３例を拡大して示す概略断面図である。 図１の半導体評価装置を用いて半導体チップを測定する際の、図１のＰ１部およびＰ２部の態様の第２例を拡大して示す概略断面図である。 図１の半導体評価装置を用いて半導体チップを測定する際の、図１のＰ１部およびＰ２部の態様の第３例を拡大して示す概略断面図である。 図１の半導体評価装置を用いて半導体チップを測定する際の、図１のＰ１部およびＰ２部の態様の第４例を拡大して示す概略断面図である。 図１の半導体評価装置を用いて半導体チップを測定する際の、図１のＰ１部およびＰ２部の態様の第５例を拡大して示す概略断面図である。 図１の半導体評価装置を用いて半導体チップを測定する際の、図１のＰ１部およびＰ２部の態様の第６例を拡大して示す概略断面図である。 図１の半導体評価装置を用いて半導体チップを測定する際の、図１のＰ１部およびＰ２部の態様の第７例を拡大して示す概略断面図である。 図１２のＰ３部である、第１の垂直成分と第２の垂直成分との接続される部分の態様を拡大して示す概略断面図である。 コンタクトプローブの電極パッドとの接触方法の第１工程を示す概略断面図（Ａ）と、コンタクトプローブの電極パッドとの接触方法の第２工程を示す概略断面図（Ｂ）と、コンタクトプローブの電極パッドとの接触方法の第３工程を示す概略断面図（Ｃ）とである。 本発明の実施の形態１における半導体評価方法の第１工程を示す概略断面図（Ａ）と、本発明の実施の形態１における半導体評価方法の第２工程を示す概略断面図（Ｂ）と、本発明の実施の形態１における半導体評価方法の第３工程を示す概略断面図（Ｃ）と、本発明の実施の形態１における半導体評価方法の第４工程を示す概略断面図（Ｄ）とである。 本発明の実施の形態２における半導体評価装置を用いて半導体チップを測定する際の、図１のＰ１部およびＰ２部の態様を拡大して示す概略断面図である。 図１６のＰ３部である、第１の垂直成分と第２の垂直成分との接続される部分の態様を拡大して示す概略断面図である。 図１６のＰ４部である、第１の垂直成分と第２の垂直成分との接続される部分の態様を拡大して示す概略断面図である。 本発明の実施の形態３における半導体評価装置を用いて半導体チップを測定する際の、図１のＰ１部およびＰ２部の態様を拡大して示す概略断面図である。 本発明の実施の形態４における半導体評価装置の概略断面図である。 図２０の半導体評価装置を用いて半導体チップを測定する際の、図２０のＰ５部の態様の第１例を拡大して示す概略断面図である。 図２０の半導体評価装置を用いて半導体チップを測定する際の、図２０のＰ５部の態様の第２例を拡大して示す概略断面図である。

以下、本発明の実施の形態について図に基づいて説明する。
（実施の形態１）
まず本実施の形態の半導体評価装置の構成として測定装置の構成について図１〜図９を用いて説明する。なお、説明の便宜のため、Ｘ方向、Ｙ方向、Ｚ方向が導入されている。

以下の説明において、測定装置１００は、基本的に後述の半導体チップ１０に形成された素子がいわゆる縦型半導体素子であり、図１の上下方向に大きな電流が流れる構成を有する素子の電気的特性の測定に用いられることを前提に記述される。しかし本実施の形態の測定装置１００はこれに限らず、図１の左右方向に電流が流れるいわゆる横型半導体素子が形成された半導体チップ１０の電気的特性の測定に用いられるものであってもよい。

図１を参照して、本実施の形態の測定装置１００は、後述するコンタクトプローブ２３を用いて、後述する複数の半導体チップ１０のそれぞれに形成された素子（たとえば縦型半導体素子）の電気的特性を測定する半導体評価装置である。測定装置１００は、大まかに見れば支持基体１と、プローブ基体２と、評価部３と、信号線４とを有している。

支持基体１は、被測定物である素子（縦型半導体素子など）が形成された半導体装置を載置し支持することを可能とする部材である。半導体装置は、たとえばシリコンウエハからダイシングして作製されたシリコン基板からなる半導体チップ１０である。プローブ基体２は、半導体チップ１０に形成された素子の電気的特性を測定するために素子上に接触設置可能なコンタクトプローブを含み、素子の電気的特性の測定に用いる電流や電圧を印加可能とする領域である。評価部３は、プローブ基体２から被測定物（半導体チップ）にかけての領域の電流や電圧を測定および制御可能な装置である。また信号線４は、支持基体１と評価部３との間、およびプローブ基体２と評価部３との間の電気信号の通路である。

支持基体１には、チャックステージ１１と、評価用治具としての半導体試験治具１２とを有しており、半導体試験治具１２には枠部１３が形成されている。またチャックステージ１１のたとえば側面上には、チャックステージ１１と信号線４とを接続するための接続部１４が形成されている。

チャックステージ１１の上側の表面上に半導体試験治具１２が設置されている。半導体試験治具１２は、枠部１３により個々の領域に区画された複数の収納部１７のそれぞれの内に半導体チップ１０を載置可能な構成を有している。

チャックステージ１１は、複数のたとえば縦型半導体素子が形成された半導体チップ１０が載置された半導体試験治具１２がその上面上に接触することにより固定される台座である。半導体試験治具１２はたとえば真空を用いてチャックステージ１１の上面上に吸着されることによりチャックステージ１１の上面上に接触固定されてもよい。

ただし半導体試験治具１２がチャックステージ１１の上面上に接触固定される方法は、上記の真空を用いた吸着に限らず、たとえば静電吸着であってもよいし、チャックステージ１１への半導体試験治具１２の嵌合であってもよい。

具体的に説明するために、図２を参照して、半導体試験治具１２は基台１２０を土台とするように形成されている。基台１２０はたとえば矩形の平面形状を有している。

また、半導体試験治具１２は第１の位置決め手段１５と、第２の位置決め手段１６とを有している。第１の位置決め手段１５および第２の位置決め手段１６によって、測定装置１００に内蔵される図示されない電気的特性を測定する試験装置に対して半導体試験治具１２に載置された半導体チップ１０の位置が決定される。第１の位置決め手段１５は、基台１２０の１つの角部に設けられた斜辺部で構成されている。第１の位置決め手段１５によって半導体試験治具１２の上下左右方向が判断され得る。第２の位置決め手段１６は、基台１２０の一辺と、一辺に対向する他辺とに設けられた複数の孔で構成されている。第２の位置決め手段１６の複数の孔が、半導体試験治具１２の固定されるチャックステージ１１の上面上に設けられた凸部と嵌め合わせられることで半導体試験治具１２の位置決めが行われる。

基台１２０は導電性を有していてもよい。これにより、基台１２０を電極として用いて縦型構造の半導体素子が形成された半導体チップ１０が評価され得る。基台１２０は、たとえば金属で形成されており、具体例として板状のアルミニウムで形成されていてもよい。なお、電極パッドが表面のみに設けられた横型構造の半導体素子が形成された半導体チップ１０の評価では、基台１２０は導電性を有する必要はない。

図２では見やすくするため半導体チップ１０は１つのみ図示されているが、基台１２０は複数の半導体チップ１０を設置可能に設けられている。本実施の形態では、基台１２０は一例として１６個の半導体チップ１０を設置可能に構成されている。

枠部１３は半導体チップ１０の側面に対向するように基台１２０上に配置されている。枠部１３は凸状に、かつ平面視において格子状に構成されている。本実施の形態においては枠部１３は、これにより区画される個々の半導体チップ１０間を電気的に絶縁する観点から、絶縁性の材料であるたとえばＰＰＳ（Poly Phenylene Sulfide Resin）などの樹脂材料により形成されている。

枠部１３は半導体チップ１０の側面を取り囲むように設けられており、枠部１３は複数の半導体チップ１０の各々を個別に取り囲むことで複数の半導体チップ１０の各々を個別に載置可能とするように基台１２０を複数の収納部１７に区画している。すなわち半導体試験治具１２に載置される複数の半導体チップ１０同士は互いに接触せず個別に収納部１７に収納される。収納部１７は、ここに載置される半導体チップ１０の裏側の表面に傷などのダメージを与えないために、洗浄処理および研磨処理がなされることにより、より平坦性が高く、バリおよび突起が除去された状態であることが好ましい。

なお枠部１３は、基台１２０に向かって幅が広くなるように傾斜した形状を有していてもよい。このようにすれば、半導体チップ１０の収納部１７への載置の際に枠部１３がガイドすることにより、半導体チップ１０が枠部１３に干渉することなくスムーズに載置作業を行なうことができる。

本実施の形態では、半導体試験治具１２は１６個の半導体チップ１０を設置可能に構成されているが、これに限るものではなく、試験装置の大きさおよび半導体装置の大きさに応じて設置する半導体チップ１０の数量は増減してもよい。また半導体試験治具１２は半導体チップ１０の搬送に用いることもできる。

再度図１を参照して、プローブ基体２は、支持基体１と対向するように設けられ、特に半導体試験治具１２と対向するように設けられている。このためプローブ基体２は支持基体１の特に半導体試験治具１２の真上に、たとえば半導体試験治具１２と互いに間隔をあけて配置されている。プローブ基体２は、絶縁物により形成された絶縁性基体２１と、遮蔽部２２と、コンタクトプローブ２３とを主に有している。また絶縁性基体２１のたとえば上面上には、絶縁性基体２１と信号線４とを接続するための接続部２４が形成されている。また図１のプローブ基体２にはさらに、移動アーム２５と、流体吹き付け手段２６とが取り付けられている。

絶縁性基体２１は、半導体試験治具１２の表面の一部の領域と対向する大きさを有するように形成されており、たとえば互いに隣り合うように並走する枠部１３に囲まれて形成される単一の収納部１７（図２参照）と平面視において重なり得る大きさを有するように形成されている。絶縁性基体２１は半導体チップ１０の測定時の部分放電を抑制する効果を高めるため、絶縁性の材料により形成されている。

遮蔽部２２は、半導体試験治具１２に載置された複数の半導体チップ１０のそれぞれを測定する際に、当該それぞれの半導体チップ１０の周囲を取り囲むことにより、測定時に半導体素子にコンタクトプローブ２３を介して半導体チップ１０に流れる電流による電界を遮蔽可能とする。すなわち遮蔽部２２により、半導体チップ１０の測定時の当該電界による部分放電が抑制される。遮蔽部２２はたとえばＰＰＳ（Poly Phenylene Sulfide Resin）などの樹脂材料により形成されることが好ましい。

半導体チップ１０の縦型半導体素子の電気的特性の評価の際、当該縦型半導体素子が外部と電気的に接続するための１対の電極のうちの一方（いわゆる表面電極）は、縦型半導体素子を構成する後述の電極パッドに接触するコンタクトプローブ２３である。また上記１対の電極のうちの他方（いわゆる裏面電極）は、縦型半導体素子が形成された半導体チップ１０が載置される半導体試験治具１２の下側の面と接するチャックステージ１１の上側の表面である。

すなわち図１において、絶縁性基体２１はコンタクトプローブ２３を保持するようにコンタクトプローブ２３に接続されている。具体的にはコンタクトプローブ２３は、絶縁性基体２１の一方（たとえば上側）の主表面から他方（たとえば下側）の主表面まで絶縁性基体２１に設けられた図示されない孔部を貫通するように、図の上下方向に延在するように配置され、絶縁性基体２１に保持されている。コンタクトプローブ２３は半導体チップ１０の素子の電気的特性の測定時に、当該素子に電流を流し、かつ流れた電流を検出する機能を有している。

コンタクトプローブ２３を伝わる表面電極の電気信号は、接続部２４を介してコンタクトプローブ２３（絶縁性基体２１）と接続された信号線４を通じて、評価部３に電気的に接続されている。一方、チャックステージ１１の上側の表面を伝わる裏面電極の電気信号は、チャックステージ１１の側面に設けられた接続部１４を介してチャックステージ１１と電気的に接続された信号線４を通じて、評価部３に電気的に接続されている。

コンタクトプローブ２３は複数設置されることが好ましく、図１には一例として２本設置されているが設置される数はこれに限られない。これは電気的特性の測定の際にコンタクトプローブ２３に（すなわち縦型半導体素子に）大電流が流れることを想定し、当該大電流が複数の流路に分かれて流れることを可能とするためである。

接続部２４および接続部１４は、接続部２４からコンタクトプローブ２３を介して接続部１４に至るまでの経路が、複数のコンタクトプローブ２３のうちいずれのコンタクトプローブ２３を通ってもほぼ同じ長さになるように形成されることが好ましい。このため図１においては、一例として図１の絶縁性基体２１上の表面の端部（左端部など）に接続部２４を配置することもできる。このようにすれば、各コンタクトプローブ２３を通る電流の経路の長さをほぼ等しくすることができ、より信頼性の高い測定をすることができる。ただしたとえば絶縁性基体２１に形成される、コンタクトプローブ２３と接続部２４とを互いに電気的に接続する図示されない金属配線のレイアウトを調整して上記経路の長さが複数のコンタクトプローブ２３の間でほぼ等しくなるようにすることが可能であれば、上記以外の箇所に接続部２４を配置してもよい。

絶縁性基体２１には、これを図の左右方向に移動可能とするための移動部材としての移動アーム２５が取り付けられている。移動アームの終端部にはたとえば図示されないモータやアクチュエータなどが取り付けられており、移動アーム２５を図１の左右方向および紙面奥行き方向に（絶縁性基体２１が半導体試験治具１２と対向する領域内を）自由に移動可能としている。このため絶縁性基体２１を含むプローブ基体２は、半導体試験治具１２と対向する領域内を半導体試験治具１２に対して移動可能となっている。

具体的には、本実施の形態の絶縁性基体２１は、複数の収納部１７のうちの任意の１つのみと対向可能な大きさを有している。絶縁性基体２１は移動アーム２５により、複数の収納部１７のうちの１つ（第１の収納部）と対向する位置から、複数の収納部１７のうちの他の１つ（第２の収納部）と対向する位置まで、半導体試験治具１２と対向する領域内を半導体試験治具１２に対して移動可能となっている。

なお図１においては単一の移動アーム２５のみにより絶縁性基体２１が保持される構成となっているが、これに限らず、複数の移動アーム２５により（たとえば図１の絶縁性基体２１の右側および左側の双方に移動アーム２５が取り付けられることにより）絶縁性基体２１が保持されてもよい。また図示されないが、移動アーム２５は絶縁性基体２１に取り付けられる代わりにチャックステージ１１に取り付けられることにより、（絶縁性基体２１の位置を固定させつつ）チャックステージ１１を移動可能とする構成としてもよい。したがって移動アーム２５は、プローブ基体２（絶縁性基体２１）を半導体試験治具１２に対して相対的に移動可能とするものである。

流体吹き付け手段２６は、半導体チップ１０の電気的特性の測定時に、半導体チップ１０が載置される後述の空間に流体を供給するために設置された部材である。図１においてはプローブ基体２（遮蔽部２２）と支持基体１（半導体試験治具１２の枠部１３）とが近接しておらず、両者の間隔が広いため、両者の間に空間は形成されていない。しかし実際の半導体チップ１０の電気的特性の測定時には、測定装置１００はプローブ基体２（遮蔽部２２）と支持基体１（半導体試験治具１２の枠部１３）とが互いに近接した状態となる。次に図３を用いて、実際の半導体チップ１０の電気的特性の測定時における図１のＰ１部およびＰ２部の態様、および図１に示す各部材の構成についてさらに詳細に、説明する。

図３は図２のＩＩＩ−ＩＩＩ線に沿う部分、すなわち１つの収納部１７およびそこに載置される１つの半導体チップ１０を含む領域の概略断面図である。図３を参照して、実際の半導体チップ１０の電気的特性の測定時には、絶縁性基体２１は測定しようとする半導体チップ１０が載置された収納部１７の真上の位置に配置され、半導体チップ１０を囲む枠部１３とプローブ基体２の遮蔽部２２とが近接される。ここで近接とは、より具体的には枠部１３と遮蔽部２２とがたとえばシール部材３１により互いに接続される。これによりプローブ基体２と、半導体チップ１０が収納される収納部１７との間に空間３２が形成される。この空間３２が形成された状態で半導体チップ１０の所望の領域にコンタクトプローブ２３が接触可能となるように構成されている。

絶縁性基体２１は収納部１７の主表面（図３の左右方向であるＸ方向に延びる表面）に沿って延びる水平成分としての形状を有し、半導体試験治具１２（収納部１７）の真上において半導体試験治具１２の主表面に対向するように配置可能となっている。遮蔽部２２が収納部１７の主表面に垂直な方向（図３の上下方向であるＺ方向）に延びる第１の垂直成分としての形状を有している。このような形状は、絶縁性基体２１の延びる水平方向（Ｘ方向）に関する一方および他方の端部（当該端部を含む絶縁性基体２１の平面視における外周の近傍）に接続されるように、絶縁性基体２１とは別体である遮蔽部２２が形成されることにより実現されている。また枠部１３が収納部１７の主表面に垂直な方向（図３の上下方向であるＺ方向）に延びる第２の垂直成分としての形状を有している。

なお第１および第２の垂直成分は、あくまで全体として見たときに水平成分に対して垂直に延在していればよく、たとえばその表面が水平成分に垂直な方向に対して傾き（テーパ）を有する形状であってもよい。

このため遮蔽部２２と枠部１３とがたとえばシール部材３１により互いに近接（たとえば接続）されれば、絶縁性基体２１が有する水平成分と、遮蔽部２２および枠部１３が有する（第１および第２の）垂直成分とにより、半導体チップ１０が載置された収納部１７が囲まれるように空間３２が形成される。

なお各収納部１７の、枠部１３に比較的近い領域には溝部１２ａが、平面視において概ね矩形の半導体チップ１０の外周部を囲むように形成されている。溝部１２ａは半導体チップ１０に付着している異物を収納し、異物の収納部１７の中央部への移動および付着を抑制する。

次に図４を用いて、空間３２を形成するための遮蔽部２２と枠部１３との接続された部分について詳細に説明する。

図４を参照して、遮蔽部２２が枠部１３と対向する下側の面には、第１の嵌合部としての凸部２７ａが形成されており、枠部１３が遮蔽部２２と対向する上側の面の一部には、第２の嵌合部としての凹部２７ｂが形成されている。凹部２７ｂ内にシール部材３１としてたとえばいわゆるＯリングのような環状の部材が配置されている。凹部２７ｂ内に凸部２７ａの一部が挿入することにより、凸部２７ａと凹部２７ｂとがシール部材３１を接触するように挟んでいる。言い換えればシール部材３１は凸部２７ａと凹部２７ｂとの間に挟まれている。これにより遮蔽部２２と枠部１３とはシール部材３１を介して互いに接触（接続）された構成となっている。

凸部２７ａは、これが形成される表面（枠部１３と対向する表面）に対して図の上下方向にたとえば０．１ｍｍ以上２０ｍｍ以下の突起を有する形状となっている。同様に凹部２７ｂは、これが形成される表面（遮蔽部２２と対向する表面）に対して図の上下方向にたとえば０．１ｍｍ以上２０ｍｍ以下だけ窪んだ形状となっている。

シール部材３１により空間３２が形成されることにより、空間３２内の半導体チップ１０を外部に対して密閉することができる。このため空間３２内に配置された半導体チップ１０は、これが載置された収納部１７の外側の他の半導体チップ１０との間で電気的に相互に分離することができるため、他の半導体チップ１０に起因する部分放電の影響を受ける可能性を低減することができる。

なお図３および図４においては遮蔽部２２と枠部１３との接続はシール部材３１によりなされているが、このような態様に限らず、たとえば図５を参照して、遮蔽部２２の第１の垂直成分が枠部１３と対向する下側の面２２ａと、枠部１３の第２の垂直成分が遮蔽部２２と対向する上側の面１３ａとが接触してもよい。またたとえば図６を参照して、遮蔽部２２の第１の垂直成分が枠部１３と対向する下側の面に形成された凸部２７ａと、枠部１３が遮蔽部２２と対向する上側の面の一部に形成された凹部２７ｂとが、互いに嵌合することにより両者が接続されてもよい。図６の態様においても、凸部２７ａおよび凹部２７ｂは図４の態様と同様の寸法の突起および窪みを有していてもよい。

次に流体取り込み手段２６について詳細に説明する。
図３を再度参照して、ここでは流体取り込み手段２６は、プローブ基体２の絶縁性基体２１の水平成分に取り付けられている。ここで流体吹き付け手段２６から放出される流体は具体的には熱的および化学的に安定であり、絶縁性に優れ、電離性の低い気体であることが好ましい。具体的には流体吹き付け手段２６から放出される流体はたとえば二酸化炭素ガスまたは窒素ガスであることが好ましいが、これらに限られない。

半導体チップ１０の半導体素子の電気的特性を測定する際に、形成される空間３２内に流体吹き付け手段２６から上記の流体が供給され、空間３２内の上記の流体の雰囲気濃度が高い状態で測定が行なわれることにより、半導体チップ１０の表面およびその近くに生じる部分放電を抑制することができる。ここではプローブ基体２の水平成分である絶縁性基体２１に流体吹き付け手段２６が設けられ、流体吹き付け手段２６はその真下の半導体チップ１０に向けて流体を放出する構成となっている。このため半導体チップ１０の真上から半導体チップ１０の表面上の全体にまんべんなく流体を供給することが可能となり、半導体チップ１０全体における部分放電の発生を抑制する効果を高めることができる。

また当該流体として気体を用いれば、流体として液体を用いた場合に比べて、半導体チップ１０の測定終了後に半導体チップ１０の表面から流体を除去する処理が容易に行なえる。

ここで流体吹き付け手段２６は流体の放出口である先端部にノズル２６ａが形成されていることが好ましい。このノズル２６ａにより流体吹き付け手段２６はたとえば先細りの形状を有している。ノズル２６ａを有することにより流体吹き付け手段２６は、流体を高速で高効率に放出させ、確実に流体を半導体チップ１０の表面上の所望の位置に広がらせることができる。

図７を参照して、ここでは図３と基本的に同様の構成を有しているが、流体吹き付け手段２６に温度調節手段としてのヒータ２６ｂが巻回されている。ヒータ２６ｂとしてはたとえば電熱線が用いられている。これは流体吹き付け手段２６から放出される流体の温度を流体が供給される半導体チップ１０の温度と同等に高い温度とするために設けられている。具体的には、ヒータ２６ｂは、たとえば流体吹き付け手段２６から放出される流体の温度と半導体チップ１０の温度との差が３度以下になるように、流体吹き付け手段２６から放出される流体の温度を調節することが可能な構成を有することが好ましい。

半導体チップ１０に形成されるたとえば縦型半導体素子の電気的特性の評価においては、温度特性の評価が併せて行なわれる場合があるため、低温から高温の広い温度範囲（具体的にはたとえば零下４０度程度から２００度程度まで）に及ぶ場合がある。このため、評価時に供給される流体の温度と半導体チップ１０の温度との差が大きい場合、流体の吹き付けの影響により半導体チップ１０の温度が不安定となり、信頼性の高い温度特性の評価結果が得られない可能性がある。

そこで図７のように流体吹き付け手段２６にヒータ２６ｂを付加し、ヒータ２６ｂに電流を流すことにより、供給される流体の温度を所望の温度に制御することができる。なおここでは温度調節手段としてヒータ２６ｂを示しているがこれに限るものではなく、たとえば近赤外線を用いて流体が加熱されてもよいし、いわゆるペルチェ素子が用いられてもよい。

図８を参照して、ここでは図３と基本的に同様の構成を有しているが、流体取り込み手段２６は、プローブ基体２の上記第１の垂直成分である遮蔽部２２に取り付けられている。流体取り込み手段２６は図８の左右方向および上下方向の双方に対して斜めの方向に延びるように取り付けられており、当該斜めの方向に流体を放出する。これにより流体は主に半導体チップ１０の外周部１０ｂに供給される。

部分放電は、活性領域である素子部１０ａに限らず、その周囲の外周部１０ｂにおいても頻繁に発生する。このため図８のように第１の垂直成分に流体取り込み手段２６を取り付けた構成は、特に外周部１０ｂに重点的に流体を供給したい場合に実益がある。

図９を参照して、流体吹き付け手段２６は、図７に示す位置と図８に示す位置との双方に取り付けられてもよい。このようにすれば、半導体チップ１０の上方から半導体チップ１０の表面上全体に流体を供給し、さらに半導体チップ１０の外周部１０ｂにも重点的に流体を供給することができるため、部分放電の発生をいっそう確実に抑制することができる。

次に、上記流体が放出されることにより、空間３２の圧力が上昇するため、空間３２内の圧力の過剰な上昇を抑制する観点から、たとえば図３〜図９においては遮蔽部２２に少なくとも１つの脱気孔３０が形成されている。脱気孔３０は遮蔽部２２の内側すなわち半導体チップ１０の測定時に形成される空間３２内から、遮蔽部２２を貫通して、遮蔽部２２の外側すなわち半導体チップ１０の測定時に形成される空間３２の外側まで延在している。

図１０を参照して、遮蔽部２２の代わりに枠部１３に少なくとも１つの脱気孔３０が形成されてもよい。この場合においても遮蔽部２２に脱気孔３０が形成される場合と同様に、脱気孔３０は枠部１３の内側すなわち半導体チップ１０の測定時に形成される空間３２内から、枠部１３を貫通して、枠部１３の外側すなわち半導体チップ１０の測定時に形成される空間３２の外側まで延在している。また図示されないが、たとえば絶縁性基体２１に脱気孔３０が形成されてもよい。

図１１を参照して、遮蔽部２２と枠部１３との双方に脱気孔３０が形成されてもよい。このようにすれば、空間３２内の過剰な加圧を抑制する効果がいっそう高められる。

次に図１２および図１３を用いて、プローブ基体２の変形例について説明する。
図１２および図１３を参照して、これらは図３および図４と基本的に同様の構成を有している。しかしプローブ基体２の構成において図１２は図３と異なっており、具体的には図１２のプローブ基体２は互いに別体である絶縁性基体２１と遮蔽部２２とが接続された構成を有しておらず、これらが一体となった一体絶縁性遮蔽部２８として形成されている。一体絶縁性遮蔽部２８は絶縁性基体２１と同様に絶縁性を有する材料により形成され、かつ遮蔽部２２と同様に電解を遮蔽する機能を有している。

ただしその他の点においては図１２の構成は図３と同様であり、一体絶縁性遮蔽部２８は絶縁性基体２１および遮蔽部２２が接続された部材と同様の形状および大きさを有している。したがって一体絶縁性遮蔽部２８は、図３のプローブ基体２と同様に、これに対向する収納部１７の主表面に沿って図の左右方向に延びる水平成分と、収納部１７の主表面に垂直な図の上下方向に延びる第１の垂直成分とを有している。水平成分は、半導体試験治具１２（収納部１７）の真上において半導体試験治具１２の主表面に対向するように配置可能となっている。第１の垂直成分は、絶縁性基体２１の延びる水平方向に関する一方および他方の端部（当該端部を含む絶縁性基体２１の平面視における外周の近傍）から、半導体試験治具１２の主表面に垂直な（交差する）方向に延びるように形成されている。またコンタクトプローブ２３は水平成分の一方の主表面から他方の主表面まで水平成分に設けられた図示されない孔部を貫通するように、図の上下方向に延在するように配置され、当該水平成分に保持されている。

このように絶縁性および遮蔽性を備えることにより、半導体チップ１０の測定時に空間３２内の部分放電を抑制可能な作用効果を奏するのであれば、プローブ基体２を構成する絶縁性基体２１および遮蔽部２２についてはどのような態様であってもよい。

次に再度図３を用いて、コンタクトプローブ２３の構成について詳細に説明する。
半導体チップ１０はたとえば平面視における中央部に活性領域であり図示されないたとえば縦型半導体素子が形成された素子部１０ａを有しており、素子部の周囲に形成された外周部１０ｂとを有している。素子部１０ａには縦型半導体素子および、その素子の電気信号を取り出すための電極パッド１８が形成されている。枠部１３と遮蔽部２２とが互いに近接、嵌合し、空間３２が形成されることにより、コンタクトプローブ２３が電極パッド１８に接触する。これにより、コンタクトプローブ２３は電極パッド１８と信号線４との間で電気信号を媒介ことが可能となる。

コンタクトプローブ２３は、図３の下側から順に、コンタクト部２３ａと、先端部２３ｂと、押し込み部２３ｃと、基体設置部２３ｄと、電気的接続部２３ｅとを有している。コンタクト部２３ａは電極パッド１８と機械的かつ電気的に接触可能な部分である。先端部２３ｂはコンタクト部２３ａを含むコンタクトプローブ２３全体の先端側（図の下側）の部分である。押し込み部２３ｃは、コンタクト部２３ａが電極パッド１８に接触する際に基体設置部２３ｄ内に組み込まれたばね部材を介して摺動可能な領域であり、図の上下方向に延在している。基体設置部２３ｄは、コンタクトプローブ２３全体の土台として設置され、絶縁性基体２１内を貫通するように絶縁性基体２１と固定される領域である。電気的接続部２３ｅは、先端部２３ｂと電気的に通じることにより、外部との電気信号の入出力部となる部分である。

コンタクトプローブ２３は導電性を有する、銅、タングステン、レニウムタングステンなどの金属材料により形成されるがこれらに限るものではない。特にコンタクト部２３ａは導電性向上および耐久性向上の観点から、別の部材である金、パラジウム、タンタル、プラチナなどで被覆されてもよい。

次に図１４を用いて、コンタクトプローブ２３の動作について説明する。
図１４（Ａ）を参照して、たとえば遮蔽部２２と枠部１３とが近接していない、半導体チップ１０の測定前の初期状態においては、コンタクトプローブ２３のコンタクト部２３ａは電極パッド１８と接触しておらず、コンタクトプローブ２３は電極パッド１８の上方に浮遊した状態となっている。図１４（Ｂ）を参照して、プローブ基体２がＺ軸下方向に下降し、遮蔽部２２と枠部１３とが近接することにより、絶縁性基体２１に固定されたコンタクトプローブ２３も下降する。コンタクト部２３ａと電極パッド１８とが近接し、やがてコンタクト部２３ａと電極パッド１８とが接触する。図１４（Ｃ）を参照して、プローブ基体２がさらに下降（遮蔽部２２と枠部１３とが接触）すれば、基体設置部２３ｄの内部に配置されたばね部材の機能により、押し込み部２３ｃが当該ばね部材の内側に収納されるように押し込まれる。これにより、電極パッド１８とコンタクトプローブ２３との電気的な接続が確実になされる。

なおここではコンタクトプローブ２３は図１４の上下方向に摺動性を有したばねを用いて上下方向に摺動可能な態様となっているが、これに限るものではなく、いわゆる積層プローブまたはワイヤプローブが用いられてもよい。またたとえばいわゆるカンチレバー式のコンタクトプローブ２３が用いられてもよい。

また上記の電気的接続部２３ｅは、図示されない配線等により接続部２４と電気的に接続されている。

次に図１５を適宜用いて、本実施の形態の半導体評価方法として測定装置１００を用いた測定方法について説明する。

図１５（Ａ）および図１〜図３を参照して、まず複数の半導体チップ１０が載置可能に設けられた半導体試験治具１２が準備される。複数の半導体チップ１０のそれぞれが、半導体試験治具１２の表面上に枠部１３により複数に区画された複数の収納部１７のそれぞれに個別に載置される。ここでは１つの収納部１７に１つの半導体チップ１０が載置される。この半導体試験治具１２が、チャックステージ１１の上側の表面上の所望の箇所に固定される。

一方、プローブ基体２に固定された複数のコンタクトプローブ２３のそれぞれのコンタクト部２３ａの平行度が調整される。具体的には、たとえばコンタクトプローブ２３がある高さまで下降した際に複数のコンタクトプローブ２３のそれぞれのコンタクト部２３ａが同一の高さとなるように、図１４（Ａ）〜（Ｃ）に示す上下方向のコンタクトプローブ２３の高さが調整される。

たとえば図１５（Ａ）に示すように、枠部１３で区画された互いに隣り合う２つの収納部１７を考える。２つの収納部１７のうちの１つである左側の収納部１７（第１の収納部）と対向した位置にプローブ基体２が配置されるように、移動アーム２５によりプローブ基体２が移動する。そしてプローブ基体２（ここでは遮蔽部２２）と枠部１３とが近接（たとえば接続）することにより、第１の収納部１７とこれに対向するプローブ基体２との間に空間３２が形成され、その状態で半導体チップ１０の素子の測定が可能となる。ここでプローブ基体２（遮蔽部２２）と枠部１３との近接は、図４〜図６のいずれかに示すようにプローブ基体２（遮蔽部２２）と枠部１３とが接触する態様であることが好ましい。

この状態で、測定しようとする素子に接続された電極パッド１８とコンタクトプローブ２３とが互いに接触するように、所望の電極パッド１８の真上のコンタクトプローブ２３が下降される。図１５（Ａ）においては左右１対のコンタクトプローブ２３のうち左側のコンタクトプローブ２３が下降し電極パッド１８と接触している。この状態で当該電極パッド１８により測定可能な素子の電気的特性が測定される。

なお上記測定の際には、流体吹き付け手段２６から半導体チップ１０の表面に流体が吹き付けられる。ここで少なくとも評価中には、半導体チップ１０の表面の近くにおいて流体の雰囲気濃度が高い状態を維持し、少なくとも評価終了時には、流体の供給が終了することが好ましい。またこの測定の際には、測定される半導体チップ１０は枠部１３、遮蔽部２２、絶縁性基体２１および流体により、空間３２の外部とは電気的に分離されており、部分放電を抑制する効果が高められる。

図１５（Ｂ）を参照して、次に図１５（Ｂ）における左右１対のコンタクトプローブ２３のうち左側のコンタクトプローブ２３が上昇し、代わって右側のコンタクトプローブ２３がその真下の電極パッド１８と接触する。この状態で当該電極パッド１８により測定可能な素子の電気的特性が測定される。

図１５（Ｃ）を参照して、第１の収納部１７の半導体チップ１０の測定が終われば、流体吹き付け手段２６からの流体の供給が停止され、移動アーム２５により、プローブ基体２が第１の収納部１７と対向した位置からそれと異なる右側の収納部１７（第２の収納部）と対向した位置まで移動する。そして図１５（Ａ）と同様にプローブ基体２（ここでは遮蔽部２２）と枠部１３とが近接することにより、第２の収納部１７とこれに対向するプローブ基体２との間に空間３２が形成される。

この状態で、図１５（Ａ）と同様に、たとえば左右１対のコンタクトプローブ２３のうち左側のコンタクトプローブ２３が下降し電極パッド１８と接触することにより、当該電極パッド１８により測定可能な素子の電気的特性が測定される。

図１５（Ｄ）を参照して、図１５（Ｂ）と同様に、今度は右側のコンタクトプローブ２３が電極パッド１８と接触し、これにより測定可能な素子の電気的特性が測定される。

以下、上記図１５（Ａ）〜（Ｄ）と同様の動作が繰り返されることにより、半導体試験治具１２に載置されたすべての半導体チップ１０に形成された半導体素子の電気的特性が測定される。

ただし特に大電流を用いた測定を行いたい場合には、たとえば図１５（Ａ）の工程において左側と右側との双方のコンタクトプローブ２３を電極パッド１８と接触させ、これらの電極パッド１８に接続された（複数の）素子を同時に測定してもよい。このようにすれば測定の効率をいっそう高めることができ、かついっそう大電流を用いた測定が可能となる。

次に、以上に述べた本実施の形態の作用効果について説明する。
本実施の形態においては、複数の半導体チップ１０のそれぞれが枠部１３により互いに電気的に区画されるように載置された状態で、個別にプローブ基体２との間に（たとえば密閉された）空間３２が形成された状態で電気的特性の測定がなされる。このため、複数の半導体チップ１０を一括して半導体試験治具１２上に載置して（コンタクトプローブ２３を移動させるべき）位置を制御することができる。このため個々の半導体チップ１０の測定作業の効率を高めることができる。

またプローブ基体２を構成する絶縁性基体２１および遮蔽部２２が電界を遮蔽する機能を有することと、半導体チップ１０の測定時にそれが周囲部材に囲まれるように形成された空間３２内に載置され、当該空間３２に流体が供給されることにより、半導体チップ１０は当該空間３２の外部の大気等の影響を受けることなく精密に測定可能となる。このため、半導体チップ１０の測定時の部分放電の発生を確実に抑制することができる。

また本実施の形態においては複数の収納部１７のそれぞれに載置された半導体チップ１０に対して、プローブ基体２が順番に移動して測定を行なうことができる。このため単一の測定動作のセットにより複数の半導体チップ１０を測定することができる。この観点からも、個々の半導体チップ１０の測定作業の効率を高めることができる。

（実施の形態２）
図１６〜図１８を参照して、本実施の形態においてもたとえば実施の形態１の図３および図４と基本的に同様の構成を有している。しかし本実施の形態は、脱気孔３０に定圧弁３３および開閉手段３４が取り付けられている点において、実施の形態１と異なっている。ここで定圧弁３３とは空間３２内を一定の圧力に保つために弁の開度を任意に調整機能とする部材であり、たとえばパイロット弁などの電磁弁が用いられる。開閉手段３４とは空間３２内の流体を外部に排出するために開閉する弁などの部材であり、たとえば電気的もしくは機械的なシャッタ、またはバイメタル素子が用いられる。

なおここでは両者を一目で区別しやすくするため、定圧弁３３と開閉手段３４とは異なる外観形状として図示されるが、これに限らず、定圧弁３３および開閉手段３４は所望の機能を達成し得る任意の外観形状とすることができる。たとえば定圧弁３３は開閉手段３４と同様の外観形状を有していてもよい。

なお、これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。

次に、本実施の形態の作用効果について説明する。
本実施の形態においては、測定時に空間３２内に流体を供給し始める際には開閉手段３４を開けて空間３２内の流体を外部に排出可能とすることができる。また空間３２内に流体を供給し始めてから所望の時間が経過した後、開閉手段３４を閉じて脱気孔３０からの流体の排出を停止させることで空間３２内を加圧し、さらに定圧弁３３を所望の開度に調整することにより空間３２内の圧力を一定に保つことができる。このため空間３２内の圧力が安定した状態で半導体チップ１０の電気的特性を測定することができる。

空間３２内の圧力を所望の値に保つことにより、いわゆるパッシェンの法則により、部分放電の発生するしきい値電圧を一定に保つことができるため、実施の形態１よりもいっそう確実に部分放電の発生を抑制することができる。

（実施の形態３）
図１９を参照して、本実施の形態においてもたとえば実施の形態２の図１６と基本的に同様の構成を有している。しかしここでは枠部１３の一部に開口部３５が設けられており、縦型半導体素子が形成された半導体チップ１０の裏面電極が開口部３５を介して半導体チップ１０の上側（表面側）からコンタクトプローブ２３により取り出されている。この点において図１９は、半導体チップ１０の裏面電極がチャックステージ１１から取り出される上記の他の各例と異なっている。

図１９においては図の右側の枠部１３の内側の傾斜面の、図の左右方向に対する傾斜角度が他の傾斜面よりも小さくなっており、この内側の傾斜面から図の上下方向に枠部１３を貫通して半導体試験治具１２の基台１２０に達するように、開口部３５が形成されている。そしてこの開口部３５を貫通するコンタクトプローブ２３が、図示されない配線を介して半導体チップ１０の半導体素子の裏面電極を半導体チップ１０の上側に取り出している。

なお、これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。

たとえば上記の各例においては、部分放電の発生を抑制するために、半導体チップ１０の裏面電極はチャックステージ１１から取り出されている。しかし図１９においては、実施の形態２に示す絶縁性基体２１、遮蔽部２２、流体吹き付け手段２６および定圧弁３３をすべて揃えることにより部分放電の発生が確実に抑制されるため、裏面電極の取り出しを表面側から行なうことができる。電極の取り出しを裏面電極も含めてすべて表面側から行なうことにより、各電極につながる配線の長さを一定にし、インダクタンスおよび抵抗を一定にすることができ、より信頼性の高い測定をすることができる。

なお本実施の形態においては、部分放電を抑制する効果が高ければ、たとえば枠部１３および遮蔽部２２が導電性の材料により形成されてもよい。

（実施の形態４）
まず本実施の形態の半導体評価装置の構成として測定装置の構成について図２０を用いて説明する。

図２０を参照して、本実施の形態の測定装置２００は、たとえば実施の形態１の測定装置１００と基本的に同様の構成を有している。しかし本実施の形態の絶縁性基体２１はたとえば実施の形態１の絶縁性基体２１よりも大きく、複数の収納部１７と対向可能な大きさを有している。図示されないがたとえば平面視において半導体試験治具１２とほぼ同じ大きさを有し、半導体試験治具１２に形成されるすべての（たとえば図２における１６個の）収納部１７と対向可能な大きさを有している。

本実施の形態のプローブ基体２の絶縁性基体２１には、測定時にそれぞれの収納部１７(半導体チップ１０）と対向する領域ごとに、実施の形態１のプローブ基体２のコンタクトプローブ２３の組と基本的に同様の配置および個数のコンタクトプローブ２３が形成されており、かつそれぞれの枠部１３と近接可能とするための遮蔽部２２が形成されている。絶縁性基体２１は実施の形態１と同様に半導体試験治具１２（収納部１７）の真上において半導体試験治具１２の主表面に対向するように配置可能となっている。遮蔽部２２は絶縁性基体２１の延びる水平方向に関する一方および他方の端部（当該端部を含む絶縁性基体２１の平面視における外周の近傍）に接続されるように、かつそれぞれの枠部１３と対向可能とするように、形成されている。つまり本実施の形態のプローブ基体２の絶縁性基体２１には、複数の収納部１７のそれぞれと対向するように複数組のコンタクトプローブ２３が形成されている。すなわちここでは複数の収納部１７のそれぞれに載置された半導体チップ１０に同時に接続されるように、個別に１組のコンタクトプローブ２３が設けられている。

図２１および図２２を参照して、半導体チップ１０の測定時には複数の収納部１７のそれぞれを囲む枠部１３と遮蔽部２２とが近接（たとえばシール部材３１による接触）することにより、収納部１７ごとにそれと対向するプローブ基体２との間に空間３２が形成される。すなわち複数の収納部１７のそれぞれが枠部１３、絶縁性基体２１および遮蔽部２２に囲まれることにより、収納部１７ごとに個別に空間３２が形成可能な構成を有している。これにより、各収納部１７に１つずつ載置された複数の半導体チップ１０のそれぞれの半導体素子を同時に測定可能である。

再度図２１を参照して、本実施の形態においては、半導体試験治具１２のそれぞれの収納部１７に少なくとも１つの脱気孔３０が形成されている。この脱気孔３０は収納部１７の半導体チップ１０が載置される表面から図２１の上下方向に基台１２０を貫通して基台１２０の最も下側の面（半導体試験治具１２が載置されるチャックステージ１１の上面と接する面）に達するように形成されている。ただし脱気孔３０は収納部１７に半導体チップ１０が載置された際に半導体チップ１０に覆われることがないよう、収納部１７の縁の近くに形成されることが好ましい。このようにすれば、半導体チップ１０に脱気孔３０が塞がれることによる脱気孔３０の脱気効果の低減を抑制することができる。

チャックステージ１１の上面には、そこに固定された半導体試験治具１２の収納部１７の脱気孔３０のそれぞれと平面視において重なるように（脱気孔３０のそれぞれに通じるように）流路３６が形成されている。この流路３６は脱気孔３０と同様に空間３２内の流体が外部へ放出されるためのものである。複数の収納部１７のそれぞれから延びる脱気孔３０と繋がる流路３６はチャックステージの下方において幹線状の流路となるように互いに連結することにより、流路３６の（流体の放出時における）下流側においては単一の流路３６として形成されている。また流路３６の（流体の放出時における）最下流部には、実施の形態２の脱気孔３０と同様に定圧弁３３および開閉手段３４が取り付けられている。

本実施の形態においては、流体吹き付け手段２６を用いて流体を空間３２内に供給する際の脱気は、半導体試験治具１２の収納部１７に形成された脱気孔３０およびチャックステージ１１に形成された流路３６により行なわれる。脱気孔３０および流路３６により空間３２内の流体が排出され、かつ空間３２内の圧力が定圧弁３３および開閉手段３４により調整される機構は実施の形態２と同様である。したがって本実施の形態においても、実施の形態２と同様に、空間３２内の圧力の調整により部分放電の発生を抑制する効果を奏する。

再度図２２を参照して、ここでは基本的に図２１と同様の構成を有しているが、実施の形態３と同様に、枠部１３に開口部３５が形成され、そこを介して裏面電極が表面側に取り出された構成を有している。

なお、これ以外の本実施の形態の構成は、実施の形態１の構成とほぼ同じであるため同一の要素については同一の符号を付し、その説明は繰り返さない。

本実施の形態においては、複数の収納部１７のそれぞれに載置された半導体チップ１０の素子を同時に測定可能であるため、実施の形態１よりもさらに短時間で測定作業を行なうことができる。このため実施の形態１よりもさらに測定作業の効率を高めることができる。

なお複数の半導体チップ１０を同時に評価するために、測定装置２００は複数の半導体チップ１０と対向可能な大きさを有する単一のプローブ基体２を備えている。しかしこれに限らず、たとえば実施の形態１と同様の（１つの半導体チップ１０のみと対向可能な大きさを有する）プローブ基体２が複数台備えられた測定装置を用いることによっても、本実施の形態と同様に一括して複数の半導体チップ１０を評価することが可能となる。

上記の各実施の形態、および各実施の形態中に記載された各例は、適宜組み合わせることができる。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１ 支持基体、２ プローブ基体、３ 評価部、４ 信号線、１０ 半導体チップ、１０ａ 素子部、１０ｂ 外周部、１１ チャックステージ、１２ 半導体試験治具、１２ａ 溝部、１３ 枠部、１４，２４ 接続部、１５ 第１の位置決め手段、１６ 第２の位置決め手段、１７ 収納部、１８ 電極パッド、２１ 絶縁性基体、２２ 遮蔽部、２３ コンタクトプローブ、２３ａ コンタクト部、２３ｂ 先端部、２３ｃ 押し込み部、２３ｄ 基体設置部、２３ｅ 電気的接続部、２５ 移動アーム、２６ 流体吹き付け手段、２７ａ 凸部、２７ｂ 凹部、２８ 一体絶縁性遮蔽部、３２ 空間、１００，２００ 測定装置、１２０ 基台。

Claims (23)

1. 複数のコンタクトプローブを用いて、複数の半導体装置のそれぞれに形成された素子の電気的特性を測定する半導体評価装置であって、
   複数の前記半導体装置が載置可能に設けられた評価用治具と、
   前記評価用治具と対向するように設けられ、複数の前記コンタクトプローブと、遮蔽部と、複数の前記コンタクトプローブを保持する絶縁性基体とを含むプローブ基体とを備え、
   前記評価用治具は複数の前記半導体装置のそれぞれを囲むことにより枠部を有し、複数の前記半導体装置のそれぞれを個別に載置可能とするように前記枠部で区画された複数の収納部を含み、
   前記枠部と前記プローブ基体とが近接することにより、複数の前記収納部のうちの１つである第１の収納部と前記プローブ基体との間に複数の前記半導体装置のうちの１つである第１の半導体装置が載置される空間が形成された状態で前記第１の半導体装置の前記素子に複数の前記コンタクトプローブのうち少なくとも２つを接触可能に構成されており、
   前記遮蔽部と前記枠部との間にはシール部材が配置され、
   前記空間は前記遮蔽部と前記枠部とが前記シール部材により接続されることにより形成され、
   前記遮蔽部と前記枠部との間の前記シール部材は、前記第１の半導体装置を囲み、前記第１の半導体装置は複数の前記半導体装置のうち他の半導体装置から電気的に分離されており、
   前記遮蔽部は、前記第１の収納部における複数の前記コンタクトプローブのうち前記少なくとも２つの間を流れることにより前記素子に流れる電流による電界を遮蔽可能であり、前記第１の収納部における前記第１の半導体装置に接続可能な複数の前記コンタクトプローブの全体を取り囲むことが可能であり、
   前記プローブ基体の形状は前記収納部の主表面に沿って延びる水平成分と、前記収納部の主表面に垂直な方向に延びる第１の垂直成分とを含み、
   前記枠部の形状は前記収納部の主表面に垂直な方向に延びる第２の垂直成分を含み、
   前記プローブ基体の前記第１の垂直成分に設けられた第１の嵌合部と前記枠部の前記第２の垂直成分に設けられた第２の嵌合部とが互いに嵌合することにより前記空間が形成され、
   前記第１の嵌合部は凸部であり、前記第２の嵌合部は凹部であり、
   前記凸部と前記凹部とが前記シール部材と接触するように前記シール部材を挟んでいる、半導体評価装置。
2. 前記プローブ基体は、複数の前記収納部のうちの１つのみと対向し、前記収納部のうちの１つとの間に前記空間が形成された状態で前記素子を測定可能であり、
   前記プローブ基体を、複数の前記収納部のうちの１つである前記第１の収納部と対向する位置から前記複数の前記収納部のうちの前記第１の収納部と異なる第２の収納部と対向する位置の双方に配置可能となるように前記評価用治具と対向する領域内を前記評価用治具に対して相対的に移動可能とする移動部材をさらに備える、請求項１に記載の半導体評価装置。
3. 前記プローブ基体は、複数の前記収納部のそれぞれと対向するように複数組の前記コンタクトプローブが形成されている、請求項１に記載の半導体評価装置。
4. 前記プローブ基体において、前記遮蔽部と前記絶縁性基体とは互いに別体である、請求項１〜３のいずれか１項に記載の半導体評価装置。
5. 前記プローブ基体において、前記遮蔽部と前記絶縁性基体とは一体となっている、請求項１〜３のいずれか１項に記載の半導体評価装置。
6. 前記プローブ基体の前記水平成分には、前記空間に流体を供給可能な流体吹き付け手段が取り付けられている、請求項１〜５のいずれか１項に記載の半導体評価装置。
7. 前記プローブ基体の前記第１の垂直成分には、前記空間に流体を供給可能な流体吹き付け手段が取り付けられている、請求項１〜５のいずれか１項に記載の半導体評価装置。
8. 前記流体吹き付け手段は前記プローブ基体の前記水平成分と前記第１の垂直成分との双方に取り付けられている、請求項６または７に記載の半導体評価装置。
9. 前記流体吹き付け手段はノズルを含んでいる、請求項６〜８のいずれか１項に記載の半導体評価装置。
10. 前記流体吹き付け手段は、前記流体吹き付け手段から放出される流体の温度を調整する温度調節手段を含んでいる、請求項６〜９のいずれか１項に記載の半導体評価装置。
11. 前記温度調節手段は、前記流体吹き付け手段から放出される流体の温度と前記半導体装置の温度との差が３度以下になるように前記流体吹き付け手段から放出される流体の温度を調節する、請求項１０に記載の半導体評価装置。
12. 前記流体吹き付け手段から放出される流体は二酸化炭素ガスまたは窒素ガスのいずれかである、請求項６〜１１のいずれか１項に記載の半導体評価装置。
13. 前記遮蔽部に少なくとも１つの脱気孔が形成されている、請求項１〜１２のいずれか１項に記載の半導体評価装置。
14. 前記枠部に少なくとも１つの脱気孔が形成されている、請求項１〜１２のいずれか１項に記載の半導体評価装置。
15. 前記脱気孔は前記遮蔽部と前記枠部との双方に形成されている、請求項１３または１４に記載の半導体評価装置。
16. 前記脱気孔に開閉手段を含んでいる、請求項１３〜１５のいずれか１項に記載の半導体評価装置。
17. 前記脱気孔に定圧弁が取り付けられている、請求項１３〜１６のいずれか１項に記載の半導体評価装置。
18. 前記評価用治具が載置されるチャックステージをさらに備え、
    前記評価用治具の複数の前記収納部のそれぞれには少なくとも１つの脱気孔が形成されており、
    前記チャックステージには、前記脱気孔のそれぞれに通じる流路が形成されている、請求項３に記載の半導体評価装置。
19. 前記流路に開閉手段を含んでいる、請求項１８に記載の半導体評価装置。
20. 前記流路に定圧弁が取り付けられている、請求項１８または１９に記載の半導体評価装置。
21. 複数の半導体装置が載置可能に設けられた評価用治具を準備する工程と、
    前記評価用治具に含まれ、複数の前記半導体装置のそれぞれを囲むことによる枠部で区画された複数の収納部のそれぞれに複数の前記半導体装置を個別に載置する工程と、
    前記評価用治具と対向するプローブ基体が前記枠部と近接することにより複数の前記収納部のうちの１つである第１の収納部と前記プローブ基体との間に空間が形成された状態で、複数の前記収納部のそれぞれの内の複数の前記半導体装置のうちの１つである第１の半導体装置に形成された素子の電気的特性を測定する工程とを備え、
    前記プローブ基体は前記評価用治具と対向するように設けられ、複数のコンタクトプローブと、遮蔽部と、複数の前記コンタクトプローブを保持する絶縁性基体とを含み、
    前記遮蔽部は、前記第１の収納部における複数の前記コンタクトプローブのうち少なくとも２つの間を流れることにより前記素子に流れる電流による電界を遮蔽可能であり、前記第１の収納部における前記第１の半導体装置に接続可能な複数の前記コンタクトプローブの全体を取り囲むことが可能であり、
    前記遮蔽部と前記枠部との間にはシール部材が配置され、
    前記測定する工程においては、前記空間は前記遮蔽部と前記枠部とが前記シール部材により接続されることにより形成され、
    前記測定する工程においては、前記遮蔽部と前記枠部との間の前記シール部材は、前記第１の半導体装置を囲み、前記第１の半導体装置は複数の前記半導体装置のうち他の半導体装置から電気的に分離され、
    前記測定する工程は、前記第１の半導体装置の表面に流体を吹き付ける工程を含み、
    前記プローブ基体の形状は前記収納部の主表面に沿って延びる水平成分と、前記収納部の主表面に垂直な方向に延びる第１の垂直成分とを含み、
    前記枠部の形状は前記収納部の主表面に垂直な方向に延びる第２の垂直成分を含み、
    前記プローブ基体の前記第１の垂直成分に設けられた第１の嵌合部と前記枠部の前記第２の垂直成分に設けられた第２の嵌合部とが互いに嵌合することにより前記空間が形成され、
    前記第１の嵌合部は凸部であり、前記第２の嵌合部は凹部であり、
    前記凸部と前記凹部とが前記シール部材と接触するように前記シール部材を挟んでいる、半導体評価方法。
22. 前記プローブ基体は、複数の前記収納部のうちの１つのみと対向し、前記収納部のうちの１つとの間に前記空間が形成された状態で前記素子を測定可能であり、
    前記素子を測定する工程は、前記プローブ基体が複数の前記収納部のうちの１つである前記第１の収納部と対向した位置に配置された状態で前記第１の収納部に載置された前記半導体装置を測定する工程と、前記プローブ基体が前記第１の収納部と対向した位置から前記複数の前記収納部のうちの前記第１の収納部と異なる第２の収納部と対向した位置まで移動する工程と、前記プローブ基体が前記第２の収納部と対向した位置に配置された状態で前記第２の収納部に載置された前記半導体装置を測定する工程とを含む、請求項２１に記載の半導体評価方法。
23. 前記プローブ基体は、複数の前記収納部と対向し、複数の前記収納部のそれぞれとの間に複数の前記空間が形成された状態で複数の前記半導体装置のそれぞれの前記素子を同時に測定可能である、請求項２１に記載の半導体評価方法。

Images