JP4043339B2 - 試験方法および試験装置 - Google Patents

試験方法および試験装置 Download PDF

Info

Publication number
JP4043339B2
JP4043339B2 JP2002306751A JP2002306751A JP4043339B2 JP 4043339 B2 JP4043339 B2 JP 4043339B2 JP 2002306751 A JP2002306751 A JP 2002306751A JP 2002306751 A JP2002306751 A JP 2002306751A JP 4043339 B2 JP4043339 B2 JP 4043339B2
Authority
JP
Japan
Prior art keywords
semiconductor device
bump
storage tray
test
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002306751A
Other languages
English (en)
Other versions
JP2004144499A (ja
Inventor
千明 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawasaki Microelectronics Inc
Original Assignee
Kawasaki Microelectronics Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kawasaki Microelectronics Inc filed Critical Kawasaki Microelectronics Inc
Priority to JP2002306751A priority Critical patent/JP4043339B2/ja
Priority to US10/689,983 priority patent/US6924656B2/en
Publication of JP2004144499A publication Critical patent/JP2004144499A/ja
Application granted granted Critical
Publication of JP4043339B2 publication Critical patent/JP4043339B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/01Subjecting similar articles in turn to test, e.g. "go/no-go" tests in mass production; Testing objects at points as they pass through a testing station
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • G01R1/0408Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体装置の試験方法、および半導体装置の試験装置に関する。
【0002】
【従来の技術】
従来、端子面にバンプ端子が複数配列された半導体装置の試験を行うときは、半導体装置収納用トレイのポケットに半導体装置を収容し、その半導体装置収納用トレイを試験装置内に搬送し、半導体装置それぞれのバンプ端子をテストヘッドのテスト用電極に接触させ、所定の電気特性のテストを行ったり、バンプ端子のバンプ表面の高さなどの形状を検査することにより、良品と不良品とに仕分けするのが一般的である。
【0003】
電気特性のテストにおいては、ロボットアームを用いて半導体装置収納用トレイから半導体装置を1個ずつ取りだし、テストヘッドのソケット電極に装着している。しかし、半導体装置収納用トレイのポケットに収容された半導体装置それぞれの収容位置は、ポケットのサイズ内において変動するため、テストヘッドのソケット電極とバンプ端子との相対的な位置関係がずれて、接触不良を起こしたり、バンプ端子のイレギュラーな接触などに起因してバンプ端子の変形不良を起こしたりすることがある。
【0004】
図1は、半導体装置収納用トレイの一例を示す図である。
【0005】
図1に示す半導体装置収納用トレイ10は、長辺が322.6mm、短辺が135.9mmで、19.3mm×19.3mmのポケット11が長辺側に14個、短辺側に6個配置され、合計84個の半導体装置を収容できるようになっている。
【0006】
図2は、半導体装置の一例を示す図であり、図2(a)は、半導体装置の上面をあらわし、図2(b)は、半導体装置の端子面をあらわしている。
【0007】
端子面12には、0.3mmφのバンプ端子13が0.5mm間隔で四囲に2列配列されている。また、半導体装置のモールドサイズは、18mm×18mmで、図1に示した半導体装置収納用トレイのポケットのサイズより縦横1.3mmずつ小さくなっている。このため、半導体装置は、ポケット内において収容位置が変動する。
【0008】
そこで、半導体装置収納用トレイのポケットサイズを小さくして半導体装置の位置精度を高めようとすると、ポケットから半導体装置を取り出すのが容易ではなくなる。また、ポケットから半導体装置を容易に取り出す工夫をし、ポケットサイズを小さくしたとしても、最近注目されている、チップサイズパッケージ(以下、「CSP」と略称する。)は、パッケージモールドの寸法精度がきわめてラフであるため、チップ外形に対するバンプ端子の位置が必ずしも一定せず、半導体装置収納用トレイに収容された半導体装置それぞれのバンプ端子位置を高精度に位置合わせすることができないという問題がある。
【0009】
図3は、CSPの最外周のバンプ端子位置の公差の一例を示す図である。
【0010】
図3に示すように、バンプ端子13の外径は、0.3mm±0.05mmであり、モールドの隅15とバンプ端子13の中心との間隔はX±0.2mmであり、バンプ端子13の外径とくらべて、公差が大きい。
【0011】
そこで、半導体装置をカスタマトレイからテストトレイに搭載替えした後、インサートとプッシャ、あるいはバンプ端子を位置決めするガイド孔を有するインサートにより位置決めしたり、半導体装置の最外周のバンプ端子に接する面にテーパ面を形成したり、最外周のバンプ端子間に嵌合するガイドピンを設けたり、最外周のバンプ端子に嵌合するテーパ状凹部を形成したりすることにより、バンプ端子を位置決めするものがある(特許文献1参照)。
【0012】
また、半導体装置用ハンドリング装置の吸着パッドを微動させて半導体装置を微動させ、同時に吸着孔を通して半導体装置を吸着し、半導体装置の裏面を密着させてバンプ端子とテスト電極との位置合わせを行うものがある(特許文献2参照)。
【0013】
【特許文献1】
特開平11−287842号公報(段落番号0060〜段落番号0063、図6〜図8、図9〜図14、段落番号0073〜段落番号0077、図16〜図18)
【特許文献2】
特開平11−97139号公報(段落番号0026〜段落番号0034、図3〜図8)
【0014】
【発明が解決しようとする課題】
しかしながら、特許文献1に記載されている方法は、カスタマトレイからテストトレイに搭載替えするなど半導体装置をその都度移動させるため、機構が複雑である。また特許文献2に記載された方法は、テスト電極が設けられたステージに吸着孔を設ける必要がある。
【0015】
本発明は、上記事情に鑑み、半導体装置収納用トレイ内の収容位置が調整された半導体装置を、半導体装置収納用トレイに収容されたままの状態で試験を行うことにより、バンプ端子とテスト電極との接触不良や、バンプ端子とテスト電極とのイレギュラーな接触などに起因するバンプ端子の変形不良を防止することができる半導体装置の試験方法、および試験装置を提供することを目的とする。
【0016】
【課題を解決するための手段】
上記目的を達成する本発明の試験方法は、端子面に複数のバンプ端子が配列された半導体装置を試験する試験方法であって、
半導体装置収納用トレイに、上記端子面を上向きにした複数の半導体装置を収容し、
上記半導体装置収納用トレイに収容された上記半導体装置の上記バンプ端子を、凹部を有し、上記半導体装置の上記バンプ端子を該凹部に嵌合させることにより該バンプ端子の位置を調整する位置調整冶具を使用して、該半導体装置収納用トレイに対し位置調整し、
上記半導体装置収納用トレイに収容された上記複数の半導体装置それぞれの上記バンプ端子が順次所定の試験位置に配置されるように上記半導体装置収納用トレイを移動し、該半導体装置それぞれを試験することを特徴とする。
【0017】
このように、バンプ端子を半導体装置収納用トレイに対し位置調整し、位置が調整されたまま試験位置に移動させるので、バンプ端子はテスト電極に整合されており、バンプ端子の接触不良や、バンプ端子のイレギュラーな接触などに起因するバンプ端子の変形不良を防止することができる。
【0018】
上記目的を達成する本発明の試験装置は、端子面に複数のバンプ端子が配列された半導体装置を試験する試験装置であって、
端子面を上向きにして半導体装置収納用トレイに収容された複数の半導体装置の上記バンプ端子を、凹部を有し、上記半導体装置の上記バンプ端子を該凹部に嵌合させることにより該バンプ端子の位置を調整する位置調整冶具を使用して、該半導体装置収納用トレイに対し位置調整する位置調整部と、
上記半導体装置収納用トレイに収容された上記複数の半導体装置それぞれの上記バンプ端子が順次所定の試験位置に配置されるように上記半導体装置収納用トレイを移動する移動部とを備えたことを特徴とする。
【0019】
このように、バンプ端子を半導体装置収納用トレイに対し位置調整する位置調整部と、位置が調整されたまま半導体装置収納用トレイを試験位置に移動する移動部とを備えているので、バンプ端子がテスト電極に整合された状態で試験が可能となり、バンプ端子の接触不良や、バンプ端子のイレギュラーな接触などに起因するバンプ端子の変形不良を防止することができる。
【0020】
【発明の実施の形態】
本発明の実施形態について説明する。本実施形態の試験装置は、本発明の試験装置の実施形態に相当するとともに、本発明の半導体装置の試験方法の実施形態に用いられる試験装置にも相当する。
【0021】
本実施形態の試験装置は、半導体装置収納用トレイの各ポケットに端子面を上向きにして収容された複数の半導体装置それぞれのバンプ端子の位置を調整する位置調整部と、位置調整部によりバンプ端子の位置が調整された半導体装置それぞれを半導体装置収納用トレイに脱着自在に固定する位置固定部と、収容された半導体装置それぞれのバンプ端子が所定の試験位置に配置されるように半導体装置収納用トレイを順次移動させる移動部と、試験位置と退避位置との間を移動し、試験位置でバンプ端子に接触する複数のテスト用電極を有するテストヘッドとを備えている。また、半導体装置収納用トレイの各ポケットの底部には、半導体装置よりもサイズが小さい開口がある。
【0022】
端子面を上向きにした複数の半導体装置が各ポケットに収容された半導体装置収納用トレイは、位置調整部に搬送され、半導体装置それぞれのバンプ端子の位置が調整され、バンプ端子の位置が調整された半導体装置は、位置固定部で半導体装置収納用トレイに脱着自在に固定され、テストヘッドで半導体装置の電気特性が試験される。
【0023】
以下に、本実施形態の試験装置を構成する各構成要素および各構成要素を用いて行う本実施形態の試験方法の各工程について説明する。
【0024】
図4および図5は、本実施形態の試験装置の位置調整部を示す概略図である。図4は、位置調整部の全体図であり、図5は、位置調整部の位置調整冶具を半導体装置収納用トレイに押し当てた状態を示す部分図である。
【0025】
図4に示すように、位置調整部20は、半導体装置収納用トレイ10に押し当てて半導体装置収納用トレイ10に収容された半導体装置16それぞれのバンプ端子13の、半導体装置収納用トレイ10に対する位置を調整する位置調整冶具21と、その位置調整冶具21を、半導体装置それぞれのバンプ端子に押し当てる嵌合位置とバンプ端子から離間させる離間位置との間で移動させるロボットアーム22を有する駆動部23とを備えている。駆動部23は、さらに加振手段を内蔵しているので、位置調整冶具21を振動させることができる。また、位置調整冶具21を半導体装置それぞれのバンプ端子に押し当てる嵌合位置には、半導体装置収納用トレイ10を載せるXYステージ25があり、そのXYステージ25は、X方向とY方向に移動するとともに加振手段を内蔵しているので、バンプ端子13の位置を調整するとともに、半導体装置収納用トレイ10を介して各半導体装置16を振動させることができる。
【0026】
図5に示すように、端子面に複数のバンプ端子13が配列された半導体装置16が端子面を上向きにして半導体装置収納用トレイ10のポケット11に収容されている。そして、その半導体装置収納用トレイ10に収容された複数の半導体装置それぞれのバンプ端子13には、位置調整部20の位置調整冶具21が押し当てられている。
【0027】
位置調整冶具21には、バンプ端子13と嵌合する、凹部を有する位置調整面21aがあり、その位置調整面21aは、半導体装置収納用トレイ10のポケット11に収容された半導体装置16のバンプ端子13に対向している。位置調整冶具21の位置調整面21aに設けられた凹部がバンプ端子13に嵌合するように半導体装置収納用トレイ10に対する位置が調整されると、バンプ端子13は、後述するテストヘッドのテスト電極位置に整合する位置に配置される。
【0028】
バンプ端子13が複数配列された端子面を上向きにして、複数の半導体装置16を収容した半導体装置収納用トレイ10がXYステージ25上に搬送されてくると、駆動部23により駆動されるロボットアーム22が、凹部を有する位置調整冶具21の位置調整面21aを、バンプ端子13に押し当てるとともに、位置調整冶具21を振動させる。これと同時に、XYステージ25も半導体装置収納用トレイ10を振動させるので、半導体装置16それぞれが半導体装置収納用トレイ10のポケット11内を移動してバンプ端子13の位置が調整される。そして、各半導体装置のバンプ端子13は、位置調整冶具21の凹部に嵌合するので、全てのバンプ端子13がテスト電極に整合する状態に配置される。
【0029】
図5の例では、凹部として、半導体装置16の最外周のバンプ端子13の外側に接するテーパ面を有する位置調整冶具21が示されている。このほかに、凹部として、半導体装置16の最外周のバンプ端子13のそれぞれに嵌合する円錐状もしくは四角錘状の凹部を設けたり、最外周のバンプ端子13の列に嵌合するライン状の凹部を設けたりすることが可能である。もしくは、バンプ端子13の全体が入るように形成した凹部の中に、隣り合うバンプ端子13の間に嵌合するガイドピンを設ける等、様々な変形が可能である。
【0030】
ここで、本実施形態では、駆動部23およびXYステージ25双方に加振手段が備えられているが、何れか一方に備えることとしても良い。一方、位置調整冶具21の凹部の設定状態によっては、必ずしも備える必要はない。
【0031】
次に、位置調整部20により収容された各半導体装置16それぞれのバンプ端子13の位置が調整された状態の半導体装置収納用トレイ10を、位置固定部30に移動する。このとき、半導体装置16の位置がずれないように、半導体装置収納用トレイ10を、位置調整冶具21とともに、固定用冶具31で把持してから移動することが好ましい。
【0032】
図6は、半導体装置を半導体装置収納用トレイに脱着自在に固定する位置固定部を示す概略構成図である。
【0033】
図6において、位置固定部30は、粘着テープ33を送出する送出部32aおよび粘着テープを引き出す巻取部32bとを有する固定機構部32と、図示しない粘着テープカッタとを備えている。
【0034】
位置固定部30はさらに、固定冶具31によって位置調整冶具21と把持された状態の半導体装置収納用トレイ10の、ポケットの底部に設けられた開口部11aから矢印A方向に粘着テープ33を押し当てて、図に現れない半導体装置と半導体装置用トレイ10とを粘着テープ33で貼りつけることにより半導体装置を半導体装置用トレイ10に固定する、押し込み冶具34を有する。
【0035】
そして、固定機構部32の送出部32aから粘着テープ33を送出するとともに、巻取部32bは、その粘着テープ33を引き出し、押込冶具34は、それぞれのポケットの底部に開けられた開口部11aとその周辺部とを粘着テープ33の上から次々に押し当てて、各半導体装置と半導体装置収納用トレイ10とを貼りつけて固定する。そして、粘着テープカッタで不要な粘着テープ33をカットする。
【0036】
このように、半導体装置収納用トレイ10に収容された各半導体装置のバンプ端子は、位置が調整された状態で半導体装置収納用トレイ10に固定されるので、次工程で半導体装置収納用トレイ10が振動等しても、調整された位置を維持することができる。
【0037】
ここで、本実施形態では、位置固定部30を備えているが、半導体装置の試験項目によっては必ずしも備える必要はなく、位置調整部20により位置が調整された後、半導体装置を固定せずに、直ちに次工程に移行することもできる。
【0038】
図7は、本実施形態の試験装置の移動部およびテストヘッドを示す概略構成図である。
【0039】
図7に示すように、位置固定部30により各半導体装置16が固定された半導体装置収納用トレイ10、あるいは位置調整部20により各半導体装置16のバンプ端子13の位置が調整された半導体装置収納用トレイ10を載せてX方向およびY方向に移動することにより、各半導体装置のバンプ端子を試験位置に配置させる移動ステージ35と、試験位置45と退避位置との間を上下移動する複数のテスト用電極41を有し、試験位置45でテスト電極がバンプ端子13に接触することにより半導体装置16の電気特性を試験するテストヘッド40を備えている。
【0040】
移動ステージ35によりバンプ端子13が試験位置45に配置されると、テストヘッド40は、試験位置45まで下方移動し、テスト電極41をバンプ端子13に接触させて半導体装置16の電気特性を試験する。1つの半導体装置16の試験が終了すると、テストヘッド40は、退避位置まで上方移動するとともに、移動ステージ35が移動して、次の半導体装置16のバンプ端子13が試験位置45に配置される。そして、再びテストヘッド40が試験位置45まで下方移動し、同様の電気特性を試験する。以下、半導体装置収納用トレイ10に収容された全ての半導体装置16について同様の試験が繰り返される。
【0041】
図8は、移動ステージに載せた半導体装置収納用トレイの位置決めを行う方法を示す図である。
【0042】
図8に示す移動ステージ35には、位置決めガイド36と、移動ステージ35に載せた半導体装置収納用トレイ10を押し出す押出しアーム37とがあり、位置決めガイド36に向けて押出しアーム37により半導体装置収納用トレイ10を押し出すことにより、半導体装置収納用トレイ10は移動ステージ35上の所定位置に配置される。
【0043】
このように、半導体装置収納用トレイ10に対して収容された半導体装置それぞれのバンプ端子を位置調整するとともに、移動ステージ35上の半導体装置収納用トレイ10の配置位置についても位置が調整された上、半導体装置収納用トレイ10が順次移動するので、試験位置45に配置されたバンプ端子13は、テスト電極41と整合し、バンプ端子13とテスト電極41との接触不良や、バンプ端子13とテスト電極41とのイレギュラーな接触などに起因するバンプ端子13の変形不良が回避される。
【0044】
ここで、本実施形態では、半導体装置の電気特性を試験するテストヘッドに基づいて半導体装置の試験について説明したが、試験位置に配置されたバンプ端子それぞれに照射された光の反射光に基づいて、バンプ端子の大きさや高さなどの形状を試験する場合にも同様に適用することが可能であり、それによって試験精度を高めることができる。
【0045】
【発明の効果】
以上、説明したように、本発明の半導体の試験方法、又は試験装置によれば、半導体装置収納用トレイに収納された半導体装置それぞれのバンプ端子の位置が調整され、それぞれのバンプ端子がテスト電極に整合されているので、バンプ端子の接触不良や、バンプ端子のイレギュラーな接触などに起因するバンプ端子の変形不良を防止することができる。
【図面の簡単な説明】
【図1】半導体装置収納用トレイの一例を示す図である。
【図2】半導体装置の一例を示す図である。
【図3】CSPの最外周のバンプ端子位置の公差の一例を示す図である。
【図4】本実施形態の試験装置の位置調整部を示す概略図である。
【図5】本実施形態の試験装置の位置調整部を示す概略図である。
【図6】半導体装置を半導体装置収納用トレイに脱着自在に固定する位置固定部を示す概略構成図である。
【図7】本実施形態の試験装置の移動部およびテストヘッドを示す概略構成図である。
【図8】移動ステージに載せた半導体装置収納用トレイの位置決めを行う方法を示す図である。
【符号の説明】
10 半導体装置用トレイ
11 ポケット
12 端子面
13 バンプ端子
15 モールドの隅
16 半導体装置
20 位置調整部
21 位置調整冶具
21a 位置調整面
22 ロボットアーム
23 駆動部
25 XYステージ
31 位置固定部
32 固定機構部
32a 送出部
32b 巻取部
33 粘着テープ
34 押込冶具
35 移動ステージ
36 位置決めガイド
37 押出しアーム
40 テストヘッド
41 テスト電極
45 試験位置

Claims (10)

  1. 端子面に複数のバンプ端子が配列された半導体装置を試験する試験方法であって、
    半導体装置収納用トレイに、前記端子面を上向きにした複数の半導体装置を収容し、
    前記半導体装置収納用トレイに収容された前記半導体装置の前記バンプ端子を、凹部を有し、前記半導体装置の前記バンプ端子を該凹部に嵌合させることにより該バンプ端子の位置を調整する位置調整冶具を使用して、該半導体装置収納用トレイに対し位置調整し、
    前記半導体装置収納用トレイに収容された前記複数の半導体装置それぞれの前記バンプ端子が順次所定の試験位置に配置されるように前記半導体装置収納用トレイを移動し、該半導体装置それぞれを試験することを特徴とする試験方法。
  2. 前記バンプ端子の位置が調整された前記半導体装置それぞれを前記半導体装置収納用トレイに脱着自在に固定した後、該半導体装置収納用トレイを移動することを特徴とする請求項1記載の試験方法。
  3. 前記半導体装置収納用トレイを移動することにより前記試験位置に配置された前記バンプ端子にテスト用電極を接触させて電気特性を試験することを特徴とする請求項1又は2記載の試験方法。
  4. 前記半導体装置収納用トレイを移動することにより前記試験位置に配置された前記バンプ端子の形状を試験することを特徴とする請求項1又は2記載の試験方法。
  5. 凹部を有し、前記半導体装置の前記バンプ端子を該凹部に嵌合させることにより該バンプ端子の位置を調整する位置調整冶具を備え、前記半導体装置収納用トレイに収容された前記半導体装置の該バンプ端子に該位置調整冶具を押し当てて該バンプ端子の位置を調整することを特徴とする請求項1記載の試験方法。
  6. 前記位置調整冶具又は前記半導体装置収納用トレイを振動させて前記半導体装置の前記バンプ端子を前記凹部に嵌合させることを特徴とする請求項5記載の試験方法。
  7. 端子面に複数のバンプ端子が配列された半導体装置を試験する試験装置であって、
    端子面を上向きにして半導体装置収納用トレイに収容された複数の半導体装置の前記バンプ端子を、凹部を有し、前記半導体装置の前記バンプ端子を該凹部に嵌合させることにより該バンプ端子の位置を調整する位置調整冶具を使用して、該半導体装置収納用トレイに対し位置調整する位置調整部と、
    前記半導体装置収納用トレイに収容された前記複数の半導体装置それぞれの前記バンプ端子が順次所定の試験位置に配置されるように前記半導体装置収納用トレイを移動する移動部とを備えたことを特徴とする試験装置。
  8. 前記バンプ端子の位置が調整された前記半導体装置それぞれを前記半導体装置収納用トレイに脱着自在に固定する位置固定部を備えたことを特徴とする請求項7記載の試験装置。
  9. 前記位置調整部は、凹部を有し、前記半導体装置の前記バンプ端子を該凹部に嵌合させることにより該バンプ端子の位置を調整する位置調整冶具と、該位置調整冶具を該半導体装置の該バンプ端子に押し当る嵌合位置と該バンプ端子から離間させる離間位置との間で移動させる駆動部とを備えたものであることを特徴とする請求項7記載の試験装置。
  10. 前記半導体装置収納用トレイは、前記複数の半導体装置それぞれを移動が制限された状態で収容する、底部に該半導体装置のサイズよりも小さい開口を有するポケットを備え、
    前記位置固定部は、前記開口から露出した半導体装置を、粘着テープを用いて前記半導体装置収納用トレイに固定するものであることを特徴とする請求項8記載の試験装置。
JP2002306751A 2002-10-22 2002-10-22 試験方法および試験装置 Expired - Fee Related JP4043339B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2002306751A JP4043339B2 (ja) 2002-10-22 2002-10-22 試験方法および試験装置
US10/689,983 US6924656B2 (en) 2002-10-22 2003-10-22 Method and apparatus for testing BGA-type semiconductor devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002306751A JP4043339B2 (ja) 2002-10-22 2002-10-22 試験方法および試験装置

Publications (2)

Publication Number Publication Date
JP2004144499A JP2004144499A (ja) 2004-05-20
JP4043339B2 true JP4043339B2 (ja) 2008-02-06

Family

ID=32170911

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002306751A Expired - Fee Related JP4043339B2 (ja) 2002-10-22 2002-10-22 試験方法および試験装置

Country Status (2)

Country Link
US (1) US6924656B2 (ja)
JP (1) JP4043339B2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6445202B1 (en) * 1999-06-30 2002-09-03 Cascade Microtech, Inc. Probe station thermal chuck with shielding for capacitive current
US6965226B2 (en) 2000-09-05 2005-11-15 Cascade Microtech, Inc. Chuck for holding a device under test
US6914423B2 (en) 2000-09-05 2005-07-05 Cascade Microtech, Inc. Probe station
US6836135B2 (en) * 2001-08-31 2004-12-28 Cascade Microtech, Inc. Optical testing device
US7250779B2 (en) * 2002-11-25 2007-07-31 Cascade Microtech, Inc. Probe station with low inductance path
US7492172B2 (en) 2003-05-23 2009-02-17 Cascade Microtech, Inc. Chuck for holding a device under test
US7250626B2 (en) 2003-10-22 2007-07-31 Cascade Microtech, Inc. Probe testing structure
US7187188B2 (en) 2003-12-24 2007-03-06 Cascade Microtech, Inc. Chuck with integrated wafer support
US7218128B2 (en) * 2005-02-14 2007-05-15 International Business Machines Corporation Method and apparatus for locating and testing a chip
US20070020964A1 (en) * 2005-07-22 2007-01-25 Domintech Co., Ltd. Memory module with chip hold-down fixture
JP5016892B2 (ja) * 2006-10-17 2012-09-05 東京エレクトロン株式会社 検査装置及び検査方法
CN101738500B (zh) * 2008-11-20 2013-01-16 未来产业株式会社 用于校正用户托盘位置的设备以及测试处理机
US8319503B2 (en) 2008-11-24 2012-11-27 Cascade Microtech, Inc. Test apparatus for measuring a characteristic of a device under test
KR20120018644A (ko) * 2010-08-23 2012-03-05 삼성전자주식회사 반도체 패키지 이송 장치
JP6339345B2 (ja) * 2013-10-31 2018-06-06 三菱電機株式会社 半導体評価装置および半導体評価方法
US9638747B2 (en) * 2013-12-27 2017-05-02 Intel Corporation Placing integrated circuit devices using perturbation
US20150241477A1 (en) * 2014-02-27 2015-08-27 Texas Instruments Incorporated Effective and efficient solution for pin to pad contactor on wide range of smd package tolerances using a reverse funnel design anvil handler mechanism
GB2545496B (en) 2015-12-18 2020-06-03 Teraview Ltd A Test System
US10852321B2 (en) 2016-08-19 2020-12-01 Delta Design, Inc. Test handler head having reverse funnel design

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5307011A (en) * 1991-12-04 1994-04-26 Advantest Corporation Loader and unloader for test handler
JP3067005B2 (ja) 1994-06-30 2000-07-17 株式会社アドバンテスト テストトレイ用位置決めストッパ
US5801527A (en) * 1994-07-26 1998-09-01 Tokyo Electron Limited Apparatus and method for testing semiconductor device
GB9510459D0 (en) * 1995-05-24 1995-07-19 Zeneca Ltd Bicyclic amines
US5955888A (en) 1997-09-10 1999-09-21 Xilinx, Inc. Apparatus and method for testing ball grid array packaged integrated circuits
JP3019815B2 (ja) 1997-09-19 2000-03-13 日本電気株式会社 半導体装置用ソケット及びハンドリング装置並びに半導体装置の測定方法
JPH11287842A (ja) 1998-04-02 1999-10-19 Advantest Corp Ic試験装置
JP3133303B2 (ja) 1999-05-01 2001-02-05 ミラエ・コーポレーション マイクロbga型素子用キャリヤーモジュール
US6204676B1 (en) 1999-05-10 2001-03-20 Silicon Integrated Systems Corp. Testing apparatus for testing a ball grid array device
US6476629B1 (en) * 2000-02-23 2002-11-05 Micron Technology, Inc. In-tray burn-in board for testing integrated circuit devices in situ on processing trays

Also Published As

Publication number Publication date
JP2004144499A (ja) 2004-05-20
US20040085060A1 (en) 2004-05-06
US6924656B2 (en) 2005-08-02

Similar Documents

Publication Publication Date Title
JP4043339B2 (ja) 試験方法および試験装置
KR101830072B1 (ko) 프로브핀 본딩 장치용 어레이유닛
KR100722185B1 (ko) 전자 디바이스 처리 시스템
JP2002068471A (ja) チップ部品の搬送装置
KR20000006481A (ko) 집적회로시험장치
KR102330577B1 (ko) 전자 부품의 픽업 장치 및 실장 장치
TWI714217B (zh) 晶粒接合裝置及半導體裝置之製造方法
US6433410B2 (en) Semiconductor device tester and method of testing semiconductor device
KR100364946B1 (ko) Bga 패키지를 테스트하기 위한 ic 테스트 장치
US6111417A (en) Semiconductor component test apparatus including sucking mechanism maintaining components in tray during testing
US8093853B2 (en) Device-positioning pedestal and handler having the device-positioning pedestal
JPH05208390A (ja) 吸着ノズル
JPH09274066A (ja) 半導体試験装置及びこれを利用した試験方法及び半導体装置
JPH0854442A (ja) 検査装置
CN112440166A (zh) 法兰盘端面修正装置及方法、切断装置及切断方法
JP3080845B2 (ja) 検査装置及びその方法
JP2652711B2 (ja) 半導体検査装置及び検査方法
KR101712075B1 (ko) 쏘잉소터시스템의 턴테이블 장치
JP4825133B2 (ja) 電子部品ハンドリング装置および電子部品の位置ずれ修正方法
JP4316122B2 (ja) Icチップ規正装置
JPH09255077A (ja) 電子部品の給材容器並びにこれを用いた電子部品の給材方法及び給材装置
KR20180083742A (ko) 플립소자 핸들러
JP4354204B2 (ja) 部品試験装置
JP2006153673A (ja) 半導体テスト装置のクリーニング部材、半導体製造装置および半導体テストシステム
JP2021106218A (ja) 吸着保持装置、吸着保持方法、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070710

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071113

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees