KR101789911B1

KR101789911B1 - 반도체 평가 장치, 검사용 반도체 장치, 및 척 스테이지의 검사 방법

Info

Publication number: KR101789911B1
Application number: KR1020160009153A
Authority: KR
Inventors: 아키라 오카다; 다카야 노구치; 긴야 야마시타
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2015-01-26
Filing date: 2016-01-26
Publication date: 2017-10-25
Also published as: JP6386923B2; CN105826216A; JP2016139646A; CN105826216B; KR20160091841A

Abstract

본 발명은 척 스테이지의 탑재면을 용이하게 검사 및 관리하는 것이 가능한 반도체 평가 장치 및 척 스테이지의 검사 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 평가 장치는 반도체 웨이퍼에 형성된 복수의 반도체 장치의 특성을 평가하는 반도체 평가 장치(1)로서, 평가시에 반도체 웨이퍼를 탑재하는 척 스테이지(6)와 판 모양의 절연재로 이루어지고, 또한 당해 절연재의 복수의 관통 구멍의 각각에 감합된 저항체(5)를 갖고, 척 스테이지(6)의 탑재면의 검사시에 있어서 저항체(5)가 탑재면에 접촉하도록 척 스테이지(6)에 탑재되는 검사 지그(2)와, 저항체(5)의 척 스테이지(6)에 접촉하는 쪽의 면과는 반대측의 면에 대해 접촉 가능하게 배치된 콘택트 프로브(9)를 구비한다.

Description

반도체 평가 장치, 검사용 반도체 장치, 및 척 스테이지의 검사 방법{SEMICONDUCTOR EVALUATION DEVICE, SEMICONDUCTOR DEVICE FOR INSPECTION AND INSPECTION METHOD OF CHUCK STAGE}

본 발명은 반도체 웨이퍼를 탑재하는 척 스테이지의 탑재면을 검사하는 검사 지그 또는 검사용 반도체 장치를 구비하는 반도체 평가 장치, 검사용 반도체 장치, 및 척 스테이지의 검사 방법에 관한 것이다.

종래, 반도체 웨이퍼의 상태로 피측정물인 반도체 장치의 전기적 특성을 평가하는 경우에 있어서, 반도체 웨이퍼를 척 스테이지의 탑재면 상에 진공 흡착 등에 의해 접촉하여 고정한 후에, 반도체 장치의 척 스테이지에 접촉하고 있지 않는 측의 면에 대해, 전기적인 입출력을 행하기 위한 콘택트 프로브를 접촉하는 것에 의해서, 반도체 장치의 전기적 특성의 평가를 행하고 있다. 이 때, 반도체 장치의 세로 방향(면바깥쪽 방향)으로 큰 전류를 흘리는 종형 구조의 반도체 장치의 전기적 특성을 평가하는 경우는 척 스테이지의 탑재면이 전극으로 된다. 또한, 콘택트 프로브의 다(多)핀화에 의해, 대전류 및 고전압을 인가하는 것에 의한 전기적 특성의 평가가 실현되어 있다.

상기와 같은 반도체 장치의 전기적 특성을 평가할 때에, 척 스테이지의 탑재면에 존재하는 이물(예를 들면, 실리콘 조각 등의 부스러기), 척 스테이지의 탑재면의 상처, 또는 척 스테이지에서의 흡착 이상 등에 기인하여, 반도체 웨이퍼와 척 스테이지의 탑재면의 사이에 접촉 저항이 증대해서, 주로 전기적인 입출력시에 있어, 반도체 웨이퍼의 파손 등의 문제, 또는 검사 이상이 생기는 것이 알려져 있다. 반도체 웨이퍼에서 생긴 파손 등의 문제에 기인하여, 반도체 장치에 동일한 문제가 생기면, 당해 반도체 장치는 그 후의 공정(전기적 특성을 평가하는 공정 후의 공정)에서 사용할 수 없게 된다.

또한, 반도체 웨이퍼가 파손된 경우는, 파손시의 충격에 의해 척 스테이지의 탑재면이 거칠어지거나, 파손된 반도체 웨이퍼(반도체 장치)의 일부가 척 스테이지의 탑재면에 밀착 또는 매립되거나 하는 일이 있다. 척 스테이지의 탑재면의 문제는 그 후에 행해지는 전기적 특성의 평가시에, 반도체 웨이퍼와 척 스테이지의 밀착성이나 접촉 저항을 악화시켜, 반도체 장치에 손상이나 깨짐을 일으키게 하는 경우가 있어, 전기적 특성의 평가의 정밀도나 양품률에 악영향을 미친다. 따라서, 척 스테이지의 탑재면을 적절히 관리하여 보호하는 것은 중요하다.

상기 문제의 대책으로서, 종래에는, 전기적 특성을 측정하는 모든 반도체 기판에 대해, 이물에 기인한 반도체 기판에의 응력을 완화하는 막이나 시트를 형성하는 것에 의해서, 불량율의 저감을 실현하는 기술이 개시되어 있다(예를 들면, 특허문헌 1 참조). 또한, 이물을 배출 또는 제거하는 기구를 검사 장치에 탑재하는 것에 의해서, 검사 장치 내의 청정도의 향상을 실현하는 기술이 개시되어 있다(예를 들면, 특허문헌 2, 3 참조).

특허문헌 1: 일본 특허 공개 제2008-4739호 공보 특허문헌 2: 일본 특허 공개 평9-153530호 공보 특허문헌 3: 일본 특허 공개 제2011-77077호 공보

특허문헌 1에서는, 모든 반도체 기판에 대해 막이나 시트를 형성할 필요가 있기 때문에, 제조 공정의 증가, 및 막이나 시트를 형성하기 위한 비용이 든다고 하는 문제가 있다.

또한, 특허문헌 2, 3에서는, 척 스테이지의 변경, 혹은 이물을 배출 또는 제거하는 기구인 송풍 수단 등을 추가할 필요가 있기 때문에, 종래의 척 스테이지 및 웨이퍼 반송 기구를 구비하는 반도체 평가 장치를 그대로 이용할 수 없다고 하는 문제가 있다.

또한, 특허문헌 1, 2, 3에서는, 척 스테이지의 탑재면을 검사하여 관리하는 것에 대해 전혀 개시되어 있지 않다.

본 발명은, 이러한 문제를 해결하기 위해 이루어진 것이어, 척 스테이지의 탑재면을 용이하게 검사 및 관리하는 것이 가능한 반도체 평가 장치, 검사용 반도체 장치, 및 척 스테이지의 검사 방법을 제공하는 것을 목적으로 한다.

상기의 과제를 해결하기 위해서, 본 발명에 따른 반도체 평가 장치는 반도체 웨이퍼에 형성된 복수의 반도체 장치의 특성을 평가하는 반도체 평가 장치로서, 평가시에 반도체 웨이퍼를 탑재하는 척 스테이지와, 판 모양의 절연재로 이루어지고, 또한 당해 절연재의 복수의 관통 구멍의 각각에 감합된 저항체를 갖고, 척 스테이지의 탑재면의 검사시에 있어 저항체가 탑재면에 접촉하도록 척 스테이지에 탑재되는 검사 지그와, 저항체의 척 스테이지에 접촉하는 쪽의 면과는 반대측의 면에 대해 접촉 가능하게 배치된 프로브를 구비한다.

또한, 본 발명에 따른 검사용 반도체 장치는, 복수의 관통 구멍을 가지는 유리 기판과, 유리 기판의 한쪽면측에 접합된 반도체 기판과, 관통 구멍 내에서 반도체 기판 상에 형성된 저항체를 구비하며, 반도체 기판은 각 관통 구멍에 대응하여 배치되도록 분리해서 마련되어 있는 것을 특징으로 한다.

또한, 본 발명에 따른 검사용 반도체 장치는 검사용 반도체 웨이퍼와, 검사용 반도체 웨이퍼의 한쪽면 상에 이격하여 마련된 복수의 저항체를 구비한다.

또한, 본 발명에 따른 척 스테이지의 검사 방법은, 반도체 웨이퍼에 형성된 복수의 반도체 장치의 특성을 평가하는 반도체 평가 장치의, 반도체 웨이퍼를 탑재하는 척 스테이지의 탑재면의 검사를 행하는 척 스테이지의 검사 방법으로서, (a) 판 모양의 절연재로 이루어지고, 또한 당해 절연재의 복수의 관통 구멍의 각각에 감합된 저항체를 가지는 검사 지그를, 저항체가 탑재면에 접촉하도록 척 스테이지에 탑재하는 공정과, (b) 저항체의 척 스테이지에 접촉하는 쪽의 면과는 반대측의 면에 대해서 반도체 평가 장치의 프로브를 접촉시켜 검사를 행하는 공정을 구비한다.

본 발명에 의하면, 반도체 평가 장치는, 반도체 웨이퍼에 형성된 복수의 반도체 장치의 특성을 평가하는 반도체 평가 장치이며, 평가시에 반도체 웨이퍼를 탑재하는 척 스테이지와 판 모양의 절연재로 이루어지고, 또한 당해 절연재의 복수의 관통 구멍의 각각에 감합된 저항체를 갖고, 척 스테이지의 탑재면의 검사시에 있어 저항체가 탑재면에 접촉하도록 척 스테이지에 탑재되는 검사 지그와 저항체의 척 스테이지에 접촉하는 쪽의 면과는 반대측의 면에 대해 접촉 가능하게 배치된 프로브를 구비하기 때문에, 척 스테이지의 탑재면을 용이하게 검사 및 관리하는 것이 가능해진다.

또한, 검사용 반도체 장치는, 복수의 관통 구멍을 가지는 유리 기판과, 유리 기판의 한쪽면측에 접합된 반도체 기판과, 관통 구멍 내에서 반도체 기판 상에 형성된 저항체를 구비하며, 반도체 기판은 각 관통 구멍에 대응하여 배치되도록 분리해서 마련되어 있기 때문에, 척 스테이지의 탑재면을 용이하게 검사 및 관리하는 것이 가능해진다.

또한, 검사용 반도체 장치는 검사용 반도체 웨이퍼와, 검사용 반도체 웨이퍼의 한쪽면 상에 이격하여 마련된 복수의 저항체를 구비하기 때문에, 척 스테이지의 탑재면을 용이하게 검사 및 관리하는 것이 가능해진다.

또한, 척 스테이지의 검사 방법은, 반도체 웨이퍼에 형성된 복수의 반도체 장치의 특성을 평가하는 반도체 평가 장치의, 반도체 웨이퍼를 탑재하는 척 스테이지의 탑재면의 검사를 행하는 척 스테이지의 검사 방법으로서, (a) 판 모양의 절연재로 이루어지고, 또한 당해 절연재의 복수의 관통 구멍의 각각에 감합된 저항체를 가지는 검사 지그를, 저항체가 탑재면에 접촉하도록 척 스테이지에 탑재하는 공정과, (b) 저항체의 척 스테이지에 접촉하는 쪽의 면과는 반대측의 면에 대해 반도체 평가 장치의 프로브를 접촉시켜 검사를 행하는 공정을 구비하기 때문에, 척 스테이지의 탑재면을 용이하게 검사 및 관리하는 것이 가능해진다.

도 1은 본 발명의 실시 형태 1에 따른 반도체 평가 장치의 구성의 일례를 나타내는 도면이다.
도 2는 본 발명의 실시 형태 1에 따른 검사 지그의 일례를 나타내는 평면도이다.
도 3은 도 2에 나타내는 검사 지그의 단면도이다.
도 4는 본 발명의 실시 형태 1에 따른 콘택트 프로브를 설명하기 위한 도면이다.
도 5는 본 발명의 실시 형태 1에 따른 콘택트 프로브를 설명하기 위한 도면이다.
도 6은 본 발명의 실시 형태 1에 따른 콘택트 프로브를 설명하기 위한 도면이다.
도 7은 본 발명의 실시 형태 1에 따른 검사 지그의 다른 일례를 나타내는 평면도이다.
도 8은 본 발명의 실시 형태 1에 따른 검사 지그의 다른 일례를 나타내는 단면도이다.
도 9는 본 발명의 실시 형태 1에 따른 검사 지그의 다른 일례를 나타내는 평면도이다.
도 10은 본 발명의 실시 형태 1에 따른 검사 지그의 다른 일례를 나타내는 단면도이다.
도 11은 본 발명의 실시 형태 2에 따른 검사 지그의 일례를 나타내는 평면도이다.
도 12는 도 11에 나타내는 검사 지그의 단면도이다.
도 13은 본 발명의 실시 형태 2에 따른 검사 지그의 다른 일례를 나타내는 단면도이다.
도 14는 본 발명의 실시 형태 3에 따른 검사 지그의 일례를 나타내는 평면도이다.
도 15는 도 14에 나타내는 검사 지그의 단면도이다.
도 16은 본 발명의 실시 형태 3에 따른 검사 지그의 다른 일례를 나타내는 평면도이다.
도 17은 본 발명의 실시 형태 3에 따른 검사 지그의 다른 일례를 나타내는 단면도이다.
도 18은 본 발명의 실시 형태 3에 따른 검사 지그의 다른 일례를 나타내는 평면도이다.
도 19는 본 발명의 실시 형태 3에 따른 검사 지그의 다른 일례를 나타내는 단면도이다.
도 20은 본 발명의 실시 형태 3에 따른 검사 지그의 다른 일례를 나타내는 단면도이다.

본 발명의 실시 형태에 대해, 도면에 근거하여 이하에 설명한다.

<실시 형태 1>

우선, 본 발명의 실시 형태 1에 따른 반도체 평가 장치의 구성에 대해 설명한다.

도 1은 본 실시 형태 1에 따른 반도체 평가 장치(1)의 구성의 일례를 나타내는 도면이다. 또, 도 2는 검사 지그(2)의 일례를 나타내는 평면도이고, 도 3은 도 2의 A1-A2 단면도이다.

도 1에 나타내는 바와 같이, 반도체 평가 장치(1)는 반도체 웨이퍼(도시하지 않음)에 형성된 복수의 반도체 장치의 전기적 특성을 평가하기 전에 검사 지그(2)를 척 스테이지(6) 상에 탑재하고, 검사 지그(2)의 저항체(5)를 거쳐서, 저항체(5)와 척 스테이지(6)의 접촉 저항의 검사(이하, 간단히 접촉 저항의 검사라고 함)를 행하는 것에 의해, 척 스테이지(6)의 탑재면을 검사 및 관리한다. 또, 검사 지그(2)를 이용한 척 스테이지(6)의 탑재면을 검사하는 방법은 반도체 장치의 특성을 평가하는 방법과 마찬가지이다.

도 2, 3에 나타내는 바와 같이, 검사 지그(2)는 기체(基體)로 되는 판 모양(얇은 판)의 절연판(3)(절연재)에 복수의 관통 구멍(4)을 형성하고, 각 관통 구멍(4)에는 저항체(5)가 감합(배치)되어 있다. 본 실시 형태 1에서는, 검사 지그(2)(즉, 절연판(3))의 외주 형상은 원형으로 하고 있다. 검사 지그(2)의 외주 형상을, 통상의 반도체 웨이퍼와 동일한 원형으로 하는 것에 의해서, 검사 지그(2)를 척 스테이지(6)에 반송할 때에, 종래의 웨이퍼 반송 기구(15)를 이용할 수 있다.

또한, 검사 지그(2)를 척 스테이지(6)에 탑재했을 때에 있어서의 저항체(5)의 위치는 전기적 특성의 평가시에 반도체 웨이퍼를 척 스테이지(6)에 탑재했을 때에 있어서의 반도체 장치의 위치와 동일하다.

절연판(3)은 도전성을 갖지 않는 수지재와 같은 절연재(예를 들면, PPS 수지 등의 고성능 플라스틱)로 제작된다. 절연판(3)은 수지재이기 때문에, 성형 가공에 의해서 제작하는 것이 가능하다.

관통 구멍(4)은 절연판(3)과 동시에 형성해도 좋지만, PPS 수지와 같은 기계 가공이 가능한 경도를 가지는 재료이면, 절연판(3)의 제작시에 형성(가공)해도 좋다. 또, 도 2, 3에 나타내는 관통 구멍(4)은 사각기둥 형상으로 되도록 형성되어 있다.

저항체(5)는 당해 저항체(5)와 척 스테이지(6)의 접촉 저항을 검사하기 위해서 이용되는 부하이며, 예를 들면 구리 니켈 합금과 같은 전기 저항 재료로 제작된다. 또, 도 2, 3의 예에서는, 저항체(5)는 단일의 재료로 제작되어 있다. 또한, 평면에서 본 저항체(5)의 형상은 사각형 형상이다.

통상, 척 스테이지(6)는 반도체 웨이퍼를 탑재할 때에, 당해 반도체 웨이퍼를 흡착하여 고정하는 것을 상정하고 있다. 반도체 웨이퍼는 다소의 휨을 갖고 있기 때문에, 척 스테이지(6)에 밀착하여 고정된다. 한편, 검사 지그(2)는 수지재의 얇은 판인 절연판(3)에 저항체(5)를 배치하는 것에 의해 구성되어 있기 때문에, 반도체 웨이퍼와 같은 휨을 가지고 있지 않다. 따라서, 검사 지그(2)를 척 스테이지(6)에 탑재할 때에, 검사 지그(2)와 척 스테이지(6)의 밀착성을 저해하는 흡착 누출이 검사 지그(2)의 외주부에서 생길(척 스테이지(6)에 의한 흡착시에, 검사 지그(2)의 외주부에 존재하는 간극으로부터 공기가 유입될) 가능성이 있다.

이러한 흡착 누출을 방지하기 위해서, 본 실시 형태 1에서는, 도 3에 나타내는 바와 같은 프레임부(16)를, 검사 지그(2)의 척 스테이지(6)에 탑재하는 쪽의 면의 외주 부분에 마련하고 있다. 프레임부(16)는 유연성을 가지는 얇은 두께의 소재이며, 예를 들면 테플론(등록 상표)으로 이루어지는 씰 테이프재인 것이 바람직하지만, 이것에 한정되는 것은 아니다. 또, 도 3에 나타내는 바와 같이, 검사 지그(2)에 프레임부(16)를 마련하는 경우에 있어서, 저항체(5)는 척 스테이지(6)에 접촉하는 쪽의 면이, 검사 지그(2)의 척 스테이지(6)에 탑재하는 쪽의 면에 대해 볼록 모양으로 되도록 마련해도 좋다. 볼록 모양으로 하는 것에 의해서, 저항체(5)와 척 스테이지(6)를 확실히 접촉시킬 수 있다. 또한, 볼록 모양으로 하는 것에 의해서, 저항체(5)와 척 스테이지(6)의 사이에 조그마한 공간이 생기지만, 프레임부(16)를 마련하고 있기 때문에 흡착 누출을 막을 수 있다.

또, 도 2에서는, 1개의 검사 지그(2)에 32개의 저항체(5)를 배치하는 경우를 나타내고 있지만, 이것에 한정되는 것은 아니다. 예를 들면, 반도체 장치의 전기적 특성을 평가할 때에 척 스테이지(6)에 탑재되는 반도체 웨이퍼에 형성된 반도체 장치의 개수 및 위치에 따라, 저항체(5)의 개수 및 위치를 바꾸도록 해도 좋다.

도 3에서는, 저항체(5)의 척 스테이지(6)에 접촉하는 쪽의 면이, 검사 지그(2)의 척 스테이지(6)에 탑재하는 쪽의 면에 대해 볼록 모양으로 되도록 마련하는 경우를 나타내고 있지만, 이것에 한정되는 것은 아니다. 예를 들면, 도 3에서, 저항체(5)의 척 스테이지(6)에 접촉하는 쪽의 면이, 검사 지그(2)의 척 스테이지(6)에 탑재하는 쪽의 면에 대해 동일 평면으로 되도록 마련하도록 해도 좋다(도 4~6 참조). 이러한 경우이더라도, 검사 지그(2)를 척 스테이지(6)에 탑재했을 때의 흡착 누출을 막을 수 있다.

도 1에 나타내는 바와 같이, 저항체(5)와 척 스테이지(6)의 접촉 저항의 검사를 행할 때, 외부와 접속하기 위한 한쪽의 전극은 검사 지그(2)에 배치된 저항체(5)의 상면(척 스테이지(6)에 접촉하는 쪽의 면과는 반대측의 면)과 접촉하는 콘택트 프로브(9)가 된다. 또한, 다른쪽의 전극은 저항체(5)의 하면(척 스테이지(6)에 접촉하는 쪽의 면)과 접촉하는 척 스테이지(6)의 탑재면이 된다.

프로브 기체(7)는 절연성 기체(8)와, 당해 절연성 기체(8)에 부착된 콘택트 프로브(9) 및 접속부(10)를 가지고 있으며, 이동 암(14)에 의해서 임의의 방향으로 이동 가능하다. 예를 들면, 접촉 저항의 검사시에 있어서, 프로브 기체(7)는 이동 암(14)에 의해서 척 스테이지(6)측으로 이동한다.

콘택트 프로브(9)는, 접촉 저항의 검사시에 있어서, 저항체(5)의 상면과 접촉 가능도록 마련되어 있다. 또한, 콘택트 프로브(9)는 접속부(10) 및 신호선(13)을 거쳐서 평가부(12)와 전기적으로 접속되어 있다. 콘택트 프로브(9)와 접속부(10)는, 예를 들면 프로브 기체(7) 상에 마련된 금속판(도시하지 않음)을 거쳐서 접속되어 있다.

또, 도 1에서는, 1개의 이동 암(14)으로 프로브 기체(7)를 지지하는 구성에 대해 나타내고 있지만, 이것에 한정되는 것은 아니다. 예를 들면, 복수의 이동 암(14)으로 프로브 기체(7)를 지지하는 구성으로 하여도 좋다. 이 경우, 안정적으로 프로브 기체(7)를 지지할 수 있다.

척 스테이지(6)는 검사 지그(2) 또는 반도체 웨이퍼를 접촉하여 고정하는 베이스이며, 고정 수단으로서 진공 흡착의 기능을 가지고 있다. 척 스테이지(6)의 탑재면에는, 흡착 홈이 마련되어 있고, 당해 흡착 홈의 바닥면의 일부에 진공 흡착을 위한 흡착 구멍이 마련되어 있다. 검사 지그(2) 또는 반도체 웨이퍼는 진공 흡착에 의해서 척 스테이지(6)의 탑재면에 고정된다. 또한, 척 스테이지(6)는 접속부(11)를 가지고 있으며, 척 스테이지(6)의 탑재면은 접속부(11) 및 신호선(13)을 거쳐서 평가부(12)와 전기적으로 접속되어 있다.

평가부(12)는 저항체(5)와 척 스테이지(6)의 접촉 저항의 검사를 행하고, 척 스테이지(6)의 탑재면의 검사 및 관리를 행한다. 또한, 반도체 웨이퍼에 형성된 반도체 장치의 전기적 특성의 평가를 행한다.

웨이퍼 반송 기구(15)는 반도체 장치의 전기적 특성을 평가할 때에, 반도체 웨이퍼를 척 스테이지(6)로 반송한다. 또한, 웨이퍼 반송 기구(15)는 접촉 저항의 검사를 행할 때에, 검사 지그(2)를 척 스테이지(6)로 반송한다.

상기에서는, 이동 암(14)에 의해서 프로브 기체(7)를 척 스테이지(6)측으로 이동시키는 경우에 대해 설명했지만, 이것에 한정되는 것은 아니다. 예를 들면, 이동 암(14)을 고정한 상태에서 척 스테이지(6)를 이동시키도록 해도 좋고, 이동 암(14) 및 척 스테이지(6)의 양쪽을 이동시키도록 해도 좋다.

다음에, 콘택트 프로브(9)에 대해 도 4~6을 이용하여 설명한다.

도 4~6에 나타내는 바와 같이, 콘택트 프로브(9)는 선단부(18)와, 밀어넣기부(19)와, 기체 설치부(20)와, 전기적 접속부(21)를 구비하고 있다.

선단부(18)는 검사 지그(2)의 저항체(5)와 기계적으로 또한 전기적으로 접촉하는 콘택트부(17)를 가지고 있다. 콘택트부(17)는 반도체 장치의 표면에 형성된 접속 패드(도시하지 않음)와도 기계적으로 또한 전기적으로 접촉하는 것이 가능하다.

밀어넣기부(19)는 내부에 내장된 스프링 등의 스프링 부재를 거쳐서, 콘택트부(17)가 저항체(5)와 접촉할 때에 접동 가능하다. 즉, 밀어넣기부(19)는 콘택트부(17)의 방향(-Z 방향)으로 바이어싱되어 있다.

기체 설치부(20)는 콘택트 프로브(9)의 기대로서 마련되고, 절연성 기체(8)와 접속되어 있다. 전기적 접속부(21)는 외부로의 출력단으로서 마련되어 있다.

콘택트 프로브(9)는 도전성을 가지며, 예를 들면 구리, 텅스텐, 레늄 텅스텐 등의 금속 재료로 구성되지만, 이것에 한정되는 것은 아니다. 특히, 콘택트부(17)에는, 도전성이나 내구성의 향상 등의 관점에서, 다른 부재, 예를 들면 금, 팔라듐, 탄탈, 백금 등을 피복해도 좋다.

도 4에 나타내는 초기 상태에서, 콘택트 프로브(9)를 저항체(5)의 방향(-Z 방향)으로 강하시키면, 도 5에 나타내는 바와 같이, 콘택트부(17)와 저항체(5)가 접촉된다. 그 후, 콘택트 프로브를 더 강하시키면, 도 6에 나타내는 바와 같이, 밀어넣기부(19)가 스프링 부재를 거쳐서 기체 설치부(20) 내로 밀어넣어지기 때문에, 콘택트부(17)와 저항체(5)의 접촉을 보다 확실히 한다.

또, 콘택트 프로브(9)는, 대전류(예를 들면, 5A 이상)를 인가하는 것을 상정하여, 개개의 저항체(5)(전기적 특성의 평가를 행하는 경우는 개개의 반도체 장치)에 대해 복수의 콘택트 프로브(9)가 접촉하도록 배치되어 있다.

또한, 상기에서는, 콘택트 프로브(9)가 Z축 방향으로 접동성을 가지는 스프링식인 경우에 대해 설명했지만, 이것에 한정되는 것은 아니다. 예를 들면, 콘택트 프로브(9)는 캔틸레버(cantilever)식이어도 좋다. 또한, Z축 방향으로 접동성을 가지는 콘택트 프로브(9)의 경우는, 스프링식에 한정되지 않고, 적층 프로브나 와이어 프로브 등이어도 좋다.

또한, 접속부(10) 및 접속부(11)는 각 콘택트 프로브(9)에 가해지는 전류 밀도가 대략 일치하도록, 접속부(10)와 접속부(11)의 거리가 각 콘택트 프로브(9)의 어느 것을 거쳐서도 대략 일치하는 위치에 마련하는 것이 바람직하다. 구체적으로는, 접속부(10) 및 접속부(11)는 콘택트 프로브(9)를 거쳐서 대향하는 위치에 마련하는 것이 바람직하다.

다음에, 반도체 평가 장치(1)의 동작에 대해 설명한다.

우선, 웨이퍼 반송 기구(15)에 의해 검사 지그(2)를 척 스테이지(6)의 탑재면에 탑재한다. 이어서, 척 스테이지(6)는 진공 흡착에 의해 검사 지그(2)를 고정한다. 이어서, 콘택트 프로브(9)와 저항체(5)를 접촉시키고, 소망하는 접촉 저항에 관한 검사를 행한다. 검사의 종료 후, 콘택트 프로브(9)를 저항체(5)로부터 분리한다.

그 후, 검사 지그(2)를 척 스테이지(6)로부터 분리하고, 검사 결과, 접촉 저항에 이상이 없으면 척 스테이지(6)의 탑재면에 이상이 없다고 판단하고, 검사 지그(2)와 전기적 특성의 평가를 행하는 반도체 웨이퍼를 교환하여, 반도체 장치의 전기적 특성의 평가를 행한다. 한편, 접촉 저항에 이상이 있던 경우는, 이상의 원인을 조사한다. 그리고, 이상의 원인을 해소한 후에, 반도체 장치의 전기적 특성의 평가를 행한다. 이 때, 이상의 원인이 척 스테이지(6)에 부착되는 등의 이물인 경우는, 에어 블로우 등에 의해서 척 스테이지(6)의 탑재면의 청소를 행한다. 또한, 이상의 원인이 척 스테이지(6)의 탑재면에 생긴 손상(예를 들면, 돌기)인 경우는, 연마 등에 의해 척 스테이지(6)의 탑재면의 평탄화를 행해도 좋다. 또, 척 스테이지(6)의 탑재면의 복구(수복)가 곤란한 경우는 척 스테이지(6) 자체의 교환을 행한다.

즉, 반도체 평가 장치(1)는 반도체 웨이퍼를 탑재하는 척 스테이지(6)의 탑재면의 검사를 행하는 척 스테이지의 검사 방법으로서, (a) 저항체(5)를 가지는 검사 지그(2)를, 저항체(5)가 척 스테이지(6)의 탑재면에 접촉하도록 척 스테이지(6)에 탑재하는 공정과, (b) 저항체(5)의 척 스테이지(6)에 접촉하는 쪽의 면과는 반대측의 면에 대해 콘택트 프로브(9)를 접촉시켜 검사를 행하는 공정을 구비하고 있다.

상기에서는, 도 2, 3에 나타내는 검사 지그(2)를 이용하여 접촉 저항의 검사를 행하는 경우에 대해 설명했지만, 이것에 한정되는 것은 아니다. 이하, 검사 지그(2)의 다른 예(변형예 1~4)에 대해 설명한다.

<변형예 1>

도 7은 변형예 1에 따른 검사 지그(2)를 나타내는 평면도이다.

도 7에 나타내는 바와 같이, 변형예 1에서는, 평면에서 본 저항체(5)의 형상이 원형인 것을 특징으로 하고 있다. 또, 도 7에 나타내는 관통 구멍(4)은 원기둥 형상으로 되도록 형성되어 있다. 이러한 구성으로 하는 것에 의해서, 통 모양(선모양)의 전기 저항 재료를 커트하는 것만으로, 용이하게 저항체(5)를 제작할 수 있다.

<변형예 2>

도 8은 변형예 2에 따른 검사 지그(2)를 나타내고 있고, 도 2의 A1-A2에 대응하는 단면도이다.

도 8에 나타내는 바와 같이, 변형예 2에서는, 관통 구멍(4)을, 척 스테이지(6)에 탑재하는 측의 개구부의 면적보다, 척 스테이지(6)에 탑재하는 측과는 반대측의 개구부의 면적쪽을 크게 하여 그 단면을 테이퍼 형상으로 하는 것을 특징으로 하고 있다. 또, 평면에서 본 저항체(5)의 형상은 사각형 형상이어도 좋고(도 2 참조), 원형 형상이어도 좋다(도 7 참조). 이러한 구성으로 하는 것에 의해서, 저항체(5)가 관통 구멍(4)으로부터 이탈하는 것을 방지할 수 있다.

<변형예 3>

도 9는 변형예 3에 따른 검사 지그(2)를 나타내는 평면도이다.

상기의 도 2 또는 도 7에서는, 검사 지그(2)를 척 스테이지(6)에 탑재했을 때에 있어서의 저항체(5)의 위치가, 전기적 특성의 평가시에 반도체 웨이퍼를 척 스테이지(6)에 탑재했을 때에 있어서의 반도체 장치의 위치와 동일한 경우에 대해 설명하였다. 본 변형예 3에서는, 도 9에 나타내는 바와 같이, 검사 지그(2)를 척 스테이지(6)에 탑재했을 때에 있어서의 저항체(5)의 위치가, 전기적 특성의 평가시에 반도체 웨이퍼를 척 스테이지(6)에 탑재했을 때에 있어서의 반도체 장치의 위치와 동일하지 않는 것을 특징으로 하고 있다. 그 외의 구성은 도 7(변형예 1)과 동일하기 때문에, 여기서는 설명을 생략한다.

예를 들면, 도 7에 나타내는 검사 지그(2)를 이용해서 접촉 저항을 검사하는 경우에 있어서, 이물이 저항체(5)의 바로 아래에 존재하지 않고, 그 근방에 존재하는 경우는 접촉 저항에 이상이 생긴다. 그러나, 이물의 크기나 위치에 따라서는, 이물을 검출할 수 없는 경우가 있다. 이러한 경우에 있어서, 도 9에 나타내는 위치(즉, 예를 들면 도 7의 저항체(5)가 배치되어 있지 않는 위치)에 저항체(5)가 배치되는 검사 지그(2)를 이용하여 접촉 저항을 검사하면, 도 7에 나타내는 검사 지그(2)에서는 검사할 수 없는 개소의 접촉 저항을 정밀도 좋게 검사할 수 있기 때문에, 도 7에 나타내는 검사 지그(2)에서는 검출할 수 없는 이물을 검출하는 것이 가능해진다. 또한, 도 7에 나타내는 검사 지그(2)와, 도 9에 나타내는 검사 지그(2)의 양쪽을 이용하여 접촉 저항을 검사하면, 척 스테이지(6)의 탑재면에서의 반도체 장치와 접촉하는 면의 모두에 대해, 용이하게 접촉 저항의 검사 및 관리를 행할 수 있다.

<변형예 4>

도 10은 변형예 4에 따른 검사 지그(2)를 나타내고 있으며, 도 2의 A1-A2에 대응하는 단면도이다.

상기의 도 3에서는, 저항체(5)가 단일의 재료로 이루어지는 경우에 대해 설명하였다. 본 변형예 4에서는, 저항체(5)가 복수(도 10의 예에서는 3개)의 재료로 이루어지는 것을 특징으로 하고 있다. 그 외의 구성은 도 3과 동일하기 때문에, 여기서는 설명을 생략한다.

도 10에 나타내는 바와 같이, 저항체(5)는 전기 저항부(22)와, 도금부(23)와, 접속부(24)를 가지고 있다. 또, 전기 저항부(22)는 도 3에 나타내는 저항체(5)와 동일한 재료로 이루어지기 때문에, 여기서는 설명을 생략한다.

도금부(23)는 척 스테이지(6)와의 접촉면측에 마련되어 있다. 저항체(5)가, 미소하고 또한 저항체(5)보다 경도가 높은 이물과 접촉한 경우에 있어서, 당해 이물이 저항체(5)에 박히는 것에 의해, 접촉 저항에 이상이 생기지 않는 일이 있다. 이러한 상황을 회피하기 위해서, 저항체(5)의 척 스테이지(6)와 접촉하는 쪽의 면에, 도금부(23)를 마련하여 경도의 향상을 도모하고 있다. 또, 도금부(23)로서는, 예를 들면 니켈-인 막을 들 수 있지만, 이것에 한정되는 것은 아니다. 또한, 도금부(23)는 저항체(5)를 관통 구멍(4)에 배치(감합)하기 전후에 있어서, 스퍼터링 등으로 형성하도록 해도 좋다.

접속부(24)는 콘택트 프로브(9)와의 접촉면측에 마련되어 있다. 예를 들면 도 3에 있어서, 저항체(5)에 콘택트 프로브(9)를 직접 접촉시키면, 저항체(5)에 손상이나 마모가 생기고, 그것이 요인으로 되어 접촉 저항이 악화되는 일이 있다. 이러한 상황을 회피하기 위해서, 저항체(5)의 콘택트 프로브(9)와 접촉하는 쪽의 면에, 접속부(24)로서 도전성을 가지는 완화층을 마련하고 있다. 또, 접속부(24)로서는, 예를 들면 알루미늄을 들 수 있지만, 이것에 한정되는 것은 아니다. 또한, 접속부(24)는 저항체(5)를 관통 구멍(4)에 배치(감합)하기 전후에서, 스퍼터링 등으로 형성하도록 해도 좋다.

상기로부터, 도금부(23)를 마련하는 것에 의해서, 저항체(5)의 척 스테이지(6)와 접촉하는 쪽의 면의 경도를 향상시킬 수 있다. 또한, 접속부(24)를 마련하는 것에 의해, 콘택트 프로브(9)가 접촉하는 것에 의한 접촉 저항의 악화를 막을 수 있다.

이상으로부터, 본 실시 형태 1에 의하면, 척 스테이지(6)의 탑재면을 용이하게 검사 및 관리하는 것이 가능해진다. 또한, 검사 지그(2)의 외주 형상이 반도체 웨이퍼의 형상과 동일하기 때문에, 종래의 척 스테이지 및 웨이퍼 반송 기구를 구비하는 반도체 평가 장치를 그대로 이용할 수 있어, 저비용화에 기여할 수 있다. 또, 척 스테이지(6)의 탑재면을 검사 및 관리하는 것에 의해, 전기적 특성의 평가를 실시하는 반도체 웨이퍼의 파손을 막을 수 있다.

<실시 형태 2>

도 11은 본 발명의 실시 형태 2에 따른 검사 지그(25)(검사용 반도체 장치)의 일례를 나타내는 평면도이고, 도 12는 도 11의 B1-B2 단면도이다. 또, 본 실시 형태 2에 따른 반도체 평가 장치의 구성 및 동작은 실시 형태 1(도 1 참조)과 동일하기 때문에, 여기서는 설명을 생략한다.

도 11, 12에 나타내는 바와 같이, 검사 지그(25)는 복수의 관통 구멍(27)을 가지는 유리 기판(26)과, 유리 기판(26)의 한쪽면측에 접합된 반도체 기판(29)과, 관통 구멍(27) 내에서 반도체 기판(29) 상에 형성된 저항체(28)를 구비하고 있다. 검사 지그(25)의 외주 형상은 통상의 반도체 웨이퍼와 동일한 원형이다. 따라서, 검사 지그(25)를 척 스테이지(6)에 반송할 때에, 종래의 웨이퍼 반송 기구(15)를 이용할 수 있다.

척 스테이지(6)의 탑재면의 검사시에 있어서, 검사 지그(25)는 반도체 기판(29)이 척 스테이지(6)의 탑재면에 접촉하도록, 척 스테이지(6)에 탑재된다. 이 때, 저항체(28)의 위치는 전기적 특성의 평가시에 반도체 웨이퍼를 척 스테이지(6)에 탑재했을 때에 있어서의 반도체 장치와 동일하다.

유리 기판(26)의 관통 구멍(27)은 샌드블라스트, 레이저 가공, 또는 드릴 등의 기계 가공, 혹은 케미컬 에칭에 의해 가공되지만, 이들에 한정하는 것은 아니다. 또, 도 11, 12에 나타내는 관통 구멍(27)은 사각기둥 형상이 되도록 형성되어 있다.

저항체(28)는 반도체 기판(29)과 척 스테이지(6)의 접촉 저항을 검사하기 위해서 이용되는 부하이며, 예를 들면 구리 니켈 합금과 같은 전기 저항 재료로 제작된다. 저항체(28)는, 예를 들면 메탈 마스크를 거쳐서, 관통 구멍(27) 내의 반도체 기판(29)에 접하도록 스퍼터링 등으로 형성된다. 또, 저항체(28)는 관통 구멍(27) 내에서의 바닥부(반도체 기판(29)측)에 형성되어도 좋고, 관통 구멍(27)을 충전하도록 형성되어도 좋다. 또, 도 11, 12의 예에서는, 저항체(28)는 단일의 재료로 제작되어 있다. 또한, 평면에서 본 저항체(28)의 형상은 사각형 모양이다.

반도체 기판(29)은 반도체 장치가 형성된 반도체 웨이퍼와 동일하게 도전성을 가지며, 예를 들면 300㎛ 정도의 두께이지만, 이것에 한정되는 것은 아니다. 반도체 기판(29)은 유리 기판(26)에 접합(예를 들면, 양극 접합)되어 있다. 또한, 개개의 저항체(28)끼리가 전기적으로 간섭되어 있지 않도록, 반도체 기판(29)은 유리 기판(26)에 접합된 후, 각 관통 구멍(27)의 위치에 대응하여 배치되도록 에칭 등에 의해 분리된다.

또, 도 11에서는, 1개의 검사 지그(25)에 32개의 저항체(28)를 배치하는 경우를 나타내고 있지만, 이것에 한정되는 것은 아니다. 예를 들면, 반도체 장치의 전기적 특성을 평가할 때에 척 스테이지(6)에 탑재되는 반도체 웨이퍼에 형성된 반도체 장치의 개수 및 위치에 따라, 저항체(28)의 개수 및 위치를 바꾸도록 해도 좋다.

도 12에서는, 저항체(28)가 관통 구멍(27) 내에 형성되어 있는 경우에 대해 나타내고 있지만, 이것에 한정되는 것은 아니다. 예를 들면, 저항체(28)는 반도체 기판(29)의 척 스테이지(6)의 탑재면과 접촉하는 측(반도체 기판(29)의 관통 구멍(27)과는 반대측)의 면 상에 형성해도 좋다(도시하지 않음). 단, 저항체(28)를 형성할 때에 있어서의 메탈 마스크의 위치 맞춤의 용이함(인접하는 관통 구멍(27)의 간격이, 인접하는 반도체 기판(29)의 간격보다 넓음)이라고 하는 관점에서, 저항체(28)는 관통 구멍(27) 내에 형성되는 것이 바람직하다.

상기에서는, 도 11, 12에 나타내는 검사 지그(25)를 이용하는 경우에 대해 설명했지만, 이것에 한정되는 것은 아니다. 이하, 검사 지그(25)의 다른 예(변형예 1~3)에 대해 설명한다.

<변형예 1>

변형예 1에서는, 관통 구멍(27)의 형상이 원기둥 형상인 것을 특징으로 하고 있다. 관통 구멍(27)은 제작 용이의 관점(예를 들면, 기계 가공에 의해 용이하게 형성할 수 있음)에서 원기둥 형상으로 하여도 좋다. 이 경우, 평면에서 본 저항체(28)의 형상은 원형으로 된다(예를 들면, 도 7 참조).

<변형예 2>

상기의 도 11 또는 변형예 1에서는, 검사 지그(25)를 척 스테이지(6)에 탑재했을 때에 있어서의 저항체(28)의 위치가, 전기적 특성의 평가시에 반도체 웨이퍼를 척 스테이지(6)에 탑재했을 때에 있어서의 반도체 장치의 위치와 동일한 경우에 대해 설명하였다. 본 변형예 2에서는, 검사 지그(25)를 척 스테이지(6)에 탑재했을 때에 있어서의 저항체(28)의 위치가, 전기적 특성의 평가시에 반도체 웨이퍼를 척 스테이지(6)에 탑재했을 때에 있어서의 반도체 장치의 위치와 동일하지 않은 것을 특징으로 하고 있다(예를 들면, 도 9 참조). 그 외의 구성은 변형예 1과 동일하기 때문에, 여기서는 설명을 생략한다.

예를 들면, 변형예 1에 따른 검사 지그(25)를 이용해서 접촉 저항을 검사하는 경우에 있어서, 이물이 반도체 기판(29)의 바로 아래에 존재하지 않을 때는 이물을 검출할 수 없는 경우가 있다. 이러한 경우에 있어서, 예를 들면 변형예 1의 반도체 기판(29)이 배치되어 있지 않는 위치에 반도체 기판(29)이 배치되는 검사 지그(25)를 이용하여 접촉 저항을 검사하면, 변형예 1에 따른 검사 지그(25)에서는 검사할 수 없는 개소의 접촉 저항을 정밀도 좋게 검사할 수 있기 때문에, 변형예 1에 따른 검사 지그(25)에서는 검출할 수 없는 이물을 검출하는 것이 가능해진다. 또한, 변형예 1에 따른 검사 지그(25)와, 본 변형예 2에 따른 검사 지그(25)의 양쪽을 이용해서 접촉 저항을 검사하면, 척 스테이지(6)의 탑재면에 있어서의 반도체 장치와 접촉하는 면의 전체에 대해, 용이하게 접촉 저항의 검사 및 관리를 행할 수 있다.

<변형예 3>

도 13은 변형예 3에 따른 검사 지그(25)를 나타내고 있으며, 도 11의 B1-B2에 대응하는 단면도이다.

상기의 도 12에서는, 저항체(28)가 단일의 재료로 이루어지는 경우에 대해 설명하였다. 본 변형예 3에서는, 저항체(28)가 복수(도 13의 예에서는 2개)의 재료로 이루어지는 것을 특징으로 하고 있다. 그 외의 구성은 도 12와 동일하기 때문에, 여기서는 설명을 생략한다.

도 13에 나타내는 바와 같이, 저항체(28)는 전기 저항부(30)와 접속부(31)를 가지고 있다. 또, 전기 저항부(30)는 도 12에 나타내는 저항체(28)와 동일한 재료로 이루어지기 때문에, 여기서는 설명을 생략한다.

접속부(31)는 콘택트 프로브(9)와의 접촉면측에 마련되어 있다. 예를 들면, 도 12에 있어서, 저항체(28)에 콘택트 프로브(9)를 직접 접촉시키면, 저항체(28)에 손상이나 마모가 생기고, 그것이 요인으로 되어 접촉 저항이 악화되는 일이 있다. 이러한 상황을 회피하기 위해서, 저항체(28)의 콘택트 프로브(9)와 접촉하는 쪽의 면(즉, 반도체 기판(29)과는 반대측의 면)에, 접속부(31)로서 도전성을 가지는 완화층을 마련하고 있다. 또, 접속부(31)로서는, 예를 들면 알루미늄을 들 수 있지만, 이것에 한정되는 것은 아니다. 또한, 접속부(31)는 스퍼터링 등으로 형성하도록 해도 좋다.

상기로부터, 접속부(31)를 마련하는 것에 의해, 콘택트 프로브(9)가 접촉하는 것에 의한 접촉 저항의 악화를 막을 수 있다.

이상으로부터, 본 실시 형태 2에 의하면, 척 스테이지(6)의 탑재면을 용이하게 검사 및 관리하는 것이 가능해진다. 또한, 검사 지그(25)의 외주 형상이 반도체 웨이퍼의 형상과 동일하기 때문에, 종래의 척 스테이지 및 웨이퍼 반송 기구를 구비하는 반도체 평가 장치를 그대로 이용할 수 있어, 저비용화에 기여할 수 있다. 또한, 척 스테이지(6)의 탑재면을 검사 및 관리하는 것에 의해서, 전기적 특성의 평가를 행하는 반도체 웨이퍼의 파손을 막을 수 있다.

<실시 형태 3>

도 14는 본 발명의 실시 형태 3에 따른 검사 지그(32)(검사용 반도체 장치)의 일례를 나타내는 평면도이며, 도 15는 도 14의 C1-C2 단면도이다. 또, 본 실시 형태 3에 따른 반도체 평가 장치의 구성 및 동작은 실시 형태 1(도 1 참조)과 동일하기 때문에, 여기서는 설명을 생략한다.

도 14, 15에 나타내는 바와 같이, 검사 지그(32)는 실리콘 웨이퍼(33)(검사용 반도체 웨이퍼)와, 실리콘 웨이퍼(33)의 한쪽면 상에 이격하여 마련된 복수의 저항체(34)를 구비하고 있다. 검사 지그(32)의 외주 형상은 통상의 반도체 웨이퍼와 동일한 원형이다. 따라서, 검사 지그(32)를 척 스테이지(6)에 반송할 때에, 종래의 웨이퍼 반송 기구(15)를 이용할 수 있다.

척 스테이지(6)의 탑재면의 검사시에 있어서, 검사 지그(32)는 실리콘 웨이퍼(33)가 척 스테이지(6)의 탑재면에 접촉되도록, 척 스테이지(6)에 탑재된다.

저항체(34)는 실리콘 웨이퍼(33)와 척 스테이지(6)의 접촉 저항을 검사하기 위해서 이용되는 부하이며, 예를 들면 구리 니켈 합금과 같은 전기 저항 재료로 제작된다. 또한, 개개의 저항체(34)는, 서로 전기적으로 간섭하지 않도록, 예를 들면 메탈 마스크를 거쳐서 스퍼터링 등으로 형성해도 좋고, 패터닝된 레지스터를 거쳐서 스퍼터링 등으로 형성하고, 리프트 오프에 의해서 형성해도 좋다. 또, 도 14, 15의 예에서는, 저항체(34)는 단일의 재료로 제작되어 있다. 또한, 평면에서 본 저항체(34)의 형상은 사각형 모양이다.

실리콘 웨이퍼(33)는 반도체 장치가 형성된 반도체 웨이퍼와 마찬가지로 도전성을 가지는 웨이퍼이며, 예를 들면 300㎛ 정도의 두께이지만, 이것에 한정되는 것은 아니다.

또, 도 14에서는, 1개의 검사 지그(32)에 32개의 저항체(34)를 배치하는 경우를 나타내고 있지만, 이것에 한정되는 것은 아니다. 예를 들면, 척 스테이지(6)의 탑재면에서의 이물 위치의 검출 정밀도 및 검사 시간의 제한 등에 따라, 저항체(34)의 개수, 크기, 및 위치를 바꾸도록 하여도 좋다.

상기에서는, 도 14, 15에 나타내는 검사 지그(32)를 이용하는 경우에 대해 설명했지만, 이것에 한정되는 것은 아니다. 이하, 검사 지그(32)의 다른 예(변형예 1~4)에 대해 설명한다.

<변형예 1>

도 16은 변형예 1에 따른 검사 지그(32)를 나타내는 평면도이다.

도 16에 나타내는 바와 같이, 변형예 1에서는, 평면에서 본 저항체(34)의 형상이 원형인 것을 특징으로 하고 있다. 모서리를 가지는 형상(예를 들면, 사각형 형상)의 저항체(34)를 리프트 오프에 의해 형성하면, 형성 후의 저항체(34)의 모서리 또는 그 근방에 증착된 막의 일부가 잔류되는 경우가 있다. 따라서, 제작 용이성의 관점에서, 원형의 저항체(34)를 리프트 오프에 의해 형성하도록 하여도 좋다.

<변형예 2>

도 17은 변형예 2에 따른 검사 지그(32)를 나타내고 있으며, 도 14의 C1-C2에 대응하는 단면도이다.

도 17에 나타내는 바와 같이, 변형예 2에서는, 검사 지그(32)를 척 스테이지(6)에 탑재할 때에, 각 저항체(34)가 척 스테이지(6)의 탑재면에 접촉하도록 척 스테이지(6)에 탑재하는 것을 특징으로 하고 있다. 즉, 도 15에 나타내는 검사 지그(32)의 상하를 반대로 하여 척 스테이지(6)에 탑재한다. 척 스테이지(6)의 탑재면의 검사시에 있어서, 프로브(9)는 실리콘 웨이퍼(33)에 접촉된다.

도 15에 나타내는 바와 같이, 실리콘 웨이퍼(33)와 척 스테이지(6)의 탑재면이 접촉하는 경우는, 척 스테이지(6)의 탑재면에 존재하는 이물의 위치에 의존하지 않고 접촉 저항의 변화를 검출하는 것이 가능하다. 그러나, 실리콘 웨이퍼(33)는 노출된 상태에서 척 스테이지(6)의 탑재면에 접촉하고 있기 때문에, 척 스테이지(6)의 탑재면에 이물이 존재하는 경우는 당해 이물이 요인으로 되어 균열 등의 파손이 생기기 쉽다.

한편, 도 17에 나타내는 바와 같이, 저항체(34)와 척 스테이지(6)의 탑재면이 접촉하는 경우는, 실리콘 웨이퍼(33)가 척 스테이지(6)의 탑재면에 직접 접촉하지 않기 때문에, 실리콘 웨이퍼(33)의 균열 등의 파손을 막을 수 있다. 또한, 어느 하나의 저항체(34)의 하면(척 스테이지(6)의 탑재면에서의 저항체(34)가 접촉하고 있는 개소)이 이상(異常)인지의 판단이 용이하고, 이물 등의 위치의 특정이 용이하다. 그러나, 저항체(34)와 척 스테이지(6)의 탑재면이 접촉하고 있지 않는 개소의 이물이 검출되기 어렵다고 하는 문제가 있다.

도 18은 검사 지그(32)의 다른 일례를 나타내는 평면도이며, 도 17에 나타내는 저항체(34)의 위치를 변경한 경우를 나타내고 있다. 또, 도 18에서는, 저항체(34)의 평면에서 본 형상이 원형인 경우를 나타내고 있다.

상기와 같이, 저항체(34)와 척 스테이지(6)의 탑재면이 접촉하는 경우에 있어서, 저항체(34)와 척 스테이지(6)의 탑재면이 접촉하고 있는 개소에 이물이 없으면, 당해 이물을 검출할 수 없는 경우가 있다. 이러한 경우에 있어서, 도 18에 나타내는 위치에 저항체(34)가 배치되는 검사 지그(32)를 이용해서 접촉 저항을 검사하면, 도 17에 나타내는 검사 지그(32)에서는 검사할 수 없는 개소의 접촉 저항을 정밀도 좋게 검사할 수 있기 때문에, 도 17에 나타내는 검사 지그(32)에서는 검출할 수 없는 이물을 검출하는 것이 가능해진다. 또한, 도 17에 나타내는 검사 지그(32)와, 도 18에 나타내는 검사 지그(32)의 양쪽을 이용해서 접촉 저항을 검사하면, 척 스테이지(6)의 탑재면에 있어서의 반도체 장치와 접촉하는 면의 전체에 대해, 용이하게 접촉 저항의 검사 및 관리를 행할 수 있다.

<변형예 3>

도 19는 변형예 3에 따른 검사 지그(32)를 나타내고 있으며, 도 14의 C1-C2에 대응하는 단면도이다.

상기의 도 15에서는, 저항체(34)가 단일의 재료로 이루어지는 경우에 대해 설명하였다. 본 변형예 3에서는, 저항체(34)가 복수(도 19의 예에서는 2개)의 재료로 이루어지는 것을 특징으로 하고 있다. 그 외의 구성은 도 15와 동일하기 때문에, 여기서는 설명을 생략한다.

도 19에 나타내는 바와 같이, 저항체(34)는 전기 저항부(35)와 접속부(36)를 가지고 있다. 또, 전기 저항부(35)는 도 15에 나타내는 저항체(34)와 동일한 재료로 이루어지기 때문에, 여기서는 설명을 생략한다.

접속부(36)는 콘택트 프로브(9)와의 접촉면측에 마련되어 있다. 예를 들면 도 15에 있어서, 저항체(34)에 콘택트 프로브(9)를 직접 접촉시키면, 저항체(34)에 손상이나 마모가 생기고, 그것이 요인으로 되어 접촉 저항이 악화되는 일이 있다. 이러한 상황을 회피하기 위해서, 저항체(34)의 콘택트 프로브(9)와 접촉하는 쪽의 면(즉, 실리콘 웨이퍼(33)와는 반대측의 면)에, 접속부(36)로서 도전성을 가지는 완화층을 마련하고 있다. 또, 접속부(36)로서는, 예를 들면 알루미늄을 들 수 있지만, 이것에 한정되는 것은 아니다. 또한, 접속부(36)는 스퍼터링 등으로 형성하도록 해도 좋다.

또, 도 17에 나타내는 검사 지그(32)이더라도, 도 20에 나타내는 바와 같이, 실리콘 웨이퍼(33)의 콘택트 프로브(9)와 접촉하는 쪽의 면(즉, 저항체(34)와는 반대측의 면)에 접속부(36)를 형성하면, 상기(도 19)와 동일한 효과가 얻어진다.

상기로부터, 접속부(36)를 마련하는 것에 의해, 콘택트 프로브(9)가 접촉하는 것에 의한 접촉 저항의 악화를 막을 수 있다.

이상으로부터, 본 실시 형태 3에 의하면, 척 스테이지(6)의 탑재면을 용이하게 검사 및 관리하는 것이 가능해진다. 또한, 검사 지그(32)의 외주 형상이 반도체 웨이퍼의 형상과 동일하기 때문에, 종래의 척 스테이지 및 웨이퍼 반송 기구를 구비하는 반도체 평가 장치를 그대로 이용할 수 있어, 저비용화에 기여할 수 있다. 또한, 척 스테이지(6)의 탑재면을 검사 및 관리하는 것에 의해, 전기적 특성의 평가를 행하는 반도체 웨이퍼의 파손을 막을 수 있다.

실시 형태 1~3에서는, 척 스테이지(6)의 탑재면을 검사 및 관리하는 경우를 상정하여 설명했지만, 이것에 한정되는 것은 아니다. 예를 들면, 반도체 웨이퍼에 형성된 반도체 장치의 도통 체크, 혹은 도전성을 가지는 검사면(예를 들면, 금속 베이스)의 요철 체크 또는 기복 검지 등에도 이용 가능하다.

또, 본 발명은, 그 발명의 범위 내에서, 실시 형태를 적당히 변형, 생략하는 것이 가능하다.

1: 반도체 평가 장치
2: 검사 지그
3: 절연판
4: 관통 구멍
5: 저항체
6: 척 스테이지
7: 프로브 기체
8: 절연성 기체
9: 콘택트 프로브
10: 접속부
11: 접속부
12: 평가부
13: 신호선
14: 이동 암
15: 웨이퍼 반송 기구
16: 프레임부
17: 콘택트부
18: 선단부
19: 밀어넣기부
20: 기체 설치부
21: 전기적 접속부
22: 전기 저항부
23: 도금부
24: 접속부
25: 검사 지그
26: 유리 기판
27: 관통 구멍
28: 저항체
29: 반도체 기판
30: 전기 저항부
31: 접속부
32: 검사 지그
33: 실리콘 웨이퍼
34: 저항체
35: 전기 저항부
36: 접속부

Claims

반도체 웨이퍼에 형성된 복수의 반도체 장치의 특성을 평가하는 반도체 평가 장치로서,
상기 평가시에 상기 반도체 웨이퍼를 탑재하는 척 스테이지와,
판 모양의 절연재로 이루어지고, 또한 상기 절연재의 복수의 관통 구멍의 각각에 감합된 저항체를 갖고, 상기 척 스테이지의 탑재면의 검사시에 있어서 상기 저항체가 상기 탑재면에 접촉하도록 상기 척 스테이지에 탑재되는 검사 지그와,
상기 저항체의 상기 척 스테이지에 접촉하는 쪽의 면과는 반대측의 면에 대해 접촉 가능하게 배치된 프로브
를 구비하는 반도체 평가 장치.
제 1 항에 있어서,
상기 검사 지그의 외주 형상은 원형인 것을 특징으로 하는 반도체 평가 장치.
제 1 항 또는 제 2 항에 있어서,
상기 검사 지그를 상기 척 스테이지에 탑재했을 때에 있어서의 상기 저항체의 위치는, 상기 평가시에 상기 반도체 웨이퍼를 상기 척 스테이지에 탑재했을 때에 있어서의 상기 반도체 장치의 위치와 동일한 것을 특징으로 하는 반도체 평가 장치.
제 1 항 또는 제 2 항에 있어서,
상기 검사 지그를 상기 척 스테이지에 탑재했을 때에 있어서의 상기 저항체의 위치는, 상기 평가시에 상기 반도체 웨이퍼를 상기 척 스테이지에 탑재했을 때에 있어서의 상기 반도체 장치의 위치와 동일하지 않는 것을 특징으로 하는 반도체 평가 장치.
제 1 항 또는 제 2 항에 있어서,
상기 검사 지그는 상기 척 스테이지에 탑재되는 쪽의 면의 외주 부분에 프레임부를 더 구비하는 것을 특징으로 하는 반도체 평가 장치.
제 5 항에 있어서,
상기 프레임부는 유연성을 갖고 또한 두께가 얇은 것을 특징으로 하는 반도체 평가 장치.
제 1 항 또는 제 2 항에 있어서,
상기 저항체의 상기 척 스테이지에 접촉하는 쪽의 면은 상기 검사 지그의 상기 척 스테이지에 탑재하는 쪽의 면에 대해 볼록 모양이 되도록 마련되어 있는 것을 특징으로 하는 반도체 평가 장치.
제 1 항 또는 제 2 항에 있어서,
상기 저항체의 상기 척 스테이지에 접촉하는 쪽의 면은 상기 검사 지그의 상기 척 스테이지에 탑재하는 쪽의 면과 동일 평면으로 되도록 마련되어 있는 것을 특징으로 하는 반도체 평가 장치.
제 1 항 또는 제 2 항에 있어서,
상기 저항체는 단일의 재료로 이루어지는 것을 특징으로 하는 반도체 평가 장치.
제 1 항 또는 제 2 항에 있어서,
상기 저항체는 복수의 재료로 이루어지는 것을 특징으로 하는 반도체 평가 장치.
제 9 항에 있어서,
상기 저항체는 구리 니켈 합금을 포함하는 것을 특징으로 하는 반도체 평가 장치.
제 10 항에 있어서,
상기 저항체는 구리 니켈 합금을 포함하는 것을 특징으로 하는 반도체 평가 장치.
제 10 항에 있어서,
상기 저항체는 상기 척 스테이지에 접촉하는 쪽의 면에 니켈-인 막을 가지는 것을 특징으로 하는 반도체 평가 장치.
제 1 항 또는 제 2 항에 있어서,
상기 관통 구멍은 사각기둥 형상인 것을 특징으로 하는 반도체 평가 장치.
제 1 항 또는 제 2 항에 있어서,
상기 관통 구멍은 상기 척 스테이지에 탑재되는 측의 개구부의 면적보다, 상기 척 스테이지에 탑재되는 측과는 반대측의 개구부의 면적이 큰 테이퍼 형상인 것을 특징으로 하는 반도체 평가 장치.
제 1 항 또는 제 2 항에 있어서,
상기 관통 구멍은 원기둥 형상인 것을 특징으로 하는 반도체 평가 장치.
제 1 항 또는 제 2 항에 있어서,
평면에서 본 상기 저항체의 형상은 사각형 형상인 것을 특징으로 하는 반도체 평가 장치.
제 1 항 또는 제 2 항에 있어서,
평면에서 본 상기 저항체의 형상은 원형 형상인 것을 특징으로 하는 반도체 평가 장치.
청구항 1에 기재된 반도체 평가 장치로서, 상기 검사 지그 대신에 검사용 반도체 장치를 구비하되,
상기 검사용 반도체 장치는,
복수의 관통 구멍을 가지는 유리 기판과,
상기 유리 기판의 한쪽면측에 접합된 반도체 기판과,
상기 관통 구멍 내에서 상기 반도체 기판 상에 형성된 저항체
를 구비하며,
상기 반도체 기판은 각 상기 관통 구멍에 대응하여 배치되도록 분리해서 마련되어 있는 것
을 특징으로 하는 반도체 평가 장치.
제 19 항에 있어서,
상기 저항체는 상기 반도체 기판과는 반대측의 면에 도전성의 완화층을 가지는 것을 특징으로 하는 반도체 평가 장치.
청구항 1에 기재된 반도체 평가 장치로서, 상기 검사 지그 대신에 검사용 반도체 장치를 구비하되,
상기 검사용 반도체 장치는,
검사용 반도체 웨이퍼와,
상기 검사용 반도체 웨이퍼의 한쪽면 상에 이격하여 마련된 복수의 저항체를 구비하는
반도체 평가 장치.
제 21 항에 있어서,
상기 저항체는 상기 검사용 반도체 웨이퍼와는 반대측의 면에 도전성의 완화층을 가지는 것을 특징으로 하는 반도체 평가 장치.
제 21 항에 있어서,
상기 검사용 반도체 웨이퍼는 상기 저항체와는 반대측의 면에 도전성의 완화층을 가지는 것을 특징으로 하는 반도체 평가 장치.
제 19 항 내지 제 23 항 중 어느 한 항에 있어서,
상기 저항체는 구리 니켈 합금을 포함하는 것을 특징으로 하는 반도체 평가 장치.
제 19 항 내지 제 23 항 중 어느 한 항에 있어서,
상기 검사용 반도체 장치를 상기 척 스테이지에 탑재했을 때에 있어서의 상기 저항체의 위치는. 상기 평가시에 상기 반도체 웨이퍼를 상기 척 스테이지에 탑재했을 때에 있어서의 상기 반도체 장치의 위치와 동일한 것을 특징으로 하는 반도체 평가 장치.
제 19 항 내지 제 23 항 중 어느 한 항에 있어서,
상기 검사용 반도체 장치를 상기 척 스테이지에 탑재했을 때에 있어서의 상기 저항체의 위치는, 상기 평가시에 상기 반도체 웨이퍼를 상기 척 스테이지에 탑재했을 때에 있어서의 상기 반도체 장치의 위치와 동일하지 않는 것을 특징으로 하는 반도체 평가 장치.
복수의 관통 구멍을 가지는 유리 기판과,
상기 유리 기판의 한쪽면측에 접합된 반도체 기판과,
상기 관통 구멍 내에서 상기 반도체 기판 상에 형성된 저항체
를 구비하되,
상기 반도체 기판은 각 상기 관통 구멍에 대응하여 배치되도록 분리해서 마련되어 있는 것
을 특징으로 하는 검사용 반도체 장치.
제 27 항에 있어서,
상기 저항체는 상기 반도체 기판과는 반대측의 면에 도전성의 완화층을 가지는 것을 특징으로 하는 검사용 반도체 장치.
제 27 항 또는 제 제 28 항에 있어서,
상기 저항체는 구리 니켈 합금을 포함하는 것을 특징으로 하는 검사용 반도체 장치.
검사용 반도체 웨이퍼와,
상기 검사용 반도체 웨이퍼의 한쪽면 상에 이격하여 마련된 복수의 저항체
를 구비하는 검사용 반도체 장치.
제 30 항에 있어서,
상기 저항체는 상기 검사용 반도체 웨이퍼와는 반대측의 면에 도전성의 완화층을 가지는 것을 특징으로 하는 검사용 반도체 장치.
제 30 항에 있어서,
상기 검사용 반도체 웨이퍼는 상기 저항체와는 반대측의 면에 도전성의 완화층을 가지는 것을 특징으로 하는 검사용 반도체 장치.
제 30 항 내지 제 32 항 중 어느 한 항에 있어서,
상기 저항체는 구리 니켈 합금을 포함하는 것을 특징으로 하는 검사용 반도체 장치.
반도체 웨이퍼에 형성된 복수의 반도체 장치의 특성을 평가하는 반도체 평가 장치의, 상기 반도체 웨이퍼를 탑재하는 척 스테이지의 탑재면의 검사를 행하는 척 스테이지의 검사 방법으로서,
(a) 판 모양의 절연재로 이루어지고, 또한 상기 절연재의 복수의 관통 구멍의 각각에 감합된 저항체를 가지는 검사 지그를, 상기 저항체가 상기 탑재면에 접촉하도록 상기 척 스테이지에 탑재하는 공정과,
(b) 상기 저항체의 상기 척 스테이지에 접촉하는 쪽의 면과는 반대측의 면에 대해 상기 반도체 평가 장치의 프로브를 접촉시켜 상기 검사를 행하는 공정
을 구비하는 척 스테이지의 검사 방법.
제 34 항에 있어서,
상기 검사 지그의 외주 형상은 원형인 것을 특징으로 하는 척 스테이지의 검사 방법.
제 34 항에 있어서,
상기 공정 (a)에서,
상기 검사 지그를 상기 척 스테이지에 탑재했을 때에 있어서의 상기 저항체의 위치는, 상기 평가시에 상기 반도체 웨이퍼를 상기 척 스테이지에 탑재했을 때에 있어서의 상기 반도체 장치의 위치와 동일한 것을 특징으로 하는 척 스테이지의 검사 방법.