CN105826216B - 半导体评价装置、检查用半导体装置及卡盘台的检查方法 - Google Patents

半导体评价装置、检查用半导体装置及卡盘台的检查方法 Download PDF

Info

Publication number
CN105826216B
CN105826216B CN201610052913.7A CN201610052913A CN105826216B CN 105826216 B CN105826216 B CN 105826216B CN 201610052913 A CN201610052913 A CN 201610052913A CN 105826216 B CN105826216 B CN 105826216B
Authority
CN
China
Prior art keywords
semiconductor
chuck table
resistor
inspection
evaluation device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610052913.7A
Other languages
English (en)
Other versions
CN105826216A (zh
Inventor
冈田章
野口贵也
山下钦也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN105826216A publication Critical patent/CN105826216A/zh
Application granted granted Critical
Publication of CN105826216B publication Critical patent/CN105826216B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • General Engineering & Computer Science (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明的目的在于提供能够容易地对卡盘台的载置面进行检查及管理的半导体评价装置及卡盘台的检查方法。本发明所涉及的半导体评价装置是对形成于半导体晶圆的多个半导体装置的特性进行评价的半导体评价装置(1),具有:卡盘台(6),其在评价时载置半导体晶圆;检查工具(2),其由板状的绝缘材料构成,且具有与该绝缘材料的多个贯通孔各自嵌合的电阻体(5),在卡盘台(6)的载置面的检查时以电阻体(5)与载置面相接触的方式将该检查工具载置于卡盘台(6);以及接触探针(9),其以能够接触至电阻体(5)的与卡盘台(6)接触一侧的面的相反侧的面的方式进行配置。

Description

半导体评价装置、检查用半导体装置及卡盘台的检查方法
技术领域
本发明涉及具有对载置半导体晶圆的卡盘台的载置面进行检查的检查工具或者检查用半导体装置的半导体评价装置、检查用半导体装置及卡盘台的检查方法。
背景技术
当前,在以半导体晶圆的状态对作为被测定物的半导体装置的电气特性进行评价的情况下,在利用真空吸附等使半导体晶圆接触并固定在卡盘台的载置面上之后,通过将用于进行电气输入输出的接触探针与半导体装置的没有和卡盘台接触一侧的面接触,从而进行半导体装置的电气特性的评价。这时,当对在半导体装置的纵向(面外方向)流过大电流的纵向型构造的半导体装置的电气特性进行评价的情况下,卡盘台的载置面成为电极。另外,通过接触探针的多针化,实现了通过施加大电流及高电压而进行的电气特性的评价。
在对上述所示的半导体装置的电气特性进行评价时,已知由于存在于卡盘台的载置面的异物(例如,硅片等碎屑)、卡盘台的载置面的损伤、或者卡盘台处的吸附异常等,而引起在半导体晶圆与卡盘台的载置面之间接触电阻增大,主要会在电气的输入输出时,发生半导体晶圆的破损等故障或者检查异常。如果由于半导体晶圆所发生的破损等故障,而在半导体装置发生同样的故障,则该半导体装置在之后的工序(对电气特性进行评价的工序之后的工序)中变得不能使用。
另外,在半导体晶圆发生破损的情况下,有时由于破损时的冲击导致卡盘台的载置面变粗糙,或者破损后的半导体晶圆(半导体装置)的一部分密接或嵌入卡盘台的载置面。在之后进行的电气特性的评价时,卡盘台的载置面的故障有时会使半导体晶圆与卡盘台之间的密接性、接触电阻恶化,使半导体装置发生损伤、缺失,对电气特性的评价的精度、成品率造成不良影响。因此,适当地管理并保护卡盘台的载置面是重要的。
作为上述问题的对策,当前公开了下述技术,即:通过针对要测定电气特性的全部半导体基板,形成将由于异物而引起的向半导体基板的应力进行缓和的膜或片,从而实现不良率的减少(例如,参照专利文献1)。另外,公开了下述技术,即:通过在检查装置搭载将异物排出或者去除的机构,从而实现检查装置内的洁净度的提高(例如,参照专利文献2、3)。
专利文献1:日本特开2008-4739号公报
专利文献2:日本特开平9-153530号公报
专利文献3:日本特开2011-77077号公报
在专利文献1中,由于需要针对全部半导体基板形成膜或片,因此存在增加制造工序、以及花费用于形成膜或片的成本这样的问题。
另外,在专利文献2、3中,由于需要变更卡盘台、或者追加将异物排出或去除的机构即送风单元等,因此存在无法直接对具备现有卡盘台及晶圆输送机构的半导体评价装置进行利用的问题。
另外,在专利文献1、2、3中,未公开任何关于对卡盘台的载置面进行检查、管理的内容。
发明内容
本发明就是为了解决上述问题而提出的,其目的在于提供能够容易地对卡盘台的载置面进行检查及管理的半导体评价装置、检查用半导体装置及卡盘台的检查方法。
为了解决上述的课题,本发明所涉及的半导体评价装置对形成于半导体晶圆的多个半导体装置的特性进行评价,具有:卡盘台,其在评价时载置半导体晶圆;检查工具,其由板状的绝缘材料构成,且具有与该绝缘材料的多个贯通孔各自嵌合的电阻体,在卡盘台的载置面的检查时以电阻体与载置面相接触的方式将该检查工具载置于卡盘台;以及探针,其以能够接触至电阻体的与卡盘台接触一侧的面的相反侧的面的方式进行配置。
另外,本发明所涉及的检查用半导体装置的特征在于,具有:玻璃基板,其具有多个贯通孔;半导体基板,其与玻璃基板的一面侧相接合;以及电阻体,其在贯通孔内形成在半导体基板上,半导体基板以对应于各贯通孔而配置的方式分离地设置。
另外,本发明所涉及的检查用半导体装置具有:检查用半导体晶圆;以及多个电阻体,它们在检查用半导体晶圆的一面上分隔地设置。
另外,本发明所涉及的卡盘台的检查方法对半导体评价装置的卡盘台的载置面进行检查,该半导体评价装置对形成于半导体晶圆的多个半导体装置的特性进行评价,该卡盘台用于载置半导体晶圆,该卡盘台的检查方法具有:(a)将由板状的绝缘材料构成、且具有与该绝缘材料的多个贯通孔各自嵌合的电阻体的检查工具,以电阻体与载置面相接触的方式载置于卡盘台的工序;以及(b)使半导体评价装置的探针接触至电阻体的与卡盘台接触一侧的面的相反侧的面而进行检查的工序。
发明的效果
根据本发明,由于半导体评价装置对形成于半导体晶圆的多个半导体装置的特性进行评价,具有:卡盘台,其在评价时载置半导体晶圆;检查工具,其由板状的绝缘材料构成,且具有与该绝缘材料的多个贯通孔各自嵌合的电阻体,在卡盘台的载置面的检查时以电阻体与载置面相接触的方式将该检查工具载置于卡盘台;以及探针,其以能够接触至电阻体的与卡盘台接触一侧的面的相反侧的面的方式进行配置,因此能够容易地对卡盘台的载置面进行检查及管理。
另外,由于检查用半导体装置具有:玻璃基板,其具有多个贯通孔;半导体基板,其与玻璃基板的一面侧相接合;以及电阻体,其在贯通孔内形成在半导体基板上,半导体基板以对应于各贯通孔而配置的方式分离地设置,因此能够容易地对卡盘台的载置面进行检查及管理。
另外,由于检查用半导体装置具有:检查用半导体晶圆;以及多个电阻体,它们在检查用半导体晶圆的一面上分隔地设置,因此能够容易地对卡盘台的载置面进行检查及管理。
另外,由于卡盘台的检查方法对半导体评价装置的卡盘台的载置面进行检查,该半导体评价装置对形成于半导体晶圆的多个半导体装置的特性进行评价,该卡盘台用于载置半导体晶圆,该卡盘台的检查方法具有:(a)将由板状的绝缘材料构成、且具有与该绝缘材料的多个贯通孔各自嵌合的电阻体的检查工具,以电阻体与载置面相接触的方式载置于卡盘台的工序;以及(b)使半导体评价装置的探针接触至电阻体的与卡盘台接触一侧的面的相反侧的面而进行检查的工序,因此能够容易地对卡盘台的载置面进行检查及管理。
附图说明
图1是表示本发明的实施方式1所涉及的半导体评价装置的结构的一个例子的图。
图2是表示本发明的实施方式1所涉及的检查工具的一个例子的俯视图。
图3是图2所示的检查工具的剖视图。
图4是用于说明本发明的实施方式1所涉及的接触探针的图。
图5是用于说明本发明的实施方式1所涉及的接触探针的图。
图6是用于说明本发明的实施方式1所涉及的接触探针的图。
图7是表示本发明的实施方式1所涉及的检查工具的另一个例子的俯视图。
图8是表示本发明的实施方式1所涉及的检查工具的另一个例子的剖视图。
图9是表示本发明的实施方式1所涉及的检查工具的另一个例子的俯视图。
图10是表示本发明的实施方式1所涉及的检查工具的另一个例子的剖视图。
图11是表示本发明的实施方式2所涉及的检查工具的一个例子的俯视图。
图12是图11所示的检查工具的剖视图。
图13是表示本发明的实施方式2所涉及的检查工具的另一个例子的剖视图。
图14是表示本发明的实施方式3所涉及的检查工具的一个例子的俯视图。
图15是图14所示的检查工具的剖视图。
图16是表示本发明的实施方式3所涉及的检查工具的另一个例子的俯视图。
图17是表示本发明的实施方式3所涉及的检查工具的另一个例子的剖视图。
图18是表示本发明的实施方式3所涉及的检查工具的另一个例子的俯视图。
图19是表示本发明的实施方式3所涉及的检查工具的另一个例子的剖视图。
图20是表示本发明的实施方式3所涉及的检查工具的另一个例子的剖视图。
标号的说明
1半导体评价装置,2检查工具,3绝缘板,4贯通孔,5电阻体,6卡盘台,7探针基体,8绝缘性基体,9接触探针,10连接部,11连接部,12评价部,13信号线,14移动臂,15晶圆输送机构,16框部,17接触部,18前端部,19压入部,20基体设置部,21电连接部,22电阻部,23镀敷部,24连接部,25检查工具,26玻璃基板,27贯通孔,28电阻体,29半导体基板,30电阻部,31连接部,32检查工具,33硅晶圆,34电阻体,35电阻部,36连接部。
具体实施方式
下面,基于附图对本发明的实施方式进行说明。
<实施方式1>
首先,对本发明的实施方式1所涉及的半导体评价装置的结构进行说明。
图1是表示本发明的实施方式1所涉及的半导体评价装置1的结构的一个例子的图。另外,图2是表示检查工具2的一个例子的俯视图,图3是图2的A1-A2剖视图。
如图1所示,半导体评价装置1通过在对形成于半导体晶圆(未图示)的多个半导体装置的电气特性进行评价之前,将检查工具2载置于卡盘台6上,经由检查工具2的电阻体5进行电阻体5与卡盘台6之间的接触电阻的检查(下面,简称为接触电阻的检查),从而进行卡盘台6的载置面的检查及管理。此外,使用检查工具2进行的检查卡盘台6的载置面的方法与评价半导体装置的特性的方法相同。
如图2、3所示,检查工具2具有在成为基体的、板状(薄板)的绝缘板3(绝缘材料)形成的多个贯通孔4,在各贯通孔4嵌合(配置)有电阻体5。在本实施方式1中,检查工具2(即,绝缘板3)的外周形状呈圆形。通过将检查工具2的外周形状设为与通常的半导体晶圆相同的圆形,从而在将检查工具2输送至卡盘台6时,能够使用现有的晶圆输送机构15。
另外,将检查工具2载置于卡盘台6时的电阻体5的位置,与电气特性的评价时将半导体晶圆载置于卡盘台6时的半导体装置的位置相同。
绝缘板3不具有导电性,由诸如树脂材料这样的绝缘材料(例如,PPS树脂等工程塑料)制作而成。绝缘板3由于是树脂材料,所以能够通过成型加工进行制作。
贯通孔4也可以与绝缘板3同时形成,如果是诸如PPS树脂这样的、具有能够进行机械加工的硬度的材料,则也可以在绝缘板3的制作时形成(加工)贯通孔4。此外,图2、图3所示的贯通孔4以成为四方柱形状的方式形成。
电阻体5是用于检查该电阻体5与卡盘台6之间的接触电阻的负载,例如由诸如铜镍合金这样的电阻材料制作而成。此外,在图2、3的例子中,电阻体5由单一的材料制作而成。另外,俯视观察时的电阻体5的形状是四方形状。
通常,设想的是卡盘台6在载置半导体晶圆时,将该半导体晶圆吸附而进行固定。半导体晶圆由于具有一定量的挠曲,所以密接而固定于卡盘台6。另一方面,检查工具2通过将电阻体5配置于树脂材料的薄板即绝缘板3而构成,因此没有诸如半导体晶圆这样的挠曲。因此,在将检查工具2载置于卡盘台6时,在检查工具2的外周部可能会发生阻碍检查工具2与卡盘台6之间的密接性的吸附泄漏(在由卡盘台6吸附时,空气从存在于检查工具2的外周部的间隙流入)。
为了防止上述的吸附泄漏,在本实施方式1中,将图3所示的框部16设置于检查工具2的载置于卡盘台6的那一侧的面的外周部分。框部16是具有柔软性的厚度较薄的材料,优选是例如由“テフロン(特氟龙)”(注册商标)构成的密封带材料,但也不限于此。此外,如图3所示,在将框部16设置于检查工具2的情况下,电阻体5也可以设置为,与卡盘台6接触一侧的面相对于检查工具2的载置于卡盘台6的那一侧的面呈凸状。通过形成凸状,从而能够使电阻体5与卡盘台6可靠地进行接触。另外,通过形成凸状,虽然会在电阻体5与卡盘台6之间产生微小的空间,但由于设置有框部16,因此能够防止吸附泄漏。
此外,在图2中,示出了在1个检查工具2配置32个电阻体5的情况,但并不限于此。例如,也可以与在评价半导体装置的电气特性时载置于卡盘台6的半导体晶圆形成的半导体装置的个数及位置相对应地,改变电阻体5的个数及位置。
在图3中,示出了电阻体5的与卡盘台6接触一侧的面相对于检查工具2的载置于卡盘台6的那一侧的面以成为凸状的方式进行设置的情况,但并不限于此。例如,在图3中,电阻体5的与卡盘台6接触一侧的面也可以相对于检查工具2的载置于卡盘台6的那一侧的面以成为共面的方式进行设置(参照图4~6)。在这种情况下,也能够防止将检查工具2载置于卡盘台6时的吸附泄漏。
如图1所示,在进行电阻体5与卡盘台6之间的接触电阻的检查时,用于与外部连接的一方的电极成为与配置于检查工具2的电阻体5的上表面(与卡盘台6接触一侧的面的相反侧的面)相接触的接触探针9。另外,另一方的电极成为与电阻体5的下表面(与卡盘台6接触一侧的面)相接触的卡盘台6的载置面。
探针基体7具有绝缘性基体8、安装于该绝缘性基体8的接触探针9及连接部10,通过移动臂14能够向任意的方向移动。例如,在接触电阻的检查时,探针基体7通过移动臂14向卡盘台6侧移动。
接触探针9以在接触电阻的检查时,能够与电阻体5的上表面相接触的方式进行设置。另外,接触探针9经由连接部10及信号线13与评价部12电连接。接触探针9与连接部10例如经由在探针基体7上所设置的金属板(未图示)而进行连接。
此外,在图1中,示出了利用1个移动臂14支撑探针基体7的结构,但并不限于此。例如,也可以是利用多个移动臂14支撑探针基体7的结构。在这种情况下,能够稳定地支撑探针基体7。
卡盘台6是接触并固定检查工具2或者半导体晶圆的底座,作为固定手段而具有真空吸附的功能。在卡盘台6的载置面设置有吸附槽,在该吸附槽的底面的一部分设置有用于真空吸附的吸附孔。检查工具2或者半导体晶圆通过真空吸附被固定在卡盘台6的载置面。另外,卡盘台6具有连接部11,卡盘台6的载置面经由连接部11及信号线13与评价部12电连接。
评价部12进行电阻体5与卡盘台6之间的接触电阻的检查,进行卡盘台6的载置面的检查及管理。另外,进行在半导体晶圆形成的半导体装置的电气特性的评价。
晶圆输送机构15在评价半导体装置的电气特性时,将半导体晶圆输送至卡盘台6。另外,晶圆输送机构15在进行接触电阻的检查时,将检查工具2输送至卡盘台6。
在上述中,对利用移动臂14使探针基体7向卡盘台6侧进行移动的情况进行了说明,但并不限于此。例如,也可以在固定了移动臂14的状态下使卡盘台6进行移动,也可以使移动臂14及卡盘台6两者进行移动。
下面,使用图4~6对接触探针9进行说明。
如图4~6所示,接触探针9具有前端部18、压入部19、基体设置部20以及电连接部21。
前端部18具有与检查工具2的电阻体5机械且电气地接触的接触部17。接触部17也能够与在半导体装置的表面形成的连接焊盘(未图示)机械且电气地接触。
压入部19能够经由装在内部的弹簧等弹性部件,在接触部17与电阻体5接触时滑动。即,压入部19被向接触部17的方向(-Z方向)进行了预紧。
基体设置部20是作为接触探针9的基座而设置的,与绝缘性基体8连接。电连接部21是作为向外部的输出端而设置的。
接触探针9具有导电性,由例如铜、钨、钨铼合金等金属材料构成,但并不限于此。特别地,从导电性、耐久性的提高等观点考虑,也可以在接触部17覆盖其他部件,例如金、钯、钽、铂等。
在图4所示的初始状态下,如果使接触探针9向电阻体5的方向(-Z方向)下降,则如图5所示,接触部17与电阻体5接触。然后,如果使接触探针进一步下降,则如图6所示,压入部19经由弹性部件被压入基体设置部20内,因此使接触部17与电阻体5的接触更可靠。
此外,关于接触探针9,设想为施加大电流(例如,大于或等于5A),配置为多个接触探针9与各个电阻体5(在进行电气特性的评价的情况下是各个半导体装置)进行接触。
另外,在上述中,对接触探针9是沿Z轴方向具有滑动性的弹簧式的情况进行了说明,但并不限于此。例如,接触探针9也可以是悬臂式。另外,在沿Z轴方向具有滑动性的接触探针9的情况下,不限于弹簧式,也可以是层叠探针或线探针(wire probe)等。
另外,连接部10及连接部11优选设置在经由各接触探针9的任一个与连接部10和连接部11之间的距离均大体一致的位置,以使施加至各接触探针9的电流密度大体一致。具体地说,连接部10及连接部11优选设置在隔着接触探针9相对的位置。
下面,对半导体评价装置1的动作进行说明。
首先,利用晶圆输送机构15将检查工具2载置于卡盘台6的载置面。然后,卡盘台6利用真空吸附固定检查工具2。然后,使接触探针9与电阻体5接触,进行所希望的关于接触电阻的检查。在检查结束后,使接触探针9与电阻体5分离。
然后,使检查工具2与卡盘台6分离,作为检查的结果,如果接触电阻没有异常,则判断为卡盘台6的载置面没有异常,将检查工具2与要进行电气特性的评价的半导体晶圆进行交换,进行半导体装置的电气特性的评价。另一方面,在接触电阻存在异常的情况下,对异常的原因进行调查。接下来,在消除了异常的原因之后,进行半导体装置的电气特性的评价。这时,在异常的原因是在卡盘台6处有异物附着等的情况下,利用吹风等进行卡盘台6的载置面的清扫。另外,在异常的原因是在卡盘台6的载置面发生的损伤(例如,凸起)的情况下,也可以利用研磨等进行卡盘台6的载置面的平坦化。此外,在卡盘台6的载置面的恢复(修复)较为困难的情况下,进行卡盘台6本体的更换。
即,关于半导体评价装置1,作为对载置半导体晶圆的卡盘台6的载置面进行检查的卡盘台的检查方法而具有下述工序:(a)将具有电阻体5的检查工具2以电阻体5与卡盘台6的载置面相接触的方式载置于卡盘台6;以及(b)使接触探针9接触至电阻体5的与卡盘台6接触一侧的面的相反侧的面而进行检查。
在上述中,对使用图2、3所示的检查工具2进行接触电阻的检查的情况进行了说明,但并不限于此。下面,对检查工具2的其他例子(变形例1~4)进行说明。
<变形例1>
图7是表示变形例1所涉及的检查工具2的俯视图。
如图7所示,在变形例1中,其特征在于,俯视观察时的电阻体5的形状是圆形。此外,图7所示的贯通孔4以成为圆柱形状的方式形成。通过采用这样的结构,仅通过对筒状(线状)的电阻材料进行切割,就能够容易地制作电阻体5。
<变形例2>
图8表示变形例2所涉及的检查工具2,是与图2的A1-A2相对应的剖视图。
如图8所示,在变形例2中,其特征在于,与贯通孔4的载置于卡盘台6的那一侧的开口部的面积相比,增大与载置于卡盘台6的那一侧相反侧的开口部的面积,而使贯通孔4的剖面呈锥形状。此外,俯视观察时的电阻体5的形状也可以是四方形状(参照图2),也可以是圆形状(参照图7)。通过采用上述的结构,从而能够防止电阻体5从贯通孔4脱离。
<变形例3>
图9是表示变形例3所涉及的检查工具2的俯视图。
在上述的图2或图7中,说明了以下情况,即,将检查工具2载置于卡盘台6时的电阻体5的位置,与电气特性的评价时将半导体晶圆载置于卡盘台6时的半导体装置的位置相同。在本变形例3中,如图9所示,其特征在于,将检查工具2载置于卡盘台6时的电阻体5的位置,与电气特性的评价时将半导体晶圆载置于卡盘台6时的半导体装置的位置不相同。其他的结构与图7(变形例1)相同,所以此处省略说明。
例如,在使用图7所示的检查工具2对接触电阻进行检查的情况下,在异物不存在于电阻体5的正下方而存在于其附近的情况下,接触电阻会发生异常。但是,根据异物的大小、位置的不同,有时不能检测出异物。在这种情况下,如果使用在图9所示的位置(即,例如图7的未配置电阻体5的位置)配置电阻体5的检查工具2对接触电阻进行检查,则能够高精度地对无法利用图7所示的检查工具2来检查的部位的接触电阻进行检查,因此能够检测出无法利用图7所示的检查工具2检测出的异物。另外,如果使用图7所示的检查工具2和图9所示的检查工具2两者对接触电阻进行检查,则能够容易地针对卡盘台6的载置面中的与半导体装置相接触的所有面进行接触电阻的检查及管理。
<变形例4>
图10表示变形例4所涉及的检查工具2,是与图2的A1-A2相对应的剖视图。
在上述的图3中,对电阻体5由单一的材料构成的情况进行了说明。在本变形例4中,其特征在于,电阻体5由多种(在图10的例子中是3种)材料构成。其他结构与图3相同,所以此处省略说明。
如图10所示,电阻体5具有电阻部22、镀敷部23、以及连接部24。此外,电阻部22由与图3所示的电阻体5相同的材料构成,所以此处省略说明。
镀敷部23被设置在与卡盘台6的接触面侧。在电阻体5与微小且硬度高于电阻体5的异物发生了接触的情况下,有时因该异物嵌入电阻体5而使接触电阻不发生异常。为了避免这种状况,在电阻体5的与卡盘台6接触一侧的面设置镀敷部23,实现了硬度的提高。此外,作为镀敷部23,例如可以例举镍-磷膜,但并不限于此。另外,镀敷部23也可以在将电阻体5配置(嵌合)于贯通孔4的前后,利用溅射法等形成。
连接部24被设置在与接触探针9的接触面侧。例如在图3中,如果使接触探针9与电阻体5直接接触,则电阻体5会发生损伤、磨损,有时因此会导致接触电阻恶化。为了避免这种情况,在电阻体5的与接触探针9接触一侧的面,设置了具有导电性的缓和层而作为连接部24。此外,作为连接部24,例如可以例举铝,但并不限于此。另外,连接部24也可以在将电阻体5配置(嵌合)于贯通孔4的前后,利用溅射法等形成。
根据上述内容,通过设置镀敷部23,从而能够提高电阻体5的与卡盘台6接触一侧的面的硬度。另外,通过设置连接部24,从而能够防止由接触探针9的接触所引起的接触电阻的恶化。
由此,根据本实施方式1,能够容易地对卡盘台6的载置面进行检查及管理。另外,由于检查工具2的外周形状与半导体晶圆的形状相同,因此能够直接利用具备现有卡盘台及晶圆输送机构的半导体评价装置,能够有助于低成本化。另外,通过对卡盘台6的载置面进行检查及管理,能够防止进行电气特性评价的半导体晶圆的破损。
<实施方式2>
图11是表示本发明的实施方式2所涉及的检查工具25(检查用半导体装置)的一个例子的俯视图,图12是图11的B 1-B2剖视图。此外,本实施方式2所涉及的半导体评价装置的结构及动作与实施方式1(参照图1)相同,所以此处省略说明。
如图11、12所示,检查工具25具有:玻璃基板26,其具有多个贯通孔27;半导体基板29,其与玻璃基板26的一面侧相接合;以及电阻体28,其在贯通孔27内形成在半导体基板29上。检查工具25的外周形状是与通常的半导体晶圆相同的圆形。因此,在将检查工具25向卡盘台6输送时,能够使用现有的晶圆输送机构15。
在卡盘台6的载置面的检查时,检查工具25以半导体基板29与卡盘台6的载置面相接触的方式载置于卡盘台6。这时,电阻体28的位置与在电气特性的评价时将半导体晶圆载置于卡盘台6时的半导体装置相同。
玻璃基板26的贯通孔27是利用喷砂、激光加工、或钻孔等机械加工或者化学蚀刻进行加工的,但并不限于此。此外,图11、12所示的贯通孔27以成为四方柱形状的方式形成。
电阻体28是用于检查半导体基板29与卡盘台6之间的接触电阻的负载,例如由诸如铜镍合金这样的电阻材料制作而成。电阻体28例如经由金属掩模而以与贯通孔27内的半导体基板29接触的方式利用溅射法等形成。此外,电阻体28也可以形成在贯通孔27内的底部(半导体基板29侧),也可以以填充贯通孔27的方式形成。此外,在图11、12的例子中,电阻体28由单一的材料制作而成。另外,俯视观察时的电阻体28的形状是四方形状。
半导体基板29与形成有半导体装置的半导体晶圆同样地,具有导电性,例如是300μm左右的厚度,但并不限于此。半导体基板29与玻璃基板26相接合(例如,阳极接合)。另外,为了使各个电阻体28相互不发生电干涉,针对半导体基板29,在与玻璃基板26接合之后,以与各贯通孔27的位置相对应地进行配置的方式通过蚀刻等进行分离。
此外,在图11中,示出了在1个检查工具25配置32个电阻体28的情况,但并不限于此。例如,也可以与在评价半导体装置的电气特性时载置于卡盘台6的半导体晶圆形成的半导体装置的个数及位置相对应地,改变电阻体28的个数及位置。
在图12中,示出了电阻体28形成在贯通孔27内的情况,但并不限于此。例如,电阻体28也可以形成在半导体基板29的与卡盘台6的载置面相接触一侧(半导体基板29的与贯通孔27的相反侧)的面上(未图示)。但是,从形成电阻体28时的金属掩模的对位容易度(相邻的贯通孔27的间隔比相邻的半导体基板29的间隔大)的观点考虑,优选电阻体28形成在贯通孔27内。
在上述中,对使用图11、12所示的检查工具25的情况进行了说明,但并不限于此。下面,对检查工具25的其他例子(变形例1~3)进行说明。
<变形例1>
在变形例1中,其特征在于,贯通孔27的形状是圆柱形状。贯通孔27从制作容易的观点(例如,能够利用机械加工容易地形成)考虑也可以采用圆柱形状。在这种情况下,俯视观察时的电阻体28的形状成为圆形(例如,参照图7)。
<变形例2>
在上述的图11或者变形例1中,说明了以下情况,即,将检查工具25载置于卡盘台6时的电阻体28的位置,与电气特性的评价时将半导体晶圆载置于卡盘台6时的半导体装置的位置相同。在本变形例2中,其特征在于,将检查工具25载置于卡盘台6时的电阻体28的位置,与电气特性的评价时将半导体晶圆载置于卡盘台6时的半导体装置的位置不相同(例如,参照图9)。其他的结构与变形例1相同,所以此处省略说明。
例如,在使用变形例1所涉及的检查工具25对接触电阻进行检查的情况下,在异物不存在于半导体基板29的正下方时,有时不能检测出异物。在这种情况下,如果使用例如在变形例1的未配置半导体基板29的位置处配置半导体基板29的检查工具25对接触电阻进行检查,则能够高精度地对无法利用变形例1所涉及的检查工具25来检查的部位的接触电阻进行检查,因此能够检测出无法利用变形例1所涉及的检查工具25检测出的异物。另外,如果使用变形例1所涉及的检查工具25和本变形例2所涉及的检查工具25两者对接触电阻进行检查,则能够容易地针对卡盘台6的载置面中的与半导体装置相接触的所有面进行接触电阻的检查及管理。
<变形例3>
图13表示变形例3所涉及的检查工具25,是与图11的B 1-B2相对应的剖视图。
在上述的图12中,对电阻体28由单一的材料构成的情况进行了说明。在本变形例3中,其特征在于,电阻体28由多种(在图13的例子中是2种)材料构成。其他结构与图12相同,所以此处省略说明。
如图13所示,电阻体28具有电阻部30和连接部31。此外,电阻部30由与图12所示的电阻体28相同的材料构成,所以此处省略说明。
连接部31被设置在与接触探针9的接触面侧。例如在图12中,如果使接触探针9与电阻体28直接接触,则电阻体28会发生损伤、磨损,有时因此会导致接触电阻恶化。为了避免这种情况,在电阻体28的与接触探针9相接触一侧的面(即,与半导体基板29相反侧的面),设置了具有导电性的缓和层而作为连接部31。此外,作为连接部31,例如可以例举铝,但并不限于此。另外,连接部31也可以利用溅射法等形成。
根据上述内容,通过设置连接部31,能够防止由接触探针9的接触所引起的接触电阻的恶化。
由此,根据本实施方式2,能够容易地对卡盘台6的载置面进行检查及管理。另外,由于检查工具25的外周形状与半导体晶圆的形状相同,因此能够直接利用具备现有卡盘台及晶圆输送机构的半导体评价装置,能够有助于低成本化。另外,通过对卡盘台6的载置面进行检查及管理,能够防止进行电气特性评价的半导体晶圆的破损。
<实施方式3>
图14是表示本发明的实施方式3所涉及的检查工具32(检查用半导体装置)的一个例子的俯视图。图15是图14的C1-C2剖视图。此外,本实施方式3所涉及的半导体评价装置的结构及动作与实施方式1(参照图1)相同,所以此处省略说明。
如图14、15所示,检查工具32具有:硅晶圆33(检查用半导体晶圆)、以及在硅晶圆33的一个面上分隔地设置的多个电阻体34。检查工具32的外周形状是与通常的半导体晶圆相同的圆形。因此,在将检查工具32向卡盘台6进行输送时,能够使用现有的晶圆输送机构15。
在卡盘台6的载置面的检查时,检查工具32以硅晶圆33与卡盘台6的载置面相接触的方式载置于卡盘台6。
电阻体34是用于检查硅晶圆33与卡盘台6之间的接触电阻的负载,例如由诸如铜镍合金这样的电阻材料制作而成。另外,为了相互不发生电干涉,各个电阻体34例如也可以经由金属掩模利用溅射法等形成,也可以经由图案化的阻隔层(resist)而利用溅射法形成,并通过剥离而形成。此外,在图14、15的例子中,电阻体34由单一的材料制作而成。另外,俯视观察时的电阻体34的形状是四方形状。
硅晶圆33是与形成有半导体装置的半导体晶圆同样地具有导电性的晶圆,例如是300μm左右的厚度,但并不限于此。
此外,在图14中,示出了在1个检查工具32配置32个电阻体34的情况,但并不限于此。例如,也可以与卡盘台6的载置面处的异物位置的检测精度及检查时间的限制等相对应地,改变电阻体34的个数、大小、及位置。
在上述中,对使用图14、15所示的检查工具32的情况进行了说明,但并不限于此。下面,对检查工具32的其他例子(变形例1~4)进行说明。
<变形例1>
图16是表示变形例1所涉及的检查工具32的俯视图。
如图16所示,在变形例1中,其特征在于,俯视观察时的电阻体34的形状是圆形。如果通过剥离而形成具有角部的形状(例如,四方形状)的电阻体34,则有时会在形成后的电阻体34的角部或者其附近残留蒸镀膜的一部分。因此,从制作容易的观点考虑,也可以通过剥离形成圆形的电阻体34。
<变形例2>
图17表示变形例2所涉及的检查工具32,是与图14的C1-C2相对应的剖视图。
如图17所示,在变形例2中,其特征在于,在将检查工具32载置于卡盘台6时,以各电阻体34与卡盘台6的载置面相接触的方式载置于卡盘台6。即,将图15所示的检查工具32的上下颠倒而载置于卡盘台6。在卡盘台6的载置面的检查时,探针9与硅晶圆33接触。
如图15所示,在硅晶圆33与卡盘台6的载置面相接触的情况下,能够不依赖存在于卡盘台6的载置面的异物的位置而检测出接触电阻的变化。但是,由于硅晶圆33以露出的状态与卡盘台6的载置面相接触,因此在卡盘台6的载置面存在异物的情况下,会由于该异物而使该硅晶圆容易发生破裂等破损。
另一方面,如图17所示,在电阻体34与卡盘台6的载置面相接触的情况下,因为硅晶圆33不与卡盘台6的载置面直接接触,所以能够防止硅晶圆33的破裂等破损。另外,任意的电阻体34的下表面(卡盘台6的载置面的与电阻体34相接触的部位)是否异常的判断容易,异物等的位置的确定容易。但是,存在电阻体34与卡盘台6的载置面未接触的部位的异物难以得到检测的问题。
图18是表示检查工具32的另一个例子的俯视图,示出了对图17所示的电阻体34的位置进行变更后的情况。此外,在图18中,示出了电阻体34的俯视观察时的形状是圆形的情况。
由此,在电阻体34与卡盘台6的载置面相接触的情况下,有时如果异物不存在于电阻体34与卡盘台6的载置面相接触的部位,则不能够检测出该异物。在这种情况下,如果使用在图18所示位置配置电阻体34的检查工具32对接触电阻进行检查,则能够高精度地对无法利用图17所示的检查工具32来检查的部位的接触电阻进行检查,因此能够检测出无法利用图17所示的检查工具32检测出的异物。另外,如果使用图17所示的检查工具32和图18所示的检查工具32两者对接触电阻进行检查,则能够容易地对卡盘台6的载置面中的与半导体装置相接触的所有面进行接触电阻的检查及管理。
<变形例3>
图19表示变形例3所涉及的检查工具32,是与图14的C1-C2相对应的剖视图。
在上述的图15中,对电阻体34由单一的材料构成的情况进行了说明。在本变形例3中,其特征在于,电阻体34由多种(在图19的例子中是2种)材料构成。其他结构与图15相同,所以此处省略说明。
如图19所示,电阻体34具有电阻部35和连接部36。此外,电阻部35由与图15所示的电阻体34相同的材料构成,所以此处省略说明。
连接部36被设置在与接触探针9的接触面侧。例如在图15中,如果使接触探针9与电阻体34直接接触,则电阻体34会发生损伤、磨损,有时因此会导致接触电阻恶化。为了避免这种状况,在电阻体34的与接触探针9接触一侧的面(即,与硅晶圆33相反侧的面),设置了具有导电性的缓和层而作为连接部36。此外,作为连接部36,例如可以例举铝,但并不限于此。另外,连接部36也可以利用溅射法等形成。
此外,即使是图17所示的检查工具32,如图20所示,如果在硅晶圆33的与接触探针9相接触一侧的面(即,与电阻体34相反侧的面)形成连接部36,则能够取得与上述(图19)同样的效果。
根据上述内容,通过设置连接部36,从而能够防止由接触探针9的接触所引起的接触电阻的恶化。
由此,根据本实施方式3,能够容易地对卡盘台6的载置面进行检查及管理。另外,由于检查工具32的外周形状与半导体晶圆的形状相同,因此能够直接利用具备现有卡盘台及晶圆输送机构的半导体评价装置,能够有助于低成本化。另外,通过对卡盘台6的载置面进行检查及管理,从而能够防止进行电气特性评价的半导体晶圆的破损。
在实施方式1~3中,设想并说明了对卡盘台6的载置面进行检查及管理的情况,但并不限于此。例如,也能够利用于对形成于半导体晶圆的半导体装置的导通检查、或者具有导电性的检查面(例如,金属底座)的凹凸检查或起伏检测等。
此外,本发明在该发明的范围内,能够对实施方式进行适当的变形、省略。

Claims (34)

1.一种半导体评价装置,其对形成于半导体晶圆的多个半导体装置的特性进行评价,具有:
卡盘台,其在所述评价时载置所述半导体晶圆;
检查工具,其由板状的绝缘材料构成,且具有与该绝缘材料的多个贯通孔各自嵌合的电阻体,在所述卡盘台的载置面的检查时以所述电阻体与所述载置面相接触的方式将该检查工具载置于所述卡盘台;以及
探针,其以能够接触至所述电阻体的与所述卡盘台接触一侧的面的相反侧的面的方式进行配置。
2.根据权利要求1所述的半导体评价装置,其特征在于,
所述检查工具的外周形状是圆形。
3.根据权利要求1或2所述的半导体评价装置,其特征在于,
将所述检查工具载置于所述卡盘台时的所述电阻体的位置,与所述评价时将所述半导体晶圆载置于所述卡盘台时的所述半导体装置的位置相同。
4.根据权利要求1或2所述的半导体评价装置,其特征在于,
将所述检查工具载置于所述卡盘台时的所述电阻体的位置,与所述评价时将所述半导体晶圆载置于所述卡盘台时的所述半导体装置的位置不相同。
5.根据权利要求1或2所述的半导体评价装置,其特征在于,
所述检查工具在载置于所述卡盘台的那一侧的面的外周部分还具有框部。
6.根据权利要求5所述的半导体评价装置,其特征在于,
所述框部是密封带材料。
7.根据权利要求1或2所述的半导体评价装置,其特征在于,
所述电阻体的与所述卡盘台相接触一侧的面设置为,相对于所述检查工具的载置于所述卡盘台的那一侧的面成为凸状。
8.根据权利要求1或2所述的半导体评价装置,其特征在于,
所述电阻体的与所述卡盘台相接触一侧的面设置为,与所述检查工具的载置于所述卡盘台的那一侧的面成为共面。
9.根据权利要求1或2所述的半导体评价装置,其特征在于,
所述电阻体由单一的材料构成。
10.根据权利要求1或2所述的半导体评价装置,其特征在于,
所述电阻体由多种材料构成。
11.根据权利要求9所述的半导体评价装置,其特征在于,
所述电阻体包含有铜镍合金。
12.根据权利要求10所述的半导体评价装置,其特征在于,
所述电阻体包含有铜镍合金。
13.根据权利要求10所述的半导体评价装置,其特征在于,
所述电阻体在与所述卡盘台相接触一侧的面具有镍-磷膜。
14.根据权利要求1或2所述的半导体评价装置,其特征在于,
所述贯通孔是四方柱形状。
15.根据权利要求1或2所述的半导体评价装置,其特征在于,
所述贯通孔是下述锥形状,即,与载置于所述卡盘台的那一侧的开口部的面积相比,与载置于所述卡盘台的那一侧相反侧的开口部的面积较大。
16.根据权利要求1或2所述的半导体评价装置,其特征在于,
所述贯通孔是圆柱形状。
17.根据权利要求1或2所述的半导体评价装置,其特征在于,
俯视观察时的所述电阻体的形状是四方形状。
18.根据权利要求1或2所述的半导体评价装置,其特征在于,
俯视观察时的所述电阻体的形状是圆形状。
19.一种半导体评价装置,其特征在于,
在权利要求1所述的半导体评价装置中,取代所述检查工具而具有检查用半导体装置,
所述检查用半导体装置具有:
玻璃基板,其具有多个贯通孔;
半导体基板,其与所述玻璃基板的一面侧相接合;以及
电阻体,其在所述贯通孔内形成在所述半导体基板上,
所述半导体基板以对应于各所述贯通孔而配置的方式分离地设置。
20.根据权利要求19所述的半导体评价装置,其特征在于,
所述电阻体在与所述半导体基板相反侧的面具有导电性的缓和层。
21.一种半导体评价装置,其中,
在权利要求1所述的半导体评价装置中,取代所述检查工具而具有检查用半导体装置,
所述检查用半导体装置具有:
检查用半导体晶圆;以及
多个电阻体,它们在所述检查用半导体晶圆的一面上分隔地设置,
所述电阻体是用于对所述检查用半导体装置与所述卡盘台之间的接触电阻进行检查的负载,
所述电阻体在与所述检查用半导体晶圆相反侧的面具有导电性的缓和层。
22.根据权利要求21所述的半导体评价装置,其特征在于,
所述检查用半导体晶圆在与所述电阻体相反侧的面具有导电性的缓和层。
23.根据权利要求19至22中任一项所述的半导体评价装置,其特征在于,
所述电阻体包含有铜镍合金。
24.根据权利要求19至22中任一项所述的半导体评价装置,其特征在于,
将所述检查用半导体装置载置于所述卡盘台时的所述电阻体的位置,与所述评价时将所述半导体晶圆载置于所述卡盘台时的所述半导体装置的位置相同。
25.根据权利要求19至22中任一项所述的半导体评价装置,其特征在于,
将所述检查用半导体装置载置于所述卡盘台时的所述电阻体的位置,与所述评价时将所述半导体晶圆载置于所述卡盘台时的所述半导体装置的位置不相同。
26.一种检查用半导体装置,其特征在于,
具有:
玻璃基板,其具有多个贯通孔;
半导体基板,其与所述玻璃基板的一面侧相接合;以及
电阻体,其在所述贯通孔内形成在所述半导体基板上,
所述半导体基板以对应于各所述贯通孔而配置的方式分离地设置,
所述电阻体是用于对所述检查用半导体装置与载置所述检查用半导体装置的卡盘台之间的接触电阻进行检查的负载。
27.根据权利要求26所述的检查用半导体装置,其特征在于,
所述电阻体在与所述半导体基板相反侧的面具有导电性的缓和层。
28.根据权利要求26或27所述的检查用半导体装置,其特征在于,
所述电阻体包含有铜镍合金。
29.一种检查用半导体装置,其具有:
检查用半导体晶圆;以及
多个电阻体,它们在所述检查用半导体晶圆的一面上分隔地设置,
所述电阻体是用于对所述检查用半导体装置与载置所述检查用半导体装置的卡盘台之间的接触电阻进行检查的负载,
所述电阻体在与所述检查用半导体晶圆相反侧的面具有导电性的缓和层。
30.根据权利要求29所述的检查用半导体装置,其特征在于,
所述检查用半导体晶圆在与所述电阻体相反侧的面具有导电性的缓和层。
31.根据权利要求29至30中任一项所述的检查用半导体装置,其特征在于,
所述电阻体包含有铜镍合金。
32.一种卡盘台的检查方法,其对半导体评价装置的卡盘台的载置面进行检查,该半导体评价装置对形成于半导体晶圆的多个半导体装置的特性进行评价,该卡盘台用于载置所述半导体晶圆,
该卡盘台的检查方法具有:
(a)将由板状的绝缘材料构成、且具有与该绝缘材料的多个贯通孔各自嵌合的电阻体的检查工具,以所述电阻体与所述载置面相接触的方式载置于所述卡盘台的工序;以及
(b)使所述半导体评价装置的探针接触至所述电阻体的与所述卡盘台接触一侧的面的相反侧的面而进行所述检查的工序。
33.根据权利要求32所述的卡盘台的检查方法,其特征在于,
所述检查工具的外周形状是圆形。
34.根据权利要求32所述的卡盘台的检查方法,其特征在于,
在所述工序(a)中,
将所述检查工具载置于所述卡盘台时的所述电阻体的位置,与所述评价时将所述半导体晶圆载置于所述卡盘台时的所述半导体装置的位置相同。
CN201610052913.7A 2015-01-26 2016-01-26 半导体评价装置、检查用半导体装置及卡盘台的检查方法 Active CN105826216B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015-012196 2015-01-26
JP2015012196A JP6386923B2 (ja) 2015-01-26 2015-01-26 半導体評価装置およびチャックステージの検査方法

Publications (2)

Publication Number Publication Date
CN105826216A CN105826216A (zh) 2016-08-03
CN105826216B true CN105826216B (zh) 2021-05-04

Family

ID=56559351

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610052913.7A Active CN105826216B (zh) 2015-01-26 2016-01-26 半导体评价装置、检查用半导体装置及卡盘台的检查方法

Country Status (3)

Country Link
JP (1) JP6386923B2 (zh)
KR (1) KR101789911B1 (zh)
CN (1) CN105826216B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6562896B2 (ja) * 2016-12-22 2019-08-21 三菱電機株式会社 半導体装置の評価装置およびそれを用いた半導体装置の評価方法
JP6719423B2 (ja) * 2017-06-26 2020-07-08 三菱電機株式会社 チャックステージ検査装置およびチャックステージ検査方法
JP7336256B2 (ja) * 2019-05-10 2023-08-31 東京エレクトロン株式会社 載置台及び載置台の作製方法
JPWO2022202060A1 (zh) * 2021-03-26 2022-09-29

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882938A (en) * 1995-06-13 1999-03-16 Takasago Thermal Engineering Co., Ltd. Apparatus and method for evaluating contamination caused by organic substances deposited on substrate surface
CN1650176A (zh) * 2002-05-01 2005-08-03 Jsr株式会社 测量电阻用的连接件、电路板的电阻测量设备和测量方法
CN103969565A (zh) * 2013-01-28 2014-08-06 三菱电机株式会社 半导体评价装置及半导体评价方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3237741B2 (ja) 1995-11-30 2001-12-10 東京エレクトロン株式会社 クリーン度の高い検査装置
JP2004288761A (ja) * 2003-03-20 2004-10-14 Renesas Technology Corp 半導体素子のテスト方法
JP4387125B2 (ja) * 2003-06-09 2009-12-16 東京エレクトロン株式会社 検査方法及び検査装置
JP2006170700A (ja) * 2004-12-14 2006-06-29 Sony Corp プローブ校正用治具、校正用治具付きプローブカードおよび半導体ウェハ測定装置
JP2006220505A (ja) * 2005-02-09 2006-08-24 Micronics Japan Co Ltd 校正基板用治具
JP4967472B2 (ja) 2006-06-22 2012-07-04 富士電機株式会社 半導体装置
JP5449719B2 (ja) 2008-08-11 2014-03-19 日本特殊陶業株式会社 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法
JP2011077077A (ja) 2009-09-29 2011-04-14 Fuji Electric Systems Co Ltd 半導体試験装置
JP5631038B2 (ja) * 2010-04-01 2014-11-26 三菱電機株式会社 半導体装置の製造方法
JP5929612B2 (ja) * 2012-08-08 2016-06-08 三菱電機株式会社 半導体装置の測定方法、測定器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882938A (en) * 1995-06-13 1999-03-16 Takasago Thermal Engineering Co., Ltd. Apparatus and method for evaluating contamination caused by organic substances deposited on substrate surface
CN1650176A (zh) * 2002-05-01 2005-08-03 Jsr株式会社 测量电阻用的连接件、电路板的电阻测量设备和测量方法
CN103969565A (zh) * 2013-01-28 2014-08-06 三菱电机株式会社 半导体评价装置及半导体评价方法

Also Published As

Publication number Publication date
KR101789911B1 (ko) 2017-10-25
JP6386923B2 (ja) 2018-09-05
CN105826216A (zh) 2016-08-03
JP2016139646A (ja) 2016-08-04
KR20160091841A (ko) 2016-08-03

Similar Documents

Publication Publication Date Title
CN105826216B (zh) 半导体评价装置、检查用半导体装置及卡盘台的检查方法
KR100385963B1 (ko) 반도체 검사장치 및 이를 이용한 반도체장치 제조방법
KR100810550B1 (ko) 피검사체의 전기적 특성을 검사하는 검사 방법 및 검사장치
US6911834B2 (en) Multiple contact vertical probe solution enabling Kelvin connection benefits for conductive bump probing
US20200363451A1 (en) Integrated Circuit Contactor For Testing ICs And Method Of Construction
JP6553247B2 (ja) 検査用半導体装置
JP2007003252A (ja) プローブカードおよび半導体集積回路の試験方法
US11002760B1 (en) High isolation housing for testing integrated circuits
US10725086B2 (en) Evaluation apparatus of semiconductor device and method of evaluating semiconductor device using the same
KR101310644B1 (ko) 전기적 접속장치 및 이것을 이용한 시험장치
EP2980840B1 (en) Probe device
JP6719423B2 (ja) チャックステージ検査装置およびチャックステージ検査方法
JP7276623B1 (ja) 異物付着検査用基板、異物付着検査装置および異物付着検査方法
JP2011107118A (ja) 基板の回路パターン欠陥検査装置及び検査方法
JP6731862B2 (ja) 半導体装置の評価装置
JPH09199552A (ja) 微細構造の接触部を有する回路素子のための測定用プローバ
KR100955493B1 (ko) 웨이퍼 프로빙 검사용 프로브 카드의 프로브 블록 구조
KR20190006341A (ko) 전자 소자 검사용 핀 조립체
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
KR100777584B1 (ko) 표면 저항 측정 시스템의 프로브 클리닝 장치
JP2010054264A (ja) プローブの製造方法、プローブ、プローブカード及びプローブ装置
KR100835467B1 (ko) 프로브 카드의 공기 세정 장치
KR200319202Y1 (ko) 프로브 카드의 니들 어셈블리
KR20090092935A (ko) 프로브 본딩 방법
JPH11121563A (ja) バンプ検査方法およびバンプ検査用基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201016

Address after: Kyoto, Japan

Applicant after: Rohm Co.,Ltd.

Address before: Tokyo, Japan

Applicant before: Mitsubishi Electric Corp.

GR01 Patent grant
GR01 Patent grant