JP2013251509A

JP2013251509A - 基板検査装置

Info

Publication number: JP2013251509A
Application number: JP2012127435A
Authority: JP
Inventors: Hiroshi Yamada; 浩史山田
Original assignee: Tokyo Electron Ltd
Current assignee: Tokyo Electron Ltd
Priority date: 2012-06-04
Filing date: 2012-06-04
Publication date: 2013-12-12
Also published as: US20150130489A1; CN104380448A; WO2013183741A1; KR20150022803A; TW201413266A

Abstract

【課題】基板の半導体デバイスの各電極へ深い針跡を残すことがなく、プローブの折損や基板の割れを防止することができる基板検査装置を提供する。
【解決手段】ウエハ及びプローブカードの間の密閉空間の減圧状態を維持してプローブカードの各プローブとウエハに形成された半導体デバイスの各電極との当接状態を維持するプローブ装置は、密閉空間を減圧するエジェクタ２３を備え、エジェクタ２３は、吸引ポート２９と、該吸引ポート２９と連通する真空室３１と、該真空室３１と連通する排出ポート３４と、真空室３１へ向けて空気を高速で噴出するノズル３２とを有し、該ノズル３２と排出ポート３４とは正対し、吸引ポート２９は密閉空間と連通する。
【選択図】図２

Description

本発明は、プローブカードを備える基板検査装置に関する。

基板検査装置として、例えば、基板であるウエハに形成された複数の半導体デバイスの電気的特性検査を行うプローブ装置が知られている。

通常、プローブ装置は、ウエハを載置してＸ、Ｙ、Ｚ及びθ方向に移動するステージと、ステージの上方に配置されるヘッドプレートと、該ヘッドプレートへ該ステージと対向するように取り付けられるプローブカードとを備え、プローブカードはステージへ向けて突出する多数のプローブ（検査針）を有する。

このプローブ装置では、ステージがヘッドプレートに対して相対的に移動してプローブカードの各プローブとウエハに形成された半導体デバイスの各電極とのアライメント（位置合わせ）を行い、その後、ステージが上昇してプローブカードの各プローブとウエハの各電極を接触させてウエハに形成された複数の半導体デバイスの電気的特性検査が行われる。

通常、プローブ装置では、ステージをＺ方向へ機械的に移動させることによってウエハをプローブカードへ押しつけるが、各プローブの先端で構成される当接面と、ウエハを載置するステージの載置面とが必ずしも平行でないため、複数のプローブの一部と半導体デバイスにおける複数の電極の一部とが過剰に当接する一方、複数のプローブの他の一部と複数の電極の他の一部とが当接しないことがある。すなわち、全てのプローブを半導体デバイスの各電極へ均一に当接できないという問題がある。

そこで、ウエハを載置したウエハトレイのプローブカードの間に密閉空間を形成し、該密閉空間を減圧してウエハトレイごとウエハをプローブカードへ引き寄せるプローブ装置が提案されている（例えば、特許文献１参照。）。

密閉空間内の圧力は当然に均一になるため、ウエハを全面に亘って均一な力でプローブカードへ引き寄せることができ、もって、全てのプローブを半導体デバイスの各電極へほぼ均一に当接させることができる。このプローブ装置では、密閉空間を減圧するために電空レギュレータによって発生された負圧を用いる。

特願２０１０−１８６９９８号明細書

しかしながら、電空レギュレータでは、当該電空レギュレータが備える複数のバルブの開閉で負圧を発生させるため、圧力の制御幅が大きく、絶対値が小さい負圧を発生させるのが困難である。

負圧の絶対値が大きいと、密閉空間の減圧幅も大きくなって各プローブと半導体デバイスの各電極とが強く当接して各電極に深い針跡が残ることがあり、さらに、プローブの折損やウエハの割れを招くおそれがある。

本発明の目的は、基板の半導体デバイスの各電極へ深い針跡を残すことがなく、プローブの折損や基板の割れを防止することができる基板検査装置を提供することにある。

上記目的を達成するために、請求項１記載の基板検査装置は、基板及びプローブカードの間の密閉空間の減圧状態を維持して前記プローブカードの各プローブと前記基板に形成された半導体デバイスの各電極との当接状態を維持する基板検査装置であって、前記密閉空間を減圧する減圧装置を備え、前記減圧装置は、吸引口と、該吸引口と連通する真空室と、該真空室と連通する排出口と、前記真空室へ向けて流体を高速で噴出する噴出口とを有し、該噴出口と前記排出口とは正対し、前記吸引口は前記密閉空間と連通することを特徴とする。

請求項２記載の基板検査装置は、請求項１記載の基板検査装置において、前記噴出口からの流体の噴出に電空レギュレータによって発生された正圧を用いることを特徴とする。

請求項３記載の基板検査装置は、請求項１又は２記載の基板検査装置において、前記基板を前記プローブカードへ向けて移動させて前記プローブカードの各プローブと前記基板に形成された半導体デバイスの各電極とを当接させた後、さらに前記基板を前記プローブカードへ向けて所定量移動させることを特徴とする。

請求項４記載の基板検査装置は、請求項３記載の基板検査装置において、前記所定量は１０μｍ〜１５０μｍであることを特徴とする。

本発明によれば、基板及びプローブカードの間の密閉空間を減圧する減圧装置は、吸引口と、該吸引口と連通する真空室と、該真空室と連通する排出口と、真空室へ向けて流体を高速で噴出する噴出口とを有し、該噴出口と排出口とは正対するので、高速の流体が真空室の気体を巻き込んで排出口から排出されて真空室に負圧が発生し、さらに真空室に連通する吸引口においても負圧が発生するが、噴出される高速の流体の量に比して巻き込まれる真空室の気体の量は少ない。したがって、高速の流体の噴出量を大きく変動させても巻き込まれる真空室の気体の量は少なく、巻き込まれる真空室の気体の量と吸引口において発生する負圧の変動幅は相関するため、吸引口における負圧の制御幅も小さくでき、もって、密閉空間の減圧幅を小さくすることができる。その結果、各プローブと半導体デバイスの各電極とが強く当接するのを防止することができ、これにより、基板の半導体デバイスの電気的特性検査の際、基板の半導体デバイスの各電極へ深い針跡を残すことがなく、さらに、プローブの折損や基板の割れを防止することができる。

本発明の実施の形態に係る基板検査装置の構成を概略的に示す断面図である。図１におけるエジェクタの構成を概略的に示す断面図である。図１のプローブ装置が実行するウエハの吸着処理を示す工程図である。

以下、本発明の実施の形態について図面を参照しながら説明する。

図１は、本実施の形態に係る基板検査装置の構成を概略的に示す断面図である。

図１において、基板検査装置としてのプローブ装置１０は、検査対象であるウエハＷを載置するステージ１１と、該ステージ１１に対向する検査ユニット１２とを備える。

ステージ１１は、ウエハＷ（基板）を直接載置する板状部材からなるウエハプレート１３と、ウエハプレート１３を図中上下方向に移動させるシャフト１４と、該シャフト１４の先端に設けられてウエハプレート１３を吸着する板状のチャック部材１６とを有する。

検査ユニット１２は、ウエハプレート１３に載置されるウエハＷと対向するプローブカード１７と、該プローブカード１７が下面に装着される板状部材からなるコンタクトプレート１８と、該コンタクトプレート１８を釣支する板状部材からなるヘッドプレート１９とを有する。

コンタクトプレート１８やヘッドプレート１９は、プローブカード１７の各プローブ１５と接続されるピンの束であるポゴピン（図示しない）を内包し、ポゴピンは電気的特性検査回路（図示しない）に接続される。

このプローブ装置１０では、ウエハプレート１３がシャフト１４によってプローブカード１７へ向けて移動され、ウエハＷの表面（図中上方の面）に形成された各半導体デバイスの各電極（図示しない）はプローブカード１７が有する各プローブ（検査針）１５と当接する。

このとき、ウエハＷ及びコンタクトプレート１８の間にはプローブカード１７を囲む環状のシール材である内側リップ２０が介在し、ウエハＷ及びプローブカード１７の間の密閉空間Ｓを封止する。また、ウエハプレート１３及びコンタクトプレート１８の間にはウエハＷを囲む環状のシール材である外側リップ２１が介在する。外側リップ２１は内側リップ２０と略同心に配置されるため、外側リップ２１は内側リップ２０の外側において密閉空間Ｓを封止する。すなわち、密閉空間Ｓは内側リップ２０及び外側リップ２１によって二重に封止される。

また、プローブ装置１０は密閉空間Ｓの減圧状態を維持する減圧系統２２を有する。減圧系統２２は減圧装置であるエジェクタ２３と、エジェクタ２３及び密閉空間Ｓを連通する第１の減圧ライン２４と、該第１の減圧ライン２４から分岐して内側リップ２０及び外側リップ２１の間の副密閉空間Ｐに連通する第２の減圧ライン２５と、エジェクタ２３へ供給する正圧を発生させる電空レギュレータ２６と、該電空レギュレータ２６及びエジェクタ２３を連通する圧力パイプ２７と、エジェクタ２３に接続された排気ライン２８とを有する。

図２は、図１におけるエジェクタの構成を概略的に示す断面図である。

図２において、エジェクタ２３は筒状の容器からなり、吸引ポート２９（吸引口）が設けられた吸引室３０と、該吸引室３０と連通する真空室３１と、真空室３１に設けられたノズル３２（噴出口）と、真空室３１に隔壁３３を介して隣接するとともにノズル３２と正対する排出ポート３４（排出口）が設けられた排出室３５と、隔壁３３を貫通して真空室３１及び排出室３５を連通する筒状のディフューザ３６とを有する。該ディフューザ３６はノズル３２と同軸に配されるため、ディフューザ３６の排出室３５における端部も排出ポート３４と正対する。

ディフューザ３６の真空室３１における端部（以下、「吸入端」）の径はノズル３２の径よりも大きく、ノズル３２の端部は吸入端へ挿入されるが、ノズル３２はディフューザ３６に当接しないため、ディフューザ３６の吸入端及びノズル３２の間には隙間３７が生じる。

ノズル３２には圧力パイプ２７が接続され、電空レギュレータ２６が発生させる正圧の流体、例えば、空気が供給される。電空レギュレータ２６は圧力の制御幅が大きく、発生させる正圧の絶対値も大きいため、ノズル３２に供給された正圧の空気は高速で真空室３１へ向けて噴出される。ノズル３２の端部は吸入端へ挿入されているので、ノズル３２から噴出された空気はディフューザ３６内を通過して排出ポート３４からエジェクタ２３の外へ排出される。ここで、ディフューザ３６は途中で内径が小さくなるように絞られているため、ノズル３２から噴出された空気は加速されるが、ディフューザ３６内を加速されて高速で通過する空気は真空室３１内の空気等を隙間３７からディフューザ３６内へ巻き込み、そのまま排出ポート３４から排出される。これにより、真空室３１内に負圧が発生し、さらに真空室３１と連通する吸引室３０、引いては吸引ポート２９において負圧が発生し、結果として第１の減圧ライン２４や第２の減圧ライン２５を介して密閉空間Ｓや副密閉空間Ｐが減圧される。なお、エジェクタ２３内における空気の流れを図２において矢印で示す。

エジェクタ２３では、隙間３７がさほど大きく設定されないため、ノズル３２から噴出される空気の量に比して隙間３７からディフューザ３６内へ巻き込まれる真空室３１の空気の量は少ない。巻き込まれる真空室３１の空気の量と吸引ポート２９において発生する負圧の変動幅は相関するため、吸引ポート２９における負圧の制御幅も小さくでき、もって、密閉空間Ｓや副密閉空間Ｐの減圧幅を小さくすることができる。

その結果、ウエハＷはプローブカード１７へ向けて強く引きつけられず、各プローブ１５と半導体デバイスの各電極とが強く当接するのを防止することができ、これにより、ウエハＷの半導体デバイスの電気的特性検査の際、ウエハＷの半導体デバイスの各電極へ深い針跡を残すことがなく、さらに、プローブ１５の折損や基板の割れを防止することができる。

また、エジェクタ２３によって負圧を発生させる際、電空レギュレータ２６によって発生させた正圧を用いる。電空レギュレータ２６は当該電空レギュレータ２６が備える複数のバルブ（図示しない）の開閉で正圧を発生させるため、容易に正圧を得ることできる。すなわち、エジェクタ２３のノズル３２へ容易に正圧の空気を供給することができるため、エジェクタ２３において所望の負圧を容易に得ることができる。

図３は、図１のプローブ装置が実行するウエハの吸着処理を示す工程図である。

まず、ステージ１１が検査ユニット１２から離間した状態で、ウエハＷをステージ１１に載置してウエハプレート１３へ吸着させ、その後、ステージ１１を図中水平方向に移動させてウエハＷの表面に形成された各半導体デバイスの各電極をプローブカード１７の各プローブ１５に対向させる（図３（Ａ））。なお、内側リップ２０及び外側リップ２１はコンタクトプレート１８へ取り付けられる。

次いで、シャフト１４がチャック部材１６とともにウエハプレート１３を図中上方のプローブカード１７へ向けて移動させてウエハＷの各半導体デバイスの各電極をプローブカード１７の各プローブ１５に当接させ、さらに、ウエハプレート１３を図中上方へ１０μｍ〜１５０μｍ移動させる。これにより、各プローブ１５と各半導体デバイスの各電極と確実に当接させることができる。

また、各半導体デバイスの各電極が各プローブ１５に当接する際、内側リップ２０はウエハＷに当接して密閉空間Ｓを形成し、外側リップ２１はウエハプレート１３に当接して副密閉空間Ｐを形成する（図３（Ｂ））。

次いで、電空レギュレータ２６からエジェクタ２３のノズル３２へ正圧の空気を供給してエジェクタ２３の吸引ポート２９において負圧を発生させ、第１の減圧ライン２４や第２の減圧ライン２５を介して密閉空間Ｓや副密閉空間Ｐを減圧する。減圧された副密閉空間Ｐはウエハプレート１３を釣支し、減圧された密閉空間Ｓは各プローブ１５及び各半導体デバイスの各電極の当接状態を維持する（図３（Ｂ））。

次いで、チャック部材１６によるウエハプレート１３の吸着が解除され、シャフト１４がチャック部材１６を図中下方へ移動させてウエハプレート１３とチャック部材１６を離間させる（図３（Ｃ））。したがって、ウエハプレート１３は単独で密閉空間Ｓに面するが、ウエハプレート１３からチャック部材１６が離間するため、ウエハプレート１３は変形しやすくなり、各プローブ１５の先端で構成される当接面に沿うようにウエハプレート１３は変形する。その結果、ウエハプレート１３へ吸着されるウエハＷも当接面に沿うように変形するので、全てのプローブ１５を全ての半導体デバイスにおける全ての電極と確実に当接させることができる。

その後、各プローブ１５から各電極へ通電して各半導体デバイスの電気的特性検査を行い、本処理を終了する。

以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。

上述した実施の形態では、１つのプローブ装置１０が１つのステージ１１及び検査ユニット１２の組を備えたが、プローブ装置が複数の部屋を有する棚状のフレームを備え、各部屋にステージ１１及び検査ユニット１２の組が配されていてもよい。この場合、エジェクタ２３は各部屋のステージ１１及び検査ユニット１２の組によって共用されていてもよい。

Ｓ密閉空間
Ｗウエハ
１０プローブ装置
１５プローブ
１７プローブカード
２３エジェクタ
２９吸引ポート
３１真空室
３２ノズル
３４排出ポート

Claims

基板及びプローブカードの間の密閉空間の減圧状態を維持して前記プローブカードの各プローブと前記基板に形成された半導体デバイスの各電極との当接状態を維持する基板検査装置であって、
前記密閉空間を減圧する減圧装置を備え、
前記減圧装置は、吸引口と、該吸引口と連通する真空室と、該真空室と連通する排出口と、前記真空室へ向けて流体を高速で噴出する噴出口とを有し、該噴出口と前記排出口とは正対し、
前記吸引口は前記密閉空間と連通することを特徴とする基板検査装置。
前記噴出口からの流体の噴出に電空レギュレータによって発生された正圧を用いることを特徴とする請求項１記載の基板検査装置。
前記基板を前記プローブカードへ向けて移動させて前記プローブカードの各プローブと前記基板に形成された半導体デバイスの各電極とを当接させた後、さらに前記基板を前記プローブカードへ向けて所定量移動させることを特徴とする請求項１又は２記載の基板検査装置。
前記所定量は１０μｍ〜１５０μｍであることを特徴とする請求項３記載の基板検査装置。