KR20150022803A - 기판 검사 장치 - Google Patents

기판 검사 장치 Download PDF

Info

Publication number
KR20150022803A
KR20150022803A KR20147034053A KR20147034053A KR20150022803A KR 20150022803 A KR20150022803 A KR 20150022803A KR 20147034053 A KR20147034053 A KR 20147034053A KR 20147034053 A KR20147034053 A KR 20147034053A KR 20150022803 A KR20150022803 A KR 20150022803A
Authority
KR
South Korea
Prior art keywords
probe
substrate
wafer
probe card
vacuum chamber
Prior art date
Application number
KR20147034053A
Other languages
English (en)
Inventor
히로시 야마다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150022803A publication Critical patent/KR20150022803A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2887—Features relating to contacting the IC under test, e.g. probe heads; chucks involving moving the probe head or the IC under test; docking stations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06705—Apparatus for holding or moving single probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2891—Features relating to contacting the IC under test, e.g. probe heads; chucks related to sensing or controlling of force, position, temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
    • H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Automation & Control Theory (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

기판의 반도체 디바이스의 각 전극에 깊은 바늘 자국을 남기지 않고, 프로브의 절손 및 기판의 균열을 방지할 수 있는 기판 검사 장치를 제공한다. 웨이퍼(W) 및 프로브 카드(17)의 사이의 밀폐 공간(S)의 감압 상태를 유지하여 프로브 카드(17)의 각 프로브(15)와 웨이퍼(W)에 형성된 반도체 디바이스의 각 전극과의 접촉 상태를 유지하는 프로브 장치(10)는, 밀폐 공간(S)을 감압하는 이젝터(23)를 구비하고, 이젝터(23)는, 흡인 포트(29)와, 이 흡인 포트(29)와 연통하는 진공실(31)과, 이 진공실(31)과 연통하는 배출 포트(34)와, 진공실(31)을 향해 공기를 고속으로 분출하는 노즐(32)을 가지고, 이 노즐(32)과 배출 포트(34)는 정면 대향하고, 흡인 포트(29)는 밀폐 공간(S)과 연통된다.

Description

기판 검사 장치{SUBSTRATE INSPECTION DEVICE}
본 발명은 프로브 카드를 구비하는 기판 검사 장치에 관한 것이다.
기판 검사 장치로서 예를 들면 기판인 웨이퍼에 형성된 복수의 반도체 디바이스의 전기적 특성 검사를 행하는 프로브 장치가 알려져 있다.
통상, 프로브 장치는, 웨이퍼를 재치(載置)하여 X, Y, Z 및 θ 방향으로 이동하는 스테이지와, 스테이지의 상방에 배치되는 헤드 플레이트와, 이 헤드 플레이트에 이 스테이지와 대향하도록 장착되는 프로브 카드를 구비하고, 프로브 카드는 스테이지를 향해 돌출되는 다수의 프로브(검사침)를 가진다.
이 프로브 장치에서는, 스테이지가 헤드 플레이트에 대하여 상대적으로 이동하여 프로브 카드의 각 프로브와 웨이퍼에 형성된 반도체 디바이스의 각 전극과의 얼라이먼트(위치 조정)를 행하고, 이 후, 스테이지가 상승하여 프로브 카드의 각 프로브와 웨이퍼의 각 전극을 접촉시켜 웨이퍼에 형성된 복수의 반도체 디바이스의 전기적 특성 검사가 행해진다.
통상, 프로브 장치에서는, 스테이지를 Z 방향으로 기계적으로 이동시킴으로써 웨이퍼를 프로브 카드에 누르는데, 각 프로브의 선단으로 구성되는 접촉면과, 웨이퍼를 재치하는 스테이지의 재치면이 반드시 평행하지는 않기 때문에, 복수의 프로브의 일부와 반도체 디바이스에서의 복수의 전극의 일부가 과잉으로 접촉하는 한편, 복수의 프로브의 다른 일부와 복수의 전극의 다른 일부가 접촉하지 않는 경우가 있다. 즉, 모든 프로브를 반도체 디바이스의 각 전극에 균일하게 접촉시킬 수 없다고 하는 문제가 있다.
따라서, 웨이퍼를 재치한 웨이퍼 트레이와 프로브 카드의 사이에 밀폐 공간을 형성하고, 이 밀폐 공간을 감압하여 웨이퍼 트레이마다 웨이퍼를 프로브 카드로 끌어당기는 프로브 장치가 제안되고 있다(예를 들면, 특허 문헌 1 참조).
밀폐 공간 내의 압력은 당연히 균일해지기 때문에, 웨이퍼를 전체면에 걸쳐 균일한 힘으로 프로브 카드로 끌어당길 수 있고, 이로써 모든 프로브를 반도체 디바이스의 각 전극에 대략 균일하게 접촉시킬 수 있다. 이 프로브 장치에서는, 밀폐 공간을 감압하기 위하여 전공 레귤레이터에 의해 발생된 부압(負壓)을 이용한다.
일본특허공개공보 2010-186998호
그러나 전공 레귤레이터에서는, 당해 전공 레귤레이터가 구비하는 복수의 밸브의 개폐로 부압을 발생시키기 때문에, 압력의 제어 폭이 커, 절대값이 작은 부압을 발생시키는 것이 곤란하다.
부압의 절대값이 크면, 밀폐 공간의 감압 폭도 커져 각 프로브와 반도체 디바이스의 각 전극이 강하게 접촉하여 각 전극에 깊은 바늘 자국이 남는 경우가 있고, 또한 프로브의 절손 또는 웨이퍼의 균열을 초래할 우려가 있다.
본 발명의 목적은, 기판의 반도체 디바이스의 각 전극에 깊은 바늘 자국을 남기지 않고, 프로브의 절손 또는 기판의 균열을 방지할 수 있는 기판 검사 장치를 제공하는 것에 있다.
상기 목적을 달성하기 위하여, 본 발명에 따르면, 기판 및 프로브 카드의 사이의 밀폐 공간의 감압 상태를 유지하여 상기 프로브 카드의 각 프로브와 상기 기판에 형성된 반도체 디바이스의 각 전극과의 접촉 상태를 유지하는 기판 검사 장치로서, 상기 밀폐 공간을 감압하는 감압 장치를 구비하고, 상기 감압 장치는, 흡인구와, 상기 흡인구와 연통하는 진공실과, 상기 진공실과 연통하는 배출구와, 상기 진공실을 향해 유체를 고속으로 분출하는 분출구를 가지며, 상기 분출구와 상기 배출구는 정면 대향하고, 상기 흡인구는 상기 밀폐 공간과 연통하는 기판 검사 장치가 제공된다.
본 발명에 있어서, 상기 분출구로부터의 유체의 분출에 전공 레귤레이터에 의해 발생된 정압(正壓)을 이용하는 것이 바람직하다.
본 발명에 있어서, 상기 기판을 상기 프로브 카드를 향해 이동시켜 상기 프로브 카드의 각 프로브와 상기 기판에 형성된 반도체 디바이스의 각 전극을 접촉시킨 후, 또한 상기 기판을 상기 프로브 카드를 향해 소정량 이동시키는 것이 바람직하다.
본 발명에 있어서, 상기 소정량은 10 μm ~ 150 μm인 것이 바람직하다.
본 발명에 따르면, 기판 및 프로브 카드의 사이의 밀폐 공간을 감압하는 감압 장치는, 흡인구와, 이 흡인구와 연통하는 진공실과, 이 진공실과 연통하는 배출구와, 진공실을 향해 유체를 고속으로 분출하는 분출구를 가지고, 이 분출구와 배출구는 정면 대향하므로, 고속의 유체가 진공실의 기체를 끌어들여 배출구로부터 배출되어 진공실에 부압이 발생하고, 또한 진공실과 연통하는 흡인구에서도 부압이 발생하는데, 분출되는 고속의 유체의 양에 비해 끌려 들어가는 진공실의 기체의 양은 적다. 따라서, 고속의 유체의 분출량을 크게 변동시켜도 끌려 들어가는 진공실의 기체의 양은 적어, 끌려 들어가는 진공실의 기체의 양과 흡인구에서 발생하는 부압의 변동 폭은 상관하기 때문에, 흡인구에서의 부압의 제어 폭도 줄일 수 있고, 이로써 밀폐 공간의 감압 폭을 줄일 수 있다. 그 결과, 각 프로브와 반도체 디바이스의 각 전극이 강하게 접촉하는 것을 방지할 수 있고, 이에 따라, 기판의 반도체 디바이스의 전기적 특성 검사 시, 기판의 반도체 디바이스의 각 전극에 깊은 바늘 자국을 남기지 않고, 또한 프로브의 절손 또는 기판의 균열을 방지할 수 있다.
도 1은 본 발명의 실시예에 따른 기판 검사 장치의 구성을 개략적으로 도시한 단면도이다.
도 2는 도 1에서의 이젝터의 구성을 개략적으로 도시한 단면도이다.
도 3a ~ 도 3c는 도 1의 프로브 장치가 실행하는 웨이퍼의 흡착 처리를 도시한 공정도이다.
이하에, 본 발명의 실시예에 대하여 도면을 참조하여 설명한다.
도 1은 본 실시예에 따른 기판 검사 장치의 구성을 개략적으로 도시한 단면도이다.
도 1에서 기판 검사 장치로서의 프로브 장치(10)는, 검사 대상인 웨이퍼(W)를 재치하는 스테이지(11)와, 이 스테이지(11)와 대향하는 검사 유닛(12)을 구비한다.
스테이지(11)는, 웨이퍼(W)(기판)를 직접 재치하는 판상(板狀) 부재로 이루어지는 웨이퍼 플레이트(13)와, 웨이퍼 플레이트(13)를 도면 중 상하 방향으로 이동시키는 샤프트(14)와, 이 샤프트(14)의 선단에 설치되어 웨이퍼 플레이트(13)를 흡착하는 판상의 척 부재(16)를 가진다.
검사 유닛(12)은, 웨이퍼 플레이트(13)에 재치되는 웨이퍼(W)와 대향하는 프로브 카드(17)와, 이 프로브 카드(17)가 하면에 장착되는 판상 부재로 이루어지는 콘택트 플레이트(18)와, 이 콘택트 플레이트(18)를 현수 지지하는 판상 부재로 이루어지는 헤드 플레이트(19)를 가진다.
콘택트 플레이트(18) 및 헤드 플레이트(19)는, 프로브 카드(17)의 각 프로브(15)와 접속되는 핀의 다발인 포고핀(도시하지 않음)을 내포하고, 포고핀은 전기적 특성 검사 회로(도시하지 않음)에 접속된다.
이 프로브 장치(10)에서는, 웨이퍼 플레이트(13)가 샤프트(14)에 의해 프로브 카드(17)를 향해 이동되고, 웨이퍼(W)의 표면(도면 중 상방의 면)에 형성된 각 반도체 디바이스의 각 전극(도시하지 않음)은 프로브 카드(17)가 가지는 각 프로브(검사침)(15)와 접촉한다.
이 때, 웨이퍼(W) 및 콘택트 플레이트(18)의 사이에는 프로브 카드(17)를 둘러싸는 환상(環狀)의 씰재인 내측 립(20)이 개재되어, 웨이퍼(W) 및 프로브 카드(17)의 사이의 밀폐 공간(S)을 밀봉한다. 또한, 웨이퍼 플레이트(13) 및 콘택트 플레이트(18)의 사이에는 웨이퍼(W)를 둘러싸는 환상의 씰재인 외측 립(21)이 개재된다. 외측 립(21)은 내측 립(20)과 대략 동심으로 배치되기 때문에, 외측 립(21)은 내측 립(20)의 외측에서 밀폐 공간(S)을 밀봉한다. 즉, 밀폐 공간(S)은 내측 립(20) 및 외측 립(21)에 의해 이중으로 밀봉된다.
또한, 프로브 장치(10)는 밀폐 공간(S)의 감압 상태를 유지하는 감압 계통(22)을 가진다. 감압 계통(22)은 감압 장치인 이젝터(23)와, 이젝터(23) 및 밀폐 공간(S)과 연통하는 제 1 감압 라인(24)과, 이 제 1 감압 라인(24)으로부터 분기하여 내측 립(20) 및 외측 립(21)의 사이의 부밀폐 공간(P)과 연통하는 제 2 감압 라인(25)과, 이젝터(23)로 공급하는 정압을 발생시키는 전공 레귤레이터(26)와, 이 전공 레귤레이터(26) 및 이젝터(23)와 연통하는 압력 파이프(27)와, 이젝터(23)에 접속된 배기 라인(28)을 가진다.
도 2는 도 1에서의 이젝터의 구성을 개략적으로 도시한 단면도이다.
도 2에서 이젝터(23)는 통 형상의 용기로 이루어지며, 흡인 포트(29)(흡인구)가 설치된 흡인실(30)과, 이 흡인실(30)과 연통하는 진공실(31)과, 진공실(31)에 설치된 노즐(32)(분출구)과, 진공실(31)에 격벽(33)을 개재하여 인접하고 또한 노즐(32)과 정면 대향하는 배출 포트(34)(배출구)가 설치된 배출실(35)과, 격벽(33)을 관통하여 진공실(31) 및 배출실(35)을 연통하는 통 형상의 디퓨저(36)를 가진다. 이 디퓨저(36)는 노즐(32)과 동축에 배치되기 때문에, 디퓨저(36)의 배출실(35)에서의 단부도 배출 포트(34)와 정면 대향한다.
디퓨저(36)의 진공실(31)에서의 단부(이하, ‘흡입단’)의 직경은 노즐(32)의 직경보다 커, 노즐(32)의 단부는 흡입단에 삽입되지만, 노즐(32)은 디퓨저(36)에 접촉하지 않기 때문에, 디퓨저(36)의 흡입단 및 노즐(32)의 사이에는 간극(37)이 발생한다.
노즐(32)에는 압력 파이프(27)가 접속되고, 전공 레귤레이터(26)가 발생시키는 정압의 유체, 예를 들면 공기가 공급된다. 전공 레귤레이터(26)는 압력의 제어 폭이 커, 발생시키는 정압의 절대값도 크기 때문에, 노즐(32)로 공급된 정압의 공기는 고속으로 진공실(31)을 향해 분출된다. 노즐(32)의 단부는 흡입단에 삽입되어 있으므로, 노즐(32)로부터 분출된 공기는 디퓨저(36) 내를 통과하여 배출 포트(34)로부터 이젝터(23)의 외부로 배출된다. 여기서, 디퓨저(36)는 도중에 내경이 작아지도록 좁혀져 있기 때문에, 노즐(32)로부터 분출된 공기는 가속되지만, 디퓨저(36) 내를 가속되어 고속으로 통과하는 공기는 진공실(31) 내의 공기 등을 간극(37)으로부터 디퓨저(36) 내로 끌어들여, 그대로 배출 포트(34)로부터 배출한다. 이에 의해, 진공실(31) 내에 부압이 발생하고, 또한 진공실(31)과 연통하는 흡인실(30), 나아가서는 흡인 포트(29)에서 부압이 발생하여, 결과적으로 제 1 감압 라인(24) 및 제 2 감압 라인(25)을 거쳐 밀폐 공간(S) 및 부밀폐 공간(P)이 감압된다. 또한, 이젝터(23) 내에서의 공기의 흐름을 도 2에서 화살표로 나타낸다.
이젝터(23)에서는 간극(37)이 그다지 크게 설정되지 않기 때문에, 노즐(32)로부터 분출되는 공기의 양에 비해 간극(37)으로부터 디퓨저(36) 내로 끌려 들어가는 진공실(31)의 공기의 양은 적다. 끌려 들어가는 진공실(31)의 공기의 양과 흡인 포트(29)에서 발생하는 부압의 변동 폭은 상관하기 때문에, 흡인 포트(29)에서의 부압의 제어 폭도 줄일 수 있고, 이로써 밀폐 공간(S) 및 부밀폐 공간(P)의 감압 폭을 줄일 수 있다.
그 결과, 웨이퍼(W)는 프로브 카드(17)를 향해 강하게 끌어당겨지지 않아, 각 프로브(15)와 반도체 디바이스의 각 전극이 강하게 접촉하는 것을 방지할 수 있고, 이에 의해, 웨이퍼(W)의 반도체 디바이스의 전기적 특성 검사 시, 웨이퍼(W)의 반도체 디바이스의 각 전극에 깊은 바늘 자국을 남기지 않고, 또한 프로브(15)의 절손 또는 기판의 균열을 방지할 수 있다.
또한, 이젝터(23)에 의해 부압을 발생시킬 시, 전공 레귤레이터(26)에 의해 발생시킨 정압을 이용한다. 전공 레귤레이터(26)는 당해 전공 레귤레이터(26)가 구비하는 복수의 밸브(도시하지 않음)의 개폐로 정압을 발생시키기 때문에, 용이하게 정압을 얻을 수 있다. 즉, 이젝터(23)의 노즐(32)로 용이하게 정압의 공기를 공급할 수 있기 때문에, 이젝터(23)에서 원하는 부압을 용이하게 얻을 수 있다.
도 3a ~ 도 3c는 도 1의 프로브 장치가 실행하는 웨이퍼의 흡착 처리를 도시한 공정도이다.
먼저, 스테이지(11)가 검사 유닛(12)으로부터 이격된 상태로 웨이퍼(W)를 스테이지(11)에 재치하여 웨이퍼 플레이트(13)에 흡착시키고, 이 후, 스테이지(11)를 도면 중 수평 방향으로 이동시켜 웨이퍼(W)의 표면에 형성된 각 반도체 디바이스의 각 전극을 프로브 카드(17)의 각 프로브(15)에 대향시킨다(도 3a). 또한, 내측 립(20) 및 외측 립(21)은 콘택트 플레이트(18)에 장착된다.
이어서, 샤프트(14)가 척 부재(16)와 함께 웨이퍼 플레이트(13)를 도면 중 상방의 프로브 카드(17)를 향해 이동시켜 웨이퍼(W)의 각 반도체 디바이스의 각 전극을 프로브 카드(17)의 각 프로브(15)에 접촉시키고, 또한 웨이퍼 플레이트(13)를 도면 중 상방으로 10 μm ~ 150 μm 이동시킨다. 이에 의해, 각 프로브(15)와 각 반도체 디바이스의 각 전극과 확실하게 접촉시킬 수 있다.
또한, 각 반도체 디바이스의 각 전극이 각 프로브(15)에 접촉할 시, 내측 립(20)은 웨이퍼(W)에 접촉하여 밀폐 공간(S)을 형성하고, 외측 립(21)은 웨이퍼 플레이트(13)에 접촉하여 부밀폐 공간(P)을 형성한다(도 3b).
이어서, 전공 레귤레이터(26)로부터 이젝터(23)의 노즐(32)로 정압의 공기를 공급하여 이젝터(23)의 흡인 포트(29)에서 부압을 발생시키고, 제 1 감압 라인(24) 및 제 2 감압 라인(25)을 거쳐 밀폐 공간(S) 및 부밀폐 공간(P)을 감압한다. 감압된 부밀폐 공간(P)은 웨이퍼 플레이트(13)를 현수 지지하고, 감압된 밀폐 공간(S)은 각 프로브(15) 및 각 반도체 디바이스의 각 전극의 접촉 상태를 유지한다(도 3b).
이어서, 척 부재(16)에 의한 웨이퍼 플레이트(13)의 흡착이 해제되고, 샤프트(14)가 척 부재(16)를 도면 중 하방으로 이동시켜 웨이퍼 플레이트(13)와 척 부재(16)를 이격시킨다(도 3c). 따라서, 웨이퍼 플레이트(13)는 단독으로 밀폐 공간(S)에 면하는데, 웨이퍼 플레이트(13)로부터 척 부재(16)가 이격되기 때문에 웨이퍼 플레이트(13)는 변형되기 쉬워져, 각 프로브(15)의 선단으로 구성되는 접촉면을 따르도록 웨이퍼 플레이트(13)는 변형된다. 그 결과, 웨이퍼 플레이트(13)에 흡착되는 웨이퍼(W)도 접촉면을 따르도록 변형되므로, 모든 프로브(15)를 모든 반도체 디바이스에서의 모든 전극과 확실하게 접촉시킬 수 있다.
이 후, 각 프로브(15)로부터 각 전극으로 통전하여 각 반도체 디바이스의 전기적 특성 검사를 행하고, 본 처리를 종료한다.
이상, 본 발명에 대하여 상기 실시예를 이용하여 설명했으나, 본 발명은 상기 실시예에 한정되지 않는다.
상술한 실시예에서는 1 개의 프로브 장치(10)가 1 개의 스테이지(11) 및 검사 유닛(12)의 조를 구비했으나, 프로브 장치가 복수의 방을 가지는 선반 형상의 프레임을 구비하고, 각 방에 스테이지(11) 및 검사 유닛(12)의 조가 배치되어 있어도 된다. 이 경우, 이젝터(23)는 각 방의 스테이지(11) 및 검사 유닛(12)의 조에 의해 공용되어 있어도 된다.
본 출원은 2012년 6월 4일에 출원된 일본출원 제2012-127435호에 기초하는 우선권을 주장하는 것이며, 당해 일본 출원에 기재된 전체 내용을 본 출원에 원용한다.
S : 밀폐 공간
W : 웨이퍼
10 : 프로브 장치
15 : 프로브
17 : 프로브 카드
23 : 이젝터
29 : 흡인 포트
31 : 진공실
32 : 노즐
34 : 배출 포트

Claims (4)

  1. 기판 및 프로브 카드의 사이의 밀폐 공간의 감압 상태를 유지하여 상기 프로브 카드의 각 프로브와 상기 기판에 형성된 반도체 디바이스의 각 전극과의 접촉 상태를 유지하는 기판 검사 장치로서,
    상기 밀폐 공간을 감압하는 감압 장치를 구비하고,
    상기 감압 장치는, 흡인구와, 상기 흡인구와 연통하는 진공실과, 상기 진공실과 연통하는 배출구와, 상기 진공실을 향해 유체를 고속으로 분출하는 분출구를 가지고, 상기 분출구와 상기 배출구는 정면 대향하고,
    상기 흡인구는 상기 밀폐 공간과 연통하는 것을 특징으로 하는 기판 검사 장치.
  2. 제 1 항에 있어서,
    상기 분출구로부터의 유체의 분출에 전공 레귤레이터에 의해 발생된 정압을 이용하는 것을 특징으로 하는 기판 검사 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 기판을 상기 프로브 카드를 향해 이동시켜 상기 프로브 카드의 각 프로브와 상기 기판에 형성된 반도체 디바이스의 각 전극을 접촉시킨 후, 또한 상기 기판을 상기 프로브 카드를 향해 소정량 이동시키는 것을 특징으로 하는 기판 검사 장치.
  4. 제 3 항에 있어서,
    상기 소정량은 10 μm ~ 150 μm인 것을 특징으로 하는 기판 검사 장치.
KR20147034053A 2012-06-04 2013-05-31 기판 검사 장치 KR20150022803A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2012-127435 2012-06-04
JP2012127435A JP2013251509A (ja) 2012-06-04 2012-06-04 基板検査装置
PCT/JP2013/065767 WO2013183741A1 (ja) 2012-06-04 2013-05-31 基板検査装置

Publications (1)

Publication Number Publication Date
KR20150022803A true KR20150022803A (ko) 2015-03-04

Family

ID=49712127

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20147034053A KR20150022803A (ko) 2012-06-04 2013-05-31 기판 검사 장치

Country Status (6)

Country Link
US (1) US20150130489A1 (ko)
JP (1) JP2013251509A (ko)
KR (1) KR20150022803A (ko)
CN (1) CN104380448A (ko)
TW (1) TW201413266A (ko)
WO (1) WO2013183741A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6031292B2 (ja) 2012-07-31 2016-11-24 東京エレクトロン株式会社 プローブカードへの基板当接方法
JP6339345B2 (ja) * 2013-10-31 2018-06-06 三菱電機株式会社 半導体評価装置および半導体評価方法
JP5858312B1 (ja) * 2014-07-25 2016-02-10 株式会社東京精密 プロービング装置及びプローブコンタクト方法
JP6333112B2 (ja) * 2014-08-20 2018-05-30 東京エレクトロン株式会社 ウエハ検査装置
JP6041175B2 (ja) * 2015-03-30 2016-12-07 株式会社東京精密 プローバ
CN105203807B (zh) * 2015-09-15 2018-09-11 京东方科技集团股份有限公司 电气检测治具及电气检测方法
JP6625423B2 (ja) * 2015-12-17 2019-12-25 東京エレクトロン株式会社 ウエハ検査装置及びそのメンテナンス方法
JP6655516B2 (ja) * 2016-09-23 2020-02-26 東京エレクトロン株式会社 基板検査装置
JP6895772B2 (ja) * 2017-03-07 2021-06-30 東京エレクトロン株式会社 検査装置およびコンタクト方法
US10388579B2 (en) * 2017-09-21 2019-08-20 Texas Instruments Incorporated Multi-plate semiconductor wafer testing systems
US10605831B2 (en) * 2017-10-05 2020-03-31 International Business Machines Corporation Tool for automatically replacing defective pogo pins

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3908447B2 (ja) * 2000-08-11 2007-04-25 株式会社荏原製作所 エジェクタ
US6498504B2 (en) * 2000-08-28 2002-12-24 Nec Corporation Wafer inspection device and wafer inspection method
JP3991872B2 (ja) * 2003-01-23 2007-10-17 松下電器産業株式会社 半導体装置の製造方法
WO2009130794A1 (ja) * 2008-04-25 2009-10-29 株式会社アドバンテスト 試験システムおよびプローブ装置
JP2010169526A (ja) * 2009-01-22 2010-08-05 Renesas Electronics Corp 電気的試験用装置及び電子装置の電気的試験方法
JP5436146B2 (ja) * 2009-10-23 2014-03-05 パナソニック株式会社 ウェーハ検査装置
JP5581050B2 (ja) * 2009-12-28 2014-08-27 ルネサスエレクトロニクス株式会社 インクカートリッジのエア抜き装置およびそれを用いた半導体装置の製造方法
JP2012047674A (ja) * 2010-08-30 2012-03-08 Advantest Corp 試験用個片基板、プローブ、及び半導体ウェハ試験装置
JP5889581B2 (ja) * 2010-09-13 2016-03-22 東京エレクトロン株式会社 ウエハ検査装置
JP6076695B2 (ja) * 2012-10-30 2017-02-08 株式会社日本マイクロニクス 検査ユニット、プローブカード、検査装置及び検査装置の制御システム

Also Published As

Publication number Publication date
US20150130489A1 (en) 2015-05-14
CN104380448A (zh) 2015-02-25
JP2013251509A (ja) 2013-12-12
WO2013183741A1 (ja) 2013-12-12
TW201413266A (zh) 2014-04-01

Similar Documents

Publication Publication Date Title
KR20150022803A (ko) 기판 검사 장치
JP7208559B2 (ja) プローバ
US9581641B2 (en) Wafer inspection apparatus
CN107611063B (zh) 基板处理装置
US20150054535A1 (en) Semiconductor testing apparatus
US20210111041A1 (en) Stage cleaning method, stage cleaning member, method for producing stage cleaning member, and inspection system
EP3038146A1 (en) Substrate holding assistant member and substrate transfer apparatus
JP6803542B2 (ja) プローバ及びプローブ検査方法
KR102206505B1 (ko) 기판 검사 장치
CN109791097B (zh) 基板分析用管嘴及基板分析方法
TW201403095A (zh) 檢查裝置
JP4246197B2 (ja) センサチップの破壊強度検査方法
JP2016152334A (ja) プローブ装置
JP6801166B2 (ja) プローバ及びプローブ検査方法
KR101371982B1 (ko) 유체 및 진공을 이용한 테스트 시스템 및 그 방법
JP6504971B2 (ja) 半導体チップテスト装置および半導体チップテスト方法
JP6013852B2 (ja) 多孔質材の目詰まり検査方法及び多孔質材の目詰まり検査装置
JP2017070931A (ja) 異物除去装置
JP2019212707A (ja) 半導体装置の評価装置、および、半導体装置の評価方法
KR101266650B1 (ko) 반도체 칩 검사장치
KR102056200B1 (ko) 픽커 구조체 및 이를 포함하는 픽커 장치
JP2015224990A (ja) 電子部品搬送装置および電子部品検査装置
JP2015224989A (ja) 電子部品搬送装置および電子部品検査装置
JP6226609B2 (ja) 多孔質材の目詰まり検査装置
JP2016178256A (ja) ウェーハ搬送装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid