JP2017098289A - 半導体装置の評価装置および半導体装置の評価方法 - Google Patents

半導体装置の評価装置および半導体装置の評価方法 Download PDF

Info

Publication number
JP2017098289A
JP2017098289A JP2015225475A JP2015225475A JP2017098289A JP 2017098289 A JP2017098289 A JP 2017098289A JP 2015225475 A JP2015225475 A JP 2015225475A JP 2015225475 A JP2015225475 A JP 2015225475A JP 2017098289 A JP2017098289 A JP 2017098289A
Authority
JP
Japan
Prior art keywords
semiconductor device
chuck
probe
chuck stage
stage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015225475A
Other languages
English (en)
Other versions
JP6407128B2 (ja
Inventor
貴也 野口
Takaya Noguchi
貴也 野口
岡田　章
Akira Okada
章 岡田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2015225475A priority Critical patent/JP6407128B2/ja
Priority to US15/204,054 priority patent/US10495668B2/en
Priority to CN201611023034.8A priority patent/CN106771943B/zh
Publication of JP2017098289A publication Critical patent/JP2017098289A/ja
Application granted granted Critical
Publication of JP6407128B2 publication Critical patent/JP6407128B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G01R31/2601—Apparatus or methods therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06722—Spring-loaded
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】半導体装置の設置面における反りなどに対応でき、かつ、接触抵抗を低減させることができる半導体装置の評価装置および半導体装置の評価方法を提供する。
【解決手段】表面に複数のプローブ孔２１が形成され、かつ、半導体装置を吸着するチャックステージと、一端が各プローブ孔２１に挿入され、他端がチャックステージの表面から突き出し、かつ、チャックステージに設置される半導体装置の設置面に接触する複数のチャック内プローブとを備える。少なくとも１つのチャック内プローブのチャックステージの表面から突き出る高さが、他のチャック内プローブのチャックステージの表面から突き出る高さとは異なる様に設ける。
【選択図】図４

Description

本明細書に開示される技術は、半導体装置の評価装置および半導体装置の評価方法に関し、たとえば、複数のプローブを用いて半導体装置の電気的特性の評価する、半導体装置の評価装置および半導体装置の評価方法に関するものである。
半導体ウエハの状態または半導体チップの状態である半導体装置の電気的特性を測定する際、一般的に、真空吸着により、半導体装置の１つの面をチャックステージの表面に接触させて固定する方法が用いられる。
半導体装置の縦方向、つまり面外方向に電流を流す縦型構造の半導体装置においては、半導体装置の１つの面が固定されたチャックステージの表面が、測定電極の１つとなる。そのため、半導体装置とチャックステージの表面との間の密着性が接触抵抗に影響を与え、結果として、半導体装置の電気的特性に影響を与えることとなる。
半導体装置とチャックステージの表面との間の密着性を悪化させる要因としては、半導体装置とともに持ち込まれることが多い異物が半導体装置とチャックステージの表面との間に挟まる場合、または、半導体装置そのものの平坦度に起因する場合、たとえば、半導体ウエハに反りがある場合などが想定される。
また、半導体装置とチャックステージの表面との間に異物が挟まる場合には、半導体装置の電気的特性に影響を与える。それだけでなく、半導体装置とチャックステージの表面との間に異物が挟まる場合には、半導体装置の当該異物との接触部分、または、半導体装置の当該異物との接触部分の近傍においてクラックなどの欠陥が生じ、半導体装置の一部が破損する場合がある。
半導体ウエハの平坦度の差に起因する電極電位の測定誤差を低減する評価装置が、たとえば、特許文献１に開示される。
特許文献１に開示される評価装置は、半導体ウエハ支持台において、個々のパワー半導体素子の数に対応するプローブ電極を備えることで、各パワー半導体素子と対応するプローブ電極との水平方向における相対的距離のばらつきを抑制し、測定誤差を低減することができる。プローブ電極は、オンオフ制御される選択スイッチ群を経由して評価装置に接続される。
特開平５−３３３０９８号公報
しかし、特許文献１に示される半導体ウエハ支持台におけるプローブ電極は、半導体ウエハの反り、または、異物に対応することができるものではなかった。
本明細書に開示される技術は、上記のような問題を解決するためのものであり、半導体装置の設置面における反りなどに対応でき、かつ、接触抵抗を低減させることができる半導体装置の評価装置および半導体装置の評価方法に関するものである。
本明細書に開示される技術の一態様に関する半導体装置の評価装置は、表面に複数のプローブ孔が形成され、かつ、半導体装置を吸着するチャックステージと、一端が各前記プローブ孔に挿入され、他端が前記チャックステージの前記表面から突き出し、かつ、前記チャックステージに設置される前記半導体装置の設置面に接触する複数のチャック内プローブとを備え、少なくとも１つの前記チャック内プローブの前記チャックステージの前記表面から突き出る高さが、他の前記チャック内プローブの前記チャックステージの前記表面から突き出る高さとは異なる。
本明細書に開示される技術の一態様に関する半導体装置の評価方法は、表面に複数のプローブ孔が形成され、かつ、半導体装置を吸着するチャックステージと、一端が各前記プローブ孔に挿入され、他端が前記チャックステージの前記表面から突き出し、かつ、前記チャックステージに設置される前記半導体装置の設置面に接触する複数のチャック内プローブとを備える評価装置を用いて行う、半導体装置の評価方法であり、少なくとも１つの前記チャック内プローブの前記チャックステージの前記表面から突き出る高さが、他の前記チャック内プローブの前記チャックステージの前記表面から突き出る高さとは異なる。
本明細書に開示される技術の一態様に関する半導体装置の評価装置によれば、少なくとも１つのチャック内プローブのチャックステージの表面から突き出る高さが異なるため、たとえば、半導体装置の設置面が反った形状であったとしても、チャック内プローブの突き出し高さを半導体装置の設置面に対応させることができる。よって、半導体装置の電気的特性を評価する際に、半導体装置の設置面とチャック内プローブとの間の接触抵抗を低減することができる。結果として、電気的な損失を減少させることにより、半導体装置の電気的特性の評価精度を向上させることができる。
本明細書に開示される技術の一態様に関する半導体装置の評価方法によれば、チャック内プローブのチャックステージの表面から突き出る高さが異なるため、半導体装置の設置面が反った形状であったとしても、チャック内プローブの突き出し高さを半導体装置の設置面に対応させることができる。よって、半導体装置の電気的特性を評価する際に、半導体装置の設置面とチャック内プローブとの間の接触抵抗を低減することができる。
本明細書に開示される技術に関する目的と、特徴と、局面と、利点とは、以下に示される詳細な説明と添付図面とによって、より明白となる。
実施の形態に関する、半導体装置の評価装置を実現するための構成を概略的に例示する図である。 実施の形態に関する、チャックステージを実現するための構成を概略的に例示する図である。 図１に例示された実施の形態に関する半導体装置の評価装置のうち、表面側プローブとその周辺部の構成を例示する図である。 図１に例示された実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。 実施の形態に関する、チャックステージを実現するための構成を概略的に例示する図である。 図５に例示された実施の形態に関するチャックステージのＡ−Ａ部の断面図である。 実施の形態に関するチャックステージにおける、配線の様子を例示する透過図である。 実施の形態に関するチャックステージにおける、配線の様子を例示する透過図である。 実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。 実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。 実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。 実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。 実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。 実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。 実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。 図１５に例示されたチャック内プローブの、プランジャ部が押し込まれた状態を例示する図である。 実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。 図１７に例示されたチャック内プローブの構成を例示する図である。 チャック内プローブの高さまたは配置の分布を概略的に例示する図である。 チャック内プローブの高さまたは配置の分布を概略的に例示する図である。 チャック内プローブの高さまたは配置の分布を概略的に例示する図である。 チャック内プローブの高さまたは配置の分布を概略的に例示する図である。 チャックステージの構成を概略的に例示する平面図である。 チャックステージの構成を概略的に例示する平面図である。 実施の形態に関するチャックステージにおける、配線の様子を例示する透過図である。
以下、添付される図面を参照しながら実施の形態について説明する。なお、図面は概略的に示されるものであり、異なる図面にそれぞれ示される画像の大きさと位置との相互関係は、必ずしも正確に記載されるものではなく、適宜変更され得るものである。また、以下に示される説明では、同様の構成要素には同じ符号を付して図示し、それらの名称と機能とについても同様のものとする。よって、それらについての詳細な説明を省略する場合がある。
また、以下に示される説明において、「上」、「下」、「側」、「底」、「表」または「裏」などの特定の位置と方向とを意味する用語が用いられる場合があっても、これらの用語は、実施の形態の内容を理解することを容易にするために便宜上用いられるものであり、実際に実施される際の方向とは関係しない。
＜実施の形態＞
以下、本実施の形態に関する半導体装置の評価装置および半導体装置の評価方法について説明する。
＜評価装置の構成＞
図１は、本実施の形態に関する半導体装置の評価装置を実現するための構成を概略的に例示する図である。図１においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
図１に例示されるように、半導体装置の評価装置は、半導体装置５を配置するチャックステージ３と、チャックステージ３の側面に取り付けられた接続部８Ｂと、チャックステージ３の側面に形成された吸気口２６と、吸気口２６を通じて半導体装置５の吸着を行う吸着機構２７と、プローブ基体２と、評価および制御部４とを備える。
評価および制御部４は、信号線６を通じてプローブ基体２と接続される。また、評価および制御部４は、信号線６を通じて、接続部８Ｂと接続される。
プローブ基体２は、半導体装置５の表面に接触する表面側プローブ１０と、表面側プローブ１０が保持される絶縁板１６と、絶縁板１６に取り付けられる接続部８Ａと、各表面側プローブ１０と接続部８Ａとの間の配線（ここでは、図示しない）とを備える。
図２は、本実施の形態に関するチャックステージを実現するための構成を概略的に例示する図である。図２においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
図２に例示されるように、チャックステージは、外枠部２５と、外枠部２５の上面に配置される中枠部２４と、中枠部２４の上面に配置される本体部２３と、チャック内プローブ７とを備える。チャックステージは、被測定物である半導体装置５を本体部２３の上面に固定するため台座であり、固定する方法としては、たとえば真空吸着が想定される。
図２に例示される場合では、チャックステージ３の本体部２３において、複数のチャック内プローブ７が設置される。このような構成であることにより、半導体装置５の設置面とチャック内プローブ７とが直接接触した状態で、半導体装置５の電気的特性の評価を実施することができる。
なお、被測定物である半導体装置５は、半導体装置５の縦方向、つまり面外方向に大きな電流を流す縦型構造の半導体装置である。
縦型構造の半導体装置５の電気的特性の評価を実施する際、半導体装置５が外部と電気的に接続するための１つの電極は、半導体装置５の上面に設けられた接続パッドと接触する表面側プローブ１０となる。そして、半導体装置５が外部と電気的に接続するためのもう１つの電極は、半導体装置５の下面、すなわち設置面に設けられた接続パッドと接触するチャック内プローブ７となる。
表面側プローブ１０は、絶縁板１６に配置される。絶縁板１６には接続部８Ａが取り付けられ、さらに、接続部８Ａには、信号線６を通じて評価および制御部４が接続される。各表面側プローブ１０と評価および制御部４とは、それぞれ電気的に接続される。なお、各表面側プローブ１０と接続部８Ａとの間は、ここでは詳細に図示されないが、たとえば、絶縁板１６上に設けられた金属板などの配線により電気的に接続される。
チャック内プローブ７は、チャックステージ３の内部の配線に接続される。チャックステージ３の外枠部２５の側面には接続部８Ｂが設けられ、配線は、接続部８Ｂにおいて信号線６にさらに接続される。信号線６は、評価および制御部４に接続される。各チャック内プローブ７と評価および制御部４とは、それぞれ電気的に接続される。
なお、上記の場合、表面側プローブ１０は、大電流（たとえば、５Ａ程度以上）が印加されることを想定して複数個設置される。この場合、各表面側プローブ１０に加わる電流密度が略一致するように、各表面側プローブ１０を介した場合の、接続部８Ａと接続部８Ｂとの間の配線距離が、どの表面側プローブ１０を介した場合でも略一致する位置に、接続部８Ａおよび接続部８Ｂが設けられることが望ましい。たとえば、表面側プローブ１０を挟んで、接続部８Ａと接続部８Ｂとが対向する位置にそれぞれが配置されることが望ましい。
プローブ基体２は、移動アーム９によって保持されることにより、任意の方向へ移動することができる。ここでは、１つの移動アーム９でのみ保持する場合が示されたが、これに限られるものではなく、複数の移動アームによって安定的に保持する場合であってもよい。また、プローブ基体２を移動させるのではなく、半導体装置５、すなわちチャックステージ３側を移動させてもよい。
＜チャックステージの構成＞
図５は、本実施の形態に関するチャックステージを実現するための構成を概略的に例示する平面図である。簡単のために、図５においては、チャック内プローブの図示は省略される。図５においては、縦軸方向をＹ軸方向とし、横軸方向をＸ軸方向とする。
本体部２３の上面には真空吸着溝３０が形成される。また、真空吸着溝３０の一部の底面には、真空吸着のための真空吸着孔２８が形成される。真空吸着孔２８から半導体装置５が真空吸着されることによって、半導体装置５が本体部２３の上面に固定される。
ここでは、同心円状に２本の真空吸着溝３０を設けられる例が示されたが、真空吸着溝３０が形成される態様はこれに限られるものではなく、さらに、複数の真空吸着溝３０が設けられていても構わない。また、半導体装置５を固定する方法は真空吸着に限られるものではなく、たとえば、静電吸着などであっても構わない。
図６は、図５に例示された本実施の形態に関するチャックステージのＡ−Ａ部の断面図である。図６においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。以下、チャックステージの構成について、図６を参照しつつ説明する。
本体部２３、中枠部２４、および、外枠部２５は、半導体装置５を安定して固定するために剛体であることが望ましく、たとえば、金属またはポリフェニレンサルファイド樹脂（ｐｏｌｙ ｐｈｅｎｙｌｅｎｅ ｓｕｌｆｉｄｅ ｒｅｓｉｎ、すなわちＰＰＳ）などの十分な強度を有する樹脂などで作製される。
本体部２３は、チャック内プローブ７を収納するプローブ収納孔２１と、真空吸着溝３０と、真空吸着溝３０の一部の底面に形成された真空吸着孔２８とを備える筐体である。
本体部２３が金属で作製される場合には、プローブ収納孔２１などの各部位は、切削加工で形成される。また、本体部２３が樹脂で作製される場合には、プローブ収納孔２１などの各部位は、成型加工で同時に形成される。
チャック内プローブ７を保持するために、本体部２３は中枠部２４によって閉じられる。本体部２３と中枠部２４とを接続する接続部３１Ａは、たとえば固定ネジである。半導体装置５の真空吸着時の真空漏れを回避するために、本体部２３にＯリング溝３２Ａを設けて、中枠部２４との接続をＯリングを介したものとすることが望ましい。ただし、真空吸着時の真空漏れを回避する方法は、上記のＯリングを介したものに限られず、たとえば、銅パッキンなどを介したものであっても構わない。
中枠部２４は、外枠部２５に接続される。中枠部２４と外枠部２５とを接続する接続部３１Ｂは、たとえば固定ネジである。半導体装置５の真空吸着時の真空漏れを回避するために、外枠部２５にＯリング溝３２Ｂを設けて、中枠部２４との接続をＯリングを介したものとすることが望ましい。なお、図５においては、接続部３１Ｂは４つ配置されたが、さらに数を増やして、真空漏れの回避を強化してもよい。
外枠部２５の内部は、中空の吸着空間２９である。吸着空間２９は、半導体装置５の吸着時に減圧される空間である。吸着空間２９には、複数の配線２２が設けられる。複数の配線２２は、各チャック内プローブ７とチャックステージ３の外部に設けられる評価および制御部４との電気的な接続部となる。
真空吸着孔２８は、チャックステージ３の内部である吸着空間２９まで、本体部２３と中枠部２４とを貫通して形成される。そして、真空吸着孔２８は、外枠部２５の側面に設けられた吸気口２６を通じて、吸着機構２７、具体的には、レギュレータまたは真空源などに接続される。
図７は、本実施の形態に関するチャックステージにおける、配線の様子を例示する透過図である。図７においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
各チャック内プローブ７に接続された各配線２２Ａをそれぞれ接続部８Ｂへ接続する場合に、各配線２２Ａの長さが異なると、半導体装置５内に設けられた各半導体チップにおいて配線２２Ａの長さに応じた異なる電圧降下が生じる。各半導体チップにおいて異なる電圧降下が生じることにより、測定誤差が生じる。そのため、測定精度を維持するためには、各配線２２Ａの長さがある程度統一されることが望ましい。
図７に例示される配線２２Ａは、吸着空間２９の中央付近において、各配線２２Ａが１箇所に集約され、さらに、集約された配線２２Ａが接続部８Ｂへ接続される構成である。このような構成であれば、それぞれの配線２２Ａを個別に接続部８Ｂへ接続する場合と比較して、電圧降下のばらつきを低減することができる。
図８は、本実施の形態に関するチャックステージにおける、配線の様子を例示する透過図である。図８においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
図８に例示される配線２２Ｂは、図７に例示される配線２２Ａとは異なり、配線２２Ｂが集約される箇所が複数設けられる。図８に例示される場合では、集約される箇所は２箇所である。そして、２箇所に集約された配線２２Ｂは、さらに吸着空間２９の中央付近において１箇所に集約され、集約された配線２２Ｂが接続部８Ｂへ接続される。このような構成であれば、図７に例示される場合と比較して、さらに各配線２２Ｂの長さが統一されるため、電圧降下のばらつきを低減することができる。
図２５は、本実施の形態に関するチャックステージにおける、配線の様子を例示する透過図である。図２５においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
図２５に例示される配線２２Ｃは、図７に例示される配線２２Ａとは異なり、配線２２Ｃが集約される箇所が複数設けられる。図２５に例示される場合では、集約される箇所は２箇所である。そして、２箇所に集約された配線２２Ｃの各集約箇所から接続部８Ｂまでの配線の長さは同程度であるものとする。このような構成であれば、図７に例示される場合と比較して、さらに各配線２２Ｃの長さが統一されるため、電圧降下のばらつきを低減することができる。
なお、上記の各図には例示されないが、温度が変化した場合における半導体装置の電気的特性を評価するために、チャックステージ３の吸着空間２９に、たとえばヒーターなどの昇温機構が設けられてもよい。昇温機構が設けられる場合は、熱伝導性を考慮するならば、チャックステージ３の各部、特に本体部２３と中枠部２４とは金属材であることが望ましい。一方で、チャックステージ３の各部、特に本体部２３と中枠部２４とが樹脂材である場合には、電気伝導性を有しないため、半導体装置５の電気的特性を評価する際に、他の半導体チップへの電流の回り込みを防止することができる。
＜表面側プローブの構成＞
図３は、図１に例示された本実施の形態に関する半導体装置の評価装置のうち、表面側プローブとその周辺部の構成を例示する図である。なお、図３における（ａ）部は、表面側プローブと半導体装置の上面とが接触する前の段階を例示する図であり、図３における（ｂ）部は、表面側プローブと半導体装置の上面とが接触した段階を例示する図であり、図３における（ｃ）部は、表面側プローブと半導体装置の上面とが接触し、さらに表面側プローブが押し付けられる段階を例示する図である。図３においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。図３を参照しつつ、表面側プローブについて説明する。
表面側プローブ１０は、絶縁板１６と接触するバレル部１４と、半導体装置５の表面に設けられた接続パッド１８Ａと機械的かつ電気的に接触するコンタクト部１１と、プランジャ部１２と、電気的接続部１５とを備える。
コンタクト部１１の表面は、接続パッド１８Ａへ向けて凸形状である。ただし、コンタクト部１１の表面の形状はこれに限られるものではなく、たとえば、平面状であってもよい。
プランジャ部１２は、端部にコンタクト部１１が取り付けられた部材である。また、プランジャ部１２の、コンタクト部１１が取り付けられた端部とは反対側の端部は、バレル部１４内に挿入された状態である。プランジャ部１２は、押し込み部１３を有する。押し込み部１３は、内部に組み込まれたスプリングなどのバネ部材によって、バレル部１４とコンタクト部１１とを結ぶ方向に伸び縮みすることができる部材である。
電気的接続部１５は、バレル部１４内においてプランジャ部１２と電気的に接続される。また、電気的接続部１５は、表面側プローブ１０の外部への出力端となる。
評価用の表面側プローブ１０は、導電性を有する、たとえば、銅、タングステン、または、レニウムタングステンなどの金属材料によって作製される。ただし、金属材料はこれらに限られるものではなく、特に、コンタクト部１１は、導電性の向上または耐久性の向上などの観点から、別の部材、たとえば、金、パラジウム、タンタル、または、プラチナなどが被覆されてもよい。
表面側プローブ１０の動作を、図３を参照しつつ説明する。
表面側プローブ１０は、図３における（ａ）部の状態から、Ｚ軸の下方向の半導体装置５の表面に設けられた接続パッド１８Ａに向けて下降する。そして、図３における（ｂ）部に例示されるように、接続パッド１８Ａとコンタクト部１１とが接触する。
その後、表面側プローブ１０がさらに下降すると、図３における（ｃ）部に例示されるように、押し込み部１３がバネ部材を介してバレル部１４内に押し込まれる。このような状態となることにより、半導体装置５の表面における接続パッド１８Ａと表面側プローブ１０との間の接触が確実なものとなる。
ここでは、押し込み部１３がＺ軸方向に伸び縮みするバネ部材を内部に有するものとして説明されたが、このような態様に限られるものではなく、たとえば、バネ部材を外部に有するものであっても構わない。また、押し込み部１３は、スプリング式である場合に限られず、カンチレバー式、積層プローブ、または、ワイヤープローブなどであっても構わない。
＜チャック内プローブの構成＞
図４は、図１に例示された本実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。図４においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。図４を参照しつつ、本実施の形態に関するチャック内プローブについて説明する。
チャック内プローブ７は、チャックステージ３の本体部２３に設けられたプローブ収納孔２１に挿入された状態である。プローブ収納孔２１は、本体部２３の表面付近における内径が、それ以外の部分の内径よりも小さい。
チャック内プローブ７は、半導体装置５の設置面に設けられた接続パッド１８Ｂと機械的かつ電気的に接触するコンタクト部１１１と、プランジャ部１１２と、電気的接続部１１５と、バネ部１７とを備える。
チャック内プローブ７は、バレル部１４に対応する構成を備えていない。これは、プローブ収納孔２１で代用することができるためである。バレル部を備える必要がないため、部品点数を低減することができる。
プランジャ部１１２は、端部にコンタクト部１１１が取り付けられた部材である。プランジャ部１１２は、長手方向における途中に、プランジャ厚部１９を有する。プランジャ厚部１９は、プランジャ部１１２の長手方向において、他の部分よりも径が大きい部分である。プランジャ厚部１９の径は、プローブ収納孔２１の、本体部２３の表面付近における内径よりも大きい。そのため、プランジャ厚部１９は、プローブ収納孔２１の内径が小さい箇所に引っかかり、プランジャ部１１２が本体部２３の表面から抜け出ることを防ぐ。
バネ部１７は、プランジャ部１１２の長手方向に沿って配置され、一端がプランジャ厚部１９に接触し、かつ、他端が中枠部２４に接触する。バネ部１７がプランジャ部１１２の長手方向に沿って伸び縮みすることによりプランジャ厚部１９が移動し、チャック内プローブ７がプランジャ部１１２の長手方向に動くことができる。配線２２は、プランジャ部１１２の吸着空間２９内に突き出した端部に、半田などによって接続される。
プランジャ部１１２のコンタクト部１１１が取り付けられた側の端部は、本体部２３の表面から突き出して位置する。本体部２３の表面から突き出した分のプランジャ部１１２を、プランジャ突き出し部２０とする。
プランジャ突き出し部２０のプランジャ部１１２の長手方向における長さは、概ね０．５ｍｍ程度とするが、後述のように、当該長さは可変である。
コンタクト部１１１の表面は、半導体装置５へ向けて凸形状である。コンタクト部１１１の表面がこのような形状であることで、半導体装置５の設置面が平坦でない場合にも、チャック内プローブ７が片当たりせずに電気的に接触することができる。ただし、コンタクト部１１１の表面の形状はこれに限られるものではなく、たとえば、後述の図１１に例示されるように、平面状であってもよい。
半導体装置５が本体部２３に設置され真空吸着が行われると、半導体装置５と本体部２３との密着に伴いバネ部１７が縮む。そして、半導体装置５の接続パッド１８Ｂとチャック内プローブ７との間の電気的な接続、および、機械的な接続が確実なものとなる。
図１１は、本実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。図１１においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
図１１に例示されるように、コンタクト部１１１Ａの表面が平面状であることで、コンタクト部１１１Ａと接続パッド１８Ｂとの接触面積が拡大する。よって、大電流印加時の発熱を抑制することができる。
図９は、本実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。図９においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
図９に例示されるように、プランジャ部１１２Ａの、プランジャ厚部１９よりもコンタクト部１１１側の長さを変更することで、プランジャ突き出し部２０Ａのプランジャ部１１２Ａの長手方向における長さを変更することができる。
図１０は、本実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。図１０においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
図１０に例示されるように、プランジャ部１１２Ｂの、プランジャ厚部１９よりも電気的接続部１１５側の長さを変更することで、プランジャ突き出し部２０Ｂのプランジャ部１１２Ｂの長手方向における長さを変更することができる。なお、プランジャ部１１２Ｂのプランジャ厚部１９より電気的接続部１１５側の長さが変更されることに伴い、バネ部１７Ａのプランジャ部１１２Ｂの長手方向における長さも適宜変更される。
図１１は、本実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。図１１においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
図１１に例示されるチャック内プローブでは、バネ部１７と中枠部２４との間にスペーサー３４が設けられる。このような構成であることで、プランジャ突き出し部２０Ｃのプランジャ部１１２の長手方向における長さを変更することができる。なお、スペーサー３４が設けられる位置は、図１１に例示される場合に限られるものではなく、たとえば、バネ部１７とプランジャ厚部１９との間であっても構わない。また、スペーサー３４が、バネ部１７と中枠部２４との間と、バネ部１７とプランジャ厚部１９との間との双方に設けられても構わない。プランジャ突き出し部２０Ｃのプランジャ部１１２の長手方向における長さは、スペーサー３４の厚みを変更することで、自由に変更可能である。
図１２は、本実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。図１２においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
図１２に例示されるチャック内プローブは、バネ部１７と中枠部２４との間に接触凸部３５を備える。このような構成であることで、プランジャ突き出し部２０Ｄのプランジャ部１１２の長手方向における長さを変更することができる。ここで、接触凸部３５は、上述のスペーサー３４とは異なり、バネ部１７と中枠部２４とが接触する箇所の近傍にのみ設けられれば十分である。中枠部２４を金属で作製する場合、接触凸部３５を残した状態で中枠部２４の表面を加工することは一般に困難であるため、中枠部２４を含む他の構成部品の加工を終えた後に、接触凸部３５を接着剤などによって取り付けることが望ましい。また、接触凸部３５は、バネ部１７の伸縮により機械的な圧力を受けるため、磨耗しにくいステンレスなどの金属で作製されることが望ましい。
図１３は、本実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。図１３においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
図１３に例示されるチャック内プローブは、バネ部１７と中枠部２４との間に接触凹部３６を備える。このような構成であることで、プランジャ突き出し部２０Ｅのプランジャ部１１２の長手方向における長さを変更することができる。ここで、接触凹部３６は、上述のスペーサー３４とは異なり、バネ部１７と中枠部２４とが接触する箇所の近傍にのみ設けられれば十分である。中枠部２４を金属で作製する場合、接触凹部３６は、ザグリ加工によって作製されることが可能である。
図１４は、本実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。図１４においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
図１４に例示されるチャック内プローブでは、プローブ収納孔２１の内壁に沿って、金属製の筒部材３３が設けられる。本体部２３を、絶縁性を有する樹脂材で作製する場合、本体部２３を金属で作成する場合と比較して、プランジャ部１１２の長手方向における動きによるプローブ収納孔２１の内壁の磨耗および傷つきが生じやすい。そのため、プローブ収納孔２１そのものの形状が変化する場合がある。
図１４に例示される場合では、プローブ収納孔２１そのものの形状の変化を抑制するために、プローブ収納孔２１の内壁に筒部材３３が設けられる。筒部材３３は、金属の板材を丸めて作製することができる。本体部２３の作製後に、筒部材３３をプローブ収納孔２１に嵌め込むことで設置することができる。
図１５は、本実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。図１５においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
図１５に例示されるチャック内プローブでは、本体部２３の表面におけるプローブ収納孔２１の周囲に、ザグリ部３７が設けられる。
半導体装置５の設置面とチャックステージ３の表面との間に異物が挟まると、半導体装置の電気的特性に影響を与える。それだけでなく、半導体装置５とチャックステージ３の表面との間に異物が挟まる場合には、半導体装置５の当該異物との接触部分、または、半導体装置５の当該異物との接触部分の近傍においてクラックなどの欠陥が生じ、半導体装置５の一部が破損する場合がある。また、異物がプランジャ部１１２とプローブ収納孔２１との間に噛み込む場合もある。
これらの問題を回避するために、上記のザグリ部３７が設けられる。ザグリ部３７が設けられることにより、少なくともチャック内プローブ７の周囲に存在する異物については、ザグリ部３７内に収まる。よって、異物による半導体装置５の電気的特性への影響を抑制し、また、半導体装置５の破損も抑制することができる。
ここで、ザグリ部３７は、プローブ収納孔２１とプランジャ部１１２の側面との間に異物が噛み込むことを防ぐ目的で、底面が径方向の外側へ向かうほど下がるテーパー形状である。
図１６は、図１５に例示されたチャック内プローブの、プランジャ部１１２が押し込まれた状態を例示する図である。図１６においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。簡単のため、図１６においては、半導体装置の図示は省略される。
図１６に例示される状態では、凸形状であるコンタクト部１１１の周辺がザグリ部３７の底面と連なる位置に、プランジャ部１１２が押し込まれる。このようにすることで、異物はテーパー形状の下方向へ移動するため、プローブ収納孔２１とプランジャ部１１２の側面との間に異物が噛み込むことが効果的に抑制される。
図１７は、本実施の形態に関する半導体装置の評価装置のうち、チャック内プローブとその周辺部の構成を例示する図である。図１７においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
図１７に例示されるチャック内プローブは、ザグリ部３７の少なくとも１箇所に、ザグリ吸着孔１２８が設けられる。
図１８は、図１７に例示されたチャック内プローブの構成を例示する図である。図１８においては、縦軸方向をＹ軸方向とし、横軸方向をＸ軸方向とする。
ザグリ吸着孔１２８がザグリ部３７と連なって形成されることで、半導体装置５を吸着によって固定すると同時に、異物を排出することができる。すなわち、ザグリ吸着孔１２８によってチャック内プローブ７の近傍での吸着力を向上させることにより、チャック内プローブ７と半導体装置５との接触が確実なものとなる。
それとともに、ザグリ部３７が形成されることによって、少なくともチャック内プローブ７の周囲に存在する異物をザグリ部３７内に収め、半導体装置５の電気的特性への影響を抑制することができる。
図１９は、チャック内プローブの高さまたは配置の分布を概略的に例示する図である。図１９においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
図２に例示された例では、チャック内プローブ７は、プランジャ突き出し部２０のプランジャ部１１２の長手方向における長さを概ね０．５ｍｍ程度を基準として、±０．２ｍｍ程度でランダムに振り分けられた。
これに対し、図１９に例示される分布例では、局所的に平坦度が変化する設置面を有する半導体装置５に対しても、いずれかのチャック内プローブが接触することができるように、プランジャ突き出し部２０のプランジャ部１１２の長手方向における長さが変更される。
具体的には、図１９に例示される分布例では、チャックステージ３の周辺部のプランジャ突き出し部２０のプランジャ部１１２の長手方向における長さが、チャックステージ３の他の領域のプランジャ突き出し部２０のプランジャ部１１２の長手方向における長さよりも長い。図１９に例示される例では、設置面が下に凸である半導体装置に対して、チャック内プローブ７が適切に接触する場合が想定される。
図２０は、チャック内プローブの高さまたは配置の分布を概略的に例示する図である。図２０においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
図２０に例示される分布例では、チャックステージ３の周辺部のプランジャ突き出し部２０のプランジャ部１１２の長手方向における長さが、チャックステージ３の他の領域のプランジャ突き出し部２０のプランジャ部１１２の長手方向における長さよりも短い。図２０に例示される例では、設置面が上に凸である半導体装置に対して、チャック内プローブ７が適切に接触する場合が想定される。
図２１は、チャック内プローブの高さまたは配置の分布を概略的に例示する図である。図２１においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
図２１に例示される分布例では、同心円状に交互に、プランジャ突き出し部２０のプランジャ部１１２の長手方向における長さが異なる。図２１に例示される例では、局所的に平坦度が変化する半導体装置に対して、いずれかのチャック内プローブ７が接触する場合が想定される。
図２２は、チャック内プローブの高さまたは配置の分布を概略的に例示する図である。図２２においては、縦軸方向をＺ軸方向とし、横軸方向をＸ軸方向とする。
図２２に例示される分布例では、チャックステージ３の外周近傍で、チャック内プローブ７が密に分布するように、チャック内プローブ７の面内分布を変化される。図２２に例示される例では、異物の影響が比較的大きい半導体装置５の外周部において、半導体装置５に対してチャック内プローブ７が確実に接触することが想定される。
チャック内プローブ７の高さまたは配置の分布は、これらの図に例示された場合に限られず、たとえば、図２２に例示されたチャック内プローブ７の面内分布で、かつ、プランジャ突き出し部２０のプランジャ部１１２の長手方向における長さが図１９に例示されたように変化する、などのように、いくつかの例が組み合わせられる場合も含まれる。
＜チャック内プローブの態様＞
図２３は、チャックステージの構成を概略的に例示する平面図である。簡単のために、図２３においては、チャック内プローブの図示は省略される。図２３においては、縦軸方向をＹ軸方向とし、横軸方向をＸ軸方向とする。
図５に例示された例では、複数設けられた個々の真空吸着溝３０に、それぞれ真空吸着孔２８が形成された。これに対し、図２３では、すべての真空吸着溝３０には真空吸着孔２８は設置されず、真空吸着孔２８を有さない真空吸着溝３０と真空吸着孔２８を有する真空吸着溝３０とが、連結溝３８によって連結される例が示される。
連結溝３８によって複数の真空吸着溝３０が連結されることにより、真空吸着孔２８の数を減らすことができる。よって、評価装置の製造コストを低くすることができる。
また、図２３に例示されるように、真空吸着溝３０がチャックステージ３の表面の外周において密に配置されることにより、設置面が下に凸である半導体装置に対して、チャック内プローブ７が適切に接触することができる。
図２４は、チャックステージの構成を概略的に例示する平面図である。簡単のために、図２４においては、チャック内プローブの図示は省略される。図２４においては、縦軸方向をＹ軸方向とし、横軸方向をＸ軸方向とする。
図２４に例示されるように、真空吸着溝３０がチャックステージ３の表面の中央部において密に配置されることにより、設置面が上に凸である半導体装置に対して、チャック内プローブ７が適切に接触することができる。
なお、真空吸着溝３０の個数または位置、および、真空吸着孔２８の個数または位置は、これらの例に限られるものではなく、たとえば、真空吸着溝３０が均等に配置され、それぞれの真空吸着溝３０が連結溝３８によって連結される構成であっても構わない。
＜評価装置の動作＞
次に、本実施の形態に関する半導体装置の評価装置の動作手順について説明する。
複数の表面側プローブ１０を有する場合、半導体装置の電気的特性の評価前に、表面側プローブ１０のコンタクト部１１の平行度をあらかじめ揃える。すなわち、Ｚ軸方向における押し込み部１３の長さをあらかじめ揃える。
チャック内プローブ７のプランジャ突き出し部２０は、電気的特性を評価する半導体装置５の設置面の態様、すなわち、設置面の反りまたはうねりなどに合わせて適切な接触が可能となるように、各プランジャ突き出し部２０のプランジャ部１１２の長手方向における長さを調整する。
半導体装置５の設置面がチャックステージ３上に接触するように、すなわち、半導体装置５の設置面がチャック内プローブ７のプランジャ突き出し部２０に接触するようにして、半導体装置５がチャックステージ３上に設置される。そして半導体装置５が、真空吸着によってチャックステージ３上に密着し、固定される。
半導体装置５としては、たとえば、複数の半導体チップから構成される半導体ウエハ、または、半導体チップそのものなどが考えられるが、これらに限られるものではなく、真空吸着などによりチャックステージ３上に固定される半導体装置であればよい。
半導体装置５がチャックステージ３上に固定された後、表面側プローブ１０を接続パッド１８Ａに接触させる。そして、半導体装置５の所望の電気的特性の評価を実施する。
＜効果＞
以下に、上記の実施の形態による効果を例示する。なお、以下では、上記の実施の形態に例示された具体的な構成に基づく効果が記載されるが、同様の効果が生じる範囲で、本明細書に例示される他の具体的な構成と置き換えられてもよい。
上記の実施の形態によれば、半導体装置の評価装置が、チャックステージ３と、複数のチャック内プローブ７とを備える。
チャックステージ３は、表面に複数のプローブ孔が形成され、かつ、半導体装置５を吸着する。
ここで、プローブ収納孔２１は、プローブ孔に対応する。
チャック内プローブ７は、一端が各プローブ収納孔２１に挿入され、他端がチャックステージ３の表面から突き出し、かつ、チャックステージ３に設置される半導体装置５の設置面に接触する。
また、少なくとも１つのチャック内プローブ７のチャックステージ３の表面から突き出る高さが、他のチャック内プローブ７のチャックステージ３の表面から突き出る高さとは異なる。
このような構成によれば、少なくとも１つのチャック内プローブ７のチャックステージ３の表面から突き出る高さが異なるため、たとえば、半導体装置５の設置面が反った形状であったとしても、チャック内プローブ７の突き出し高さを半導体装置５の設置面に対応させることができる。よって、半導体装置５の電気的特性を評価する際に、半導体装置５の設置面とチャック内プローブ７との間の接触抵抗を低減することができる。結果として、電気的な損失を減少させることにより、半導体装置５の電気的特性の評価精度を向上させることができる。
なお、これらの構成以外の本明細書に例示される他の構成については適宜省略することができる。すなわち、これらの構成のみで、上記の効果を生じさせることができる。しかし、本明細書に例示される他の構成のうちの少なくとも１つを上記の構成に適宜追加した場合、すなわち、上記の構成としては記載されなかった本明細書に例示される他の構成を上記の構成に追加した場合でも、同様に上記の効果を生じさせることができる。
また、上記の実施の形態によれば、チャックステージ３の周辺部におけるチャック内プローブ７のチャックステージ３の表面から突き出る高さが、チャックステージ３の他の部分におけるチャック内プローブ７のチャックステージ３の表面から突き出る高さよりも高い。
このような構成によれば、チャックステージ３に対して下に凸な反り形状である半導体装置５の設置面について、チャック内プローブ７を適切に接触させることができる。
また、上記の実施の形態によれば、チャックステージ３の周辺部におけるチャック内プローブ７のチャックステージ３の表面から突き出る高さが、チャックステージ３の他の部分におけるチャック内プローブ７のチャックステージ３の表面から突き出る高さよりも低い。
このような構成によれば、チャックステージ３に対して上に凸な反り形状である半導体装置５の設置面について、チャック内プローブ７を適切に接触させることができる。
また、上記の実施の形態によれば、チャック内プローブ７のチャックステージ３の表面から突き出る高さが、チャックステージ３上の中心からの距離に応じて異なる。
このような構成によれば、局所的に平坦度が変化した形状である半導体装置５の設置面について、チャック内プローブ７を適切に接触させることができる。
また、上記の実施の形態によれば、チャック内プローブ７が、チャックステージ３上において均等に配置される。
このような構成によれば、半導体装置５の設置面に対し、均等にチャック内プローブ７を接触させることができる。
また、上記の実施の形態によれば、チャックステージ３の周辺部におけるチャック内プローブ７が、チャックステージ３の他の部分におけるチャック内プローブ７よりも密に配置される。
このような構成によれば、異物の影響が大きいと考えられる半導体装置５の設置面の周辺部において、チャック内プローブ７を適切に接触させることができる。
また、半導体装置５に作り込まれた半導体素子のサイズなどに、適切に対応することができる。
また、上記の実施の形態によれば、チャックステージ３が、金属部材で構成される。
このような構成によれば、半導体装置５の温度特性を評価する際に、チャックステージ３側から適切に昇温させることができる。
また、上記の実施の形態によれば、チャックステージ３が、樹脂部材で構成される。
このような構成によれば、半導体装置５の電気的特性を評価する際に、他の素子への電流の回り込みを抑制することができる。
また、上記の実施の形態によれば、半導体装置の評価装置が、各プローブ収納孔２１の内壁の少なくとも一部に形成される、金属製の筒部材３３を備える。
このような構成によれば、プローブ収納孔２１の内壁の摩耗および傷つきを抑制することができる。
また、上記の実施の形態によれば、各チャック内プローブ７が、棒状のプランジャ部１１２と、各プランジャ部１１２に沿って設けられるバネ部１７とを備える。
各プランジャ部１１２は、他の部分よりも径が大きいプランジャ厚部１９を有する。各バネ部１７は、一端が各プランジャ厚部１９に接触し、他端が各プローブ収納孔２１の底部に接触する。
このような構成によれば、バネ部１７が伸び縮みすることで、プランジャ部１１２が長手方向に動くことができるため、半導体装置５の設置面の形状に合わせて、適切にチャック内プローブ７を接触させることができる。
また、上記の実施の形態によれば、少なくとも１つのバネ部１７Ａの長さが、他のバネ部１７Ａの長さとは異なる。
このような構成によれば、少なくとも１つのバネ部１７Ａの長さが、他のバネ部１７Ａの長さと異なることで、半導体装置５の設置面の形状に合わせて、適切にチャック内プローブ７を接触させることができる。
また、上記の実施の形態によれば、少なくとも１つのプランジャ部１１２Ａの長さが、他のプランジャ部１１２Ａの長さとは異なる。
また、上記の実施の形態によれば、少なくとも１つのプランジャ部１１２Ｂの長さが、他のプランジャ部１１２Ｂの長さとは異なる。
このような構成によれば、少なくとも１つのプランジャ部の長さが、他のプランジャ部の長さと異なることで、半導体装置５の設置面の形状に合わせて、適切にチャック内プローブ７を接触させることができる。
また、上記の実施の形態によれば、各プランジャ厚部１９は、各プランジャ部の長手方向において設けられる位置が変更可能である。
このような構成によれば、プランジャ厚部１９の、プランジャ部の長手方向における位置が変更されることで、バネ部の上端と接触する箇所のプランジャ部の長手方向における位置が変わるため、チャック内プローブ７のチャックステージ３の表面から突き出る高さを調整することができる。
また、上記の実施の形態によれば、半導体装置の評価装置が、バネ部１７の一端または両端に配置されたスペーサー３４を備える。
このような構成によれば、バネ部１７の一端または両端にスペーサー３４が設けられることで、チャック内プローブ７のチャックステージ３の表面から突き出る高さを調整することができる。
また、上記の実施の形態によれば、プランジャ部の、半導体装置５と接触する端部に設けられたコンタクト部１１１が、凸形状である。
このような構成によれば、半導体装置５の設置面が平坦でない場合にも、チャック内プローブ７が片当たりせずに電気的に接触することができる。
また、上記の実施の形態によれば、プランジャ部の、半導体装置５と接触する端部に設けられたコンタクト部１１１Ａが、平面形状である。
このような構成によれば、プランジャ部の半導体装置５の設置面との接触面積を拡大させることができるため、大電流が印加された際にも発熱を抑制することができる。
また、上記の実施の形態によれば、各プランジャ部１１２の、半導体装置５と接触する端部とは反対側の端部は、外部の配線２２に電気的に接続される。
このような構成によれば、プランジャ部１１２に直接配線２２が接続されるため、プローブの構造上、接触抵抗の発生が抑制される。
また、上記の実施の形態によれば、複数の配線２２Ａが、チャックステージ３の下方において、１箇所に集約される。
このような構成によれば、配線２２Ａの長さがある程度統一されることにより、不均一な電圧降下を抑制し測定精度を維持することができる。
また、上記の実施の形態によれば、複数の配線２２Ｂが、チャックステージ３の下方において複数箇所に集約された後、さらに１箇所に集約される。
このような構成によれば、配線２２Ｂの長さがある程度統一されることにより、不均一な電圧降下を抑制し測定精度を維持することができる。
また、上記の実施の形態によれば、チャックステージ３の表面において、プローブ収納孔２１を平面視で囲んで形成されるザグリ部３７を備える。
このような構成によれば、ザグリ部３７が設けられることにより、少なくともチャック内プローブ７の周囲に存在する異物については、ザグリ部３７内に収まる。よって、異物による半導体装置５の電気的特性への影響を抑制し、また、半導体装置５の破損も抑制することができる。
また、上記の実施の形態によれば、ザグリ部３７の底部の形状が、プローブ収納孔２１から離れるにしたがって深くなるテーパー形状である。
このような構成によれば、プローブ収納孔２１とプランジャ部１１２の側面との間に異物が噛み込むことを防ぐことができる。
また、上記の実施の形態によれば、チャックステージ３が、本体部２３と、中枠部２４と、外枠部２５とを備える。
本体部２３は、チャックステージ３の表面に対応する。中枠部２４は、チャックステージ３の表面に形成されるプローブ収納孔２１の底部に対応する。
外枠部２５は、内部が中空であり、かつ、中枠部２４に連結される。
このような構成によれば、簡易な構造で吸着に際しての真空漏れを抑制することができる。
また、外枠部２５に吸着機構２７、具体的には、レギュレータまたは真空源などが接続されることにより、半導体装置の自重に加えて真空吸着により、半導体装置とチャック内プローブ７との間の密着性および接触性を担保することができる。
また、上記の実施の形態によれば、半導体装置の評価装置が、ザグリ吸着孔１２８を備える。
ザグリ吸着孔１２８は、ザグリ部３７の底部の少なくとも１箇所において形成される。また、ザグリ吸着孔１２８は、本体部２３および中枠部２４を貫通する。
このような構成によれば、ザグリ吸着孔１２８がザグリ部３７と連なって形成されることで、半導体装置５を吸着によって固定すると同時に、異物を排出することができる。すなわち、ザグリ吸着孔１２８によってチャック内プローブ７の近傍での吸着力を向上させることにより、チャック内プローブ７と半導体装置５との接触が確実なものとなる。
それとともに、ザグリ部３７が形成されることによって、少なくともチャック内プローブ７の周囲に存在する異物をザグリ部３７内に収め、半導体装置５の電気的特性への影響を抑制することができる。
また、チャックステージ３の表面に形成される真空吸着溝３０を代替し、真空吸着溝３０の個数を減少させることができるため、チャック内プローブ７の設置される位置の自由度が向上する。
また、上記の実施の形態によれば、半導体装置の評価装置が、複数の吸着溝と、吸着孔とを備える。ここで、真空吸着溝３０は、吸着溝に対応する。また、真空吸着孔２８は、吸着孔に対応する。
真空吸着溝３０は、チャックステージ３の表面に形成される。真空吸着孔２８は、各真空吸着溝３０の底面に少なくとも１つ形成される。また、真空吸着孔２８は、本体部２３および中枠部２４を貫通する。
このような構成によれば、真空吸着溝３０を形成せずに、複数の真空吸着孔２８によって半導体装置５を吸着する場合と比較して、真空吸着孔２８の個数を低減させることができる。よって、製造コストを低く抑えることができる。
また、上記の実施の形態によれば、複数の真空吸着溝３０が、少なくとも１箇所において連結される。
このような構成によれば、真空吸着溝３０が連結されずに、個々の真空吸着溝３０に真空吸着孔２８が形成される場合と比較して、真空吸着孔２８の個数を低減させることができる。よって、製造コストを低く抑えることができる。
また、上記の実施の形態によれば、チャックステージ３の周辺部における真空吸着溝３０が、チャックステージ３の他の部分における真空吸着溝３０よりも密に配置される。
このような構成によれば、チャックステージ３に対して下に凸な反り形状である半導体装置５の設置面を、適切に吸着させることができる。よって、半導体装置５の設置面に対し、チャック内プローブ７を適切に接触させることができる。
また、上記の実施の形態によれば、チャックステージ３の周辺部における真空吸着溝３０が、チャックステージ３の他の部分における真空吸着溝３０よりも粗に配置される。
このような構成によれば、チャックステージ３に対して上に凸な反り形状である半導体装置５の設置面を、適切に吸着させることができる。よって、半導体装置５の設置面に対し、チャック内プローブ７を適切に接触させることができる。
また、上記の実施の形態によれば、表面に複数のプローブ収納孔２１が形成され、かつ、半導体装置５を吸着するチャックステージ３と、一端が各プローブ収納孔２１に挿入され、他端がチャックステージ３の表面から突き出し、かつ、チャックステージ３に設置される半導体装置５の設置面に接触する複数のチャック内プローブ７とを備える評価装置を用いて行う、半導体装置の評価方法において、少なくとも１つのチャック内プローブ７のチャックステージ３の表面から突き出る高さが、他のチャック内プローブ７のチャックステージ３の表面から突き出る高さとは異なる。
このような構成によれば、少なくとも１つのチャック内プローブ７のチャックステージ３の表面から突き出る高さが異なるため、たとえば、半導体装置５の設置面が反った形状であったとしても、チャック内プローブ７の突き出し高さを半導体装置５の設置面に対応させることができる。よって、半導体装置５の電気的特性を評価する際に、半導体装置５の設置面とチャック内プローブ７との間の接触抵抗を低減することができる。結果として、電気的な損失を減少させることにより、半導体装置５の電気的特性の評価精度を向上させることができる。
なお、これらの構成以外の本明細書に例示される他の構成については適宜省略することができる。すなわち、これらの構成のみで、上記の効果を生じさせることができる。しかし、本明細書に例示される他の構成のうちの少なくとも１つを上記の構成に適宜追加した場合、すなわち、上記の構成としては記載されなかった本明細書に例示される他の構成を上記の構成に追加した場合でも、同様に上記の効果を生じさせることができる。
＜変形例＞
上記実施の形態では、各構成要素の材質、材料、寸法、形状、相対的配置関係または実施の条件などについても記載する場合があるが、これらはすべての局面において例示であって、本明細書に記載されたものに限られることはない。よって、例示されていない無数の変形例が、本明細書に開示される技術の範囲内において想定される。たとえば、少なくとも１つの構成要素を変形する場合、追加する場合または省略する場合が含まれる。
また、矛盾が生じない限り、上記実施の形態において「１つ」備えられるものとして記載された構成要素は、「１つ以上」備えられていてもよい。さらに、各構成要素は概念的な単位であって、１つの構成要素が複数の構造物から成る場合と、１つの構成要素がある構造物の一部に対応する場合と、さらには、複数の構成要素が１つの構造物に備えられる場合とを含む。また、各構成要素には、同一の機能を発揮する限り、他の構造または形状を有する構造物が含まれる。
また、本明細書における説明は、本技術に関するすべての目的のために参照され、いずれも、従来技術であると認めるものではない。
また、上記実施の形態において、特に指定されずに材料名などが記載された場合は、矛盾が生じない限り、当該材料に他の添加物が含まれた、たとえば、合金などが含まれるものとする。
２ プローブ基体、３ チャックステージ、４ 評価および制御部、５ 半導体装置、６ 信号線、７ チャック内プローブ、９ 移動アーム、８Ａ，８Ｂ，３１Ａ，３１Ｂ 接続部、１０ 表面側プローブ、１１，１１１，１１１Ａ コンタクト部、１２，１１２，１１２Ａ，１１２Ｂ プランジャ部、１３ 押し込み部、１４ バレル部、１５，１１５ 電気的接続部、１６ 絶縁板、１７，１７Ａ バネ部、１８Ａ，１８Ｂ 接続パッド、１９ プランジャ厚部、２０，２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ，２０Ｅ プランジャ突き出し部、２１ プローブ収納孔、２２，２２Ａ，２２Ｂ，２２Ｃ 配線、２３ 本体部、２４ 中枠部、２５ 外枠部、２６ 吸気口、２７ 吸着機構、２８ 真空吸着孔、２９ 吸着空間、３０ 真空吸着溝、３２Ａ，３２Ｂ Ｏリング溝、３３ 筒部材、３４ スペーサー、３５ 接触凸部、３６ 接触凹部、３７ ザグリ部、３８ 連結溝、１２８ ザグリ吸着孔。

Claims (28)

  1. 表面に複数のプローブ孔が形成され、かつ、半導体装置を吸着するチャックステージと、
    一端が各前記プローブ孔に挿入され、他端が前記チャックステージの前記表面から突き出し、かつ、前記チャックステージに設置される前記半導体装置の設置面に接触する複数のチャック内プローブとを備え、
    少なくとも１つの前記チャック内プローブの前記チャックステージの前記表面から突き出る高さが、他の前記チャック内プローブの前記チャックステージの前記表面から突き出る高さとは異なる、
    半導体装置の評価装置。
  2. 前記チャックステージの周辺部における前記チャック内プローブの前記チャックステージの前記表面から突き出る高さが、前記チャックステージの他の部分における前記チャック内プローブの前記チャックステージの前記表面から突き出る高さよりも高い、
    請求項１に記載の半導体装置の評価装置。
  3. 前記チャックステージの周辺部における前記チャック内プローブの前記チャックステージの前記表面から突き出る高さが、前記チャックステージの他の部分における前記チャック内プローブの前記チャックステージの前記表面から突き出る高さよりも低い、
    請求項１に記載の半導体装置の評価装置。
  4. 前記チャック内プローブの前記チャックステージの前記表面から突き出る高さが、前記チャックステージ上の中心からの距離に応じて異なる、
    請求項１に記載の半導体装置の評価装置。
  5. 前記チャック内プローブが、前記チャックステージ上において均等に配置される、
    請求項１から請求項４のうちのいずれか１項に記載の半導体装置の評価装置。
  6. 前記チャックステージの周辺部における前記チャック内プローブが、前記チャックステージの他の部分における前記チャック内プローブよりも密に配置される、
    請求項１から請求項４のうちのいずれか１項に記載の半導体装置の評価装置。
  7. 前記チャックステージが、金属部材で構成される、
    請求項１から請求項６のうちのいずれか１項に記載の半導体装置の評価装置。
  8. 前記チャックステージが、樹脂部材で構成される、
    請求項１から請求項６のうちのいずれか１項に記載の半導体装置の評価装置。
  9. 各前記プローブ孔の内壁の少なくとも一部に形成される、金属製の筒部材をさらに備える、
    請求項１から請求項８のうちのいずれか１項に記載の半導体装置の評価装置。
  10. 各前記チャック内プローブが、
    棒状のプランジャ部と、
    各前記プランジャ部に沿って設けられるバネ部とを備え、
    各前記プランジャ部は、他の部分よりも径が大きいプランジャ厚部を有し、
    各前記バネ部は、一端が各前記プランジャ厚部に接触し、他端が各前記プローブ孔の底部に接触する、
    請求項１から請求項９のうちのいずれか１項に記載の半導体装置の評価装置。
  11. 少なくとも１つの前記バネ部の長さが、他の前記バネ部の長さとは異なる、
    請求項１０に記載の半導体装置の評価装置。
  12. 少なくとも１つの前記プランジャ部の長さが、他の前記プランジャ部の長さとは異なる、
    請求項１０または請求項１１に記載の半導体装置の評価装置。
  13. 各前記プランジャ厚部は、各前記プランジャ部の長手方向において設けられる位置が変更可能である、
    請求項１０から請求項１２のうちのいずれか１項に記載の半導体装置の評価装置。
  14. 前記バネ部の一端または両端に配置されたスペーサーをさらに備える、
    請求項１０から請求項１３のうちのいずれか１項に記載の半導体装置の評価装置。
  15. 前記プランジャ部の、前記半導体装置と接触する端部に設けられたコンタクト部が、凸形状である、
    請求項１０から請求項１４のうちのいずれか１項に記載の半導体装置の評価装置。
  16. 前記プランジャ部の、前記半導体装置と接触する端部に設けられたコンタクト部が、平面形状である、
    請求項１０から請求項１４のうちのいずれか１項に記載の半導体装置の評価装置。
  17. 各前記プランジャ部の、前記半導体装置と接触する端部とは反対側の端部は、外部の配線に電気的に接続される、
    請求項１０から請求項１６のうちのいずれか１項に記載の半導体装置の評価装置。
  18. 複数の前記配線が、前記チャックステージの下方において、１箇所に集約される、
    請求項１７に記載の半導体装置の評価装置。
  19. 複数の前記配線が、前記チャックステージの下方において複数箇所に集約された後、さらに１箇所に集約される、
    請求項１７に記載の半導体装置の評価装置。
  20. 前記チャックステージの前記表面において、前記プローブ孔を平面視で囲んで形成されるザグリ部をさらに備える、
    請求項１から請求項１９のうちのいずれか１項に記載の半導体装置の評価装置。
  21. 前記ザグリ部の底部の形状が、前記プローブ孔から離れるにしたがって深くなるテーパー形状である、
    請求項２０に記載の半導体装置の評価装置。
  22. 前記チャックステージが、
    前記チャックステージの前記表面に対応する本体部と、
    前記チャックステージの前記表面に形成される前記プローブ孔の底部に対応する中枠部と、
    内部が中空であり、かつ、前記中枠部に連結される外枠部とを備える、
    請求項２０または請求項２１に記載の半導体装置の評価装置。
  23. 前記ザグリ部の底部の少なくとも１箇所において形成される、前記本体部および前記中枠部を貫通するザグリ吸着孔をさらに備える、
    請求項２２に記載の半導体装置の評価装置。
  24. 前記チャックステージの前記表面に形成される複数の吸着溝と、
    各前記吸着溝の底面に少なくとも１つ形成され、かつ、前記本体部および前記中枠部を貫通する吸着孔とをさらに備える、
    請求項２２に記載の半導体装置の評価装置。
  25. 複数の前記吸着溝が、少なくとも１箇所において連結される、
    請求項２４に記載の半導体装置の評価装置。
  26. 前記チャックステージの周辺部における前記吸着溝が、前記チャックステージの他の部分における前記吸着溝よりも密に配置される、
    請求項２４または請求項２５に記載の半導体装置の評価装置。
  27. 前記チャックステージの周辺部における前記吸着溝が、前記チャックステージの他の部分における前記吸着溝よりも粗に配置される、
    請求項２４または請求項２５に記載の半導体装置の評価装置。
  28. 表面に複数のプローブ孔が形成され、かつ、半導体装置を吸着するチャックステージと、
    一端が各前記プローブ孔に挿入され、他端が前記チャックステージの前記表面から突き出し、かつ、前記チャックステージに設置される前記半導体装置の設置面に接触する複数のチャック内プローブとを備える評価装置を用いて行う、半導体装置の評価方法であり、
    少なくとも１つの前記チャック内プローブの前記チャックステージの前記表面から突き出る高さが、他の前記チャック内プローブの前記チャックステージの前記表面から突き出る高さとは異なる、
    半導体装置の評価方法。
JP2015225475A 2015-11-18 2015-11-18 半導体装置の評価装置および半導体装置の評価方法 Active JP6407128B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015225475A JP6407128B2 (ja) 2015-11-18 2015-11-18 半導体装置の評価装置および半導体装置の評価方法
US15/204,054 US10495668B2 (en) 2015-11-18 2016-07-07 Evaluation apparatus for semiconductor device and evaluation method for semiconductor device
CN201611023034.8A CN106771943B (zh) 2015-11-18 2016-11-18 半导体装置的评价装置以及半导体装置的评价方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015225475A JP6407128B2 (ja) 2015-11-18 2015-11-18 半導体装置の評価装置および半導体装置の評価方法

Publications (2)

Publication Number Publication Date
JP2017098289A true JP2017098289A (ja) 2017-06-01
JP6407128B2 JP6407128B2 (ja) 2018-10-17

Family

ID=58689955

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015225475A Active JP6407128B2 (ja) 2015-11-18 2015-11-18 半導体装置の評価装置および半導体装置の評価方法

Country Status (3)

Country Link
US (1) US10495668B2 (ja)
JP (1) JP6407128B2 (ja)
CN (1) CN106771943B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102543915B1 (ko) * 2018-04-09 2023-06-16 삼성디스플레이 주식회사 기판 가공 장치 및 기판 가공 방법
KR102041044B1 (ko) * 2018-04-30 2019-11-05 피에스케이홀딩스 주식회사 기판 지지 유닛
CN110045269A (zh) * 2019-05-09 2019-07-23 肇庆学院 一种芯片测试装置及方法
CN113053774A (zh) * 2019-12-27 2021-06-29 迪科特测试科技(苏州)有限公司 探测装置
US11508608B2 (en) * 2020-08-20 2022-11-22 Taiwan Semiconductor Manufacturing Co., Ltd. Vacuum wafer chuck for manufacturing semiconductor devices

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3637406C1 (en) * 1986-11-03 1988-05-05 Genrad Gmbh Test device for circuit boards
JP2005332839A (ja) * 2004-05-18 2005-12-02 Shibasoku:Kk 試験装置
JP2008103528A (ja) * 2006-10-19 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置の検査方法およびプローブカード
JP2008108930A (ja) * 2006-10-26 2008-05-08 Matsushita Electric Ind Co Ltd 半導体装置の検査方法およびプローブカード
JP2008226881A (ja) * 2007-03-08 2008-09-25 Shinko Electric Ind Co Ltd プリント基板検査用治具及びプリント基板検査装置
JP2011249695A (ja) * 2010-05-31 2011-12-08 Micronics Japan Co Ltd 半導体測定装置及び測定方法並びにそれに用いる同軸プローブ針ユニット
JP2015087269A (ja) * 2013-10-31 2015-05-07 三菱電機株式会社 半導体評価装置および半導体評価方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4518910A (en) * 1983-06-30 1985-05-21 International Business Machines Corporation Buckling beam twist probe contactor assembly with spring biased stripper plate
DE3529207C1 (en) 1985-08-14 1987-03-26 Genrad Gmbh Test device for electrical circuit boards
JPH05333098A (ja) 1992-06-01 1993-12-17 Fuji Electric Co Ltd 半導体装置の特性評価装置
US5585736A (en) * 1994-11-29 1996-12-17 Fwu-Iuan Hshieh Contact probe utilizing conductive meltable probing material
TW373074B (en) 1997-07-24 1999-11-01 Mitsubishi Electric Corp Test probe for semiconductor devices, method of manufacturing of the same, and member for removing foreign matter
US6066957A (en) * 1997-09-11 2000-05-23 Delaware Capital Formation, Inc. Floating spring probe wireless test fixture
US6066857A (en) * 1998-09-11 2000-05-23 Robotic Vision Systems, Inc. Variable focus optical system
JP5323317B2 (ja) * 2004-11-04 2013-10-23 株式会社アルバック 静電チャック方法
US7239159B2 (en) * 2005-02-01 2007-07-03 Formfactor, Inc. Method and apparatus for verifying planarity in a probing system
US20090045829A1 (en) * 2005-08-04 2009-02-19 Sumitomo Electric Industries, Ltd. Wafer holder for wafer prober and wafer prober equipped with same
US7598757B2 (en) * 2005-12-06 2009-10-06 Unitechno Inc. Double ended contact probe
KR20090126572A (ko) 2008-06-04 2009-12-09 이재학 용수철 핀을 이용한 테스트 콘택터
US9110128B1 (en) 2008-10-03 2015-08-18 Altera Corporation IC package for pin counts less than test requirements
CN201359614Y (zh) 2009-02-26 2009-12-09 沈芳珍 一种测试探针
CN102435798B (zh) 2011-10-14 2015-05-20 日月光半导体制造股份有限公司 探针卡与测试方法
KR102032142B1 (ko) * 2012-03-07 2019-10-15 가부시키 가이샤 킨키 충전 부재의 이탈 방법 및 그것에 사용하는 충전 부재 및 그 충전 부재를 적용한 절단날
CN102749567A (zh) 2012-06-29 2012-10-24 欧贝黎新能源科技股份有限公司 全背电极太阳能电池测试平台
EP2881479B1 (en) * 2012-08-03 2017-10-04 Yamamoto Precious Metal Co., Ltd. Alloy material, contact probe, and connection terminal
CN103336234B (zh) 2013-06-08 2016-01-20 中山大学 一种适用于背接触晶体硅太阳电池的测试平台
SG10201707975VA (en) 2013-07-11 2017-10-30 Johnstech Int Corp Testing apparatus and method for microcircuit and wafer level ic testing
JP6269337B2 (ja) * 2014-06-16 2018-01-31 オムロン株式会社 プローブピン、および、これを用いた電子デバイス

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3637406C1 (en) * 1986-11-03 1988-05-05 Genrad Gmbh Test device for circuit boards
JP2005332839A (ja) * 2004-05-18 2005-12-02 Shibasoku:Kk 試験装置
JP2008103528A (ja) * 2006-10-19 2008-05-01 Matsushita Electric Ind Co Ltd 半導体装置の検査方法およびプローブカード
JP2008108930A (ja) * 2006-10-26 2008-05-08 Matsushita Electric Ind Co Ltd 半導体装置の検査方法およびプローブカード
JP2008226881A (ja) * 2007-03-08 2008-09-25 Shinko Electric Ind Co Ltd プリント基板検査用治具及びプリント基板検査装置
JP2011249695A (ja) * 2010-05-31 2011-12-08 Micronics Japan Co Ltd 半導体測定装置及び測定方法並びにそれに用いる同軸プローブ針ユニット
JP2015087269A (ja) * 2013-10-31 2015-05-07 三菱電機株式会社 半導体評価装置および半導体評価方法

Also Published As

Publication number Publication date
CN106771943B (zh) 2020-05-22
US10495668B2 (en) 2019-12-03
CN106771943A (zh) 2017-05-31
US20170138984A1 (en) 2017-05-18
JP6407128B2 (ja) 2018-10-17

Similar Documents

Publication Publication Date Title
JP6407128B2 (ja) 半導体装置の評価装置および半導体装置の評価方法
KR101985253B1 (ko) 전기적 접촉자 및 전기적 접속장치
JP5737536B2 (ja) プローバ
JP6317270B2 (ja) 電気的接続装置およびポゴピン
JP5943742B2 (ja) 半導体試験治具およびそれを用いた半導体試験方法
JP6440587B2 (ja) 吸着プレート、半導体装置の試験装置および半導体装置の試験方法
JP5432700B2 (ja) 半導体デバイスの検査装置
TW201432268A (zh) 檢查單元、探針卡、檢查裝置，及檢查裝置的控制系統
JP2003084047A (ja) 半導体装置の測定用治具
JP5562320B2 (ja) 半導体試験装置および半導体試験方法
US9720014B2 (en) Semiconductor evaluation apparatus and semiconductor evaluation method
CN105826216B (zh) 半导体评价装置、检查用半导体装置及卡盘台的检查方法
JP2015049137A (ja) 半導体チップ試験装置及び方法
JP6418070B2 (ja) 測定装置、半導体装置の測定方法
JP6365953B1 (ja) プローバ
JP5836872B2 (ja) 半導体装置の特性評価装置
JP7209938B2 (ja) プローバ
JP2019075514A (ja) プローブカードおよび半導体素子の検査方法
JP6731862B2 (ja) 半導体装置の評価装置
JP2020194856A (ja) 中間接続部材及び検査装置
JP6719423B2 (ja) チャックステージ検査装置およびチャックステージ検査方法
JP6680176B2 (ja) 評価装置および半導体チップの評価方法
JP6804414B2 (ja) 半導体装置用評価装置および半導体装置の評価方法
JP6553247B2 (ja) 検査用半導体装置
JP4936707B2 (ja) プローバ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20171024

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180813

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180821

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180918

R150 Certificate of patent or registration of utility model

Ref document number: 6407128

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250