JP2019075514A - プローブカードおよび半導体素子の検査方法 - Google Patents

プローブカードおよび半導体素子の検査方法 Download PDF

Info

Publication number
JP2019075514A
JP2019075514A JP2017202318A JP2017202318A JP2019075514A JP 2019075514 A JP2019075514 A JP 2019075514A JP 2017202318 A JP2017202318 A JP 2017202318A JP 2017202318 A JP2017202318 A JP 2017202318A JP 2019075514 A JP2019075514 A JP 2019075514A
Authority
JP
Japan
Prior art keywords
test
wafer surface
wafer
probe
test probes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017202318A
Other languages
English (en)
Inventor
伊藤 嘉教
Yoshinori Ito
嘉教 伊藤
中島 泰
Yasushi Nakajima
泰 中島
充博 原田
Mitsuhiro Harada
充博 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2017202318A priority Critical patent/JP2019075514A/ja
Publication of JP2019075514A publication Critical patent/JP2019075514A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】プローブカードを用いて多数の半導体素子チップを同時にテストする場合に、ウェハの端部とテストプローブが接触してウェハの欠けを生じる場合があり、これに伴って異物が発生することがあった。特にパワー半導体素子のガードリングに異物が付着した場合には、テスト工程で耐電圧試験により不良となってしまうことがあった。【解決手段】プローブカードをウェハ表面に対して直交する方向に移動させて、テストプローブをパワー半導体素子にコンタクトさせる時に、所望のテストプローブの、ウェハ表面に対して直交する方向の高さを変化させ、ウェハの端部とテストプローブの接触を回避する。【選択図】 図1

Description

この発明は、半導体ウェハのテストに用いるプローブカードに関する。
半導体ウェハのテスト工程においては、半導体の表面電極に、複数のタングステンなどの導電性の材料でつくられたテストプローブを押し当て、電気的試験を実施する。このときウェハには等間隔で半導体素子が割り付けられて一括で製造されている。プローブカードとは、単数または複数の半導体素子に対して、複数のテストプローブを押し付けて電気的に接触させる装置のことである。単数の半導体素子用のテストプローブを、ウェハに割り付けられた半導体素子と同じ間隔で複数、プローブカードに配置しておくことで、同時に複数の半導体素子を測定可能であり生産性が高くなる。
特開2016−96238号公報 特開昭62−98635号公報 特許第2970897号公報
従来のプローブカードは、多数の半導体素子チップを同時にテストする場合に、ウェハの端部とテストプローブが接触するケースが避けられなかった。
通常、上述のウェハは、Si、あるいはSiCといった脆性材料で構成されている。このような脆性材料は、一般的に欠けやすく、またテストプローブも通常、金属であるため、プローブカードをウェハの表面に直交する方向に動作させて、ウェハにテストプローブを押し当てたときに、テストプローブがウェハの端部と擦れ、ウェハの端部が欠けて破片が飛散するという不具合が起きることがあった(図9参照)。
また、上述のような、欠けた破片のウェハへの付着は、例えばパワー半導体素子のテストにおいては電気特性不良の原因となることもあるため、上述のようなウェハの欠けが発生せずに、複数の半導体素子を同時にテストできるプローブカードが求められていた。
本発明は、上述のような状況に鑑み、選択的にテストプローブを退避動作させることができ、ウェハに欠けが生じているか否かによらず、被測定体であるウェハの端部へのテストプローブの接触を回避することのできる装置、および方法を提供することを目的とする。
本発明のプローブカードは、
ウェハに形成した複数の半導体素子を同時にテストするためのプローブカードであって、
前記半導体素子の電極に接触してテストを行う複数のテストプローブと、
前記テストを行う際、前記複数のテストプローブをウェハ表面に沿って非接触状態で移動させる第1の移動機構と、
前記テストプローブごとに、当該テストプローブの位置が、ウェハ表面の法線方向に離隔した位置であって前記半導体素子の形成位置と対応する位置にあるか否かを判断する判断手段と、
前記複数のテストプローブのうち、前記判断手段の判断結果により、予め選択されたテストプローブを、前記ウェハ表面に対して垂直な方向であって前記ウェハ表面から離隔して設置するとともに、選択されなかったテストプローブを、前記テスト時に、前記ウェハ表面に対して垂直な方向に移動させて前記半導体素子の電極に接触させるようにする第2の移動機構と、を備えたものである。
プローブカードをウェハ表面に対して垂直方向に移動させて、テストプローブをパワー半導体素子にコンタクトさせる時に、所望のテストプローブの垂直方向の高さを変化させ、ウェハの端部とテストプローブの接触を回避する。これによってウェハの欠けによる異物の発生を回避する。これにより、テストプローブのセットの数を任意に増やすことができるため、テスト工程の同時測定チャンネル数を増やすことができる。
本発明の実施の形態1に係るプローブカードのうち、テストプローブ部の一例を示した側面図である。 本発明の実施の形態1に係るプローブカードのうち、連結部品を備えたテストプローブ部の一例を示した側面図である。 本発明の実施の形態1に係るプローブカードの全体の概観を説明するための斜視図である。 本発明の実施の形態2に係るプローブカードの一例を説明するための図である。 本発明の実施の形態3に係るプローブカードの一例を説明するための図である。 本発明の実施の形態4に係るプローブカードの一例を説明するための図である。 本発明の実施の形態4に係わるプローブカードに用いられるカム機構の一例を説明するための図である。 本発明の実施の形態4に係わるプローブカードに用いられるカム機構の動作特性を説明するための図である。 端部が欠けたウェハの一例を説明するための図である。
実施の形態1.
実際のテストでは、複数の半導体素子を同時に測定するプローブカードを用いて、ウェハ上の測定位置を相対的に移動させながら、ウェハ上の複数の半導体素子を順次、測定していくことになるが、ウェハとプローブカードの位置関係によっては、テストプローブがウェハのエッジ、あるいはウェハの(外周の)外側に、はみ出すポジション(以下では、このポジションをウェハエッジ領域と呼ぶ)を取ることがある。このとき、テストプローブの先端、あるいは先端近傍の一部(以下においては、テストプローブの先端、あるいは先端近傍の一部を総称して、テストプローブ先端部と呼ぶ)が、ウェハの半導体素子の電極以外の箇所に接することになる。
通常、プローブカードを備えたテスト装置は、プローブカードを移動させるための駆動手段である移動機構を備え、この移動機構でプローブカードをウェハ表面に直交する方向(ウェハ表面に対する法線方向に同じ)に移動することで、プローブカードをウェハ表面に対して直交する方向に押し付けることにより、テストプローブとウェハ表面の半導体素子の電極を接触させて加圧する。このことにより、電気抵抗が非常に小さい状態で、テストプローブと半導体素子の電極を電気的に導通させる。
ウェハ上には複数の半導体素子がリソグラフィ技術などにより、マトリクス状に作りこまれており、ウェハはテスト装置のステージに、真空吸着などの手段で搭載される。
一方、テスト装置のプローブカードは、上述の駆動手段によって、テストプローブとウェハが接触しない高さにまで、ウェハ表面に直交する方向である垂直方向に沿って上方に退避した状態で、別の駆動手段を用いてウェハを水平方向に移動させ、その後、プローブカードを(ウェハ表面に対して)垂直方向に駆動するテスト装置の駆動手段によって、再度、プローブカードをウェハに接近させ、既にテストを終了した半導体素子とは異なる半導体素子の電極とテストプローブを接触させる。この動作を繰り返し、ウェハ上の複数の半導体素子の全てをテストするというように動作する。
以下、本発明の実施の形態1に係るプローブカードの一例について図を用いて説明する。
図1は、本実施の形態に係るプローブカードのうち、テストプローブ部を示した側面図である。図において、テストプローブ1には、鉄などの磁性体(ここでは特に強磁性体を意味する。以下同様)2が取り付けられている。またテストプローブの上部の空間には、コイルを用いた電磁石3が配置されている(図1(a)参照)。
また、図示しないテストプローブの動作機構(例えば特開昭62−98635号参照)と、図示しないデータベース手段(例えば特許第2970897号参照)からの指令により、テスト装置の判断手段が、複数のテストプローブのテストプローブごとの測定位置が、ウェハ表面から離隔した前記パワー半導体素子の形成位置と対応する位置(当該形成位置からウェハ表面に対して法線方向に離隔した位置)にあるか否かを判断する。具体的には、ウェハ情報とチップ情報とに基づいて記憶されたチップ配列の座標とテストプローブ座標を演算して対応する位置にあるか否かを判断する。その結果、対応する位置にないと判断した場合には、電磁石3を動作させ、テストプローブを垂直方向上側に引き上げて、ウェハの縁と接触しない位置までテストプローブを移動させる(図1(b)参照。図中、実線は移動前の位置で、破線は移動後の位置である。なお矢印は移動方向を示す)。これによってウェハの欠けを防止する。
図2には、複数(ここでは3本)のテストプローブ1を一組としてセットにしたテストプローブ(群)を、ウェハ表面に対して同一高さに、力学的に保持する連結部品(連結されたテストプローブ間で電流が流れないように、例えばセラミックスあるいは樹脂などの絶縁性の材料である)4と、前記連結部品に固着した(電流を流すことにより、電磁石に引きつけられる部材である)磁性体2が備えられている。また、この磁性体2の垂直上方には電磁石3が配置され、電流の印加により、この磁性体を引きつけることでセットにしたテストプローブ(群)を引きつける。
上記のようにセットにしたテストプローブをセット単位で同時に駆動する場合には、テスト装置の(上記とは異なる内容の判断を行う)判断手段が、セットになったテストプローブをセット単位での(セットに含まれる全ての)テストプローブの測定位置が、ウェハ表面から離隔した、前記パワー半導体素子の形成位置と対応する位置(当該形成位置からウェハ表面に対して法線方向に離隔した位置)にあるか否かを判断し、(セットに含まれる全てのテストプローブのうち少なくとも1つが)対応する位置にないと判断した場合には、電磁石3を動作させ、該当するテストプローブのセットを垂直方向上側に引き上げ、ウェハの縁と接触しない位置まで移動させる。
ここで、一般に、半導体素子に対しては、最低2本のテストプローブを同時に接触させ、電圧を印加して特性を測定するが、半導体素子とテストプローブが互いに電気的に離間した状態が生じている場合には帯電して放電破壊するなどの危険があるため、電位差が所定値より大きくなっている電極間を適宜短絡することなどにより、放電破壊などの不具合の回避を図る。
このように、セット(複数同時に駆動するテストプローブの組合せ)で駆動するテストプローブをウェハの垂直上方に移動する手段(以降、この手段を第3の移動機構とも呼ぶ)を設けることは、全てのテストプローブを垂直上方に移動する手段を用意する場合に比較して、部品点数が少なくできるなどの利点がある。この場合、連結部品により纏められた各テストプローブ(セットで駆動される各テストプローブ)は同時に、垂直方向の位置を変えられる。また、テストプローブをセット単位で駆動することにより、テストプローブを駆動するための、テストプローブ1個当たりの必要なエネルギー、すなわちエネルギー密度を下げることができるメリットも期待できる。
テストプローブが、ウェハ上で半導体素子の形成位置以外の垂直上方にあると判断された場合には、移動機構により電磁石を移動させることにより、ウェハの表面に直交する方向であって、現状のテストプローブの位置より、さらに上方の位置(ウェハ表面との離間距離が増加する位置)に引き上げられ、結果的にウェハの縁と接触しない位置に移動する。これによってウェハの欠けを防止する。
図3にプローブカード5全体の外観を斜視図で示している。プローブカードは、水平方向に半導体素子、すなわちチップ(以下、説明が煩雑ななることを避けるため、半導体素子を単にチップと呼ぶ)のサイズ分のピッチで移動して、チップの電極の適宜に対応した位置に、テストプローブを位置決めし、ウェハ上に碁盤格子状に割り付けられたチップを検査する。
このとき、チップがパワー半導体素子の場合には、チップをテストする際、印加される電圧が大きいという特別の事情があるため、一般的な場合より、絶縁距離を大きく設定する必要がある。基本的にはパワー半導体チップの表面の電極間には、数〜数十ボルトの電位差しか与えられないが、故障チップがウェハ上に存在したときには、高電圧試験時において故障チップと正常チップ間には千ボルト以上の電位差が発生する可能性があり、そのような場合、各パワー半導体チップに対応する複数のテストプローブのセット同士の間は、空間距離として、少なくとも20mm程度の距離を確保する必要がある。
これに対してパワー半導体チップの寸法は数mm、たとえば8〜10mm角と小さいため、同時に測定できるチップは1個置き、2個置きなど、適宜数チップを飛ばして検査する必要がある。
このように、パワー半導体チップに対応するプローブカードには、同時に全てのチップを検査することが困難という事情がある。すなわち、ウェハ全面の全チップを同時に1回で、テストが完了するようにテストプローブを配置することは、各テストプローブのサイズとチップの隣接する電極間の距離のサイズの大小関係の影響などにより、各テストプローブ間の空間距離確保の観点から無理な場合がある。
このため、各チップに対するテストを実施する場合、適宜同じ距離ピッチでテストするべく、言い換えるとチップの複数の電極を間引きテストするべく、プローブカードとウェハを相対的に移動させて複数回テストすることで、この問題を技術的に解決できる。
ここで、ウェハに割り付けられて形成されたチップに対して、ウェハ表面に沿って、プローブカードを移動させてテストした場合、一部のテストプローブがウェハの端部に接触してしまうことがある。端部とは具体的にはウェハの縁からウェハの厚みまたは厚みの2倍程度の距離に相当する距離のリング状の領域を示す。ウェハの結晶方位にもよるが、基本的にウェハは単結晶であるので、加工の際、結晶方位に沿って滑る方向への必要エネルギーが小さい傾向があるため、欠けなどはこの方向に沿って直線的に生じる。
このときウェハの厚みより短い距離にある部分をテストプローブで加圧すると、ウェハの厚み未満のサイズで断面が三角形となるような欠けが生じやすいことが経験的に知られている。
具体的には、上述のような、ウェハの端からウェハの厚み程度の欠けが想定される、ウェハの端からウェハの厚み程度の距離、あるいはウェハの厚みの2倍程度の欠けが想定される、ウェハの端から厚みの2倍程度の距離に、テストプローブが接触することを避けることでウェハの欠けを防止できる。
すなわち、図示しないデータベース手段に保存されたウェハの端とチップの割付位置(ウェハの端を基準とした、ウェハ上でのチップの配置位置のこと)、テストプローブの物理的な位置、及びウェハの厚みの情報と、図示しないウェハとプローブカードの水平方向の相対位置移動手段(移動手段としては例えばXYテーブルが挙げられる。以降この移動手段を第1の移動機構とも呼ぶ)が有するウェハとプローブカードの相対位置情報から、ウェハの端部とテストプローブが干渉するであろうとテスト装置の判断手段により判断された場合に、テストプローブ退避手段(例えば電磁石)を作動させ、テストプローブをウェハ表面の垂直上方に退避させること(以降、この場合に用いる移動手段を第2の移動機構とも呼ぶ)で、このようなウェハの端部とテストプローブの接触を回避でき、ウェハの欠けを防止できる。
ここで、テストプローブの製作方法としては、タングステン粉末を型内に所定量供給し、焼成する粉末冶金法が挙げられる。このとき、所謂カンチレバー型と呼ばれる、テストの際、ウェハと接触する先端部分が折れ曲がった形状のテストプローブが通常用いられる。本実施の形態では、テストプローブには、枝分かれ部である磁性体2(たとえば鉄片)を構成している。このような枝分かれ部の形成は粉末冶金の金型形状の工夫で実現可能である。
ここでテストプローブの枝分かれ部は、テストプローブ先端の外側寄り、すなわちテストプローブの根元と反対側に配置しているが、これはテストプローブの根元との距離が大きいほど、力学的に(モーメントの関係から)テストプローブに与える力を小さくできるためである。なお、例えば一般的な磁石より強力な磁力を持つ磁石を用いる場合には、テストプローブの根元近くに上記枝分かれ部を配置することが可能であり、同様に、ウェハの割れを防止することが可能であるが、高価となる。
この時、テストプローブの製作方法として、2ステップの粉末冶金プロセスにより、鉄片をタングステンに一体化してもよいし、ネジ留め等の機械的なプロセスによって一体化してもよい。
また、チップ単体、あるいはセットでテストするチップ群に対して、複数のテストプローブを一セットとして運用することが本実施の形態のプローブカードに要求されるため、上記磁性体がテストプローブ間を一体化する治具を兼ねてもよいし、例えばフッ素樹脂などの絶縁性の樹脂を一体化する治具として用い、この治具に磁性体を固定する構成としてもよい。
このように、複数のテストプローブを同一のテストプローブ退避手段で動作させることで、テストプローブを上下させる動作機構を簡略化できるなど、テスト装置の装置構成を簡略化できる。またチップのサイズ単位でテストプローブ退避手段を設定すればよいため、サイズの制約が小さくなる。すなわちテストプローブ一本にテストプローブ退避手段一つをセットとしてペアリングしてテストする場合には、テストプローブ間の距離によってテストプローブ退避手段のサイズが限定されるので、非常にコンパクトにしなければならず、強力な磁性体を用いる必要があるなどの制約があるが、セット単位でテストプローブ退避手段を適用することで、セット自体は大きなサイズでもよくなり、装置全体の低コスト化が可能となる。また、選択的に簡便にテストプローブを動作させることができるため、上下動作を簡単に実現でき、電気的な悪影響がないという効果が得られる。
電磁石による退避動作を実施する場合、電磁石によって磁性体を磁化している状態から、この磁化動作を急激にオフにすると、テストプローブがウェハに叩きつけられるように接触する恐れがある。従って、好ましくは、磁化動作中の電磁石の磁力を緩やかに弱めるように、電磁石に印加する電流の遅延回路を備えることが望ましい。またプローブカード全体を一旦上方に引き上げ、そこで電磁石の磁力を減ずる操作と、次の測定ポジションでの各テストプローブの退避動作を実施して、その後にプローブカードを所定のテスト位置に設定することで、意図しない、テストプローブとウェハとの接触を防止できる。また、接触の防止によりウェハの欠けを防ぐことができるため、これに伴う異物の発生を防止できる。
特に、ウェハの形態で検査される半導体素子のうち、パワーモジュールに用いるパワー半導体素子では、素子の特性として、パワー半導体素子の外縁と内側の領域間では、数百から数千ボルトもの高電圧がかかる。そのためパワー半導体素子の外縁から数mmの領域には、ガードリングと呼ばれる、電界強度を下げるための領域が設けられているが、本実施の形態のプローブカードにおいては、このガードリングに異物が付着することがなくなり、パワー半導体素子の電界強度分布が設計どおりに作用するため、電界集中がおきて所定の耐電圧特性が得られなくなるという不具合が発生する心配もない。
また、パワー半導体素子の組立工程のうち、ワイヤボンド工程では、直径数百μmのアルミワイヤをパワー半導体素子の表面電極に数百g重程度の荷重で押し付けて、超音波を印加することでアルミワイヤを変形させてパワー半導体素子の表面電極に接合するが、本実施の形態のプローブカードを用いれば、ワイヤボンド工程においても、パワー半導体素子の表面電極に異物が付着していることがないため、ワイヤボンド工程において、パワー半導体素子にアルミワイヤを接合する場合にも、異物がパワー半導体素子に食い込んで傷がつくような不具合もない。
さらに、パワー半導体素子の組立工程のうち、銀(A)焼結接合においては、パワー半導体素子を配線基板に接合するときに、例えば10〜30MPaの荷重で全面加圧して銀(A)焼結層の品質を高めるというプロセスを用いるが、パワー半導体素子の表面に異物が付着することはなく、全面加圧下で、異物がパワー半導体素子に食い込み、傷がつくという不具合が発生する心配もない。
実施の形態2.
図4に本発明の実施の形態2に係るプローブカードの一例を示す。この図は、本実施の形態に係るプローブカードのテストプローブ部を示す側面図(図4(a)参照)、およびテストプローブ部の動作説明図(図4(b)参照)である。図に示すように、テストプローブ1aには、垂直方向(図4(b)の矢印方向である上下方向)にテストプローブの位置を変えるためのエアシリンダ6が取り付けられている。
図示しないテストプローブの動作機構と図示しないデータベース手段からの指令により、エアシリンダ6が動作し、シャフト部7が回転方向の誤差を吸収しながら、テストプローブ1aを矢印で示した方向に沿って、退避位置(図中の二点鎖線で示した位置)まで移動させる(図4(b)参照)。これによってウェハ端部にテストプローブが接触して発生する欠けを防止する。
ここで、シャフト部7は少なくとも1つのリンク部8を有する。エアシリンダが単純な上下動作をした場合、テストプローブ1aは(支持部分である)根元部分を中心とした回転動作をしようとするため、リンク部がない場合には、通常、エアシリンダの軸がずれてしまい、動きが鈍くなる現象が発生するが、少なくとも一つのリンク部8とシャフト部7を備えることで、回転運動と上下運動の違いに由来する、シリンダの軸のぶれを吸収でき、テストプローブを安定に動作させることができる。
上述のように、テストプローブの位置を変えるためのアクチュエータの動力としては、例えばエア圧を利用したものを利用して、これを図示しないバルブの開閉機構により動作させることなどにより、テストプローブ退避手段に特徴的な2ポジション、すなわち、テストプローブがウェハに接するポジション(ウェハの中央部分でテストする場合)と、テストプローブがウェハに接触しないポジション(ウェハの外周端部分でテストする場合)、を実現できる。
エア圧を利用することにより、選択的に簡便にテストプローブを動作させることができるため、上下動作を簡単に実現でき、電気的な悪影響がないという効果がある。
アクチュエータによる駆動により、プローブカードは、電気的に駆動する場合に用いる駆動用の配線などが不要となるため、メンテナンス性、あるいは小型化などにメリットがある。
この例では各テストプローブに対して一つのエアシリンダを備えた例を示したが、図2のように、複数のテストプローブを一体に動作させる連結部品4を介在させた、セットになったテストプローブに対して一つのエアシリンダを備えたものでも構わない。
実施の形態3.
図5に本発明の実施の形態3に係るプローブカードの一例を示す。この図は、実施の形態3に係るプローブカードのテストプローブ部を示す側面図(図5(a))、およびテストプローブ部の動作説明図(図5(b)参照)である。
図5(a)に示すように、テストプローブ1bは、実施の形態1で説明した部材に加え、長手方向の大部分の領域に渡って、線膨張係数の異なる部材の組合せとなるバイメタル部材10を追加して構成されたものとなっている。そして、テストプローブの長手方向に沿うテストプローブの近接領域に、ヒータなどの加熱手段9を備えており、加熱手段9の発熱によって、上記バイメタル部材を追加構成したテストプローブ1bのバイメタル効果により、このテストプローブ1bを所定の退避位置(図5(b)で矢印の方向に移動した後の位置である破線で示す位置)に移動させることができる。
ヒータ手段としては、例えばラバーヒータをテストプローブ1bに巻き付けることで容易に実現できる。このとき、熱源が電気エネルギーによる加熱手段の場合には、テストプローブ1bとヒータ回路が絶縁されていることが、テスト精度を確保する上で重要である。加熱手段としては、電気エネルギー以外に、例えば光ビームのような電磁波を照射することによっても可能である。
ヒータ手段としては、ニクロム線のような抵抗による発熱を用いるものが利用できるが、上述のように、ヒータ加熱用の加熱手段がテストプローブ1bと電気的に接触することは避けなければならない。例えば絶縁性の被膜を介することで、この問題は回避できる。
なお、図5の加熱手段とテストプローブ1bとを、ある距離を隔てて記載したのは、電気的に絶縁していることを示すためであり、必ずしも加熱手段とテストプローブが空間的に離隔して設置されていることを意味するわけではない。
ここで、絶縁性の加熱手段としては、抵抗線を内包したラバーシート、あるいはセラミック粉末を焼き付けた絶縁皮膜つきの金属線などがあり、電気的には絶縁しながら、熱的損失を少なくして効率的に熱伝導させることが必要である。
例えば、絶縁性の被膜を有する加熱手段を用いる場合は、加熱手段は、テストプローブに物理的に接触している状態とし、効率的に加熱することができる。
電気的に絶縁しながら加熱する手段としては、熱伝導によらず、先に述べたように、光、あるいは電波などの電磁波を用いて、絶縁距離として必要な距離を介して加熱する手段がある。この場合、熱吸収率が高くなるような耐熱塗装をテストプローブの被加熱部に施すと効率的である。
他に輻射ヒータのように、輻射作用を利用して加熱する手段がある。例えば輻射ヒータを用いる場合にはテストプローブの被加熱部に、放射率が高い黒色の耐熱塗装を施すことで効率的な加熱が可能である。
このとき、線膨張係数の異なる部品はテストプローブの根元とチップとが接する先端までは一体化せず、これらの間の部分的な領域にだけ配置することが望ましい。この理由は、異なる金属が接合された場合に、温度変化があるとゼーベック効果により電位差が生じ、測定する電圧、電流の精度に悪影響を与えることがあるので、これを避けるためである。テストプローブの先端と根元には、線膨張係数の異なる部品を介在させないことで、この電位差の影響をキャンセルできる。
本実施の形態によれば、選択的に簡便にテストプローブを動作させることができるため、上下動作を簡単に実現でき、電気的な悪影響がない。
なお、テストプローブの材質としては、この方式の場合は、温度変化による電気抵抗率の変化が大きい材料は使用を避けるべきであるが、通常の金属材料であれば、温度変化100℃に対して抵抗率の変化が倍程度であり、電流が数十mA程度までのテスト項目であれば、この程度の抵抗率変化は問題ない。しかし、前述の抵抗率の変化が10倍程度変化する材料の使用は避けることが望ましい。
実施の形態4.
図6に本発明の実施の形態4に係るプローブカードの一例を示す。この図は、実施の形態4に係るプローブカードのうち、テストプローブ部を示す側面図である。図に示すように、テストプローブの下側にはカム機構を備えており、カム11の回転軸を回転させることで、テストプローブを所定の退避位置(図中に破線で示した位置)に移動させることができる。
また、本実施の形態においては、各テストプローブに対して適宜のカム形状を設定するようにする。この適宜のカム形状に関して、以下、図を用いて具体的に説明する。
図7は、本発明の実施の形態4に係わるプローブカードに用いられるカム機構の一例を示したものである。本実施の形態のカム機構は、図7(a)に示すように、1つの回転軸の軸方向の異なる3つの位置に、形状の異なるカムをそれぞれ取付け(計3個のカムを取付け)、上記回転軸を、図示しない回転駆動機構で回転させることにより、回転軸の回転に伴うテストプローブの退避状態を、それぞれのカムで異なるようにしたものである。
図7(b)には、上記回転軸の所定の基準角度位置での回転角を0°として、この基準角度位置からの回転角を、上から順に、0°、90°、180°、270°に変化させた場合の、それぞれの回転角における、上記3個のカムの各取付け位置での断面形状(具体的には、図の右から順に断面AA、断面BB、断面CCの各断面におけるカム形状)を示している。
また、図7(b)に示すように、3個のカムは、外周部の輪郭形状が互いに異なっている。具体的には、外周部の大凡の輪郭である基準円からの突出部分の形状が異なっている。
つまり、この図において、回転軸の一番右側に位置する「一番端退避カム12」、すなわち、プローブカードのポジション上、ウェハの一番端(外周端近く)に位置するチップ位置に相当する位置にあるテストプローブを退避させるためのカム、では、基準円からの突出部分(図中、黒く塗りつぶした箇所)が、ほぼ半円周分の範囲にわたっており、回転角が90°〜270°の範囲でテストプローブを退避することができる。
また、回転軸のほぼ中央部に位置する「二番目退避カム13」、すなわち、端から二番目までに位置するチップ位置に相当する位置のテストプローブまでを退避させるためのカム、では、基準円からの突出部分が約1/4円の範囲にわたっており、回転角が180°〜270°の範囲でテストプローブを退避することができる。
さらに、回転軸の一番左側に位置する「三番目退避カム14」、すなわち、ウェハの端から三番目までに位置するチップ位置に相当する位置のテストプローブまでを退避させるためのカム、では、基準円からの突出部分が、回転角が270°でテストプローブを退避することができる。
以上、上記のカム機構の動作特性、すなわち、形状の異なる3種類のカムを回転軸の回りに回転させたときの、回転角に対するテストプローブとウェハ表面との離隔距離L(両方の表面間の最短距離)の関係を示したのが図8である。
この図は、各カムの動作特性として、回転軸を連続的に回転させたときの、回転角(横軸)とテストプローブとウェハ表面との離隔距離(縦軸)の関係を示した図である。ここでは、カムごとの回転角(0°〜360°)に対する、テストプローブとウェハ表面との離隔距離L(任意スケール)の変化を示している。図中、縦軸上の点線(の値)は、テストプローブの退避位置Lを示している。
なお、図8(a)は、一番端退避カム12の動作特性を示す図であり、図8(b)は、二番目退避カム13の動作特性を示す図であり、図8(c)は三番目退避カム14の動作特性を示す図である。
この図8に示す例において、一番端退避カムでは、回転角90°〜270°の範囲がテストプローブの退避位置Lとなっており、二番目退避カムでは、回転角180°〜270°の範囲がテストプローブの退避位置Lとなっており、三番目退避カムでは、回転角270°の位置がテストプローブの退避位置Lとなっている。
このように、輪郭形状が異なる3種類のカムを共通の回転軸に取付け、この回転軸を回転させることにより、プローブカードのポジション上、ウェハの一番端(外周端近く)に位置するチップ位置に相当する位置のテストプローブを退避させたり、ウェハの端から二番目までに位置するチップ位置に相当する位置のテストプローブまでを退避させたり、ウェハの端から三番目までのチップ位置に相当する位置のテストプローブまでを退避させるなど、回転軸に取付けるカムの組合せを、目的に応じて適宜に定めることにより、選択的に多段階の退避状態を設定できる。
つまり、カム11を取付けている回転軸の回転角度の変更のみで、前記複数のテストプローブの退避状態を実現でき、テストプローブの設置位置を変更するための駆動機構を簡略化できるという利点がある。また、複数の領域の上下動作ポジションを一組のカムセットで実現でき、装置を簡便化できるという利点もある。
なお、この例では、カム11の設置位置が、テストプローブの下側にある例を示したが、カムをテストプローブの上側に配置して、必要な時に適宜、カムをテストプローブの所定の退避位置に退避するようにしても同様の効果を奏する。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。例えば、上記の説明では、ウェハが(重力方向と直交する面である)水平面に沿って設置されている場合において、ウェハ面に対して垂直方向上側にテストプローブを有するプローブカードが配置されている例で説明したが、これに限らず、ウェハ面に対して垂直方向下側にテストプローブを有するプローブカードが配置されている場合(第2のケース)において、テストプローブをウェハ面からさらに離れる下側位置を退避位置に設定しても同様の効果がある。
また、ウェハが(重力方向と平行な面である)垂直面に沿って設置されている場合において、ウェハ面に対して水平方向右側、あるいは左側にテストプローブを有するプローブカードが配置されている場合(各々、第3、第4のケース)において、同様に、テストプローブをウェハ面から離れる位置であるさらに右側の位置、あるいはさらに左側の位置を退避位置に設定しても同様の効果がある。
1、1a、1b テストプローブ、2 磁性体、3 電磁石、4 連結部品、5 プローブカード、6 エアシリンダ、7 シャフト部、8 リンク部、9 加熱手段、10 バイメタル部材、11 カム、12 一番端退避カム、13 二番目退避カム、14 三番目退避カム、L テストプローブとウェハ表面との離隔距離、L テストプローブの退避位置

Claims (8)

  1. ウェハに形成した複数の半導体素子を同時にテストするためのプローブカードであって、
    前記半導体素子の電極に接触してテストを行う複数のテストプローブと、
    前記テストを行う際、前記複数のテストプローブをウェハ表面に沿って非接触状態で移動させる第1の移動機構と、
    前記テストプローブごとに、当該テストプローブの位置が、ウェハ表面の法線方向に離隔した位置であって前記半導体素子の形成位置と対応する位置にあるか否かを判断する判断手段と、
    前記複数のテストプローブのうち、前記判断手段の判断結果により、予め選択されたテストプローブを、前記ウェハ表面に対して垂直な方向であって前記ウェハ表面から離隔して設置するとともに、選択されなかったテストプローブを、前記テスト時に、前記ウェハ表面に対して垂直な方向に移動させて前記半導体素子の電極に接触させるようにする第2の移動機構と、
    を備えたことを特徴とするプローブカード。
  2. 前記テストを行う際、前記予め選択されたテストプローブが、前記ウェハ表面に対して垂直な方向であって、前記ウェハ表面から離隔して設置した位置から、さらに離隔した位置でテスト可能な手段を備えたことを特徴とする請求項1に記載のプローブカード。
  3. ウェハに形成した複数の半導体素子を同時にテストするためのプローブカードであって、
    前記テストを行う際、前記半導体素子の電極に接する複数のテストプローブと、
    前記複数のテストプローブをウェハ表面に沿って非接触状態で移動させる第1の移動機構と、
    前記複数のテストプローブのうち、2個以上のテストプローブの組合せを1セットとしてセット単位でテストプローブを一体化するための連結部品と、
    前記テストプローブのセットごとに、当該テストプローブのセットの位置が、ウェハ表面の法線方向に離隔した位置であって前記半導体素子の形成位置と対応する位置にあるか否かを判断する別の判断手段と、
    前記複数のテストプローブのうち、前記別の判断手段の判断結果により、予め選択されたテストプローブのセットを、前記ウェハ表面に対して垂直な方向であって前記ウェハ表面から離隔して設置するとともに、選択されなかったテストプローブのセットを、前記テスト時に、前記ウェハ表面に対して垂直な方向に移動させて前記半導体素子の電極に接触させるようにする第3の移動機構と、
    を備えたことを特徴とするプローブカード。
  4. 前記テストを行う際、前記予め選択されたテストプローブのセットが、前記ウェハ表面に対して垂直な方向であって、前記ウェハ表面から離隔して設置した位置から、さらに離隔した位置でテスト可能な手段を備えたことを特徴とする請求項3に記載のプローブカード。
  5. 前記第2の移動機構は、電磁石、エアシリンダ、バイメタル部材、カム機構のうち、いずれか一を有するものであることを特徴とする請求項1または請求項2に記載のプローブカード。
  6. 前記第3の移動機構は、電磁石、エアシリンダ、バイメタル部材、カム機構のうち、いずれか一を有するものであることを特徴とする請求項3または請求項4に記載のプローブカード。
  7. 請求項1に記載のプローブカードを用いて、
    前記第1の移動機構により前記複数のテストプローブをウェハ表面に沿って所定の半導体素子の形成位置に移動させた場合、前記判断結果に応じて、前記第2の移動機構により、前記予め選択されたテストプローブについては、前記ウェハ表面から離隔して保持するとともに、前記選択されなかったテストプローブについては、前記半導体素子の電極に接触させて、ウェハ表面に形成した半導体素子の検査を行うことを特徴とする半導体素子の検査方法。
  8. 請求項3に記載のプローブカードを用いて、
    前記第1の移動機構により前記複数のテストプローブのセットをウェハ表面に沿って所定の半導体素子の形成位置に移動させた場合、前記判断結果により、前記第3の移動機構により、前記予め選択されたテストプローブのセットについては、前記ウェハ表面から離隔して保持するとともに、前記選択されなかったテストプローブのセットについては、前記半導体素子の電極に接触させて、ウェハ表面に形成した半導体素子の検査を行うことを特徴とする半導体素子の検査方法。
JP2017202318A 2017-10-19 2017-10-19 プローブカードおよび半導体素子の検査方法 Pending JP2019075514A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017202318A JP2019075514A (ja) 2017-10-19 2017-10-19 プローブカードおよび半導体素子の検査方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017202318A JP2019075514A (ja) 2017-10-19 2017-10-19 プローブカードおよび半導体素子の検査方法

Publications (1)

Publication Number Publication Date
JP2019075514A true JP2019075514A (ja) 2019-05-16

Family

ID=66544289

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017202318A Pending JP2019075514A (ja) 2017-10-19 2017-10-19 プローブカードおよび半導体素子の検査方法

Country Status (1)

Country Link
JP (1) JP2019075514A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110479648A (zh) * 2019-08-13 2019-11-22 绵阳高新区鸿强科技有限公司 一种芯片检测、包装的生产系统
CN114089068A (zh) * 2021-11-17 2022-02-25 歌尔科技有限公司 通讯模组、测试结构以及测试设备
CN110479648B (zh) * 2019-08-13 2024-05-24 四川经纬达科技集团有限公司 一种芯片检测、包装的生产系统

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110479648A (zh) * 2019-08-13 2019-11-22 绵阳高新区鸿强科技有限公司 一种芯片检测、包装的生产系统
CN110479648B (zh) * 2019-08-13 2024-05-24 四川经纬达科技集团有限公司 一种芯片检测、包装的生产系统
CN114089068A (zh) * 2021-11-17 2022-02-25 歌尔科技有限公司 通讯模组、测试结构以及测试设备

Similar Documents

Publication Publication Date Title
KR101985253B1 (ko) 전기적 접촉자 및 전기적 접속장치
CN101520470B (zh) 探测卡及其制造方法和半导体检测装置及其制造方法
US20070029740A1 (en) Body for keeping a wafer, method of manufacturing the same and device using the same
JP5396112B2 (ja) プローブカード
JP5432700B2 (ja) 半導体デバイスの検査装置
JP5436146B2 (ja) ウェーハ検査装置
US9395405B2 (en) Wafer inspection interface and wafer inspection apparatus
JP2007035899A (ja) ウエハプローバ用ウエハ保持体及びそれを搭載したウエハプローバ
JP6440587B2 (ja) 吸着プレート、半導体装置の試験装置および半導体装置の試験方法
JP2007027218A (ja) ウェハプローバ用ウェハ保持体およびそれを搭載したウェハプローバ
JP6674103B2 (ja) プローバ
CN106771943B (zh) 半导体装置的评价装置以及半导体装置的评价方法
JP5691092B2 (ja) 半導体装置の電気的特性検査装置の電極構造およびそれを備えた半導体装置の電気的特性検査装置
JP6289287B2 (ja) 半導体試験装置
JP5562320B2 (ja) 半導体試験装置および半導体試験方法
JP2019075514A (ja) プローブカードおよび半導体素子の検査方法
JP2010080673A (ja) 載置台
JP2017201263A (ja) 多層配線基板及びこれを用いたプローブカード
JP5673608B2 (ja) 検査装置及び検査方法
JP2018157186A (ja) セラミックスヒータ及び静電チャック並びにセラミックスヒータの製造方法
JP2007042909A (ja) ウェハ保持体およびそれを搭載したウェハプローバ
EP2980840B1 (en) Probe device
JP2018146444A (ja) プローバ
JP2007235171A (ja) ウェハプローバ用ウェハ保持体およびそれを搭載したウェハプローバ
JP5500421B2 (ja) ウェハ保持体およびそれを搭載したウェハプローバ