CN101520470B - 探测卡及其制造方法和半导体检测装置及其制造方法 - Google Patents

探测卡及其制造方法和半导体检测装置及其制造方法 Download PDF

Info

Publication number
CN101520470B
CN101520470B CN2008101665401A CN200810166540A CN101520470B CN 101520470 B CN101520470 B CN 101520470B CN 2008101665401 A CN2008101665401 A CN 2008101665401A CN 200810166540 A CN200810166540 A CN 200810166540A CN 101520470 B CN101520470 B CN 101520470B
Authority
CN
China
Prior art keywords
mentioned
foil detector
electrode
wiring
contact terminals
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2008101665401A
Other languages
English (en)
Other versions
CN101520470A (zh
Inventor
春日部进
成塚康则
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN101520470A publication Critical patent/CN101520470A/zh
Application granted granted Critical
Publication of CN101520470B publication Critical patent/CN101520470B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00—Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • G01R1/06727—Cantilever beams
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06733—Geometry aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本发明提供一种探测卡、探测卡的制造方法、半导体检测装置以及半导体装置的制造方法。将硅基板作为型材，在该硅基板上采用光刻技术依次层叠金属膜以及聚酰亚胺膜等的薄膜，由此以单片梁构造形成前端具有棱锥形状或棱台形状的接触端子(4)的探测片(5)，而且将固定基板(6)固定粘结在该探测片(5)上之后，将所形成的探测片(5)依次层叠在硅基板上来固定粘结基板，通过蚀刻除去硅基板以及规定的聚酰亚胺膜，一并形成单片梁构造的接触端子(4)组。

Description

探测卡及其制造方法和半导体检测装置及其制造方法
技术领域
本发明涉及探测卡、半导体检测装置以及半导体装置的制造技术，尤其涉及具有通过与半导体集成电路的制造中使用的方法相同的方法形成的探测片的探测卡、该探测卡的制造技术、包含该探测卡的半导体检测装置以及适用于包含该半导体检测装置的检测工序的半导体装置的制造工序的有效技术。
背景技术
在将半导体元件电路形成在半导体晶片(以下，只记作晶片)上之后进行的半导体装置的制造工序中，主要以代表性的半导体装置的出厂状态即封装品、裸芯片以及CSP(ChipSize(Scale)Package)为例，通过图51表示检测工序的流程的一例。
在半导体装置的制造工序中，如图51所示，大体分的话进行以下3个检测。首先，晶片检测，在半导体元件电路以及电极形成在晶片上的晶片状态下进行，用于掌握导通状态以及半导体元件的电信号工作状态；接下来，老化检测，将半导体元件置于高温、高施加电压等状态下，取出不稳定的半导体元件；然后，分选检测，在半导体装置出厂前掌握产品性能。
对于这样的半导体装置的检测中所使用的装置(半导体检测装置)，在现有技术中，晶片是将在其表面上设置多个半导体装置(半导体芯片(以下，只记作芯片))分别切割开而供使用的。在分别切割成的半导体装置中，其表面上排列设置有多个电极。在工业上这样的半导体装置大量生产，在检测其电特性时，使用从探测卡倾斜导出的由钨针形成的探针构成的连接装置。在该连接装置所进行的检测中，使用以下方法：根据利用探针挠曲的接触压，擦碰电极进行接触来检测其电特性。
近年来，随着半导体元件的高密度化，在半导体装置制造时的检测工序中，检测用的探针的窄间距多管脚化正在发展。由此，希望开发一种使用以下连接装置的半导体元件的检测装置：能够在半导体元件的电极和检测电路之间可靠地传送电信号，在进行工作检测的工序中，能够以高位置精度在窄间距多管脚的半导体元件的微小电极上进行探测，且能够以低负载对该半导体元件进行探测而防止损伤。
随着半导体元件的高密度化、窄间距化的发展，作为能够进行需要高速信号的工作试验成的半导体元件的特性检测的检测方法以及检测装置，存在1988年度的ITC(International test conference)的讲演论文集的601页～607页(非专利文献1)中记载的技术。图52是该非专利文献1公开的检测装置的大致结构图，图53是该检测装置的主要部位放大立体图。在此使用的半导体检测用的探针是通过光刻技术在挠性的绝缘膜201的上表面上形成布线202，在绝缘膜201的下表面形成接地层203，并通过电镀在与被检测对象的半导体的电极对应的位置上设置的绝缘膜201的通孔204上形成半球状的凸出部205，并将其作为接触端子使用。该技术是这样一种检测方法：通过在绝缘膜201的表面上形成的布线202以及布线基板206，利用板簧207的弹性力将与检测电路(图示省略)连接的凸出部205与检测对象的半导体元件的电极通过摩擦凸出部205而进行接触，通过信号的收发来进行检测。
另外，在日本特开2005-24377号公报(专利文献1)中，公开了半导体元件的检测装置，图54是该检测用探测卡的构造的示意图。它是这样一种探测装置，将探测片切割成4份，通过在探测片的中央设置的弹簧推杆211，借助推压模214和缓冲材料将四棱锥状的接触端子212和形成有布线的绝缘膜213挤出。
另外，在日本特开平7-283280号公报(专利文献2)中，公开了一种检测系统，将有选择地对硅晶片进行各向异性蚀刻而形成的穴作为型材来形成接触端子，将该接触端子与在柔软的绝缘膜上形成的布线电连接，夹着缓冲层将探测片固定基板固定在与该绝缘膜中的接触端子配置面相反的里面一侧，使该探测片固定基板与将形成有被检测对象即半导体装置的晶片固定在晶片形状的槽上的晶片支承基板重叠，并使接触端子组的前端面与晶片的电极组的表面接触，由此电连接来进行半导体装置的检测。
另外，在日本特表2002-531915号公报(专利文献3)中，公开了通过光刻技法形成的弹簧接触特征。图55是通过光刻技法形成的该弹簧接触特征的制造工序的中途阶段的示意图。它是将对硅基板215进行各向异性蚀刻而形成的穴216作为型材来形成芯片部分(接触端子)217，粘结利用光刻技法以及表面研磨加工(ChemicalMechanical Polishing；CMP)形成与该芯片部分217连接的凸条部分(梁)218和接线柱部分219，用焊锡222将接线柱部分219连接到陶瓷多层布线基板220的电极221，最后将芯片部分217从硅基板215剥离。
近年来，期望开发一种半导体元件的检测装置，使用能够在窄间距且多管脚的半导体元件的电极和检测电路之间传送电信号来进行工作检测的连接装置。另外，高速电信号用的半导体元件是为了降低介电损耗并实现细微布线化，而作为布线层间的绝缘膜使用与氧化硅(SiO2)相比介电常数小的材料，例如添加氟的氧化硅(FSG)、添加碳的氧化硅(SiOC)以及有机类材料等低介电常数的膜(Low-k膜)。由于这样的介电常数小的材料耐负载及机械强度较弱，为了不对该低介电材料产生损伤，期望一种检测装置，能够在数10mN左右以下的负载下实现稳定的接触电阻值。
在此基础上，随着半导体元件的细微化发展，例如像日本特开2001-53076号公开的在上层形成有多层布线225a～225g的CMOS-LSI226那样，大多在半导体元件的检测用的电极部的正下方，多层地形成有源电路元件形成区域(有源区域)和细微布线(参照图56)。由此，为了不对这些有源电路元件、多层布线产生损坏，要求检测时的接触端子的负载在能够得到良好的接触电阻值的范围内尽可能地低。
另外，必须以高位置精度使检测用的接触端子与窄间距的微小半导体元件的检测用电极焊盘接触。而且，在以后的工序中，在使用该电极焊盘的引线接合或者在连接用凸出部的形成时，为了使与该线缆或凸出部的电极焊盘的连接可靠，要求尽可能地防止因探测导致的电极焊盘面的暴露。即，要求微小的探测痕。
因此，从这些观点出发，对上述技术进行研究。
由钨针构成的探针以及上述形成有半球状凸出部的探针，对在铝电极、焊锡电极等的材料表面上生成了氧化物的被接触材料，用接触端子擦碰电极，由此擦掉电极材料表面的氧化物，通过与其下面的金属导体材料接触，而确保接触状态。其结果，通过用接触端子擦碰电极，产生电极材料的碎屑，成为布线间的短路以及异物发生的起因。另外，对探针施加数百mN左右以上的负载来擦碰电极而确保接触状态，由此可能对低介电常数材料带来损伤。
这样，如图52和图53所示，将通过电镀形成在布线的一部分上的凸出部作为探针的方法中，由于凸出部的前端部成为平坦或半球状，所以对于铝电极或焊锡电极等的材料表面上生成有氧化物的被接触材料，难以擦掉氧化物，则接触电阻变得不稳定，需要使接触时的负载成为数百mN左右以上。但是，存在接触时的负载过大的问题。即，随着半导体元件的高集成化的发展，由于将高密度多管脚且窄间距的电极形成在半导体元件表面，所以在电极正下方形成多个有源元件或细微布线的情况较多，半导体元件检测时的探针对电极的接触压过大时，恐怕会对电极及其正下方的有源元件、布线带来损伤，从而需要在探测时深度注意工作的控制，导致检测的吞吐量降低。
而且，由于预想到凸出部的形状等会产生偏差，因此要使接触不充分的突起(凸出部)完全地接触，作为整体需要更大的接触负载，存在局部具有过大的接触压的问题。由此，为了贯通接触对象的材料表面的氧化物等，在能够确保稳定的接触特性的接触端子的形状的基础上，在探测片的推压时与接触对象的电极可靠地接触，需要采用柔软的探测片。
使用图54所示的四棱锥状的接触端子垂直地探测半导体元件的检测用电极的检测装置(参照专利文献1)，接触电阻值稳定，而在近年要求更窄间距化和高速的电信号检测的情况下，进一步要求接触端子的前端位置精度的提高。而且，在高速传送用电路形成材料中，有使用如上所述的低介电常数的耐负载较弱的材料的趋势，而且，有在检测用电极的正下方设置有源元件、电路的趋势，从而为了防止探测时对半导体元件的损伤，要求更低负载的探针。
另一方面，在上述专利文献3公开的技术中，通过采用形成有接触端子的单片梁构造，能够使接触端子独自地工作，如果适当地选择构成梁的材料及形状，能够设定某程度接触端子的加压负载。但是，专利文献3公开的单片梁构造的形成方法是，如上所述地在作为接触端子的前端的型材的硅基板上形成芯片部分(接触端子)，再形成与该芯片部分连接的凸条部分(梁)以及接线柱部分，并用焊锡将接线柱部分与陶瓷多层布线基板的电极连接，最后用蚀刻液剥离芯片部分和硅基板。由此，需要确保焊锡连接部分的面积，而且需要在硅基板和陶瓷多层布线基板之间确保蚀刻液的浸透间隙，从而芯片部分的窄间距化上存在极限，在焊锡连接以及剥离过程中，存在芯片部分的位置精度变得不稳定、形成工序以及组装工序变得复杂的问题。
发明内容
本发明的一方式提供一种半导体装置检测用的探测卡，能够以低负载不对被接触对象的电极焊盘带来损伤地进行探测检测，在多点且高密度(窄间距)的情况下，具有能以小的探测痕进行接触的接触端子，传送特性良好，接触特性稳定。
另外，本发明的一方式提供一种探测卡，能够将探测检测时的接触端子的前端位置精度保持为高精度。
另外，本发明的一方式提供一种半导体装置检测用的探测卡，使用如下探测片：使在前端部形成有四棱锥或四棱台形状的接触端子的单片梁构造、引出布线以及固定基板一并形成，组装以及连接工序容易，即使为低负载，接触电阻值也稳定。
本申请中公开的发明中，如下所述地简单说明代表性的结构的概要。
(1)本发明的探测卡具有探测片，该探测片包括：与设置在被检测对象上的电极接触的多个接触端子；分别从上述多个接触端子上电引出的布线；以及与上述布线电连接，且与多层布线基板的电极连接的多个外围电极。在上述探测片中，在与形成有上述多个接触端子的第一面相反一侧的第二面上，固定基板被固定在形成有上述多个接触端子的区域上，且设置有能掀动上述固定基板的机构，上述多个接触端子分别与上述探测片分离而延伸，且形成在与上述布线电连接的梁的一端，上述梁的另一端固定在上述探测片上。
(2)本发明的探测卡具有探测片，该探测片包括：与设置在被检测对象上的电极接触的多个接触端子；分别从上述多个接触端子上电引出的布线；与上述布线电连接，且与多层布线基板的电极连接的多个外围电极；以及在与形成有上述多个接触端子的第一面相反一侧的第二面上，被形成在形成有上述多个接触端子的区域上的金属片。固定基板被固定在上述金属片上，且设置有能掀动上述固定基板的机构，上述多个接触端子分别与上述探测片分离而延伸，且形成在与上述布线电连接的梁的一端，上述梁的另一端固定在上述探测片上。
(3)本发明的探测卡是在(1)或(2)所述的探测卡中，上述多层布线基板与用于检测上述被检测对象的电特性的测试器电连接。
(4)本发明的探测卡是在(1)～(3)任一项所述的探测卡中，可掀动上述固定基板的上述机构是多个具有弹性的导销。
(5)本发明的探测卡是在(4)所述的探测卡中，可掀动上述固定基板的上述机构还使用多个没有弹性的导销。
(6)本发明的探测卡是在(1)～(5)任一项所述的探测卡中，可掀动上述固定基板的上述机构是1个以上的板簧。
(7)本发明的探测卡具有探测片，该探测片包括：与设置在被检测对象上的电极接触的多个接触端子；分别从上述多个接触端子上电引出的布线；以及与上述布线电连接，且与多层布线基板的电极连接的多个外围电极。在上述探测片中，在与形成有上述多个接触端子的第一面相反一侧的第二面上，固定基板被固定在形成有上述多个接触端子的区域上，而且所述探测卡具有1个以上的块，该块是以包入上述固定基板的方式将上述探测片固定在上述固定基板上而形成的，上述1个以上的块的各上述探测片的上述多个外围电极与上述多层布线基板的上述电极接触，上述多个接触端子的每一个与上述探测片分离地延伸，并形成在与上述布线电连接的梁的一端上，上述梁的另一端被固定在上述探测片上。
(8)本发明的探测卡是在(1)～(7)任一项所述的探测卡中，上述接触端子是棱锥形状或棱台形状。
(9)本发明的探测卡是在(8)所述的探测卡中，上述接触端子是将对具有结晶性的基板实施各向异性蚀刻而形成的穴作为型材、通过电镀而形成的。
(10)本发明的探测卡是在(9)所述的探测卡中，上述具有结晶性的基板是硅。
(11)本发明的探测卡具有探测片，该探测片包括：与设置在被检测对象上的电极接触的多个接触端子；分别从上述多个接触端子上电引出的布线；以及与上述布线电连接，且与多层布线基板的电极连接的多个第一以及第二外围电极。在上述探测片中，在与形成有上述多个接触端子的第一面相反一侧的第二面上，固定基板被固定在形成有上述多个接触端子的区域上，且设置有能掀动上述固定基板的机构，上述多个接触端子分别与上述探测片分离而延伸，且形成在与上述布线电连接的梁的一端，上述梁的另一端固定在上述探测片上。上述多个第一外围电极的每一个都与上述探测片中的上述接触端子相同地形成在第一面上，上述多个第二外围电极的每一个都形成在与上述探测片中的上述接触端子相反一侧的第二面上。
(12)本发明的探测卡是在(11)所述的探测卡中，上述探测片中的上述第一以及第二外围电极的形成间距比上述多个接触端子的形成间距宽。
(13)本发明的探测卡制造方法中，所述探测卡具有探测片，该探测片包括：与设置在被检测对象上的电极接触的多个接触端子；分别从上述多个接触端子上电引出的布线；以及与上述布线电连接，且与多层布线基板的电极连接的多个外围电极。在上述探测片中，在与形成有上述多个接触端子的第一面相反一侧的第二面上，固定基板被固定在形成有上述多个接触端子的区域上，且设置有能掀动上述固定基板的机构，上述多个接触端子分别与上述探测片分离而延伸，且形成在与上述布线电连接的梁的一端，上述梁的另一端固定在上述探测片上。在探测卡的制造方法中，形成上述探测片的工序包括：(a)将在具有结晶性的基板上实施各向异性蚀刻而形成的穴作为型材，通过电镀形成上述多个接触端子的工序；(b)在上述基板上依次层叠与上述多个接触端子的每一个电连接的上述梁、上述布线以及绝缘层的工序；(c)除去位于与上述多个接触端子和上述梁相同的布线层上的上述绝缘层，从而使上述梁与上述探测片分离的工序。
(14)本发明的半导体检测装置，具有载置被检测对象的工作台和探测卡，该探测卡具有与设置在上述被检测对象上的电极接触的多个接触端子，并且与检测上述被检测对象的电特性的测试器电连接，该半导体检测装置的特征在于，上述探测卡还具有探测片，该探测片包括：上述多个接触端子；分别从上述多个接触端子上电引出的布线；以及与上述布线电连接，且与多层布线基板的电极连接的多个外围电极。在上述探测片中，在与形成有上述多个接触端子的第一面相反一侧的第二面上，固定基板被固定在形成有上述多个接触端子的区域上，且设置有能掀动上述固定基板的机构，上述多个接触端子分别与上述探测片分离而延伸，且形成在与上述布线电连接的梁的一端，上述梁的另一端固定在上述探测片上。
(15)本发明的半导体检测装置，具有载置被检测对象的工作台和探测卡，该探测卡具有与设置在上述被检测对象上的电极接触的多个接触端子，并且与检测上述被检测对象的电特性的测试器电连接，该半导体检测装置的特征在于，上述探测卡还具有探测片，该探测片包括：上述多个接触端子；分别从上述多个接触端子上电引出的布线；以及与上述布线电连接，且与多层布线基板的电极连接的多个外围电极；在与形成有上述多个接触端子的第一面相反一侧的第二面上，被形成在形成有上述多个接触端子的区域上的金属片。固定基板被固定在上述金属片上，且设置有能掀动上述固定基板的机构，上述多个接触端子分别与上述探测片分离而延伸，且形成在与上述布线电连接的梁的一端，上述梁的另一端固定在上述探测片上。
(16)本发明的半导体检测装置，具有载置被检测对象的工作台和探测卡，该探测卡具有与设置在上述被检测对象上的电极接触的多个接触端子，并且与检测上述被检测对象的电特性的测试器电连接，该半导体检测装置的特征在于，上述探测卡还具有探测片，该探测片包括：上述多个接触端子；分别从上述多个接触端子上电引出的布线；以及与上述布线电连接，且与多层布线基板的电极连接的多个外围电极。在上述探测片中，在与形成有上述多个接触端子的第一面相反一侧的第二面上，固定基板被固定在形成有上述多个接触端子的区域上，而且所述探测卡具有1个以上的块，该块是上述探测片以包入有上述固定基板的方式被固定在上述固定基板而形成的，上述1个以上的块的各上述探测片的上述多个外围电极与上述多层布线基板的上述电极接触，上述多个接触端子的每一个与上述探测片分离地延伸，并形成在与上述布线电连接的梁的一端上，上述梁的另一端被固定在上述探测片上。
(17)本发明的半导体检测装置，具有载置被检测对象的工作台和探测卡，该探测卡具有与设置在上述被检测对象上的电极接触的多个接触端子，并且与检测上述被检测对象的电特性的测试器电连接，该半导体检测装置的特征在于，上述探测卡还具有探测片，该探测片包括：上述多个接触端子；分别从上述多个接触端子上电引出的布线；以及与上述布线电连接，且与多层布线基板的电极连接的多个第一以及第二外围电极。在上述探测片中，在与形成有上述多个接触端子的第一面相反一侧的第二面上，固定基板被固定在形成有上述多个接触端子的区域上，且设置有能掀动上述固定基板的机构，上述多个接触端子分别与上述探测片分离而延伸，且形成在与上述布线电连接的梁的一端，上述梁的另一端固定在上述探测片上。上述多个第一外围电极的每一个都与上述探测片中的上述接触端子相同地形成在第一面上，上述多个第二外围电极的每一个都形成在与上述探测片中的上述接触端子相反一侧的第二面上。
(18)本发明的半导体检测装置是在(14)～(17)任一项所述的半导体检测装置中，上述探测片通过以下工序形成：(a)将对具有结晶性的基板实施各向异性蚀刻而形成的穴作为型材来进行电镀，从而形成上述多个接触端子的工序；(b)将分别与上述多个接触端子电连接的上述梁、上述布线以及绝缘层依次层叠在上述基板上的工序；以及(c)除去位于与上述多个接触端子和上述梁相同的布线层上的上述绝缘层，从而使上述梁与上述探测片分离的工序。
(19)本发明的半导体装置的制造方法，具有以下工序：将电路以及与上述电路电连接的电极作入半导体晶片中，形成多个半导体元件的工序；使用具有与上述多个半导体元件上设置的上述电极接触的多个接触端子、并且与分别形成在上述多个半导体元件上的用于检测上述电路的电特性的测试器电连接的探测卡，检测上述多个半导体元件的电特性的工序；对上述半导体晶片进行切割，对上述多个半导体元件的每个进行分离的工序。其中，上述探测卡具有探测片，该探测片包括：上述多个接触端子；分别从上述多个接触端子上电引出的布线；以及与上述布线电连接，且与多层布线基板的电极连接的多个外围电极。在上述探测片中，在与形成有上述多个接触端子的第一面相反一侧的第二面上，固定基板被固定在形成有上述多个接触端子的区域上，且设置有能掀动上述固定基板的机构，上述多个接触端子分别与上述探测片分离而延伸，且形成在与上述布线电连接的梁的一端，上述梁的另一端固定在上述探测片上。
(20)本发明的半导体装置的制造方法，具有以下工序：将电路以及与上述电路电连接的电极作入半导体晶片中，形成多个半导体元件的工序；使用具有与上述多个半导体元件上设置的上述电极接触的多个接触端子、并且与分别形成在上述多个半导体元件上的用于检测上述电路的电特性的测试器电连接的探测卡，检测上述多个半导体元件的电特性的工序；对上述半导体晶片进行切割，对上述多个半导体元件的每个进行分离的工序。其中，上述探测卡具有探测片，该探测片包括：上述多个接触端子；分别从上述多个接触端子上电引出的布线；以及与上述布线电连接，且与多层布线基板的电极连接的多个外围电极；在与形成有上述多个接触端子的第一面相反一侧的第二面上，被形成在形成有上述多个接触端子的区域上的金属片。固定基板被固定在上述金属片上，且设置有能掀动上述固定基板的机构，上述多个接触端子分别与上述探测片分离而延伸，且形成在与上述布线电连接的梁的一端，上述梁的另一端固定在上述探测片上。
(21)本发明的半导体装置的制造方法，具有以下工序：将电路以及与上述电路电连接的电极作入半导体晶片中，形成多个半导体元件的工序；使用具有与上述多个半导体元件上设置的上述电极接触的多个接触端子、并且与分别形成在上述多个半导体元件上的用于检测上述电路的电特性的测试器电连接的探测卡，检测上述多个半导体元件的电特性的工序；对上述半导体晶片进行切割，对上述多个半导体元件的每个进行分离的工序。其中，上述探测卡具有探测片，该探测片包括：上述多个接触端子；分别从上述多个接触端子上电引出的布线；以及与上述布线电连接，且与多层布线基板的电极连接的多个外围电极。在上述探测片中，在与形成有上述多个接触端子的第一面相反一侧的第二面上，固定基板被固定在形成有上述多个接触端子的区域上，而且所述探测卡具有1个以上的块，该块是上述探测片以包入有上述固定基板的方式被固定在上述固定基板而形成的，上述1个以上的块的各上述探测片的上述多个外围电极与上述多层布线基板的上述电极接触，上述多个接触端子的每一个与上述探测片分离地延伸，并形成在与上述布线电连接的梁的一端上，上述梁的另一端被固定在上述探测片上。
(22)本发明的半导体装置的制造方法，具有以下工序：将电路以及与上述电路电连接的电极作入半导体晶片中，形成多个半导体元件的工序；使用具有与上述多个半导体元件上设置的上述电极接触的多个接触端子、并且与分别形成在上述多个半导体元件上的用于检测上述电路的电特性的测试器电连接的探测卡，检测上述多个半导体元件的电特性的工序；对上述半导体晶片进行切割，对上述多个半导体元件的每个进行分离的工序。其中，上述探测卡具有探测片，该探测片包括：上述多个接触端子；分别从上述多个接触端子上电引出的布线；以及与上述布线电连接，且与多层布线基板的电极连接的多个第一以及第二外围电极。在上述探测片中，在与形成有上述多个接触端子的第一面相反一侧的第二面上，固定基板被固定在形成有上述多个接触端子的区域上，且设置有能掀动上述固定基板的机构，上述多个接触端子分别与上述探测片分离而延伸，且形成在与上述布线电连接的梁的一端，上述梁的另一端固定在上述探测片上。上述多个第一外围电极的每一个都与上述探测片中的上述接触端子相同地形成在第一面上，上述多个第二外围电极的每一个都形成在与上述探测片中的上述接触端子相反一侧的第二面上。
(23)本发明的半导体装置的制造方法是在(19)～(22)任一项所述的半导体装置的制造方法中，上述探测片通过以下工序形成：(a)将对具有结晶性的基板实施各向异性蚀刻而形成的穴作为型材来进行电镀，从而形成上述多个接触端子的工序；(b)将分别与上述多个接触端子电连接的上述梁、上述布线以及绝缘层依次层叠在上述基板上的工序；以及(c)除去位于与上述多个接触端子和上述梁相同的布线层上的上述绝缘层，从而使上述梁与上述探测片分离的工序。上述多个接触端子分别是棱锥形状或棱台形状。
本发明的这些和其他目的、特征以及优点，将通过参照附图描述本发明的优选的实施方式而得到明确。
附图说明
图1是表示排列有半导体元件(芯片)的被接触对象即晶片、和其一部即半导体元件(芯片)的立体图。
图2是本发明的实施方式1即探测卡的主要部位的剖视图。
图3是分解表示图2所示的探测卡的主要零件的立体图。
图4是分解表示图2所示的探测卡的主要零件的组装剖视图。
图5是表示图2所示的探测卡的主要零件即导销的主要部位的剖视图。
图6是放大表示本发明的实施方式1即探测卡的接触端子组附近的主要部位的剖视图。
图7是本发明的实施方式2即探测卡的主要部位的剖视图。
图8是本发明的实施方式3即探测卡的主要部位的剖视图。
图9是本发明的实施方式4即探测卡的主要部位的剖视图。
图10(a)是表示本发明的实施方式4即探测卡的技术特征即1个块的示意剖视图，(b)以及(c)是表示(a)所示的块的结构的立体图。
图11(a)以及(b)是本发明的实施方式5即探测卡的主要部位的剖视图。
图12是本发明的实施方式6即探测卡的主要部位的剖视图。
图13是本发明的实施方式6即探测卡的技术特征即1个块上安装的探测片的展开图。
图14是表示本发明的实施方式6即探测卡的技术特征即1个块向多层布线基板安装的例子的主要部位的立体图。
图15是本发明的实施方式7即探测卡的主要部位的剖视图。
图16是表示本发明的实施方式8的探测卡中的形成探测片(探测片构造体)部分的制造过程的一部分的主要部位的剖视图。
图17是表示与图16连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图18是表示与图17连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图19是表示与图18连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图20是表示与图19连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图21是表示与图20连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图22是表示与图21连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图23是表示与图22连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图24是表示与图23连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图25是表示与图24连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图26是表示与图25连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图27是表示与图26连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图28是表示与图27连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图29是表示形成本发明的实施方式9的探测卡中的探测片(探测片构造体)部分的制造过程的一部分的主要部位的剖视图。
图30是表示与图29连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图31是表示与图30连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图32是表示与图31连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图33是表示形成本发明的实施方式10的探测卡中的探测片(探测片构造体)部分的制造过程的一部分的主要部位的剖视图。
图34是表示与图33连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图35是表示与图34连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图36是表示形成本发明的实施方式11的探测卡中的探测片(探测片构造体)部分的制造过程的一部分的主要部位的剖视图。
图37是表示与图36连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图38是表示形成本发明的实施方式12的探测卡中的探测片(探测片构造体)部分的制造过程的一部分的主要部位的剖视图。
图39是表示与图38连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图40是表示与图39连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图41是表示与图40连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图42是表示与图41连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图43是表示与图42连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图44是表示形成本发明的实施方式13的探测卡中的探测片(探测片构造体)部分的制造过程的一部分的主要部位的剖视图。
图45是表示与图44连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图46是表示形成本发明的实施方式14的探测卡中的探测片(探测片构造体)部分的制造过程的一部分的主要部位的剖视图。
图47是表示与图46连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图48是表示与图47连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图49是表示与图48连续的探测片部分的制造过程的一部分的主要部位的剖视图。
图50是表示本发明的实施方式15的检测系统的一例的整体大致结构图。
图51是表示半导体装置的检测工序的一例的工序图。
图52是使用以往的电镀产生的凸出部的半导体元件检测装置的主要部位的剖视图。
图53是表示图52的电镀产生的凸出部部分的立体图。
图54是使用形成有四棱锥接触端子的以往的探测片的半导体元件检测装置的主要部位的剖视图。
图55是表示由光刻技法形成的弹簧接触要素的制造过程的中途阶段的示意剖视图。
图56是说明在半导体元件的检测用的电极部的正下方多层地形成有源电路元件和细微布线的构造的主要部位的剖视图。
具体实施方式
在以下的实施方式中，为了便于说明，在必要时分成多个阶段或实施方式进行说明，除有特别明示的情况以外，它们之间并非没有关系，而处于一个实施方式是另一个的一部分或全部变形例、详细、补充的说明等的关系。
另外，在以下的实施方式中，提到要素的数量等(包含个数、数值、量、范围等)时，除特别明示的情况以及原理上明确地限定为特定的数量的情况等以外，都不限定于该特定的数量，可以是特定的数量以上，也可以是以下。
而且，显然在以下的实施方式中，其技术特征(也包含步骤特征等)除特别明示的情况以及原理上明确地认为必须的情况等以外，不一定是必须的。另外，显然在实施例等中，关于技术特征等，说成“由A构成”、“由A形成”时，除特别明示只有该特征的情况等以外，不能排除还有其他特征。
同样，在以下的实施方式中，在提到技术特征等的形状、位置关系等时，除特别明示的情况以及原理上明确地否定的情况等以外，还包含实质上与其形状等近似或类似的部件等。在此，关于上述数值以及范围也是同样的。
另外，在提到材料等时，除特别明示出否定的情况、原理上或根据状况得出否定结论的情况以外，特定的材料是主要材料，不排除次要的特征、添加物、附加特征等。例如，硅部件除特别明示的情况等以外，不仅是纯硅的情况，还包含添加杂质、以硅为主要要素的2元、3元等合金(例如SiGe)等。
另外，在用于说明本实施方式的所有附图中，具有相同功能的部件原则上使用相同的附图标记，并省略对其的反复说明。
另外，在本实施方式所使用的附图中，即使是俯视图也存在为容易观察附图在局部标上阴影的情况。
在以下的实施方式以及实施例中，如下定义主要术语。
所谓半导体装置，可以是与其方式无关的、形成有电路的晶片状态的部件，还可以是半导体元件，也可以是将其后封装的部件(QFP(Quad Flat Package)、BGA(Ball Grid Array)以及CSP(Chip SizePackage)等)。
所谓探测片，是被称为设置有与检测对象接触的接触端子和从该端子引回的布线的、在该布线上形成外部连接用电极的薄膜，并将厚度为10μm～100μm左右的部件作为对象。
所谓探测卡，表示具有与检测对象接触的端子、多层布线基板等的构造体(例如，在后述的实施方式中，根据图2说明的构造体)。
所谓半导体检测装置，表示具有搭载探测卡和检测对象的试料支承系统的检测装置。
如图1所示，在晶片1上形成多个被检测对象的一例即LSI用的半导体元件(芯片)2，之后切割分离以供使用。图1是表示并列设置有多个LSI用的半导体元件2的晶片1的立体图，放大表示其一部分即1个半导体元件2。在半导体元件2的表面上，沿着周边排列有与半导体元件2内形成的电路电连接的多个电极3。
然而，在半导体元件2中，随着高集成化，上述电极3的配置的高密度化以及窄间距化也进一步发展。电极3的配置的窄间距化的趋势成为0.1mm左右以下，例如0.08mm、0.04mm或其以下。作为电极3的高密度化的趋势有沿着半导体元件2的周边排列1列到2列、以至于排列在整个表面的趋势。
另外，倾向于通过在高温下对半导体元件进行工作试验，实施能够进一步明确地把握半导体元件的特性以及可靠性的高温工作试验(85℃～150℃)。另外，随着使用环境的扩大，倾向于实施低温工作试验(-55℃)。
以下的实施例的半导体检测装置能够与上述电极3的高密度化以及窄间距化相适应，并且能够进行高速电信号(100MHz～20GHz)的检测。
另外，作为半导体检测装置中的探测卡的一部分的构成材料，使用具有150℃的耐热性且线膨胀率与被检测对象相同程度的材料，由此能够防止环境温度导致的探针前端部的移位。
以下，根据图2～图15说明本实施方式的半导体装置检测用探测卡。
(实施方式1)
图2是表示本实施方式1的探测卡的主要部位的剖视图，图3是分解表示图2所示的主要部位的立体图，图4是分解表示图2所示的主要部位的组装剖视图。用这些附图说明本实施方式1的探测卡。
本实施方式1的探测卡是由形成有接触端子4组的探测片5、固定基板6、中间板7、插入支承部件(上部固定板)8并与中间板7通过螺栓卡定的导销9等构成的。
探测片5是在片的探测(主面(第一面))侧的中央区域部形成有用于与半导体元件2的电极3组接触的上述接触端子4组。另外，在探测片5的4边的周边部，形成有用于收发与多层布线基板10之间的信号的外围电极11组，并在与外围电极固定板12对应的区域形成有金属膜14，以便包围该外围电极11组。详细情况如下所述，外围电极11组是与上述接触端子4组在同一工序形成的，其前端与多层布线基板10的电极15连接。另外，在接触端子4组和外围电极11组之间，形成有图3所示的多个引出布线16。详细情况如下所述，形成接触端子4组以及外围电极11组的各接触端子成为棱锥形状或棱台形状。
而且，在形成有用于收发信号的上述外围电极11组这部分的探测片5的背面的金属膜14上，粘结固定有上述外围电极固定板12。
在金属膜14上，预先通过蚀刻形成定位用的定位管脚用孔14a以及螺栓插入用孔14b的图案，在外围电极固定板12以及周边推压板17上，也预先形成有各定位用的定位管脚用孔12a、17a以及螺栓插入用孔12b、17b，由此能够提高组装性。
相对于以包围外围电极11组的方式固定在探测片5上的外围电极固定板12，使用上述定位管脚用孔17a通过定位管脚17c定位，并夹着缓冲材料18通过螺栓卡定周边推压板17，由此通过缓冲材料18使外围电极11组与多层布线基板10的电极15连接。
并且，也可以使用支承部件8上设置的倾斜微调节用的双头螺栓19或者后述的间隔片20(参照图7)，对形成有接触端子4组的区域的探测片5的倾斜进行微调整。在此，双头螺栓19是如下构造：在外侧的螺栓19a的中央形成的其他中螺栓19b，用外侧的螺栓19a对支承部件8和上板21之间的间隔进行调整，由此对两者的倾斜微调整后，用中螺栓19b进行通过螺栓卡定并固定。
另外，在探测片5中，为了根据需要减少检测用的高速电信号的紊乱，形成有与基准电位(接地电位)电连接的接地用的引出布线16A、信号用以及电源用的引出布线16B。这些引出布线16A、16B构成上述引出布线16。关于这样的引出布线16A、16B，在探测片5的制造工序中，使用光刻技术设计及制作相互之间的配置状态以及形状，由此能够进行阻抗匹配并形成屏蔽构造。
另外，在探测片5的背面安装有芯片电容23。该芯片电容23通过探测片5中形成的布线与接触端子4组中的规定的接触端子电连接。这样的芯片电容23配置在接触端子4附近，在要尽力防止信号的紊乱的情况下能够发挥作用。
固定基板6通过金属膜24与探测片5的背面(第二面)粘接固定，以便与形成有探测片5的接触端子4组的区域在平面上重叠。详细情况如下所述，该金属膜24与上述金属膜14材质相同，并且在同一工序中形成和图形化。而且，在固定基板6上通过螺栓卡定有中间板7。
导销9被插入支承部件(上部固定板)8并与上述中间板7通过螺栓卡定。另外，导销9在探测检测时为极力地防止接触端子前端的移位，而具有使形成有接触端子4组的区域与被检测对象的电极3组的面配合的平行移出机构的作用。即，在形成有接触端子4组的区域微倾的状态下可工作(微掀动)的状态下，为了实现与后述的单片梁构造的挠曲产生的接触端子4的推压相同程度或比其小的大致恒定的推压力(例如，在500管脚左右的情况下，以推入量100μm左右推压力为5～10N左右)，导销9由内设图5所示的弹簧25的内设弹簧导销9a以及定位专用导销9b构成。这些多个内设弹簧导销(对框施加推压力的多个机构)9a以及多个定位专用导销9b被插入支承部件8，并与中间板7通过螺栓卡定固定。另外，内设弹簧导销9a是在金属制的管9c内设置上述弹簧25以及中轴9d，通过弹簧25的弹性力使中轴9d推压中间板7的构造。定位专用导销9b是在金属制的管9c内设置中轴9e，通过将中轴9e固定在中间板7上进行定位的构造。导销9至少配置3根，优选配置4根以上。另外，在支承部件8中，为了防止接触端子前端的移位，优选插入有导销9的插入孔8a与插入后的导销9之间尽量没有间隙(游隙)，在本实施方式1中，例示了插入孔8a的直径比导销9的直径大10μm～20μm左右。
由上述各部件形成本实施方式1的探测卡27。
根据上述实施方式1，用多个导销9(具有弹性的内设弹簧导销9a以及定位专用导销9b)定位探测片5的同时，通过施加推压力，能够以将推压负载控制在宽范围的窄间距实现多管脚的半导体检测用探测卡。随着半导体元件2内的高集成化的发展，由于将高密度多管脚且窄间距的电极3形成在半导体元件2表面，所以在电极3正下方形成多个有源元件或细微布线的情况变多，半导体元件2的检测时的接触端子4组对电极3组的接触压过大时，可能对电极3及其正下方的有源元件、布线带来损伤，但在本实施方式1的半导体检测用探测卡中，由于将推压负载控制在宽范围，所以能够防止这样的有源元件、布线的损伤。
在此，图6是放大表示探测片5中的1个接触端子4附近的主要部位的剖视图。本实施方式1中的接触端子4与采用光刻技术图形化而成的金属的梁28的前端附近连接，在该梁28的另一端附近，在与连接有接触端子4的面相反一侧的面上连接有金属制的接线柱29。接线柱29与埋入聚酰亚胺膜30而形成的引出布线16B连接，梁28成为与聚酰亚胺膜30分离的状态。即，梁28成为只通过与接线柱29的连接而被支承在探测片5上的构造(以下，记作单片梁构造)。这样的配置在梁28的前端附近的接触端子4能够通过梁28的变形(しなり)而独立工作。由此，不需要用于使接触不充分的接触端子4和电极3完全接触的更大的接触负载。
然而，预想半导体元件2的表面的电极3组的面、和探测片5中的接触端子4组的面会发生倾斜。在本实施方式1中，中间板7、固定基板6、金属膜24以及探测片5能够在形成有接触端子4组的区域可微掀动的状况下进行推压工作，从而不需要用于使接触不充分的接触端子4和电极3完全接触的更大的接触负载。而且，如上所述，由于通过梁28的变形使接触端子4独立工作，也不需要用于使接触不充分的接触端子4和电极3完全接触的更大的接触负载，所以能够防止接触端子4组和电极3组之间的接触压局部过大，并且能够可靠地使接触端子4组和接触对象的电极3组接触。其结果，由于能够尽可能地防止因探测使电极3的表面的暴露，所以即使是低负载，也能够确保稳定的接触特性，即稳定的接触电阻值。
(实施方式2)
图7是表示本实施方式2的探测卡的主要部位的剖视图。
在上述实施方式1中，作为探测片5的平行移出机构使用了导销9(内设弹簧导销9a以及定位专用导销9b)，但也可以如图7所示，代替导销9而使用1个以上的板簧26形成可微掀动的构造。另外，在初始的倾斜微调节中，也可以代替双头螺栓19使用间隔片20。该间隔片20或上述实施方式1中说明的双头螺栓19也可以根据需要使用，当然也可以省略。
另外，在图7以及上述实施方式1的图2中，在探测片5中，在与形成有接触端子4组的面相反的面上，以与形成有接触端子4组以及外围电极11组的区域在平面上重叠的方式配置有金属膜24、14，以此为例进行表示，但也可以根据必要的接触端子4以及外围电极11的前端位置精度，省略金属膜24或金属膜14中的一个，或者两者都省略。
在上述本实施方式2中，能够得到与上述实施方式1相同的效果。
(实施方式3)
图8是表示本实施方式3的探测卡的主要部位的剖视图。
如图8所示，本实施方式3的探测片5是在一层中形成从单片梁构造的接触端子4引出的引出布线16，并用聚酰亚胺的保护膜31保护形成有接触端子4的面的构造。
另外，在图8中，为了减少高速电信号的紊乱，在一层中形成信号用、电源用以及接地用的引出布线16，其中电源用引出布线16和接地用引出布线16之间配置了芯片电容23，以此为例进行表示，但也可以根据需要而省略。
另外，在图8中，在探测片5中，在与形成有接触端子4组的面相反的面上，以与形成有接触端子4组以及外围电极11组的区域在平面上重叠的方式配置有金属膜24、14，以此为例进行表示，但也可以根据需要的接触端子4以及外围电极11的前端位置精度，省略金属膜24或金属膜14中的一个，或者两者都省略。
根据上述实施方式3，能够得到与上述实施方式1、2相同的效果。
(实施方式4)
图9是表示本实施方式4的探测卡的主要部位的剖视图。另外，图10(a)是表示图9所示的本实施方式4的探测卡的技术特征即1个块32的示意剖视图。本实施方式4是将必要个数的这些块32安装到多层布线基板10上并作为一体的探测卡使用的例子。
在制作图10(a)所示的块32时，如图10(b)所示，例示了：使形成有多个单片梁构造的接触端子4的探测片5的与形成有接触端子4组的面相反的面与固定基板33相对，再以从固定基板33的上表面的相对的两边覆盖的方式围到固定基板33的背面，并夹着缓冲材料34而固定的结构。这样，利用定位管脚(未图示)将固定在固定基板33以及缓冲材料34上的探测片5的背面的外围电极11组相对于多层布线基板10的电极15组进行配位，通过贯通多层布线基板10的间隔片36，用固定螺栓35对固定基板33和上推压板37通过螺栓卡定并固定，由此构成图9所示的使用多个块32的探测卡。
另外，在制作图10(a)所示的块32时，如图10(c)所示，使形成有多个单片梁构造的接触端子4的探测片5的与形成有接触端子4组的面相反的面与固定基板33相对，再以从固定基板33的上表面的4边覆盖的方式围到固定基板33的背面，并夹着缓冲材料34而固定的结构。在这样的结构下，也能够利用定位管脚(未图示)将固定在固定基板33以及缓冲材料34上的探测片5的背面的外围电极11组与多层布线基板10的电极15组配位，通过贯通多层布线基板10的间隔片36，用固定螺栓35对固定基板33和上推压板37通过螺栓卡定并固定，由此构成图9所示的使用多个块32的探测卡。
并且，也可以根据需要，在探测片5的与形成有接触端子4组的面相反的面中，将必要的电子部件(电容、电阻器、熔丝以及连接器等)配置或搭载在引出布线上，由此形成稳定的检测电路。
(实施方式5)
图11是表示本实施方式5的探测卡的主要部位的剖视图。
在本实施方式5中，具有与上述实施方式4中说明的安装有多个块32(参照图9以及图10)的探测卡(图9参照)相同的结构，使接触端子4组、和在敷有缓冲材料38的晶片搭载台39上搭载的晶片1的电极3组配位，并利用嵌合于晶片搭载台39的O形环40a、嵌合于下基板41b的O形环40b、嵌合于中基板41c的O形环40c以及嵌合于上基板41d的O形环40d进行密封。在这样的状况下，通过对晶片搭载台39和多层布线基板10之间进行减压，利用适度的大气压可靠地使接触端子4组和晶片1的电极3组大面积地接触，并可以将整片检测用的检测装置构成为晶片盒。
另外，如图11(b)所示，代替上述晶片搭载台39，使用固定在晶片搭载台39b周围的具有柔软性的晶片搭载膜42(例如，聚酰亚胺片)，在晶片搭载膜42上通过缓冲材料38搭载晶片1，在这样的状况下，通过对晶片搭载膜42和多层布线基板10之间进行减压，利用适度的大气压可靠地使接触端子4组和晶片1的电极3组大面积地接触，并可以将整片检测用的检测装置构成为晶片盒。
并且，作为整片检测用的检测装置的结构，上述密闭构造是任意的。另外，当然只要使接触端子4组和晶片1的电极组3可靠地接触，也可以是没有减压机构的晶片盒构造。
(实施方式6)
图12是表示本实施方式6的探测卡的主要部位的剖视图。图13是本实施方式6的探测卡的技术特征即安装于1个块32b上的探测片5的展开图。在图13中，图示了相对于探测片5，固定基板33的固定位置33s(带有斜线的部分)、块吊板43的固定位置43s、固定基板正上方片推压板44的固定位置44s以及基板下表面片推压板45的固定位置45s。
固定基板33相对于探测片5被固定在与形成有接触端子4的面相反一侧的面的接触端子形成对应区域。固定基板正上方片推压板44也与固定基板33同样地，相对于探测片5被固定在与形成有接触端子4的面相反一侧的面上，其固定位置是形成有与多层布线基板10的基板电极对应的布线间距放大焊盘(第一外围电极)46a的区域。该布线间距放大焊盘46a是在探测片5的形成时与接触端子4在同一工序中形成的端子，在探测片5中与接触端子4形成在同一面上，且形成间距比接触端子4的形成间距大。另一方面，基板下表面片推压板45相对于探测片5，被固定在形成有接触端子4的面，其固着位置是形成有与多层布线基板10的基板电极对应的布线间距放大焊盘(第二外围电极)46b的区域。该布线间距放大焊盘46b在探测片5中形成在与接触端子4相反一侧的面上，且形成间距比接触端子4的形成间距大。
图14是表示图12以及图13所示的块32b向多层布线基板10安装的例子的立体图。
在本实施方式6中，固定于探测片5的各基板(固定基板33、固定基板正上方片推压板44以及基板下表面片推压板45)为如上所述的结构，引出布线16B的间距，考虑组装状态在形成有接触端子4的探测片5上进行放大，由此使探测片5的外围电极(布线间距放大焊盘46a、46b)的间距增大，直到多层布线基板10的通常的基板电极的形成间距。由此，即使在像多个芯片同时检测用探测卡那样，以多管脚且窄间距形成布线的情况下，也能够省略探测片5的外围电极与多层布线基板10的基板电极间的电极焊盘间距放大用的中间基板。即，能够降低形成探测卡的部件个数，从而能够减少部件间的接触部，组装变得容易。
并且，图12所示的例子是使用两个图14所示的块32b构成探测卡的例子。
在制作块32b时，可以将固定基板33和块吊板43作为一体加工形成。另外，由于单片梁构造的接触端子4，可以在确保检测时的接触端子4这部分的行程的情况下，用块间固定板固定每个块32b，来作为一体块使用。
在探测片5的外围电极和所对应的多层布线基板10的基板电极配位后的状态下，用基板下表面片推压板45和基板上表面推压板47夹住探测片5以及多层布线基板10，用固定螺栓48将它们通过螺栓卡定并固定，由此将探测片5的外围电极(布线间距放大焊盘46a、46b)和所对应的多层布线基板10的基板电极电连接。另外，多层布线基板10被下推压板49和上推压板50夹住，用固定螺栓51通过螺栓卡定并固定，由此能够形成本实施方式6的探测卡。并且，作为平行移出机构的内设弹簧导销9a以及接触端子4的前端的移位防止用的定位专用导销9b贯穿上推压板50，被固定在上推压板50的上表面。
(实施方式7)
图15是表示本实施方式7的探测卡的主要部位的剖视图。
如图15所示，在本实施方式7中，代替上述实施方式6所使用的内设弹簧导销9a(参照图12)使用板簧26，将多个块32b安装到块间固定基板97上作为一体块。
根据上述实施方式7，也能够得到与上述实施方式6相同的效果。
(实施方式8)
以下，关于上述实施方式1～7中说明的探测卡所使用的探测片(探测片构造体)的一例，参照图16～图28说明其制造方法。并且，以下的形成探测片的各部件也在图2～图15所示的上述实施方式1～7的探测卡的主要部位的剖视图中适当地表示。
图16～图28是按照工序顺序示出上述实施方式1中形成图2所示的探测卡的制造过程中，尤其是以下工序等的制造过程，即，将各向异性蚀刻硅晶片而形成的棱台形状的穴作为型材使用，将棱台形状的接触端子4、梁28(参照图6)以及引出布线16用的布线材料与聚酰亚胺膜(绝缘片)一体形成的工序；在其表面形成聚酰亚胺膜以及布线材料，再对固定基板6进行固定的工序等。
首先，执行图16所示的工序。该工序是，在厚度0.2～0.6mm的硅晶片60的(100)面的两面通过热氧化形成0.5μm左右的二氧化硅膜61，并涂布光刻胶，通过光刻工序形成除去了开棱台形状的穴60a的位置上的光刻胶的图案。接着，将该光刻胶作为掩模，通过氟酸和氟化铵的混合液蚀刻除去二氧化硅膜61，并将上述二氧化硅膜61作为掩模，通过强碱液(例如，氢氧化钾)各向异性蚀刻硅晶片60，形成被(111)面以及(100)面包围的棱台形状的蚀刻穴60a。
在此，在本实施方式8中，将硅晶片60作为型材，但作为型材只要是具有结晶性的物质即可，当然还可以在其范围内进行各种变更。另外，在本实施方式8中，将各向异性蚀刻得到的穴作为棱台形状，但其形状不限于棱锥状，只要在能够形成在小针压下确保稳定的接触电阻程度的接触端子4的形状范围内，可以进行各种变更。另外，当然作为接触对象的1个电极也可以与多个接触端子4接触。
其次，执行图17所示的工序。在该工序中，通过氟酸和氟化铵的混合液蚀刻除去作为掩模使用的二氧化硅膜61，再通过湿氧下的热氧化，在硅晶片60的整个面上形成0.5μm左右的二氧化硅膜62。接着，在该二氧化硅膜62的表面上形成导电性覆盖物63，然后在该导电性覆盖物63的表面上形成光刻胶掩模64，以便对接触端子4部分进行开口。
然后，将该光刻胶掩模64作为掩模，将上述导电性覆盖物63作为给电层，将硬度高的材料作为主要成分进行电镀，使接触端子4以及连接电极部4b作为一体形成。此时，形成与接触端子4同样构造的外围电极11。作为硬度高的电镀材料，例如，也可以依次电镀镍4c、铑4d和镍4e使接触端子4以及连接电极部4b作为一体形成接触端子部4a。作为光刻胶掩模64可以是液状抗蚀剂，还可以是薄膜状抗蚀剂(干薄膜)。
然后，执行图18所示的工序。该工序是，在除去上述光刻胶掩模64之后，形成聚酰亚胺膜65以便覆盖上述接触端子部4a以及导电性覆盖物63，并平坦地研磨使得上述接触端子部4a的表面从聚酰亚胺膜65露出。对于聚酰亚胺膜65的表面以及接触端子部4a的表面的研磨，例示了例如CMP(Chemical Mechanical Polishing)或使用研磨片的研磨加工。
接着，执行图19所示的工序。该工序是，在聚酰亚胺膜65上形成导电性覆盖物66，在形成光刻胶掩模67之后，电镀梁28。作为导电性覆盖物66，例如，通过溅射法或蒸镀法使铬成膜，由此形成厚度0.1μm左右的铬膜，在形成了该铬膜的表面通过溅射法或蒸镀法使铜成膜，由此形成厚度1μm左右的铜膜。另外，作为梁28的材料，也可以使用例如铜电镀中实施了镍电镀的材料，或实施了镍钴电镀的材料等。作为光刻胶掩模67，与光刻胶掩模64同样地可以是液状抗蚀剂，还可以是薄膜状抗蚀剂(干薄膜)。
然后，执行图20所示的工序。该工序是，在除去上述光刻胶掩模67之后，将梁28的电镀膜作为掩模软蚀刻上述导电性覆盖物66之后，形成聚酰亚胺膜68以便覆盖梁28以及聚酰亚胺膜65，并平坦地研磨使得梁28的表面从聚酰亚胺膜68露出。在研磨聚酰亚胺膜68的表面以及梁28的表面时，例示了例如CMP或使用了研磨片的研磨加工。
接着，执行图21所示的工序。该工序是，以覆盖上述梁28以及聚酰亚胺膜68的方式形成聚酰亚胺膜69之后，在表面上形成铝掩模70，并蚀刻除去位于应形成引出布线连接用穴71a的位置的聚酰亚胺膜69，直到梁28的表面。
当形成上述引出布线连接用穴71a时，将铝掩模70作为蚀刻掩模，使用干蚀刻或激光蚀刻即可。另外，省略铝掩模70的形成，也可以直接通过激光开口加工形成引出布线连接用穴71a。
然后，执行图22所示的工序。该工序是，在除去上述铝掩模70之后，通过电镀71充填引出布线连接用穴71a，再形成导电性覆盖物72，形成光刻胶掩模73之后，电镀布线材料74。
作为上述导电性覆盖物72，可以是例如，通过溅射法或蒸镀法使铬成膜，由此形成厚度0.1μm左右的铬膜，在形成了该铬膜的表面上通过溅射法或蒸镀法使铜成膜，由此形成厚度1μm左右的铜膜。并且，也可以在该铜膜上通过电镀形成数微米(μm)厚的铜，来增加开口加工的耐性。另外，作为布线材料74，使用铜电镀或在铜电镀中实施了镍电镀的材料即可。作为光刻胶掩模73，与光刻胶掩模64、67同样地也可以是液状抗蚀剂，还可以是薄膜状抗蚀剂(干薄膜)。
然后，执行图23所示的工序。该工序是，除去上述光刻胶掩模73，并形成聚酰亚胺膜75，在形成铝掩模76之后，将位于应形成布线材料74和上部的布线材料79(参照下述图24)之间的连接用的穴的位置的聚酰亚胺膜75除去，直到上述布线材料74的表面。
在将聚酰亚胺膜75除去直至布线材料74的表面时，使用将铝掩模76作为蚀刻掩模的干蚀刻或激光蚀刻即可。另外，也可以省略铝掩模76的形成，实施直接激光开口加工。
接着，执行图24所示的工序。该工序是，在除去上述铝掩模76之后，在聚酰亚胺膜75上形成导电性覆盖物77，在形成光刻胶掩模78之后，电镀布线材料79。
作为导电性覆盖物77，可以是例如通过溅射法或蒸镀法使铬成膜，由此形成厚度0.1μm左右的铬膜，并在形成了该铬膜的表面上通过溅射法或蒸镀法使铜成膜，由此形成厚度1μm左右的铜膜。另外，作为布线材料79，使用铜电镀，或在铜电镀中实施镍电镀的材料即可。作为光刻胶掩模78，与光刻胶掩模64、67、73同样地可以是液状抗蚀剂，还可以是薄膜状抗蚀剂(干薄膜)。
使成为引出布线16的布线材料74、79为二层构造的目的是，例如，将布线材料74作为接地用布线(引出布线16A)，并将布线材料79作为信号用以及电源用布线(引出布线16B)，在布线材料74、79之间形成微波传输带构造来匹配阻抗，从而极力防止高速电信号的紊乱。另外，从被配置成窄间距且多管脚的接触端子4组向外围电极11组的引出布线16作为二层构造的目的是，使引出布线16的形成变得容易，而且通过避免细微布线的引绕来扩大布线宽度，由此使布线电阻值降低而使电压降减小，并且确保电流容量。
并且，当然也可以根据需要省略布线材料79的形成，做成仅有布线材料74一层的构造。
然后，执行图25所示的工序。该工序是，除去上述光刻胶掩模78，并将布线材料79作为掩模软蚀刻除去导电性覆盖物77之后，形成聚酰亚胺膜80，在该聚酰亚胺膜80上粘结粘结层81以及金属膜82，在该金属膜82上形成用于形成所期望的图案的光刻胶掩模83。
在此，作为粘结层81，使用例如聚酰亚胺类粘结片或环氧类粘结片即可。另外，作为金属膜82是以42合金(镍42％以及铁58％的合金，线膨胀率4ppm/℃)或因伐(invar)合金(例如，镍36％以及铁64％的合金，线膨胀率1.5ppm/℃)这样的线膨胀率，且将与硅晶片(硅型材)60的线膨胀率接近的金属片通过粘结层81贴合在聚酰亚胺膜80上而构成的。由此，除实现所形成的探测片5的强度提高以及大面积化以外，还防止因检测时的温度导致的移位等，从而能够确保在各种状况下的位置精度。在该主旨下，作为金属膜82，以确保老化检测时的位置精度为目标，还可以使用与检测对象的半导体元件的线膨胀率接近的线膨胀率的材料。
上述粘结工序可以是，例如，使形成了接触端子部4a和聚酰亚胺膜80的硅晶片、与粘结层81和金属膜82重叠，以10～200Kgf/cm2左右加压并施加粘结层81的玻璃化温度(Tg)以上的温度，在真空中进行加热加压粘结。并且，作为用于在金属膜82上形成所期望的图案的光刻胶掩模83，与光刻胶掩模64、67、73、78同样地可以是液状抗蚀剂，还可以是薄膜状抗蚀剂(干薄膜)。
然后，执行图26所示的工序。该工序是，将上述光刻胶掩模83作为掩模蚀刻金属膜82，并形成所期望的金属膜14、24的图案，然后，作为其次的工序(参照图27)的前处理，用保护薄膜覆盖形成了金属膜14、24的图案的粘结层81的面，在相反一侧的面中，将剥到中央的保护薄膜作为掩模通过氟酸和氟化铵的混合液蚀刻除去从硅蚀刻用保护夹具的盖100b(具体参照下述的图27)露出的区域中的二氧化硅膜62。接着，剥离该保护薄膜，然后在与形成有接触端子4组的区域对应的金属膜24通过粘结材料84粘结固定固定基板6，并通过粘结材料86将硅蚀刻用保持环85粘结到上述粘结层81。
作为金属膜82使用42合金片或因伐合金片的情况下，例示了用于形成金属膜14、24的图案的蚀刻是通过使用氯化亚铁溶液的喷射蚀刻进行的。
接着，执行图27所示的工序。该工序是，安装硅蚀刻用保护夹具，并蚀刻除去硅晶片60。例如，在中间固定板100d上，通过螺栓卡定上述硅蚀刻用保持环85，并隔着O形环100c安装不锈钢制的固定夹具100a和不锈钢制的盖100b，通过强碱液(例如，氢氧化钾)蚀刻除去型材即硅晶片60。
然后，执行图28所示的工序。在该工序中，拆下上述硅蚀刻用保护夹具(固定夹具100a、盖100b、O形环100c以及中间固定板100d)，以单面覆盖硅蚀刻用保持环85的方式粘结保护薄膜，并蚀刻除去二氧化硅膜62、导电性覆盖物63(铬以及铜)以及镍4c。接着，在除去该保护薄膜之后，将导电性覆盖物72作为止挡部蚀刻除去聚酰亚胺膜65、68、69，而且除去不需要的导电性覆盖物72。其次，用粘结材料87将外围电极固定板12固定粘结在金属膜14上，沿着该外围电极固定板12以及固定基板6的外周部，切出聚酰亚胺膜75、80以及粘结层81，来制作探测片构造体105。并且，将上述切出的探测片构造体105组装到探测卡上的工序的说明图，在上述实施方式1中，用图3作为立体图，用图4作为剖视图表示。
在图28所示的工序中，二氧化硅膜62可以被氟酸以及氟化铵的混合液蚀刻除去，铬膜可以被高锰酸钾液蚀刻除去，铜膜以及镍膜4c可以被碱性铜蚀刻液蚀刻除去。通过这一系列的蚀刻处理铑4d在接触端子4的表面上露出，但通过这样使铑4d成为接触端子4的表面，在接触端子4上就难以附着电极3(参照图1)的材料即焊锡、铝等。另外，铑4d的硬度比镍高，难以被氧化，从而能够使接触端子4的接触电阻稳定。
(实施方式9)
其次，参照图29～图32对与上述实施方式8中说明的探测片构造体105的制造工序有些不同的本实施方式9的探测片构造体的制造方法进行说明。
图29～图32是按工序顺序示出本实施方式9的形成探测片的制造过程的图。
制造方法基本上是以上述实施方式8中参照图16～图28所说明的制造方法为准，但也可以是完全省略研磨工序的制造方法。当然也可以根据需要导入上述实施方式8中说明的研磨工序。
首先，执行图29所示的工序。该工序是，经过与上述实施方式8中的图16以及图17所示的工序相同的工序，在形成接触端子部4a之后，除去光刻胶或干薄膜64(参照图17)，形成聚酰亚胺膜65b。然后，在聚酰亚胺膜65b的表面上形成铝掩模88，将处于在接下来的工序中形成的梁28b和接触端子部4a之间的电连接位置的接触端子部4a上的聚酰亚胺膜65b除去，直至接触端子部4a的表面。
在除去聚酰亚胺膜65b时，例如，进行将铝掩模88作为蚀刻掩模的干蚀刻或激光蚀刻即可。另外，也可以省略铝掩模88的形成，实施直接激光开口加工，除去所期望的位置的聚酰亚胺膜65b。
然后，执行图30所示的工序。该工序是，经过与上述实施方式8中的图19以及图20所示的工序相同的工序，在聚酰亚胺膜65b上形成导电性覆盖物66b，在形成光刻胶掩模之后，通过电镀形成梁28b。之后，在除去光刻胶掩模之后，将梁28b的电镀膜作为掩模软蚀刻导电性覆盖物66b，之后以覆盖梁28b和聚酰亚胺膜65b的方式形成聚酰亚胺膜68b。接着，在聚酰亚胺膜68b的表面上形成铝掩模70b，将处于应形成引出布线连接用穴(接线柱)的位置的聚酰亚胺膜68b除去，直至梁28b的表面。
作为导电性覆盖物66b，例如，通过溅射法或蒸镀法使铬成膜，由此形成厚度0.1μm左右的铬膜，在该铬膜的表面上通过溅射法或蒸镀法使铜成膜，形成厚度1μm左右的铜膜即可。另外，作为梁的材料，使用例如在铜电镀上实施了镍电镀的材料，或实施了镍钴电镀的材料等即可。当形成引出布线连接用穴(接线柱)时，使用将铝掩模70b作为蚀刻掩模的干蚀刻或激光蚀刻即可。另外，也可以省略铝掩模70b的形成，实施直接激光开口加工形成引出布线连接用穴。
接着，执行图31所示的工序。该工序是，经过与上述实施方式8中的图22以及图23所示的工序相同的工序，在除去铝掩模70b之后，通过电镀71b充填引出布线连接用穴，从而形成导电性覆盖物72b。然后，在导电性覆盖物72b上形成光刻胶掩模，并电镀布线材料74b。接着，除去光刻胶掩模，在形成聚酰亚胺膜75b之后，在聚酰亚胺膜75b的表面上形成铝掩模，将位于应形成布线材料74b上形成的布线材料79b和布线材料74b之间的连接用穴的位置的聚酰亚胺膜75b除去，直至布线材料74b的表面。之后，除去该铝掩模之后，在聚酰亚胺膜75b的表面上形成导电性覆盖物77b，形成光刻胶掩模78b，并电镀布线材料79b。
然后，经过与上述实施方式8中的图25～图27所示的工序相同的工序，制作图32所示的本实施方式9的探测片构造体105b。
(实施方式10)
其次，参照图33～图35对本实施方式10的探测片的制造方法进行说明。图33～图35是按工序顺序表示本实施方式10的形成探测片的制造过程的图。
在本实施方式10中，是如下的探测片5：来自单片梁构造的接线柱的引出布线形成为一层，将聚酰亚胺的保护膜形成在单片梁构造的接触端子形成面上。并且，在图33～图35中，表示没有研磨工序的情况，当然也可以根据需要导入研磨工序。
首先，执行图33所示的工序。该工序是，经过与上述实施方式8中的图16～图19所示的工序相同的工序，形成接触端子部4a，然后除去光刻胶掩模67或干薄膜，形成聚酰亚胺膜68c。接着，在聚酰亚胺膜68c的表面上形成铝掩模70b，将位于连接梁28c上形成的布线材料和梁28c的位置的聚酰亚胺膜68c除去，直至梁28b的表面。
然后，执行图34所示的工序。该工序是，除去上述铝掩模70b之后，通过电镀充填引出布线连接用穴71b，从而形成导电性覆盖物72c。接着，在形成光刻胶掩模之后，电镀布线材料74c。之后，除去光刻胶掩模，形成聚酰亚胺膜75c，并将粘结层81c以及金属膜82c粘结到该聚酰亚胺膜75c，在该金属膜82c上形成用于形成所期望的图案的光刻胶掩模83c。
然后，经过与上述实施方式8中的图26～图28所示的工序相同的工序之后，如图35所示，为避免布线间的短路或保护布线面，根据需要将聚酰亚胺的保护膜31(参照上述实施方式3以及图8)形成在单片梁构造的接触端子形成面上，并组装探测片构造体105c，制作图8所示的探测卡。
并且，为了高速传送信号的稳定化，如图8所示，也可以根据需要在接地用的引出布线16和电源用的引出布线16之间配置以及搭载电容23。
(实施方式11)
其次，参照图36以及图37对本实施方式11的探测片的制造方法进行说明。图36以及图37是按工序顺序表示本实施方式11的形成探测片的制造过程的图。
本实施方式11是考虑了在接线柱(单片梁的基座的提高加固部)29和引出布线之间施加由梁的挠曲产生应力，为了加强将与接线柱29连接的布线材料(引出布线16)作为例如铜和镍的二层构造进行加强的例子。接线柱29和布线材料之间的连接部的加强，可以如图36以及图37所示那样进行布线材料整体加强，也可以部分地加强。
首先，如图36所示，经过与上述实施方式8中的图16～图21所示的工序相同的工序之后，在图22所示的工序中，将布线材料74这部分形成为铜74d和镍74e的电镀的二层构造。
其后，经过与上述实施方式8中的图23～图27所示的工序相同的工序，制作图37所示的探测片构造体105d。
并且，作为加强材料可以使用镍合金或钯合金等的合金材料，或者钨这样的金属材料。
(实施方式12)
下面，参照图38～图43对与上述实施方式8中说明的探测片构造体105的制造工序有些不同的本实施方式12的探测片构造体的制造方法进行说明。
图38～图43是按工序顺序表示本实施方式12的形成探测片的制造过程的图。
制造方法基本上是以下制造方法的例子：以上述实施方式8中参照图16～图28说明的制造方法为准，但形成聚酰亚胺膜65、65c的2层牺牲层，使接触端子部4a的高度增加，在蚀刻除去聚酰亚胺膜65、65c、68、69时，将梁28的金属材料作为掩模，并留下梁28的背面的聚酰亚胺膜。当然，可以根据要求形式，省略聚酰亚胺膜65c的牺牲层，省略研磨工序，或除去梁28的背面的聚酰亚胺膜69。
首先，执行图38所示的工序。在该工序中执行以下工序：经过与上述实施方式8中的图16～图18所示的工序相同的工序，形成接触端子部4a，然后在聚酰亚胺膜65上形成光刻胶掩模64，将导电性覆盖物63作为给电层，将硬度高的材料作为主要成分进行电镀，形成第2层的金属材料4f，由此使连接电极部4b与接触端子部4a一体形成。作为光刻胶掩模64可以是液状抗蚀剂，还可以是薄膜状抗蚀剂(干薄膜)。作为第2层的金属材料4f使用例如镍电镀即可。
接着，执行图39所示的工序。该工序是，在除去上述光刻胶掩模64之后，以覆盖上述连接电极部4b的方式形成聚酰亚胺膜65c，使连接电极部4b的表面从聚酰亚胺膜65c露出地平坦地研磨聚酰亚胺膜65c。在研磨聚酰亚胺膜65c的表面以及连接电极部4b的表面时，采用例如CMP，或使用研磨片的研磨加工即可。
然后，执行图40所示的工序。该工序是，与上述实施方式8中的图19所示的工序同样地在聚酰亚胺膜65c上形成导电性覆盖物66，再形成光刻胶掩模67，然后电镀梁28。
接着，执行图41所示的工序。该工序是，经过与上述实施方式8中的图20～图24所示的工序相同的工序，除去光刻胶掩模78之后，将布线材料79作为掩模软蚀刻除去导电性覆盖物77。然后，形成聚酰亚胺膜80，在该聚酰亚胺膜80上形成导电性覆盖物90，并形成用于形成所期望的周边图案的光刻胶掩模91。作为光刻胶掩模91可以是液状抗蚀剂，还可以是薄膜状抗蚀剂(干薄膜)。
然后，执行图42所示的工序。该工序是，将上述导电性覆盖物90作为给电层进行电镀，形成金属膜14的图案，除去光刻胶掩模91之后，将金属膜14的图案作为掩模软蚀刻除去导电性覆盖物90。之后，作为接下来的工序的前处理，用保护薄膜覆盖形成有金属膜14的图案的聚酰亚胺膜80的面，在相反一侧的面中，将中央被剥离的保护薄膜作为掩模通过氟酸和氟化铵的混合液蚀刻除去从硅蚀刻用保护夹具的盖100b(参照图27)露出的区域的二氧化硅膜62。接下来，剥离该保护薄膜之后，在与形成有接触端子4组的区域对应的聚酰亚胺膜80上通过粘结材料84粘结固定固定基板6，用粘结材料86将硅蚀刻用保持环85粘结到聚酰亚胺膜80。
作为导电性覆盖物90，例如通过溅射法或蒸镀法使铬成膜，由此形成厚度0.1μm左右的铬膜，在形成有该铬膜的表面上通过溅射法或蒸镀法使铜成膜，由此形成厚度1μm左右的铜膜即可。另外，作为金属膜14，例如使用镍电镀或铜电镀等形成即可。
然后，经过与上述实施方式8中的图27以及图28所示的工序相同的工序，制作图43所示的本实施方式12的探测片构造体105e。
在本实施方式12中表示了如下例子：将梁28的金属材料作为掩模，以留下梁28的背面的聚酰亚胺膜的方式蚀刻除去聚酰亚胺膜65、65c、68、69。这些聚酰亚胺膜的除去采用例如干蚀刻或激光加工即可。在此，通过留下聚酰亚胺膜69的一部分，能够确保单片梁构造的接触端子的强度以及弹性率。当然也可以以完全露出接线柱29的方式除去聚酰亚胺膜。
并且，在图38～图43所示的制造工序中表示了如下例子：使用电镀材料作为探测片周边的金属膜14的图案材料，用粘结材料84将直接固定基板6粘结固定到与形成有接触端子4组的区域对应的聚酰亚胺膜80上。当然也可以采用上述实施方式1中的图16～图28所示的粘结层81以及金属膜82。
(实施方式13)
下面，参照图44以及图45对与上述实施方式8中说明的探测片构造体105的制造工序有些不同的本实施方式13的探测片构造体的制造方法进行说明。
图44以及图45是按工序顺序表示本实施方式13的形成探测片的制造过程的图。
制造方法基本上以上述实施方式8中参照图16～图28说明的制造方法和上述实施方式12中参照图38～图43说明的制造方法为准，但只蚀刻除去聚酰亚胺膜65、65c，留下其他的聚酰亚胺膜。当然可以根据要求形式，省略聚酰亚胺膜65c的牺牲层，或省略研磨工序。
首先，执行图44所示的工序。该工序是，经过与上述实施方式12中的图38～图40所示的工序相同的工序，除去光刻胶掩模67之后，以留下导电性覆盖物66并覆盖连接电极部4b的方式形成聚酰亚胺膜68，并平坦地研磨使得连接电极部4b的表面以从聚酰亚胺膜68露出。在聚酰亚胺膜68的表面以及连接电极部4b的表面的研磨中，采用例如CMP或使用研磨片的研磨加工即可。
接着，执行图45所示的工序。该工序是，经过与上述实施方式12中的图41～图42所示的工序相同的工序，制作图45所示的探测片构造体105f。
在本实施方式13中，表示了只蚀刻除去聚酰亚胺膜65、65c的例子。在这些聚酰亚胺膜的除去中，采用例如干蚀刻、碱液蚀刻、激光加工或氧等离子体蚀刻等手段即可。在此，通过留下聚酰亚胺膜68以及69，能够确保单片梁构造的接触端子的强度以及弹性率。
(实施方式14)
然后，参照图45～图49对与上述实施方式8中说明的探测片构造体105的制造工序有些不同的本实施方式14的探测片构造体的制造方法进行说明。
图46～图49是按工序顺序表示本实施方式14的形成探测片的制造过程的图。
制造方法基本上以上述实施方式8中参照图16～图28说明的制造方法为准，但通过在图18的聚酰亚胺膜65的下部进一步形成金属层92，由此将金属层92作为牺牲层，使接触端子部4a的高度增加，除去金属层92以及聚酰亚胺膜65、68、69。当然也可以根据要求的形式，省略研磨工序，或将梁28的金属材料作为掩模留下梁28的背面的聚酰亚胺膜69。
首先，执行图46所示的工序。在该工序中，经过与上述实施方式8中的图16所示的工序相同的工序，形成穴60a。
然后，通过氟酸和氟化铵的混合液蚀刻除去作为掩模使用的二氧化硅膜61，再通过湿氧中的热氧化，在硅晶片60的整个面上形成0.5μm左右的二氧化硅膜62。然后，在该二氧化硅膜62的表面上形成导电性覆盖物63，接着在该导电性覆盖物63的表面上，在形成有接触端子部4a的部分以及形成有外围电极11的部分上形成光刻胶掩模64b。
接着，将该光刻胶掩模64b作为掩模，将金属材料电镀到上述导电性覆盖物63上，形成金属层92(牺牲层)。作为金属层92(牺牲层)的金属材料，可以使用对接触端子的材料能够选择蚀刻(具有蚀刻选择比)的金属作为牺牲层。例如，在后工序中形成的接触端子部4a上形成由铑4d以及镍4e构成的接触端子的情况(参照图48)下，将镍以及铑和具有选择蚀刻性的铜作为牺牲层来使用即可。作为光刻胶掩模64b，可以是液状抗蚀剂，还可以是薄膜状抗蚀剂(干薄膜)。
然后，执行图47所示的工序。在该工序中，除去光刻胶掩模64b之后，形成光刻胶，并且形成将在形成接触端子部4a的部分以及形成外围电极11的部分上的光刻胶除去后的光刻胶掩模64c。作为光刻胶掩模64c，可以是液状抗蚀剂，还可以是薄膜状抗蚀剂(干薄膜)。
接着，执行图48所示的工序。在该工序中，将上述光刻胶掩模64c作为掩模，将上述导电性覆盖物63作为给电层，将硬度高的材料作为主要成分进行电镀，使接触端子4以及连接电极部4b作为一体形成。此时，还形成与接触端子4构造相同的外围电极11。作为硬度高的电镀材料，例如依次电镀镍4c、铑4d以及镍4e，使接触端子4以及连接电极部4b作为一体形成接触端子部4a即可。
然后，执行图49所示的工序。该工序是，经过与上述实施方式8中的图18～图24以及图25～图27所示的工序相同的工序，制作图49所示的本实施方式14的探测片构造体105g。
图47示出形成将在形成接触端子部4a的部分以及形成外围电极11的部分上的光刻胶除去后的图案的例子，但也可以留下光刻胶掩模64b在上述光刻胶掩模64b以及金属层92的表面形成光刻胶掩模64c，例如，根据需要在形成铝膜掩模的基础上，使用干蚀刻或激光加工，除去在形成所期望的接触端子部4a的部分以及形成外围电极11的部分上的光刻胶掩模64c以及光刻胶掩模64b。
另外，在图47中，也可以除去光刻胶掩模64b之后，形成聚酰亚胺膜65，例如，根据需要在形成铝膜掩模的基础上，使用干蚀刻或激光加工，除去在形成有所期望的接触端子部4a的部分以及形成有外围电极11的部分上的聚酰亚胺膜65。
并且，在图46～图49所示的制造工序中，示出使用粘结层81以及金属膜82的例子，但在本实施方式14中，当然可以省略粘结层81以及金属膜82，作为探测片周边的金属膜14的图案材料使用电镀材料。
(实施方式15)
下面，参照图50对使用以上说明的实施方式1～14的探测卡(探测装置)的半导体检测装置进行说明。
图50是表示本实施方式15的含有半导体检测装置的检测系统的整体结构的说明图，是表示将所期望的接触负载通过单片梁构造的接触端子4施加到晶片1的各电极3的面上来实施电特性检测的试验装置。
在图50所示的状态下，内设弹簧导销9a(也可以用板簧26(省略图示)代替)通过吸收大到探测卡27的接触端子4组的前端面和晶片1的电极3的面紧贴(う)程度的负载以及之后的过驱动引起的负载增加，来保持低负载。在这种状态下，各单片梁构造的推压力(负载)施加到单片梁构造的前端形成的接触端子4，通过与晶片1的电极3接触的接触端子4、引出布线16(例如，布线材料74、79)、外围电极11、多层布线基板10的电极15、内部布线10b以及电极10c，在与进行半导体元件的电特性检测的测试器170之间实施检测用电信号的收发。
在检测系统的整体结构中，探测卡27构成为晶片探针。该检测系统由以下部件构成：支承被检测对象即晶片1的试料支承系统160；与被检测对象(晶片1)的电极3接触，进行电信号的收发的探测卡27；控制试料支承系统160的工作的驱动控制系统150；进行被检测对象的温度控制的温度控制系统140；进行半导体元件(芯片)2的电特性检测的测试器170。在晶片1上排列有多个半导体元件(芯片)2，在各半导体元件2的表面上排列有外部连接电极即多个电极3。试料支承系统160由以下部件构成：可拆装地载置晶片1且设置成大致水平的工作台162；以支承该工作台162的方式垂直地配置的升降轴164；升降驱动该升降轴164的升降驱动部165；支承该升降驱动部165的X-Y载物台167。X-Y载物台167被固定在框体166的上方。升降驱动部165例如由步进电机等构成。工作台162的水平以及垂直方向上的定位工作是通过X-Y载物台167的水平面内的移动工作和升降驱动部165的上下移动等组合进行的。另外，在工作台162上，设置有未图示的转动机构，可以进行水平面内的工作台162的转动位移。
在工作台162的上方配置有探针系统(探测卡27)。即，上述实施方式1中的图2所示的探测卡27以及多层布线基板10是以与该工作台162平行地相对的姿态设置的。各接触端子4是借助探测卡27的探测片5上设置的引出布线16(参照图2以及图3)以及外围电极11，通过多层布线基板10的电极15以及内部布线10b与多层布线基板10上设置的电极10c电连接，并借助与电极10c连接的电缆171与测试器170电连接。
驱动控制系统150通过电缆172与测试器170连接。另外，驱动控制系统150将控制信号发送到试料支承系统160的各驱动部的致动器，对其工作进行控制。即，驱动控制系统150的内部具有计算机，按照通过电缆172传递的测试器170的测试工作的工作信息控制试料支承系统160的工作。另外，驱动控制系统150具有操作部151，接受与驱动控制相关的各种指示的输入，例如，接受手动操作的指示。
在工作台162上，具有用于加热半导体元件2的加热器141。温度控制系统140是通过控制工作台162的加热器141或冷却夹具，来控制搭载在工作台162上的晶片1的温度。另外，温度控制系统140具有操作部151，接受与温度控制相关的各种指示的输入，例如，接受手动操作的指示。在此，也可以使上述探测片5或探测卡27的一部分上设置的可控制温度的发热体与工作台162的加热器141连动地进行温度控制。
以下，对半导体检测装置的工作进行说明。首先，被检测对象即晶片1被定位并载置在工作台162的上方，并驱动控制X-Y载物台167以及转动机构，将排列在晶片1上的多个半导体元件2上所形成的电极3组定位在与探测卡27并列设置的多个接触端子4组的正下方。然后，驱动控制系统150使升降驱动部165工作，从被接触部件即多个电极3的整个面与接触端子的前端接触的时刻开始，使工作台162上升，直到向上推压10～100μm左右的状态，在探测片5中，根据需要实施通过双头螺栓19或垫片进行的微调整，初步通过多个内设弹簧导销9a或板簧26构成的平行移出机构(推压机构)，使高精度地确保平坦度的单片梁构造的前端上形成的各接触端子4组中的各前端追随半导体元件2上排列的多个电极3组(整体)的面仿形平行移出。之后，根据各单片梁构造的挠曲产生的负载，与晶片1上排列的各被接触部件(电极3)仿形地进行基于均一的负载(每1个管脚为3～150mN左右)的推入产生的接触，各接触端子4和各电极3之间以低电阻(0.01Ω～0.1Ω)电连接。
在该情况下的初步推压时，在与形成有接触端子4组的区域的接触端子4侧相反一侧的面上固定粘结的固定基板6被内设弹簧导销9a(或板簧26)掀动，该固定基板6的相反一侧的面的接触端子4组的前端面追随半导体元件2的电极3的组的面被仿形地平行移出，通过各单片梁构造的挠曲产生的接触压，进行由接触端子4的推入产生的接触。
而且，通过电缆171、多层布线基板10以及接触端子4，在晶片1上形成的半导体元件2和测试器170之间，进行工作电流、工作检测信号等的收发，并判断该半导体元件2的工作特性是否合适等。而且，上述一系列的检测工作是在晶片1上形成的多个半导体元件2中的每一个上实施的，分别判断工作特性是否合适等。
(实施方式16)
在此，参照图51对上述实施方式15中说明的使用半导体检测装置的检测工序、或包含检测方法的半导体装置的制造方法的一例进行说明。
(1)本实施方式16的半导体装置的制造方法具有以下工序：将电路作入晶片1中形成半导体装置的工序(半导体元件电路形成)；由上述实施方式15中说明的半导体检测装置根据晶片电平一并检测多个半导体装置的电特性的工序(晶片检测)；切断晶片1，分别分离半导体元件2的工序(切割)；用树脂等密封半导体元件2的工序(组装以及密封)。之后，经过老化、分选检测以及外观检测，作为芯片封装品出厂。
(2)本实施方式16的半导体装置的制造方法具有以下工序：将电路作入晶片1中形成半导体装置的工序(半导体元件电路形成)；由上述实施方式15中说明的半导体检测装置根据晶片电平一并检测多个半导体装置的电特性的工序(晶片检测)；切断晶片1，分别分离半导体元件2的工序(切割)。之后，经过芯片检测用插口安装、老化、分选检测、从插口拆下以及外观检测，作为裸芯片产品出厂。
(3)本实施方式16的半导体装置的制造方法具有以下工序：将电路作入晶片1中形成半导体装置的工序(半导体元件电路形成)；由上述实施方式15中说明的半导体检测装置根据晶片电平一并检测多个半导体装置的电特性的工序(晶片检测)。之后，经过老化、分选检测以及外观检测，作为整片产品出厂。在该老化以及分选检测中，也通过上述实施方式15说明的半导体检测装置进行检测。
(4)本实施方式16的半导体装置的制造方法具有以下工序：将电路作入晶片1中形成半导体装置的工序(半导体元件电路形成)；由上述实施方式15中说明的半导体检测装置根据晶片电平一并检测多个半导体装置的电特性的工序(晶片检测)。之后，经过老化以及外观检测，再经过切断晶片1、分别分离半导体元件2的工序(切割)和外观检测，作为裸芯片产品出厂。在该老化以及分选检测中，也通过上述实施方式15说明的半导体检测装置进行检测。
(5)本实施方式16的半导体装置的制造方法具有以下工序：将电路作入晶片1中形成半导体装置的工序(半导体元件电路形成)；分割晶片1的工序(晶片分割)；由上述实施方式15中说明的半导体检测装置根据分割的晶片电平一并检测多个半导体装置的电特性的工序(分割晶片检测)。之后，经过老化、分选检测以及外观检测，作为分割晶片产品出厂。在该老化以及分选检测中，也通过上述实施方式15说明的半导体检测装置进行检测。
(6)本实施方式16的半导体装置的制造方法具有以下工序：将电路作入晶片1中形成半导体装置的工序(半导体元件电路形成)；分割晶片的工序(晶片分割)；由上述实施方式15中说明的半导体检测装置根据分割的晶片电平一并检测多个半导体装置的电特性的工序(分割晶片检测)。之后，经过老化、分选检测，再经过切断被分割的晶片、分别分离半导体元件2的工序(切割)和外观检测，作为裸芯片产品出厂。在该老化以及分选检测中，也通过上述实施方式15说明的半导体检测装置进行检测。
(7)本实施方式16的半导体装置的制造方法具有以下工序：将电路作入晶片1中形成半导体装置的工序(半导体元件电路形成)；在晶片1上形成树脂层等的工序(树脂层形成)；通过上述实施方式15中说明的半导体检测装置一并检测在形成了树脂层等的晶片1上形成的多个半导体元件2的电特性的工序(晶片检测)。之后，经过老化以及分选检测，再经过切断晶片1、分别分离半导体元件2的工序(切割)和外观检测，作为CSP产品出厂。在该老化以及分选检测中，也通过上述实施方式15说明的半导体检测装置进行检测。
(8)本实施方式16的半导体装置的制造方法具有以下工序：将电路作入晶片1中形成半导体装置的工序(半导体元件电路形成)；在晶片1上形成树脂层等的工序(树脂层形成)；通过上述实施方式15中说明的半导体检测装置一并检测在形成了树脂层等的晶片1上形成的多个半导体元件2的电特性的工序(晶片检测)。之后，经过老化、分选检测以及外观检测，作为整片CSP产品出厂。在该老化以及分选检测中，也通过上述实施方式15说明的半导体检测装置进行检测。
(9)本实施方式16的半导体装置的制造方法具有以下工序：将电路作入晶片1中形成半导体装置的工序(半导体元件电路形成)；在晶片1上形成树脂层等的工序(树脂层形成)；将形成有树脂层等的晶片1分割的工序(晶片分割)；通过上述实施方式15中说明的半导体检测装置根据分割的晶片电平一并检测多个半导体装置的电特性的工序(分割晶片检测)。之后，经过老化、分选检测以及外观检测，作为分割晶片CSP产品出厂。在该老化以及分选检测中，也通过上述实施方式15说明的半导体检测装置进行检测。
(10)本实施方式16的半导体装置的制造方法具有以下工序：将电路作入晶片1中形成半导体装置的工序(半导体元件电路形成)；在晶片1上形成树脂层等的工序(树脂层形成)；将形成有树脂层等的晶片1分割的工序(晶片分割)；通过上述实施方式15中说明的半导体检测装置根据分割的晶片电平一并检测多个半导体装置的电特性的工序(分割晶片检测)。之后，经过老化、分选检测，再经过切断晶片、分离各半导体元件2的工序(切割)和外观检测后，作为CSP产品而出厂。在该老化以及分选检测中，也通过上述实施方式15说明的半导体检测装置进行检测。
在上述半导体装置的制造方法中，在检测半导体元件2的电特性的工序中，通过使用上述实施方式1～13中说明的探测片构造体，以低负载的数十mN以下的推压力，使接触端子4的前端位置精度为高精度，并能够实现稳定的接触电阻值以及良好的传送特性。
即，上述实施方式中说明的探测卡是棱锥形或棱台形的形状，并具有探测片，在形成有接触端子的区域固定粘结的固定基板是可掀动的，所述探测片是将位置精度良好的单片梁构造的接触端子、引出布线、外围电极、聚酰亚胺膜(绝缘片)一体形成在硅基板上，分别依次蚀刻除去型材即该硅基板以及规定的聚酰亚胺膜而一并形成的。根据这样的探测卡，即使是形成有数十微米(μm)左右以下的窄间距且多管脚的单片梁构造的接触端子的探测片，也能够容易地一并形成，利用光刻技术能够容易地进行根据薄膜布线的多层化而实施的电信号特性的设计以及制作。由此，不仅用于窄间距且多管脚的检测，还能够容易地实现具有阻抗匹配的高速传送用电路的探测卡。另外，根据将具有与被检测对象相同程度的线膨胀率的金属片以及固定基板直接固定粘结在形成有接触端子的区域的构造，能够实现在宽的温度范围内接触端子的前端位置精度良好的探测卡。
另外，上述实施方式中说明的探测卡具有探测片，该探测片一并形成棱锥形状或棱台形状的接触端子以良好的位置精度配置在前端的单片梁构造，使这样的探测片与片背面的固定基板、组装用基材一体形成，通过内设弹簧导销或板簧实现掀动动作，并且通过单片梁构造实现各接触端子的所期望的推压负载，由此能够以低负载实现接触电阻值的稳定性良好的、接触端子组的位置精度和组装性良好的探测卡。
另外，上述实施方式中说明的探测卡，通过将多个块构造的探针组合使用于半导体检测，能够以简单的结构实现多个芯片同时检测用探测卡或整片检测用的晶片盒，所述块构造的探针包入固定粘结在形成有单片梁构造的接触端子的区域的探测片的相反面上的固定基板。
以上，根据实施方式具体说明了本发明人研发的发明，但本发明不限于上述实施方式，在不脱离其思想的范围内可以进行各种变更。
例如，在上述实施方式中，表示了将在参照图16～图28说明的工序中制造的探测片，与具有图2所示的结构的探测片构造体组合使用的例子，当然也可以将图29～图49所示的各种制造工序制造的探测片以及图7～图15所示的各种探测片构造体自由地组合使用。
本申请所公开的发明中，如下所述地简单地说明代表性的结构所实现的效果。
本发明的探测卡及其制造方法中，探测卡具有探测片，所述探测片是由棱锥形或棱台形的形状的位置精度良好的单片梁构造的接触端子、引出布线、外围电极、绝缘片一并形成的，在形成有该接触端子的区域中固定粘结的固定基板可掀动。本发明的探测卡及其制造方法与如下单片梁的形成方法相比，具有以下效果。所述单片梁是在将形成有半球状的电镀凸出部的膜片探针或接触端子形成梁与陶瓷多层布线基板通过焊锡连接之后，用蚀刻液将该牺牲基板剥离而形成的。
(1)以数十微米(μm)以下的窄间距形成有多管脚的单片梁构造的接触端子的探测片中，由于能够容易地一并形成接触端子组，并且根据布线的多层化而进行的电信号特性的设计也是容易的，所以不仅能够用于窄间距且多管脚的检测，还能够实现具有阻抗匹配的高速传送用电路的探测卡。
(2)根据将具有与被检测对象相同程度的线膨胀率的金属片以及固定基板直接固定粘结在形成有接触端子的区域的构造，能够实现在宽的温度范围内接触端子的前端位置精度良好的探测卡。
(3)使一并形成有棱锥形状或棱台形状的接触端子的探测片，与组装用基材一体地一并形成，能够使单片梁构造的每个接触端子单独地分别进行推压动作和掀动动作，由此即使是大面积的被检测对象，也能够以低负载的接触实现良好的接触电阻值的稳定性，从而实现接触端子的前端位置精度以及组装性良好的探测卡。
另外，本发明的探测卡是将多个块构造的探针组合而使用于半导体检测，由此能够以简单结构实现多个芯片同时检测用探测卡或整片检测用的晶片盒，所述块构造的探针包入有在形成有单片梁构造的接触端子的区域中的探测片的相反面上固定粘结的固定基板。
本发明可以包括其他具体实施方式，只要不脱离本发明的主旨和基本特征。以上实施方式从各方面理解都是示例性的而不是限定性的。应当理解为本发明在不偏离其实质和范围的情况下易于得到各种等同替换或明显变形的实施例，所以在不脱离本发明精神主旨的前提下，各种修改和变形都应属于本发明的保护范围。

Claims (12)

1.一种探测卡，其特征在于，
具有探测片，该探测片包括：
与设置在被检测对象上的电极接触的多个接触端子；
分别从上述多个接触端子上电引出的布线；以及
与上述布线电连接，且与多层布线基板的电极连接的多个外围电极，
在上述探测片中，在与形成有上述多个接触端子的第一面相反一侧的第二面上，固定基板被固定在形成有上述多个接触端子的区域上，且设置有能掀动上述固定基板的机构，
上述多个接触端子分别与上述探测片分离而延伸，且形成在与上述布线电连接的梁的一端，
上述梁的另一端固定在上述探测片上，
上述梁只通过上述另一端处的与接线柱的连接而被支承在上述探测片上。
2.根据权利要求1所述的探测卡，其特征在于，
上述多层布线基板与检测上述被检测对象的电特性的测试器电连接。
3.根据权利要求1所述的探测卡，其特征在于，
能掀动上述固定基板的上述机构是多个具有弹性的导销。
4.根据权利要求3所述的探测卡，其特征在于，
能掀动上述固定基板的上述机构还采用多个没有弹性的导销。
5.根据权利要求1所述的探测卡，其特征在于，
能掀动上述固定基板的上述机构是一个以上的板簧。
6.根据权利要求1所述的探测卡，其特征在于，
上述接触端子是棱锥形状或棱台形状。
7.根据权利要求6所述的探测卡，其特征在于，
上述接触端子是将对具有结晶性的基板实施各向异性蚀刻而形 成的穴作为型材、通过电镀而形成的。
8.根据权利要求7所述的探测卡，其特征在于，
上述具有结晶性的基板是硅。
9.一种探测卡，其特征在于，
具有探测片，该探测片包括：
与设置在被检测对象上的电极接触的多个接触端子；
分别从上述多个接触端子上电引出的布线；以及
与上述布线电连接，且与多层布线基板的电极连接的多个第一外围电极和第二外围电极，
在上述探测片中，在与形成有上述多个接触端子的第一面相反一侧的第二面上，固定基板被固定在形成有上述多个接触端子的区域上，且设置有能掀动上述固定基板的机构，
上述多个接触端子分别与上述探测片分离而延伸，且形成在与上述布线电连接的梁的一端，
上述梁的另一端固定在上述探测片上，
在上述探测片中，上述多个第一外围电极分别形成在与上述接触端子相同的第一面上，
在上述探测片中，上述多个第二外围电极分别形成在与上述接触端子相反一侧的的第二面上。
10.根据权利要求9所述的探测卡，其特征在于，
上述探测片中的上述第一外围电极和第二外围电极的形成间距比上述多个接触端子的形成间距宽。
11.一种半导体检测装置，具有载置被检测对象的工作台和探测卡，该探测卡具有与设置在上述被检测对象上的电极接触的多个接触端子，并且与检测上述被检测对象的电特性的测试器电连接，
该半导体检测装置的特征在于，
上述探测卡还具有探测片，该探测片包括：
上述多个接触端子；
分别从上述多个接触端子上电引出的布线；以及 
与上述布线电连接，且与多层布线基板的电极连接的多个外围电极，
在上述探测片中，在与形成有上述多个接触端子的第一面相反一侧的第二面上，固定基板被固定在形成有上述多个接触端子的区域上，且设置有能掀动上述固定基板的机构，
上述多个接触端子分别与上述探测片分离而延伸，且形成在与上述布线电连接的梁的一端，
上述梁的另一端固定在上述探测片上，
上述梁只通过上述另一端处的与接线柱的连接而被支承在上述探测片上。
12.根据权利要求11所述的半导体检测装置，其特征在于，
上述探测片通过以下工序而形成：
(a)将对具有结晶性的基板实施各向异性蚀刻而形成的穴作为型材来进行电镀，从而形成上述多个接触端子的工序；
(b)将分别与上述多个接触端子电连接的上述梁、上述布线以及绝缘层依次层叠在上述基板上的工序；以及
(c)除去位于与上述多个接触端子和上述梁相同的布线层上的上述绝缘层，从而使上述梁与上述探测片分离的工序。 
CN2008101665401A 2008-02-27 2008-10-17 探测卡及其制造方法和半导体检测装置及其制造方法 Expired - Fee Related CN101520470B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008-045809 2008-02-27
JP2008045809 2008-02-27
JP2008045809A JP2009204393A (ja) 2008-02-27 2008-02-27 プローブカード、プローブカードの製造方法、半導体検査装置および半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN101520470A CN101520470A (zh) 2009-09-02
CN101520470B true CN101520470B (zh) 2012-11-07

Family

ID=40997663

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008101665401A Expired - Fee Related CN101520470B (zh) 2008-02-27 2008-10-17 探测卡及其制造方法和半导体检测装置及其制造方法

Country Status (5)

Country Link
US (1) US7724006B2 (zh)
JP (1) JP2009204393A (zh)
KR (1) KR101004922B1 (zh)
CN (1) CN101520470B (zh)
TW (1) TW200937022A (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8076216B2 (en) 2008-11-11 2011-12-13 Advanced Inquiry Systems, Inc. Methods and apparatus for thinning, testing and singulating a semiconductor wafer
JP4398513B1 (ja) * 2009-04-28 2010-01-13 株式会社アドバンテスト 配線基板ユニットおよび試験装置
US9176186B2 (en) 2009-08-25 2015-11-03 Translarity, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed
US8362797B2 (en) * 2009-08-25 2013-01-29 Advanced Inquiry Systems, Inc. Maintaining a wafer/wafer translator pair in an attached state free of a gasket disposed therebetween
JP5397619B2 (ja) * 2009-11-13 2014-01-22 日本電産リード株式会社 基板検査用の検査治具
WO2012054201A1 (en) 2010-09-28 2012-04-26 Advanced Inquiry Systems, Inc. Wafer testing systems and associated methods of use and manufacture
KR101149759B1 (ko) * 2011-03-14 2012-06-01 리노공업주식회사 반도체 디바이스의 검사장치
JP6092509B2 (ja) * 2011-10-17 2017-03-08 東京エレクトロン株式会社 接触端子の支持体及びプローブカード
JP5859834B2 (ja) 2011-12-06 2016-02-16 エルフィノート・テクノロジー株式会社 プローブカード用のバンプ付きメンブレンシート、プローブカード及びプローブカード用のバンプ付きメンブレンシートの製造方法
JP5947139B2 (ja) * 2012-07-27 2016-07-06 株式会社日本マイクロニクス プローブ及び電気的接続装置
JP6068925B2 (ja) * 2012-10-23 2017-01-25 株式会社日本マイクロニクス プローブの製造方法
TWI481882B (zh) * 2013-04-12 2015-04-21 Giga Byte Tech Co Ltd 電路板測試系統及其測試方法
TWI601959B (zh) * 2013-06-06 2017-10-11 Elfinote Tech Corporation Proximity patch for probe card, method for manufacturing patch for probe card and probe card
CN104655885B (zh) * 2013-11-15 2018-01-05 本田技研工业株式会社 电流施加装置以及半导体元件的制造方法
US9285394B2 (en) * 2014-01-09 2016-03-15 Taiwan Semiconductor Manufacturing Co., Ltd. Testing apparatus and method
TWI521212B (zh) * 2014-03-10 2016-02-11 A method and a method of assembling a vertical probe device, and a vertical probe device
TWI596344B (zh) * 2016-04-27 2017-08-21 Replaceable probe module probe card and its assembly method and probe module replacement side law
TWI638176B (zh) * 2017-07-18 2018-10-11 旺矽科技股份有限公司 電測裝置
IT201700017037A1 (it) * 2017-02-15 2018-08-15 Technoprobe Spa Scheda di misura per applicazioni ad alta frequenza
US10114041B2 (en) * 2017-03-28 2018-10-30 Ford Global Technologies, Llc Ground loop reduction apparatus
US10057989B1 (en) * 2017-04-10 2018-08-21 Tactotek Oy Multilayer structure and related method of manufacture for electronics
JP7068578B2 (ja) * 2018-03-30 2022-05-17 山一電機株式会社 検査用ソケット
JP7287250B2 (ja) * 2019-11-18 2023-06-06 三菱電機株式会社 試験装置及び試験方法
TWI750552B (zh) * 2019-12-16 2021-12-21 旺矽科技股份有限公司 可定位之探針卡及其製作方法
TWI718938B (zh) * 2020-04-20 2021-02-11 中華精測科技股份有限公司 分隔式薄膜探針卡及其彈性模組
TWI719895B (zh) * 2020-05-11 2021-02-21 中華精測科技股份有限公司 陣列式薄膜探針卡及其測試模組
CN113347412B (zh) * 2021-06-04 2022-07-12 合肥市华宇半导体有限公司 一种dp转hdmi芯片的多方式检测装置
TWI775566B (zh) * 2021-08-13 2022-08-21 美商第一檢測有限公司 晶片檢測設備
TWI788113B (zh) * 2021-11-23 2022-12-21 創意電子股份有限公司 檢測裝置及其測試插座
KR102612764B1 (ko) * 2022-05-24 2023-12-12 주식회사 티에스이 반도체 패키지의 테스트 장치

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060192575A1 (en) * 2003-07-02 2006-08-31 Hitachi, Ltd. Probe card and semiconductor testing device using probe sheet or probe card semiconductor device producing method

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5166607A (en) * 1991-05-31 1992-11-24 Vlsi Technology, Inc. Method and apparatus to heat the surface of a semiconductor die in a device during burn-in while withdrawing heat from device leads
JP3658029B2 (ja) 1994-02-21 2005-06-08 株式会社ルネサステクノロジ 接続装置およびその製造方法
TW381328B (en) * 1994-03-07 2000-02-01 Ibm Dual substrate package assembly for being electrically coupled to a conducting member
DE69908638T2 (de) 1998-12-02 2004-04-29 Formfactor, Inc., Livermore Lithographische kontaktstrukturen
US6799976B1 (en) * 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
JP4554011B2 (ja) 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
TWI236723B (en) * 2002-10-02 2005-07-21 Renesas Tech Corp Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device
JP4145293B2 (ja) * 2004-12-28 2008-09-03 株式会社ルネサステクノロジ 半導体検査装置および半導体装置の製造方法
JP4472593B2 (ja) * 2005-07-12 2010-06-02 東京エレクトロン株式会社 プローブカード
JP2007101373A (ja) * 2005-10-05 2007-04-19 Renesas Technology Corp プローブシート接着ホルダ、プローブカード、半導体検査装置および半導体装置の製造方法
JP4767075B2 (ja) * 2006-04-14 2011-09-07 株式会社日本マイクロニクス 電気的接続装置
JP2007309682A (ja) * 2006-05-16 2007-11-29 Renesas Technology Corp 伝送回路、接続用シート、プローブシート、プローブカード、半導体検査装置、および半導体装置の製造方法
US7486525B2 (en) * 2006-08-04 2009-02-03 International Business Machines Corporation Temporary chip attach carrier

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060192575A1 (en) * 2003-07-02 2006-08-31 Hitachi, Ltd. Probe card and semiconductor testing device using probe sheet or probe card semiconductor device producing method

Also Published As

Publication number Publication date
US7724006B2 (en) 2010-05-25
JP2009204393A (ja) 2009-09-10
TW200937022A (en) 2009-09-01
KR20090092679A (ko) 2009-09-01
KR101004922B1 (ko) 2010-12-28
US20090212798A1 (en) 2009-08-27
CN101520470A (zh) 2009-09-02

Similar Documents

Publication Publication Date Title
CN101520470B (zh) 探测卡及其制造方法和半导体检测装置及其制造方法
US7621761B2 (en) Systems for testing and packaging integrated circuits
US6791171B2 (en) Systems for testing and packaging integrated circuits
US9417263B2 (en) Testing probe head for wafer level testing, and test probe card
CN1612322B (zh) 半导体集成电路器件的制造方法
CN101363875A (zh) 探针卡、半导体检验装置以及半导体装置的制造方法
CN100514751C (zh) 采用匹配装置的器件探测
CN1197443C (zh) 带有弹性封装的一电子器件的组件
KR100335168B1 (ko) 반도체 장치에 일시 접속후 영구 접속하는 방법
CN1952667A (zh) 探针片粘贴架、探针卡、半导体检测装置及其制造方法
JPH04233480A (ja) 電子デバイスの試験装置
WO2007029422A1 (ja) 半導体装置の検査装置及び電源供給ユニット
JP2009526992A (ja) スペーストランスフォーマと前記スペーストランスフォーマの製造方法及び前記スペーストランスフォーマを有するプローブカード
WO2007092594A2 (en) Approach for fabricating cantilever probes for probe card assemblies
US6232791B1 (en) Testing Board
KR20070083514A (ko) 동일 평면상에 있는 접착 패드를 기판에 형성하는 방법과장치
JP2015132524A (ja) 試験装置
KR20210056780A (ko) 프로브 카드 및 이를 포함하는 반도체 검사 시스템
US7733104B2 (en) Low force interconnects for probe cards
JP2013007603A (ja) 半導体装置の製造方法
JP2003084040A (ja) 半導体検査装置の製造方法および半導体検査装置
JP5702068B2 (ja) 半導体検査用プローブカードおよびその製造方法
JP2015072236A (ja) 半導体デバイス製造装置
US20120132615A1 (en) Manufacturing method of probe card
KR100805217B1 (ko) 프로브 카드

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: TOKYO, JAPAN TO: KANAGAWA PREFECTURE, JAPAN

TA01 Transfer of patent application right

Effective date of registration: 20101021

Address after: Kanagawa

Applicant after: Renesas Electronics Corporation

Address before: Tokyo, Japan, Japan

Applicant before: Renesas Technology Corp.

C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121107

Termination date: 20131017