JP5702068B2 - 半導体検査用プローブカードおよびその製造方法 - Google Patents

Description

本発明は、半導体検査用プローブカードおよびその製造方法に関するものである。

近年、半導体装置の高密度、高速大容量伝送の要求が急速に高まりつつある。高密度化においては、電極端子数を著しく増加する取り組みが行われており、周辺配置電極及びエリア配置電極において、急激な狭ピッチ化が進んでいる。

このような状況において、微細ピッチ電極を有する半導体装置の検査技術が一つのキーテクノロジーになっている。特に半導体装置の製造では、ウエハ状態での素子を電気検査するウエハ検査をどのように実施するかという事が、非常に重要になっている。

ウエハ検査の精度を高めることで、ウエハ製造工程への問題の迅速なフィードバックによる品質向上と確実な不良品の除去が可能となる。このことにより、半導体装置の量産時における生産直行率を高め、生産性向上による低コスト化を図ることができる。

ウエハ状態での半導体装置の検査技術としては、接触方式で信号の受送信を行う技術が知られている。

接触方式は、ウエハとテスター間の信号の送受信を行うためのインターフェイスとしてプローブカードを用いて半導体装置電極に何らかの接触子をコンタクトさせる方式である。最も汎用的に用いられている接触子が、カンチレバー方式と呼ばれるプローブカードであり、金属針を半導体装置電極に接触させる方式である。この他に接触方式として金属突起（バンプ）付きのメンブレンシート、ＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）リード付きのメンブレンシート、シリコンウィスカにめっきを施したピンを用いるシリコンプローブなどが用いられている。また、ウエハへの一括コンタクトに適したプローブとしてＳｉの微細加工技術を適用したＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍｓ）プローブなども用いられている。

しかしながら、金属針などを用いて導通を得る場合、接触痕によるダメージが大きいという問題点があった。このダメージの影響は、集積回路素子に低誘電率（Ｌｏｗ−ｋ）膜などからなる脆弱な層間絶縁膜を用いた場合に特に大きくなる。

このような問題点を解決するために、ウェハ上の被検査用ＬＳＩに対し、物理的接触を必要とせずに検査する非接触方式の検査技術が提案されており、その一例が特許文献１に記載されている。

特許文献１に記載された半導体装置の検査装置の断面図を図１１に示す。特許文献１に記載された半導体装置の検査装置は、検査用ＬＳＩ８０１と、電源供給ユニット８０２と、プローブピン８０３とテスター（図示なし）間の接続用に配置した中間基板８０４とから構成されている。電源供給ユニット８０２は、プローブピン８０３を備え、中間基板８０４上に配置されている。また、プローブピン８０３は中間基板８０４に形成された配線層８０５と電気的に接続されている。

そして検査用ＬＳＩ８０１と被検査ＬＳＩ８０６との間のインターフェース構造は、検査用ＬＳＩ８０１及び被検査ＬＳＩ８０６の各外部信号電極を近接させて容量結合により信号伝送を行うｆａｃｅ−ｆａｃｅ方式による構造としている。

国際公開第２００７／０２９４２２号（段落「００７３」〜「００７５」）

上述した特許文献１に記載された半導体装置の検査装置は、プローブピンの先端部が被検査ＬＳＩの電源電極の位置に対応するように配置されている。また、検査用ＬＳＩと被検査用ＬＳＩは非接触通信により検査信号の伝送を行っている。

このような、接触方式と非接触方式を用いた検査装置においては、プローブピンと検査用ＬＳＩの位置を適正に保つ必要がある。しかし、特許文献１に記載された検査装置のプローブピンと検査用ＬＳＩは、それぞれが独立した配置構造になっている。そのため、プローブピンと検査用ＬＳＩを中間基板に実装する場合には、お互いの位置を高精度に合わせるために作業時間を要し、その結果、プローブカードの製造コストが増大するという問題があった。

また、生産性向上のためにテスト工程においての時間短縮が求められているが、特許文献１の検査装置では、電源供給を行うプローブピンのフットプリントが大きく、検査用ＬＳＩを隣接して多数搭載することが困難である。そのため、ウエハ上の有効エリアを考慮すると同測数（同時に測定する半導体チップ数）を多くすることができず、ウエハを一括してテストすることができないという問題があった。

このように特許文献１に記載された検査装置においては、検査コストの低減が困難であるという課題があった。

本発明の目的は、上述した接触方式と非接触方式を用いた検査装置においては、検査コストの低減が困難であるという課題を解決し、検査コストを低減可能な半導体検査用プローブカードおよびその製造方法を提供することにある。

本発明の半導体検査用プローブカードは、基材と、前記基材の第一の主面に配置されたプローブカード基板と、非接触結合回路を備えた検査用ＬＳＩと、電源供給ピンと、を有し、前記検査用ＬＳＩと前記電源供給ピンは、前記基材の第一の主面と反対側の第二の主面上に配置され、前記プローブカード基板と前記検査用ＬＳＩが電気的に接続され、前記プローブカード基板と前記電源供給ピンが電気的に接続される。

本発明の半導体検査用プローブカードの製造方法は、基材に設けられ、一端がプローブカード基板に電気的に接続されたチップ実装ピンの他端と、検査用ＬＳＩとを、ハンダまたはＡｕバンプによりフリップチップ実装する。

本発明による半導体検査用プローブカードおよびその製造方法によれば、接触方式と非接触方式を用いた場合であっても、検査コストの低減を図ることができる。

本発明による第一の実施形態のプローブカードの構成を示す断面図である。 本発明による第二の実施形態のプローブカードの構成を示す断面図である。 本発明による第二の実施形態の別のプローブカードの構成を示す断面図である。 本発明による第二の実施形態の別のプローブカードの構成を示す断面図である。 本発明による第三の実施形態のプローブカードの構成を示す断面図である。 本発明による第三の実施形態の別のプローブカードの構成を示す断面図である。 本発明による第四の実施形態のプローブカードの構成を示す断面図である。 本発明による第五の実施形態のプローブカードの構成を示す断面図である。 本発明による第六の実施形態のプローブカードの構成を示す断面図である。 本発明による第六の実施形態の別のプローブカードの構成を示す断面図である。 特許文献１記載のプローブカードの構成を示す断面図である。

以下に図面を参照しながら、本発明の実施形態について説明する。

［第一の実施形態］
図１は、本発明による第一の実施形態のプローブカードの構成を示す断面図である。図１において、プローブカード１は、プローブカード基板１０と、基材２０と、検査用ＬＳＩ３０と、電源供給ピン４０とを有する。基材２０の第一の主面には、プローブカード基板１０が配置され、第一の主面と反対側の第二の主面には検査用ＬＳＩ３０と、電源供給ピン４０が配置されている。プローブカード基板１０と検査用ＬＳＩ３０は電気的に接続される。プローブカード基板１０と電源供給ピン４０も電気的に接続される。
プローブカード基板１０は、検査信号の入出力を行うための検査回路を備えている。検査用ＬＳＩ３０は、検査対象となる半導体装置と非接触による信号の伝送を行うための非接触信号伝送用の回路を有している。検査用ＬＳＩ３０と電源供給ピン４０は、基材２０を介してプローブカード基板１０と電気的に接続されている。

検査用ＬＳＩ３０と電源供給ピン４０が同一の基材２０に配置されていることにより、高精度な位置合わせが可能となる。また、検査用ＬＳＩ３０と電源供給ピン４０を、被検査ウェハ上に設けられた被検査チップの電極レイアウトに合わせた高精度な相対位置を実現できるので、同測数を向上させることができる。その結果、検査コストを減少することが可能となる。

［第二の実施形態］
図２は、本発明による第二の実施形態のプローブカードの構成を示す断面図である。図２において、プローブカード２は、プローブヘッド２０１とプローブカード基板２０３とを有する。プローブヘッド２０１は、基材２０７と、この基材２０７に設けられた検査用ＬＳＩ２０８と電源供給ピン２０６とを有する。基材２０７には第１の保持穴２０９及び第２の保持穴２１０が設けられる。検査用ＬＳＩ２０８は、第１の保持穴２０９を介して基材２０７に配置される。電源供給ピン２０６は、第２の保持穴２１０に設けられる。プローブカード基板２０３と検査用ＬＳＩ２０８は電気的に接続される。電源供給ピン２０６の一端は、プローブカード基板２０３に電気的に接続される。

プローブカード基板２０３は、検査信号の入出力を行うための検査回路を備える。かかる検査回路は、プローブカード基板２０３以外に設けられていてもよい。かかる検査回路と検査用ＬＳＩ２０８とが電気的に接続される。

プローブヘッド２０１に対向する側に、検査対象となる被検査ウエハ２１１が配置される。被検査ウエハ２１１は、複数の被検査チップ２１２から構成され、各被検査チップ２１２上には、非接触信号伝送用電極２１３と接触用電極２１４を有する。

電源供給ピン２０６は、プローブカード基板２０３と被検査ウエハ２１１の接触用電極２１４と導通を得る為の接触式ピンである。検査用ＬＳＩ２０８は、検査用回路ならびに非接触信号伝送用電極を有する検査専用のＬＳＩチップである。検査用ＬＳＩ２０８は、第１の保持穴２０９に設けられたチップ実装ピン２０５を介して、プローブカード基板２０３と電気的に接続されていてもよい。

チップ実装ピン２０５と電源供給ピン２０６は、共通の基材２０７に設けられた第１の保持穴２０９と第２の保持穴２１０を通してそれぞれ配置されているため、チップ実装ピン２０５と電源供給ピン２０６の相対位置を精度良く決定することできる。すなわち、検査用ＬＳＩ２０８はチップ実装ピン２０５に固定されているため、検査用ＬＳＩ２０８と電源供給ピン２０６の相対位置を精度良く決定することができる。このため、検査用ＬＳＩ２０８と電源供給ピン２０６を、被検査ウェハ２１１上に設けられた被検査チップ２１１の電極レイアウトに合わせた高精度な相対位置を実現できる。このため、同測数を向上させることができる。その結果、検査コストを減少することが可能となる。

図３に示すように、チップ実装ピン２０５と検査用ＬＳＩ２０８の接続は、ハンダ２１５によりフリップチップ実装するのが好ましい。ハンダに２１５よりフリップチップ実装することで、チップ実装ピン２０５上への検査用ＬＳＩ２０８実装時にボンダーのヘッドで位置制御することでハンダが変形し、チップ実装ピン２０５の高さのバラツキを吸収することができる。そのため、高さ精度が必要となる検査用ＬＳＩ２０８の位置精度を高めることが可能となる。なお、ハンダ２１５の代わりにＡｕバンプを用いてもよい。

さらに、チップ実装ピン２０５の先端を平坦にすることが好ましい。先端を平坦にすることにより、ハンダ濡れ性が良くなるとともに、チップ実装ピン２０５の高さが均一になり、チップ実装ピン２０５と検査用ＬＳＩ２０８の高さ精度を向上させることができる。

チップ実装ピン２０５の長さは接触用プローブピンの接触抵抗を決定する押し込み量の標準値と、テスト支援チップの厚さ並びに非接触電極の通信距離によって決定される。

同測数を増加させたプローブカード、特にウェハ一括でテストするプローブカードの場合、検査用ＬＳＩの面内の高さばらつきが大きな課題となるが、ハンダによるフリップチップ実装を用いることで、ハンダバンプの高さ吸収能力により検査用ＬＳＩの高さ均一性の精度を高くすることができる。

基材２０７は、機械的強度を保持できる範囲内で内部が空洞化していてもよい。空洞化することにより材料コストを低減することが可能となる。

スティフナ２０２はプローブカード基板２０３に固定され、プローブカード基板２０３のそりを防止する。また、補強プレート２０４は、プローブカード基板２０３に固定され、プローブヘッド２０１を支持している。機械的強度を十分とするために、プローブカード基板２０３にスティフナ２０２、補強プレート２０４を設けることが好ましい。

基材２０７の第１の保持穴２０９及び第２の保持穴２１０は、望ましくは同一のプロセスで加工される。すなわち、チップ実装ピン２０５と電源供給ピン２０６を配置する位置に、同じプロセスで第１の保持穴２０９及び第２の保持穴２１０を加工形成する。

基材２０７には、かかる保持穴の加工性や機械的強度からアルミナなどのセラミックを使用するのが好ましい。

また、チップ実装ピン２０５のすわりをよくするために、かかる保持穴に穴の径を２段階にしたザグリを入れてもよい。

図４に示すように、検査用ＬＳＩ２０８を実装するチップ実装ピン２０５と電源供給ピン２０６には、ばね２１６を内蔵したピンを用いても良い。穴の径を２段階にしたザグリ部分にばねを内蔵したチップ実装ピン２０５を挿入し、プローブカード基板２０３に固定することで、ばねを圧縮しチップ実装ピン２０５とプローブカード基板２０３とを接触させるとともに、チップ実装ピン２０５の先端の高さを均一にすることが可能となる。

ばね２１６を内蔵したチップ実装ピン２０５はバネ力により仮固定されている状態であり、プローブカード内で拘束されていないため、接続部に過大な応力が掛かることは無い。プローブカードの試験は高温から低温までさまざまな試験温度で行われるが、かかる応力を緩和しているためかかる温度範囲にわたって検査用ＬＳＩ２０８の接続部の信頼性が保持できる。

また、電源供給ピン２０６と検査用ＬＳＩ２０８とを高精度に配置可能であるため、検査用ＬＳＩ２０８と電源供給ピン２０６の配列ピッチにはスペースを設けることができる。このスペースに、検査用ＬＳＩ２０８を更に配置することができ、同側数を増大させることができる。

また、被検査用ＬＳＩに対し、物理的接触を必要としない検査方法を用いているため、コンタクト痕に起因するワイヤボンディングなど組立工程での不良発生を、最小限に抑えることが出来る。さらに、被検査ウエハ２１１の接触用電極２１４に個別に電源供給ピンをコンタクトしているため、接触を最小限に抑えることができる。

また、非接触信号伝送用のプローブカードとすることでプローブカードメンテナンスに掛かるコストを低減することができる。コンタクト回数、コンタクトピン数が双方とも低減され、また寿命となった場合に交換するピン数は電源供給ピンのみであり、その他の非接触電極は接触しない為、寿命を長くすることができる。

次に、本実施形態によるプローブカード２の製造方法について説明する。まず、基材２０７に、ドリルを使用して検査用ＬＳＩ２０８と電源供給ピン２０６の相互の位置を決める直径約２５０μｍの第１の保持穴２０９及び第２の保持穴２１０を作成する。基材２０７としては、アルミナを用いることができる。

次に第１の保持穴２０９、第２の保持穴２１０を形成した基材２０７を、プローブカード基板２０３に補強プレート２０４を用いて固定する。次にチップ実装ピン２０５と電源供給ピン２０６を保持穴２０９に挿入し、それぞれをプローブカード基板２０３と電気的に接続する。次に、検査用ＬＳＩ２０８をチップ実装ピン２０５に、接続ハンダによりフリップチップ実装する。

［第三の実施形態］
図５は、本発明による第三の実施形態のプローブカードの構成を示す断面図である。本実施形態では、第二の実施形態のチップ実装ピン２０５に替えて、貫通ピン３０１を備えている。その他の構造は、第二の実施形態と同様である。

貫通ピン３０１は、基材に形成された第一の保持穴３０５に、メッキもしくは、導電ペーストなどを充填、焼成した導体であり、スプリングピン（ばねを内蔵したピン）より安価なプロセスにより形成される。そこへハンダバンプまたはＡｕバンプなどの突起を形成した検査用ＬＳＩ３０２を実装する。接続の形態は半導体パッケージに使用される様々な工法を適用することができるため、組立コストの低い工法を適宜選択可能である。従って、組立コストの低減につながる。

本実施形態においても、検査用ＬＳＩ３０２と電源供給ピン３０６は、基材に形成された第１の保持穴３０５及び第２の保持穴３０４を介して固定され、プローブカード基板３０３と検査用ＬＳＩ３０２は電気的に接続され、電源供給ピン３０６の一端は、プローブカード基板３０３に電気的に接続される。そのため、お互いの位置を高精度に合わせるための作業時間が減少し、その結果、プローブカードの製造コストを減少させることが可能となる。

プローブカード基板３０３と貫通ピン３０１の間の電気的な接続は、図６に示すように、異方性導電シート３０７と金属ボール３０８を用いて行ってもよい。また、金属ボール３０８を使用せずに、異方性導電シート３０７単体で、電気的な接続を行ってもよい。

かかる保持穴に形成された貫通ピン３０１は、金属突起を設ける為にフォトリソグラフィの工程を利用すると、コストが高くなることが考えられる。このため、あらかじめ貫通ピンの導体充填量を低くし、窪みを設けることで既製の金属ボールを振り込み固着させることでコスト低減が可能となる。また、繰り返し使用する場合、金属突起の変形が生じた場合にも金属ボールを振り込むタイプの場合、交換すればよいので余計なコストが掛からず、更なるコスト低減が可能となる。

［第四の実施形態］
図７は、本発明による第四の実施形態のプローブカードの構成を示す断面図である。本実施形態では、基材が第一の基材４０７、第二の基材４０９と二種類に分割されている。その他の構造は、第二の実施形態と同様である。第一の基材４０７は、厚さ方向にチップ実装ピン４０５と電源供給ピン４０６を固定するための第１の保持穴４１０と第２の保持穴４１１がそれぞれ設けられ、チップ実装ピン４０５と電源供給ピン４０６の相対位置を固定することができる。

一方、第二の基材４０９は、小規模な単位に分割することができる。このことにより、例えば検査用ＬＳＩ実装ピン４０５や電源供給ピン４０６を固定する基材を小規模な単位に分割すると、検査用ＬＳＩ実装ピン４０５と検査用ＬＳＩ４０８および電源供給ピン４０６のリワークを効率良く行うことができる。即ち、電源供給ピン全体を取り外すことなく所定箇所のみ取替える等、作業性を高めることができる。また、部品交換時に、小規模な単位に交換できるため、分割していない第二の実施形態と比較して、交換コストが安くなり、交換部品をストックすることが可能となる。

［第五の実施形態］
図８は、本発明による第五の実施形態のプローブカードの構成を示す断面図である。本実施形態では、複数の検査用ＬＳＩ５０１と複数の電源供給ピン５０２が、基材５０３に配置されている。また、複数の検査用ＬＳＩ５０１の間に複数の電源供給ピンが配置されている。

この構成により電源供給ピンのプローブカード上への分散配置が容易となる。特許文献１に記載の技術においては、ウェハ周辺部から電源供給ピンにより電源を供給しているため、電源供給ピンが接触するウェハ周辺部からの距離が遠くなると電源線の抵抗により電圧低下が避けられない。これに対し、本実施形態の構成によればウェハ中心部にも容易に電源供給が可能であるため、かかる電圧低下の問題を回避することが可能となる。

［第六の実施形態］
図９は、本発明による第六の実施形態のプローブカードの構成を示す断面図である。本実施形態では、検査用ＬＳＩ６０１と基材６０２を固定するスペーサ６０３を備えている。
また、検査用ＬＳＩ６０１は極薄に形成されている。その他の構造は、第二の実施形態と同様である。

検査用ＬＳＩ６０１を極薄に形成することで、検査側の回路面に形成された非接触信号伝送用電極と非検査側の非接触信号伝送用電極の通信距離を短くすることが可能となる。通信距離を短くすることで、非接触結合回路を小さくすることが可能となり、同一ウェハ上に配置する被検査チップの数を増加させることができる。その結果、同測定数を増加させることができ、検査工程のコスト削減が可能となる。さらに、通信距離を短くすることで消費電力を抑制すると共に、隣接する非接触電極の電磁干渉も防ぐことができる。

しかし、検査用ＬＳＩ６０１を極薄に実装することで、検査用ＬＳＩ６０１の回路内部からの発熱や応力、あるいは保護膜の内部応力により、反りや変形が発生する場合がある。そのため、検査用ＬＳＩ６０１の周囲の通信距離にバラツキが生じることがある。

本実施形態では、検査用ＬＳＩ６０１と基材を固定するスペーサを設けることにより、検査用ＬＳＩ６０１のそりや変形を防ぐことができる。その結果として、検査用ＬＳＩ６０１の周囲に通信距離にバラツキが生じることを回避することができる。

さらに、検査用ＬＳＩ６０１に貫通配線を設けることにより、検査用ＬＳＩ６０１と、非接触信号伝送用電極６０４との通信距離を、回路面を対向させるように検査用ＬＳＩ６０１を実装することで短くすることが可能となる。

なお、スペーサ６０３の代わりに図１０に示すように樹脂層７０３を備える構成としてもよい。使用する樹脂としては、耐湿性のすぐれた樹脂が好ましく、このような樹脂としては、フェノール樹脂、メラミン樹脂、エポキシ樹脂、あるいはポリエステル樹脂などの熱硬化性樹脂が挙げられる。かかる樹脂層７０３を設けることによっても、検査用ＬＳＩ７０１のそりや変形を防ぐことができ、その結果として、検査用ＬＳＩ７０１の周囲に通信距離にバラツキが生じることを回避することができる。

以上、本発明の実施形態について説明したが、上記記載に限定されるものではなく、その要旨を逸脱しない範囲において種々の変形が可能である。

１、２ プローブカード
１０、２０３、３０３、４０３ プローブカード基板
２０、２０７、５０３、６０２、７０２ 基材
３０、２０８、３０２、４０８、５０１、６０１、７０１、８０１ 検査用ＬＳＩ
４０、２０６、３０６、４０６、５０２ 電源供給ピン
２０１、４０１ プローブヘッド
２０２、４０２ スティフィナ
２０４、４０４ 補強プレート
２０５、４０５ チップ実装ピン
２０９、３０５、４１０ 第一の保持穴
２１０、３０４、４１１ 第二の保持穴
２１１ 被検査ウエハ
２１２、 被検査チップ
２１３、６０４、７０４ 非接触信号伝送用電極
２１４、 接触用電極
２１５ はんだ
２１６ ばね
３０１ 貫通ピン
３０７ 異方性導電シート
３０８ 金属ボール
４０７ 第一の基材
４０９ 第二の基材
６０３ スペーサ
７０２ 樹脂層
８０２ 電源供給ユニット
８０３ プローブピン
８０４ 中間基板
８０５ 配線層
８０６ 被検査ＬＳＩ

Claims (9)

1. 基材と、
   前記基材の第一の主面に配置されたプローブカード基板と、
   非接触結合回路を備えた検査用ＬＳＩと、
   電源供給ピンと、を有し、
   前記検査用ＬＳＩと前記電源供給ピンは、前記基材の第一の主面と反対側の第二の主面側に配置され、
   前記基材は、第一及び第二の保持穴を有し、
   前記検査用ＬＳＩが前記第一の保持穴を介して前記基材に設けられ、
   前記電源供給ピンが前記第二の保持穴に設けられ、
   前記電源供給ピンの一端が前記プローブカード基板に電気的に接続され、
   前記第一の保持穴にチップ実装ピンが設けられ、
   前記プローブカード基板と前記検査用ＬＳＩが、該チップ実装ピンを介して電気的に接続され、
   前記電源供給ピン及び前記チップ実装ピンにばねが備えられている半導体検査用プローブカード。
2. 前記検査用ＬＳＩが前記チップ実装ピンにフリップチップ実装されている請求項１に記載の半導体検査用プローブカード。
3. 前記第一の保持穴に前記チップ実装ピンに代えて貫通ピンが設けられ、
   前記プローブカード基板と前記検査用ＬＳＩが、該貫通ピンを介し電気的に接続されている請求項１に記載の半導体検査用プローブカード。
4. 前記プローブカード基板は検査回路を備え、
   該検査回路と前記検査用ＬＳＩとが電気的に接続されている請求項１から３のいずれか１項に記載の半導体検査用プローブカード。
5. 前記基材は、第一の基材と該第一の基材に積層された第二の基材とを有し、
   前記第一の基材及び第二の基材に、前記第一の保持穴及び前記第二の保持穴が備えられた請求項１から４のいずれか１項に記載の半導体検査用プローブカード。
6. 前記基材は、その内部に空洞を有する請求項１から５のいずれか１項に記載の半導体検査用プローブカード。
7. 前記基材は、複数の前記検査用ＬＳＩを備え、前記検査用ＬＳＩの間に複数の前記電源供給ピンが配置されている請求項１から６のいずれか１項に記載の半導体検査用プローブカード。
8. 前記基材と前記検査用ＬＳＩとの間にスペーサまたは樹脂を備える請求項１から７のいずれか１項に記載の半導体検査用プローブカード。
9. 基材の第一の主面に配置されたプローブカード基板を含む半導体用プローブカードの製造方法であって、
   前記基材は、第一及び第二の保持穴を有し、
   前記基材には、非接触結合回路を備えた検査用ＬＳＩが前記第一の主面と反対側の第二の主面側に前記第一の保持穴を介して設けられ、
   前記第二の主面側且つ前記第二の保持穴にばねが備えられた電源供給ピンが設けられ、
   前記電源供給ピンの一端が前記プローブカード基板に電気的に接続され、
   前記第一の保持穴にばねが備えられたチップ実装ピンが設けられ、
   前記プローブカード基板と前記検査用ＬＳＩが、該チップ実装ピンを介して電気的に接続され、
   一端が前記プローブカード基板に電気的に接続された前記チップ実装ピンの他端と、検査用ＬＳＩとを、ハンダまたはＡｕバンプによりフリップチップ実装する半導体用プローブカードの製造方法。

Images