JP5426161B2 - プローブカード - Google Patents

プローブカード Download PDF

Info

Publication number
JP5426161B2
JP5426161B2 JP2008520569A JP2008520569A JP5426161B2 JP 5426161 B2 JP5426161 B2 JP 5426161B2 JP 2008520569 A JP2008520569 A JP 2008520569A JP 2008520569 A JP2008520569 A JP 2008520569A JP 5426161 B2 JP5426161 B2 JP 5426161B2
Authority
JP
Japan
Prior art keywords
interposer
probe card
space transformer
wiring board
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008520569A
Other languages
English (en)
Other versions
JPWO2007142204A1 (ja
Inventor
俊輔 佐々木
毅 井沼
佳男 山田
光浩 長屋
崇 赤尾
浩志 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NHK Spring Co Ltd
Original Assignee
NHK Spring Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NHK Spring Co Ltd filed Critical NHK Spring Co Ltd
Priority to JP2008520569A priority Critical patent/JP5426161B2/ja
Publication of JPWO2007142204A1 publication Critical patent/JPWO2007142204A1/ja
Application granted granted Critical
Publication of JP5426161B2 publication Critical patent/JP5426161B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/06711Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716Elastic
    • G01R1/06722Spring-loaded
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

本発明は、検査対象である半導体ウェハと検査用の信号を生成する回路構造との間を電気的に接続するプローブカードに関する。
半導体の検査工程では、ダイシングする前の半導体ウェハの状態で導電性を有するプローブ(導電性接触子)をコンタクトさせることによって導通検査等を行い、不良品を検出することがある(WLT:Wafer Level Test)。このWLTを行う際には、検査装置(テスター)によって生成、送出される検査用の信号を半導体ウェハへ伝送するために、多数のプローブを収容するプローブカードが用いられる。WLTでは、半導体ウェハ上のダイをプローブカードでスキャニングしながらプローブをダイごとに個別にコンタクトさせるが、半導体ウェハ上には数百〜数万というダイが形成されているので、一つの半導体ウェハをテストするにはかなりの時間を要し、ダイの数が増加するとともにコストの上昇を招いていた。
上述したWLTの問題点を解消するために、最近では、半導体ウェハ上の全てのダイ、または半導体ウェハ上の少なくとも1/4〜1/2程度のダイに数百〜数万のプローブを一括してコンタクトさせるFWLT(Full Wafer Level Test)という手法も用いられている。この手法では、プローブを半導体ウェハ上の電極パッドに対して正確にコンタクトさせるため、所定の基準面に対するプローブカードの平行度や平面度を精度よく保つことによってプローブの先端位置精度を保持する技術や、半導体ウェハを高精度でアライメントする技術が知られている(例えば、特許文献1または2を参照)。
図11は、上述したFWLTにおいて適用されるプローブカードの一構成例を模式的に示す図である。同図に示すプローブカード8は、半導体ウェハ上の電極パッドの配置パターンに対応して設けられた複数のプローブ9と、この複数のプローブ9を収容するプローブヘッド81と、プローブヘッド81における微細な配線パターンの間隔を変換するスペーストランスフォーマ82と、スペーストランスフォーマ82から出た配線wを中継するインターポーザ83と、インターポーザ83で中継された配線を検査装置へ接続する配線基板84と、配線基板84に設けられて検査装置側に設けられるメスコネクタと接続されるオスコネクタ85と、配線基板84を補強する補強部材86と、を備える。
このうち、インターポーザ83としては、セラミックス等の絶縁性材料から成る薄膜状の基材と、この基材の両面に所定のパターンで配設され、片持ち梁状をなす板ばね式の複数の接続端子とを有するものが知られている。この場合には、インターポーザ83の一方の表面に設けられた接続端子がスペーストランスフォーマ82の電極パッドに接触するとともに、他方の表面に設けられた接続端子が配線基板84の電極パッドに接触することによって両者の電気的な接続を図っている。
特許第3386077号公報 特開2005−164600号公報
しかしながら、上述したプローブカード8に代表される従来のプローブカードには、インターポーザがスペーストランスフォーマに対して弾性力を加えるため、この弾性力によってスペーストランスフォーマに反りが生じてしまうという問題があった。この場合、スペーストランスフォーマにほぼ密着しているプローブヘッドもスペーストランスフォーマに追従して反ることとなり、ひいてはプローブの先端高さの平坦度が下がってしまうこととなる。その結果、プローブヘッドの中心部で保持されるプローブの方がプローブヘッドの周辺部で保持されるプローブよりも先に半導体ウェハにコンタクトするようになってしまい、半導体ウェハへの接触抵抗が安定しない要因となっていた。
この問題は、特に、直径が12インチ(約300mm)の半導体ウェハを検査対象とする場合に顕著である。すなわち、直径が12インチの半導体ウェハに適用可能なプローブカードは、直径8インチ(約200mm)の半導体ウェハに適用可能なプローブカードよりも収容するプローブの数が多く(数千〜数万)、かつスペーストランスフォーマの表面積も大きいため、反りが一段と大きくなってしまうという問題があった。
また、一般にセラミック等の多層基板から成るスペーストランスフォーマに対しては、インターポーザから受ける弾性力(反力)に抗しうる機械的剛性を持たせるため、ダミー層を加える等の措置を施すことによってその板厚をできる限り厚くすることがしばしば行われている。しかしながら、配線層の数を多くするためには製造に時間がかかる上、コストの上昇を招いてしまうという問題があった。
本発明は、上記に鑑みてなされたものであって、スペーストランスフォーマの剛性の向上を容易にかつ低コストで実現することができるプローブカードを提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明の一態様は、検査対象である半導体ウェハと検査用の信号を生成する回路構造との間を電気的に接続する複数のプローブを収容するプローブカードであって、前記回路構造に対応する配線パターンを有する平板状の配線基板と、前記配線基板に積層され、前記配線基板の配線を中継するインターポーザと、前記インターポーザに積層されて固着され、前記インターポーザによって中継された配線の間隔を変換し、該配線を前記インターポーザに対向する側と反対側の表面へ表出するスペーストランスフォーマと、前記スペーストランスフォーマに積層され、前記複数のプローブを収容保持するプローブヘッドと、を備えたことを特徴とする。
また、上記発明において、前記インターポーザと前記スペーストランスフォーマとは、積層状態で接着剤によって接着されたこととしてもよい。
また、上記発明において、前記接着剤は、前記インターポーザと前記スペーストランスフォーマとが互いに対向する表面において、前記インターポーザと前記スペーストランスフォーマとの電気的な接続を行う箇所を除いて配設されたこととしてもよい。
また、上記発明において、前記インターポーザと前記スペーストランスフォーマとが互いに対向する表面において、前記インターポーザと前記スペーストランスフォーマとの電気的な接続を行う箇所を包囲するレジストを設けてもよい。
また、上記発明において、前記接着剤は、シート状をなしてもよい。
また、上記発明において、前記インターポーザと前記スペーストランスフォーマとは、積層状態で第1のねじ部材を用いて締結されたこととしてもよい。
また、上記発明において、前記配線基板の表面であって前記インターポーザが積層された部分の表面から前記配線基板を貫通するように埋め込まれ、前記配線基板の板厚よりも大きい高さを有する複数の第1のポスト部材をさらに備えてもよい。
また、上記発明において、前記第1のポスト部材と同じ高さを有し、この高さ方向を貫通する中空部が設けられて成り、前記配線基板の中央部に前記配線基板を貫通するように埋め込まれた第2のポスト部材と、前記第2のポスト部材に設けられた前記中空部に挿通され、前記配線基板と前記インターポーザとを締結する第2のねじ部材と、をさらに備えてもよい。
また、上記発明において、前記インターポーザは、導電性材料から成り、軸線方向に伸縮自在な複数の接続端子と、絶縁性材料から成り、前記複数の接続端子を個別に収容する複数の貫通孔部が形成されたハウジングと、を有してもよい。
また、上記発明において、前記接続端子はコイル状をなし、前記軸線方向の両端側に向けて先細となるように各々密着巻きされた一対の電極ピン部と、前記一対の電極ピン部の間に介在して前記一対の電極ピン部を連結するコイルばね部と、を有してもよい。
また、上記発明において、前記コイルばね部は、当該接続端子の軸線方向の中間に設けられた密着巻き部と、前記密着巻き部の一端側に設けられた定常巻き部と、前記密着巻き部の一端側であって前記定常巻き部が設けられた側とは異なる端部側に設けられ、前記定常巻き部よりも粗く巻かれた粗巻き部と、から成るとしてもよい。
本発明に係るプローブカードによれば、検査用の信号を生成する回路構造に対応する配線パターンを有する平板状の配線基板と、前記配線基板に積層され、前記配線基板の配線を中継するインターポーザと、前記インターポーザに積層されて固着され、前記インターポーザによって中継された配線の間隔を変換し、該配線を前記インターポーザに対向する側と反対側の表面へ表出するスペーストランスフォーマと、前記スペーストランスフォーマに積層され、複数のプローブを収容保持するプローブヘッドと、を備えたことにより、スペーストランスフォーマの剛性の向上を容易にかつ低コストで実現することができる。
図1は、本発明の実施の形態1に係るプローブカード要部の構成を示す分解斜視図である。 図2は、本発明の実施の形態1に係るプローブカードの構成を示す図である。 図3は、図2のA−A線断面図である。 図4は、本発明の実施の形態1に係るプローブカードを用いた検査の概要を示す図である。 図5は、インターポーザおよびトランスフォーマの内部構成を示すとともに両者の接着態様を示す部分断面図である。 図6は、インターポーザ周辺のプローブカードの構成を示す図である。 図7は、プローブおよびプローブヘッド要部の構成を示す拡大部分断面図である。 図8は、インターポーザとスペーストランスフォーマとの別な接着態様を示す部分断面図である。 図9は、本発明の実施の形態2に係るプローブカードの構成を示す断面図である。 図10は、本発明の実施の形態3に係るプローブカードの構成を示す断面図である。 図11は、従来のプローブカードの構成を示す断面図である。
符号の説明
1、6、7、8 プローブカード
2、9 プローブ
3 プローバ
4 コネクタ座
5 半導体ウェハ
11、61、84 配線基板
12、62、86 補強部材
13、63、73、83 インターポーザ
14、74、82 スペーストランスフォーマ
15、81 プローブヘッド
15p プローブ収容領域
16 保持部材
17 リーフスプリング
18、68 ポスト部材
18a、68a 大径部
18b、68b 小径部
19 接着剤
20、85 オスコネクタ
21、22 針状部材
21a、22a 針状部
21b、22c ボス部
21c 軸部
22b フランジ部
23 ばね部材
23a 粗巻き部
23b 密着巻き部
24 レジスト
31 プローブカードホルダ
32 押え治具
40 メスコネクタ
50 ウェハチャック
51、112、141、142 電極パッド
111、133、151、621、631、731、741 貫通孔部
121 外周部
122 中心部
123 連結部
124 凹部
131 ハウジング
132 接続端子
132a コイルばね部
132b、132c 電極ピン部
132d 定常巻き部
132e 密着巻き部
132f 粗巻き部
151a 小径孔
151b 大径孔
171 爪部
201、202 ねじ部材
w 配線
以下、添付図面を参照して本発明を実施するための最良の形態(以後、「実施の形態」と称する)を説明する。なお、図面は模式的なものであり、各部分の厚みと幅との関係、それぞれの部分の厚みの比率などは現実のものとは異なる場合もあることに留意すべきであり、図面の相互間においても互いの寸法の関係や比率が異なる部分が含まれる場合があることは勿論である。
(実施の形態1)
図1は、本発明の実施の形態1に係るプローブカード要部の構成を示す分解斜視図である。また、図2は、本実施の形態1に係るプローブカードの構成を示す図である。図3は、図2のA−A線断面図であり、図1の上方を下面側とした図である。さらに、図4は、図2のB−B線断面を配線の一部も含めて模式的に示すとともに、本実施の形態1に係るプローブカードを用いた検査の概要を示す図である。これらの図1〜図4に示すプローブカード1は、複数のプローブ2(導電性接触子)を用いて検査対象である半導体ウェハと検査用の信号を生成する回路構造を備えた検査装置とを電気的に接続するものである。
プローブカード1は円盤状をなし、検査装置との電気的な接続を図る配線基板11と、配線基板11の一方の面に装着され、配線基板11を補強する補強部材12と、配線基板11からの配線を中継するインターポーザ13と、インターポーザ13に積層されて固着され、インターポーザ13によって中継された配線の間隔を変換するスペーストランスフォーマ14と、配線基板11よりも径が小さい円盤状をなしてスペーストランスフォーマ14に積層され、検査対象の半導体ウェハに対応して複数のプローブ2を収容保持するプローブヘッド15と、を備える。また、プローブカード1は、配線基板11に固着され、インターポーザ13およびスペーストランスフォーマ14を積層した状態で一括して保持する保持部材16と、保持部材16に固着されてプローブヘッド15の端部を固定するリーフスプリング17と、配線基板11の所定箇所に埋め込まれる複数のポスト部材18(第1のポスト部材)と、を備える。
配線基板11は、ベークライトやエポキシ樹脂等の絶縁性物質を用いて形成され、複数のプローブと検査装置とを電気的に接続するための配線層がビアホール等によって立体的に形成されている。配線基板11には、複数のポスト部材18をそれぞれ埋め込むための貫通孔部111がポスト部材18の数と同じ数だけ設けられている。なお、図3においては、本来平板状である配線基板11が変形し、その配線基板11の縦断面が波打っている状態を示している。
図4に示すように、配線基板11に形成される配線wの一端は、検査装置(図示せず)との接続を行うために配線基板11の表面であって補強部材12が装着された側の表面に配設された複数のオスコネクタ20に接続される。これに対して、配線wの他端は、スペーストランスフォーマ14を介してプローブヘッド15で収容保持するプローブ2に電気的に接続されている。
各オスコネクタ20は、配線基板11の中心に対して放射状に配設され、検査装置のコネクタ座4で対向する位置に設けられるメスコネクタ40の各々と対をなし、互いの端子が接触することによってプローブ2と検査装置との電気的な接続を確立する。オスコネクタ20とメスコネクタ40とから構成されるコネクタとして、オスコネクタを挿抜する際に外力をほとんど必要とせず、コネクタ同士を結合した後に外力によって圧接力を加えるゼロインサーションフォース(ZIF)型コネクタを適用することができる。このZIF型コネクタを適用すれば、プローブカード1や検査装置は、プローブ2の数が多くても接続によるストレスをほとんど受けずに済み、電気的な接続を確実に得ることができる上、プローブカード1の耐久性を向上させることもできる。なお、配線基板11にメスコネクタを配設する一方、コネクタ座4にオスコネクタを配設してもよい。また、オスコネクタの形状や配置位置は、必ずしも上述したものに限られるわけではない。
なお、上述したようにコネクタを用いることによってプローブカード1と検査装置とを接続する代わりに、スプリング作用のあるポゴピン等の端子を検査装置に設け、かかる端子を介してプローブカード1を検査装置に接続する構成としてもよい。
補強部材12は、配線基板11と略同径を有する円形の外周部121と、外周部121のなす円と同じ中心を有し、インターポーザ13の表面よりも若干表面積が大きい円盤状をなす中心部122と、中心部122の外周方向から外周部121に達するまで延出し、外周部121と中心部122とを連結する複数の連結部123(図1では4個)とを備える。また、補強部材12の中心部122には、ポスト部材18の端部を載置する凹部124が複数個形成されている。この補強部材12は、アルマイト仕上げを行ったアルミニウム、ステンレス、インバー材、コバール材(登録商標)、ジュラルミンなど剛性の高い材料によって実現される。
インターポーザ13およびスペーストランスフォーマ14は、互いに略合同な正8角形の表面を有する薄板状をなしており、対向する表面が接着剤19によって接着されている。図5は、インターポーザ13およびスペーストランスフォーマ14の内部構成を示すとともに、両部材の接着態様を示す部分断面図である。また、図6は、図5と同じ箇所に配線基板11を取り付けた後の状態を示す部分断面図である。これらの図に示すように、インターポーザ13は、母材をなすハウジング131と、ハウジング131に収容保持される複数の接続端子132とを備える。また、スペーストランスフォーマ14は、母材に対してピッチ幅を変換する配線wと、配線wの一端側に接続されて母材の表面から表出し、インターポーザ13の接続端子132と接触する電極パッド141と、プローブヘッド15と対向する側の表面に表出し、電極パッド141のピッチ幅よりも狭いピッチ幅を有する電極パッド142とを備える(電極パッド142については、以下で説明する図7を参照のこと)。
インターポーザ13のハウジング131は単一部材から成り、複数の接続端子132を個別に収容する複数の貫通孔部133が形成されている。このため、ハウジング131は、機械加工が可能なマシナブルセラミックスから成る。インターポーザ13とスペーストランスフォーマ14とは、接着剤19によって接着されて一体化しているため、貫通孔部133の開口面の一方はスペーストランスフォーマ14によって塞がれることとなる。このため、貫通孔部133は、図5等に示すような単一径のストレート孔でよい。したがって、貫通孔部133は、例えば1種類のドリルを用いたドリル加工を行うだけで形成することができるので、製造が容易となり、製造期間の短縮とコストの低減を実現することが可能となる。
インターポーザ13の接続端子132は、円筒形状をなすように導電性材料を巻回して形成したコイルばね部132aと、このコイルばね部132aの両端から先細のテーパ状に密着巻きされた一対の電極ピン部132bおよび132cとから成る。コイルばね部132aは、定常巻き部132dと、密着巻き部132eと、定常巻き部132dよりも比較的粗いピッチで形成された粗巻き部132fとを備える。このような構成を有する接続端子132によれば、圧縮変形したときにコイルばね部132aに絡みが発生するのを防止することができる。また、接続端子132をコイル状のばね部材単体で構成しているため、部品点数が少なくて済み、製造やメインテナンスに要するコストを低減することが可能となる。さらに、電極ピン部132bおよび132cは先細りの形状をなし、電極パッド141および112にそれぞれ弾発的に接触しているため、電極ピン部132bおよび132cの突出端の位置のばらつきを小さくすることができ、被接触体に対して均一にコンタクトすることができる。
図6に示す状態で、コイルばね部132aは、定常巻き部132dおよび粗巻き部132fが撓んで略密着状態となり、接続端子132の電極ピン部132bの先端が配線基板11の電極パッド112に接触する一方、接続端子132の電極ピン部132cの先端がスペーストランスフォーマ14の電極パッド141に接触する。これにより、配線基板11とスペーストランスフォーマ14との電気的な接続を中継している。
スペーストランスフォーマ14は、アルミナ系セラミックスなどの絶縁性材料を母材とし、ポリイミド多層配線によって形成される。ところで、アルミナ系セラミックスの熱膨張係数(CTE)は、7.2ppm/℃程度である。これに対して、インターポーザ13のハウジング131をなすマシナブルセラミックスの熱膨張係数は1〜10ppm/℃程度であり、素材によって開きがある。本実施の形態1においては、CTEが7〜7.5ppm/℃程度であるマシナブルセラミックスを用いることによってスペーストランスフォーマ14との熱膨張係数の値の整合を図り、検査時に温度が低温(−50℃)〜高温(200℃)と変化してもバイメタル効果が発生せず、インターポーザ13およびスペーストランスフォーマ14の反りを抑制して平坦度を保つ構成としている。
インターポーザ13とスペーストランスフォーマ14とを接着剤19によって接着する際には、スペーストランスフォーマ14の表面において、電極パッド141を除くようなパターンで接着剤19を一面に配置させる。この接着剤19の配置は、接着剤19が液体である場合には、刷毛塗り、ローラ塗り、スプレー噴霧、スピンナ等による塗布、または接着剤への浸漬等によって行う。また、接着剤19が半固形状または固形状の場合には、適当な厚みのシート状に成形した後、溶剤や希釈剤等によって適当な濃度へ溶解または分散させた後、上述した塗布や浸漬を行うことにより、接着剤19を配置する。
接着剤19としては、エポキシ樹脂、フェノール樹脂、尿素樹脂、メラミン樹脂、ポリエステル樹脂、シリコーン樹脂等の熱硬化性接着剤を使用することができる。また、接着剤19として、ポリ酢酸ビニル、ポリビニルアルコール、ポリ塩化ビニル、ニトロセルロース、ポリアクリル酸エステル等の熱可塑性接着剤を使用することもできる。加えて、接着剤19として、感圧性接着剤及び熱圧着性接着剤を使用することもできる。
さらに、接着剤19として半田等のロウ材を用いてもよい。ロウ材が導電性を有している場合には、その表面に酸化被膜を形成して絶縁性を付与した後、接着剤19として使用する。ロウ材の融点は、使用時の最高温度である200℃より高くなければならない一方で、ロウになる金属の融点が高すぎると、ロウ付けした後で常温に戻したときひずみが生じたりする。これらの点をふまえ、接着剤19として適用するロウ材の融点は、200℃より高く、かつなるべく低い方が好ましい。
インターポーザ13とスペーストランスフォーマ14とを接着する際には、まずインターポーザ13および/またはスペーストランスフォーマ14の固着面に接着剤19を上述したいずれかの方法によって配置して半硬化状態とする。この半硬化状態では接着力がほとんど発現していない上、貫通孔部133や電極パッド141へ接着剤19が流入する恐れはない。このため、例えばインターポーザ13の固着面に接着剤19を配置して半硬化状態としてから貫通孔部133を形成することも可能である。
その後、インターポーザ13とスペーストランスフォーマ14を積層した後、接着剤19を本硬化させることにより、インターポーザ13とスペーストランスフォーマ14とが完全に接着されて一体化する。この際、接着剤19が熱硬化性接着剤である場合には、所定温度に加熱するか、または加熱に加えてさらに加圧することによって本硬化させる。これに対し、接着剤19が感圧性接着剤の場合には、所定の圧力で加圧することによって本硬化させる。
なお、電極パッド141を除いたパターンをなすように薄膜状の両面テープを作り、その両面テープをスペーストランスフォーマ14の表面に貼り付けた後、インターポーザ13とスペーストランスフォーマ14を積層することによって接着するようにしてもよい。
上記の如くインターポーザ13とスペーストランスフォーマ14とを接着することにより、両部材を積層しただけの場合と比較して、全体としての剛性を向上させることができ、スペーストランスフォーマ14の平坦度を向上させることができる。これにより、スペーストランスフォーマ14に積層されたプローブヘッド15の平坦度も向上し、プローブヘッド15が収容保持するプローブ2の先端の平坦度も向上するため、半導体ウェハ5へのプローブ2のコンタクトの精度が上がる。その結果、スペーストランスフォーマ14にダミーの配線層を形成するなどして板厚を厚くしなくてもよいため、製造期間を短縮し、製造コストを抑えることが可能となる。
引き続き、プローブカード1の構成を説明する。プローブヘッド15は、円盤形状をなし、図2に示すプローブ収容領域15pにおいて複数のプローブを図2で紙面垂直に突出するように収容保持している。図7は、プローブヘッド15要部の構成およびプローブヘッド15が収容するプローブ2の詳細な構成を示す拡大部分断面図である。
プローブ2は、スペーストランスフォーマ14と接触する針状部材21と、この針状部材21と相反する向きに突出し、半導体ウェハ5の電極パッド51に接触する針状部材22と、針状部材21と針状部材22との間に設けられて二つの針状部材21および22を伸縮自在に連結するばね部材23とを備える。互いに連結される針状部材21および22、ならびにばね部材23は同一の軸線を有している。プローブ2のプローブヘッド15における配列パターンは、検査対象である半導体ウェハ5の電極パッド51の配置パターンに応じて定められる。
針状部材21は、先端方向に突出した先鋭端を有する針状部21aと、針状部21aの先鋭端と反対側の基端部に設けられ、針状部21aの径よりも小さい径を有するボス部21bと、ボス部21bの針状部21aが接する側と反対側の表面から延出する軸部21cとを備え、長手方向に軸対称な形状をなしている。これに対して針状部材22は、先端方向に突出した先鋭端を有する針状部22aと、針状部22aの先鋭端と反対側の基端部に設けられ、針状部22aの径よりも大きい径を有するフランジ部22bと、フランジ部22bの針状部22aが接する側と反対側の表面から突出し、フランジ部22bの径よりも小さい径を有するボス部22cとを備え、長手方向に軸対称な形状をなしている。
ばね部材23は、針状部材21側が粗巻き部23aである一方、針状部材22側が密着巻き部23bであり、粗巻き部23aの端部は針状部材21のボス部21bに巻き付けられ、密着巻き部23bの端部は針状部材22のボス部22cに巻き付けられている。粗巻き部23aとボス部21bとの間および密着巻き部23bとボス部22cとの間は、ばねの巻き付き力および/または半田付けによってそれぞれ接合されている。
以上の構成を有するプローブ2は、ばね部材23を備えることによって針状部材21および22が図7で上下方向に弾発的に移動可能である。針状部材21を電極パッド141に接触させた状態すなわち図7に示す状態で、密着巻き部23bの少なくとも一部は針状部材21の軸部21cに接触している。換言すれば、密着巻き部23bの軸線方向の長さは、上述した図7に示す状態を実現可能な長さに設定される。ばね部材23の内径は、ボス部21bやボス部22cの外径よりも若干大きい。これにより、ばね部材23の伸縮動作を円滑に行わせることができる。
プローブヘッド15は、セラミックス等の絶縁性材料を用いて形成され、半導体ウェハ5の配列に応じてプローブ2を収容するための貫通孔部151が板厚方向(図7の鉛直方向)に形成されている。貫通孔部151は、半導体ウェハ5側(図7の鉛直下側)の端面から、少なくとも針状部22aの長手方向の長さよりも小さい所定の長さに渡って形成された小径孔151aと、この小径孔151aと同じ中心軸を有し、小径孔151aよりも径が大きい大径孔151bとを有する。また、図7からも明らかなように、小径孔151aの内径は、針状部材22の針状部22aの外径よりも若干大きくフランジ部22bの外径よりも若干小さい。このように、貫通孔部151が段付き孔状をなすことによってプローブ2(の針状部材22)を抜け止めしている。
なお、プローブヘッド15を、図7の鉛直方向に沿って上下二つの部分に分割して構成してもよい。この場合には、ねじ部材と位置決めピンを用いて二つの部分を締結するが、プローブ2の初期荷重で下側の板が膨らんでしまうのを防ぐため、下側に来る部分の厚みが上側に来る部分の厚みより厚くなるように設定するのが好ましい。このようにプローブヘッド15を分割して構成することにより、プローブ2を容易に交換することが可能となる。
ところで、図7では記載していないが、プローブヘッド15が収容保持するプローブ2の中には、グランド用のプローブや、電力供給用のプローブも含まれている。このため、プローブ2に接続される配線wの中には、グランド層や電源層に接続されるものもある。
保持部材16は、補強部材12と同様の材料によって構成され、インターポーザ13とスペーストランスフォーマ14を積層して保持可能な正八角柱形状の中空部を有する。この保持部材16は、接着剤19によって一体化されたインターポーザ13およびスペーストランスフォーマ14を配線基板11に対して押し付けて保持することにより、配線基板11とスペーストランスフォーマ14とがインターポーザ13を介して電気的に接続するために必要な圧力を加えている。
リーフスプリング17は、リン青銅、ステンレス(SUS)、ベリリウム銅などの弾性のある材料から形成され、薄肉の円環状をなす。リーフスプリング17の内周には、インターポーザ13、スペーストランスフォーマ14、およびプローブヘッド15を保持するための押え用部材としての爪部171が全周に渡って一様に設けられている。かかる爪部171は、プローブヘッド15表面の縁端部近傍を全周に渡って配線基板11の方向へ均等に押さえ付けている。したがって、プローブヘッド15で収容するプローブ2には略均一な初期荷重が発生し、プローブヘッド15の反りを防止することができる。
ポスト部材18は、配線基板11の板厚よりも若干大きい高さを有する円筒形状の大径部18aと、この大径部18aよりも小さい径を有し、大径部18aと同じ中心軸を有する円筒形状の小径部18bとを備える。小径部18bは、補強部材12の凹部124に嵌入可能である。このため、小径部18bの径は、凹部124の径とほぼ等しく、小径部18bの高さは、凹部124の深さとほぼ等しい。ポスト部材18は、補強部材12と同様の材料によって構成することができるが、高い加工精度が要求される点に鑑みてステンレスが好適である。図1に示すように、ポスト部材18は、インターポーザ13の表面がなす正8角形の中心に対して対称に配置されている。このようにして複数のポスト部材18を配線基板11に埋め込むことにより、配線基板11部分の板厚方向の幅をポスト部材18の高さによって規定することができるので、配線基板11に反り、波打ち、または凹凸等の変形が生じても(図3を参照)、その影響を受けることなく、プローブヘッド15の平行度、平面度の各精度を向上させることが可能となる。
なお、プローブカード1を組み立てる際、配線基板11、補強部材12、インターポーザ13、スペーストランスフォーマ14、プローブヘッド15、保持部材16を順次積層していくときには、所定の位置決めピンを用いて相互の位置決めを行うようにすればより好ましい。
次に、以上の構成を有するプローブカード1を用いた半導体ウェハ5の検査の概要を、図4および図7を参照して説明する。図4に示すように、プローブカード1は、検査の際に、プローブ2と半導体ウェハ5とをコンタクトさせる装置であるプローバ3に装着されて固定される。このプローバ3は、配線基板11の底面を載置して保持するプローブカードホルダ31と、プローブカードホルダ31の上方に位置し、プローブカード1を下方へ押え付けて固定する押え治具32とを備える。
プローブ2と半導体ウェハ5とのコンタクトは、半導体ウェハ5を載置するウェハチャック50を所定の駆動手段によって上昇させることによって実現する。この際、半導体ウェハ5の電極パッド51とプローブ2の針状部材22の針状部22aの先端とが適確にコンタクトするためには、コンタクトによってストロークした後のプローブ2の先端高さhがプローブカードホルダ31の厚さdよりも大きい(h>d)ことが必要である。なお、図4では、プローブヘッド15の右端部で保持されている一群のプローブ2(4本)により、半導体ウェハ5とコンタクトしたときのプローブ2の先端位置を模式的に示している(図4では、半導体ウェハ5とのコンタクトによるプローブ2のストローク量をΔhとしている)。
図7に示す状態からウェハチャック50を上昇させることによって半導体ウェハ5の電極パッド51を針状部材22の針状部22aの先端部に接触させると、針状部材22は上昇し、ばね部材23は圧縮され、さらに湾曲して蛇行するようになる。この際、密着巻き部23bの内周部の一部は針状部材21の軸部21cに接触した状態を保持するため、密着巻き部23bにはプローブ2の軸線方向に沿った直線的な電気信号が流れる。したがって、粗巻き部23aにコイル状に電気信号が流れることがなく、プローブ2のインダクタンスの増加を抑えることができる。
以上説明した本発明の実施の形態1に係るプローブカードによれば、検査用の信号を生成する回路構造に対応する配線パターンを有する平板状の配線基板と、前記配線基板に積層され、前記配線基板の配線を中継するインターポーザと、前記インターポーザに積層されて固着され、前記インターポーザによって中継された配線の間隔を変換し、該配線を前記インターポーザに対向する側と反対側の表面へ表出するスペーストランスフォーマと、前記スペーストランスフォーマに積層され、複数のプローブを収容保持するプローブヘッドと、を備えたことにより、スペーストランスフォーマの剛性の向上を容易にかつ低コストで実現することができる。
また、本実施の形態1によれば、インターポーザとスペーストランスフォーマとを固着して一体化したことにより、スペーストランスフォーマの板厚を必要以上に厚くする必要がなく、インターポーザの板厚を厚くすることも可能となる。加えて、インターポーザで接続端子を挿通するための貫通孔部もストレート孔でよい。したがって、プローブカードの製造コストを低減することができる。また、プローブカードの製造に要する日数を短縮することもできるため、顧客の要望に対して迅速に対応することが可能となる。
さらに、本実施の形態1によれば、平面度および平行度の各精度の向上に伴ってプローブの先端位置の精度も向上するため、プローブ間の先端の高さ方向の位置のバラツキを抑え、全てのプローブのストロークをほぼ一定とすることができ、安定した接触抵抗を得ることができる。加えて、全てのプローブのストロークをほぼ一定とすることにより、特定のプローブに対して必要以上の荷重を加えてしまうこともなくなる。したがって、半導体ウェハの電極パッドを過度に傷つけずに済み、ダイとパッケージとの接続工程(ワイヤーボンディング等)における歩留まりの悪化や、電極パッドに接続された配線の破壊等を防止することができる。
なお、インターポーザ13とスペーストランスフォーマ14との接着方法は上述したものに限られるわけではない。例えば、図8に示すように、インターポーザ13の貫通孔部133およびスペーストランスフォーマ14の電極パッド141を各々包囲するようにレジスト24を均一に設けてもよい。この場合には、所定の厚さのレジスト24を固着面に塗布(形成)した後、マスキングを施すことによって所定のパターンとなるように露光する。続いて、露光によってレジスト24が除去された部分に接着剤19を配置する。この結果、レジスト24が壁となり、接着剤19が貫通孔部133や電極パッド141を含む箇所すなわちインターポーザ13とスペーストランスフォーマ14の電気的な接続を行う箇所に流入してしまうのを防止する機能を果たす。なお、ここで説明した接着方法については、例えば特開2000−91391号公報においてさらに詳細な内容が開示されている。
(実施の形態2)
図9は、本発明の実施の形態2に係るプローブカードの構成を示す図であり、上記実施の形態1の説明の際に参照した図3に対応する図である。図9に示すプローブカード6は、円盤状をなして検査装置との電気的な接続を図る配線基板61と、配線基板61の一方の面に装着され、配線基板61を補強する補強部材62と、配線基板61からの配線を中継するインターポーザ63と、を備える。また、プローブカード6は、上記実施の形態1に係るプローブカード1が備えるのとそれぞれ同じ構成を有するスペーストランスフォーマ14、プローブヘッド15、保持部材16、およびリーフスプリング17を備えており、配線基板61には複数のポスト部材18が埋め込まれている。
インターポーザ63とスペーストランスフォーマ14は、接着剤19によって接着されて一体化している。これに加えて、プローブカード6には、1本のねじ部材201(第2のねじ部材)が、補強部材62の表面(図9で上面)からインターポーザ63に至る板厚方向に挿通されている。配線基板61には、ねじ部材201を挿通可能な中空部を有するポスト部材68(第2のポスト部材)が配線基板61の中心部に埋め込まれている。このポスト部材68は、配線基板61の板厚よりも若干大きい板厚を有する中空円筒形状の大径部68aと、大径部68aよりも小さい径を有し、大径部68aと同じ中心軸を有する中空円筒形状の小径部68bとを備える。
補強部材62およびインターポーザ63には、ねじ部材201を挿通するため、両部材を組み付けたときに厚さ方向に同軸的に連通する貫通孔部621および631がそれぞれ設けられている。これらの貫通孔部621および631の内側面には、ねじ部材201を螺着可能なねじ山が適宜設けられている(図示せず)。
以上説明した本発明の実施の形態2に係るプローブカードによれば、実施の形態1と同様に、スペーストランスフォーマの剛性の向上を容易にかつ低コストで実現することができる。
なお、ねじ部材201の本数や配置場所は、必ずしも上述したものに限られるわけではなく、プローブカードに要求される剛性や、配線基板、インターポーザ、スペーストランスフォーマ等の板厚や表面積等の条件によって適宜定めればよい。
(実施の形態3)
図10は、本発明の実施の形態3に係るプローブカードの構成を示す図であり、上記実施の形態1の説明の際に参照した図3に対応する図である。図10に示すプローブカード7は、上記実施の形態1に係るプローブカード1が備えるのと同じ構成を有する配線基板11、補強部材12、プローブヘッド15、保持部材16、およびリーフスプリング17を備えており、配線基板11には複数のポスト部材18が埋め込まれている。
また、プローブカード7は、配線基板11からの配線を中継するインターポーザ73と、インターポーザ73によって変換された配線の間隔を変換するスペーストランスフォーマ74とを備える。インターポーザ73とスペーストランスフォーマ74は、複数のねじ部材202(第1のねじ部材)によって締結されて一体化している。このために、インターポーザ73およびスペーストランスフォーマ74には、両部材を組み付けたときに厚さ方向に同軸的に連通する貫通孔部731および741が所定の位置にそれぞれ形成されており、これらの貫通孔部731および741の各内側面には、ねじ部材202を螺着可能なねじ山が適宜設けられている(図示せず)。
なお、図10ではインターポーザ73からスペーストランスフォーマ74へ向けてねじ部材202を挿通して両部材を締結した場合を示しているが、これとは反対に、スペーストランスフォーマ74からインターポーザ73へ向けてねじ部材202を挿通するような構成としてもよい。
以上説明した本発明の実施の形態3に係るプローブカードによれば、上述した2つの実施の形態と同様の効果を得ることができる。
なお、本実施の形態3において、インターポーザ73とスペーストランスフォーマ74との間にさらに接着剤19を配置することによってより強固な両部材の一体化を図ることも可能である。
(その他の実施の形態)
ここまで、本発明を実施するための最良の形態として、実施の形態1〜3を詳述してきたが、本発明は上述した3つの実施の形態によってのみ限定されるべきものではない。例えば、スペーストランスフォーマをガラスエポキシ基板によって構成し、インターポーザと接着して一体化してもよい。この場合、ガラスエポキシ基板の熱膨張係数は12〜15ppm/℃であり、インターポーザを構成するマシナブルセラミックスの熱膨張係数(1〜10ppm/℃)よりも顕著に大きい。しかしながら、ヤング率に代表される剛性という観点で見た場合、マシナブルセラミックスの剛性(ヤング率=65GPa程度)は、ガラスエポキシの剛性(ヤング率=25GPa程度)よりも十分に大きいので、両部材が一体化された場合の剛性はマシナブルセラミックスの剛性にほぼ依存することとなる。したがって、この場合には、ガラスエポキシ基板の板厚をできるだけ薄くする一方、マシナブルセラミックスの板厚を厚くすることにより、マシナブルセラミックスへの剛性の依存度を高めればより好ましい。
また、インターポーザ、スペーストランスフォーマ、およびプローブヘッドの各形状は、上述したものに限られるわけではない。例えば、インターポーザやスペーストランスフォーマの各表面形状を円形としてもよい。この場合には、FWLT用のプローブカードとしては最も対称性が高くなるため、プローブカードの平面度や平行度を最優先する場合に好適である。他にも、インターポーザやスペーストランスフォーマの各表面を適当な正多角形とし、プローブヘッドをその正多角形に相似な正多角形としてもよい。
さらに、本発明に係るプローブカードに適用されるプローブは、従来知られているさまざまな種類のプローブのいずれかを適用することが可能である。
このように、本発明は、ここでは記載していないさまざまな実施の形態等を含みうるものであり、特許請求の範囲により特定される技術的思想を逸脱しない範囲内において種々の設計変更等を施すことが可能である。
以上のように、本発明に係るプローブカードは、半導体ウェハの電気特性検査に有用であり、特に、FWLTに好適である。

Claims (9)

  1. 検査対象である半導体ウェハと検査用の信号を生成する回路構造との間を電気的に接続する複数のプローブを収容するプローブカードであって、
    前記回路構造に対応する配線パターンを有する平板状の配線基板と、
    前記配線基板に積層され、前記配線基板の配線を中継するインターポーザと、
    前記インターポーザに積層されて前記インターポーザと接着剤により接着され、前記インターポーザによって中継された配線の間隔を変換し、該配線を前記インターポーザに対向する側と反対側の表面へ表出するスペーストランスフォーマと、
    前記スペーストランスフォーマに積層され、前記複数のプローブを収容保持するプローブヘッドと、
    前記配線基板の表面であって前記インターポーザが積層された部分の表面から前記配線基板を貫通するように埋め込まれ、前記配線基板の板厚よりも大きい高さを有する複数の第1のポスト部材と、
    を備え、
    前記インターポーザは、
    前記スペーストランスフォーマに対して弾性力を加えることを特徴とするプローブカード。
  2. 前記インターポーザは、
    導電性材料から成り、軸線方向に伸縮自在な複数の接続端子と、
    絶縁性材料から成り、前記複数の接続端子を個別に収容する複数の貫通孔部が形成されたハウジングと、
    を有することを特徴とする請求項1記載のプローブカード。
  3. 前記インターポーザおよび前記スペーストランスフォーマは、互いに対向する表面が等しい形状をなすことを特徴とする請求項1または2記載のプローブカード。
  4. 前記接着剤は、前記インターポーザと前記スペーストランスフォーマとが互いに対向する表面において、前記インターポーザと前記スペーストランスフォーマとの電気的な接続を行う箇所を除いて配設されたことを特徴とする請求項1〜3のいずれか一項記載のプローブカード。
  5. 前記接着剤は、シート状をなすことを特徴とする請求項1〜4のいずれか一項記載のプローブカード。
  6. 前記第1のポスト部材と同じ高さを有し、この高さ方向を貫通する中空部が設けられて成り、前記配線基板の中央部に前記配線基板を貫通するように埋め込まれた第2のポスト部材と、
    前記第2のポスト部材に設けられた前記中空部に挿通され、前記配線基板と前記インターポーザとを締結する第2のねじ部材と、
    をさらに備えたことを特徴とする請求項1〜5のいずれか一項記載のプローブカード。
  7. 前記インターポーザと前記スペーストランスフォーマとが互いに対向する表面において、前記インターポーザと前記スペーストランスフォーマとの電気的な接続を行う箇所を包囲するレジストを設けたことを特徴とする請求項4記載のプローブカード。
  8. 前記接続端子はコイル状をなし、
    前記軸線方向の両端側に向けて先細となるように各々密着巻きされた一対の電極ピン部と、
    前記一対の電極ピン部の間に介在して前記一対の電極ピン部を連結するコイルばね部と、
    を有することを特徴とする請求項2記載のプローブカード。
  9. 前記コイルばね部は、
    当該接続端子の軸線方向の中間に設けられた密着巻き部と、
    前記密着巻き部の一端側に設けられた定常巻き部と、
    前記密着巻き部の一端側であって前記定常巻き部が設けられた側とは異なる端部側に設けられ、前記定常巻き部よりも粗く巻かれた粗巻き部と、
    から成ることを特徴とする請求項記載のプローブカード。
JP2008520569A 2006-06-08 2007-06-04 プローブカード Active JP5426161B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008520569A JP5426161B2 (ja) 2006-06-08 2007-06-04 プローブカード

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006159679 2006-06-08
JP2006159679 2006-06-08
JP2008520569A JP5426161B2 (ja) 2006-06-08 2007-06-04 プローブカード
PCT/JP2007/061317 WO2007142204A1 (ja) 2006-06-08 2007-06-04 プローブカード

Publications (2)

Publication Number Publication Date
JPWO2007142204A1 JPWO2007142204A1 (ja) 2009-10-22
JP5426161B2 true JP5426161B2 (ja) 2014-02-26

Family

ID=38801455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008520569A Active JP5426161B2 (ja) 2006-06-08 2007-06-04 プローブカード

Country Status (7)

Country Link
US (1) US7898272B2 (ja)
EP (1) EP2026078A4 (ja)
JP (1) JP5426161B2 (ja)
KR (1) KR101025895B1 (ja)
CN (1) CN101467051B (ja)
TW (1) TW200804831A (ja)
WO (1) WO2007142204A1 (ja)

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4979214B2 (ja) * 2005-08-31 2012-07-18 日本発條株式会社 プローブカード
US8018242B2 (en) * 2005-12-05 2011-09-13 Nhk Spring Co., Ltd. Probe card
US7884627B2 (en) * 2006-12-29 2011-02-08 Formfactor, Inc. Stiffener assembly for use with testing devices
WO2008126601A1 (ja) * 2007-03-14 2008-10-23 Nhk Spring Co., Ltd. プローブカード
WO2009107747A1 (ja) * 2008-02-29 2009-09-03 日本発條株式会社 配線基板およびプローブカード
DE102008034918B4 (de) * 2008-07-26 2012-09-27 Feinmetall Gmbh Elektrische Prüfeinrichtung für die Prüfung eines elektrischen Prüflings sowie elektrisches Prüfverfahren
WO2010027075A1 (ja) * 2008-09-05 2010-03-11 日本発條株式会社 配線基板およびプローブカード
WO2010038433A1 (ja) * 2008-09-30 2010-04-08 ローム株式会社 プローブカードの製造方法、プローブカード、半導体装置の製造方法およびプローブの形成方法
JP5258590B2 (ja) * 2009-01-16 2013-08-07 株式会社日本マイクロニクス 集積回路の試験装置
JP5235163B2 (ja) * 2009-05-18 2013-07-10 株式会社日本マイクロニクス 検査装置
TWI391673B (zh) * 2009-05-26 2013-04-01 Alternative probe devices and probe cards for their applications
JP2011043377A (ja) * 2009-08-20 2011-03-03 Tokyo Electron Ltd 検査用接触構造体
KR101108726B1 (ko) * 2010-01-26 2012-02-29 삼성전기주식회사 수평도 조절부재
JP5507278B2 (ja) * 2010-02-01 2014-05-28 日本発條株式会社 マシナブルセラミックス回路基板及びその製造方法
US20120038383A1 (en) * 2010-08-13 2012-02-16 Chien-Chou Wu Direct-docking probing device
TWI409465B (zh) * 2010-12-09 2013-09-21 Mpi Corp 增強板、增強板的製造方法與使用增強板的空間轉換器
CN102147442B (zh) * 2011-01-14 2014-02-26 富泰华工业(深圳)有限公司 连接器检测治具
US8550825B2 (en) * 2011-04-05 2013-10-08 Tyco Electronics Corporation Electrical interconnect device
KR101270591B1 (ko) * 2011-06-02 2013-06-03 (주)기가레인 프로브 카드
US9891273B2 (en) * 2011-06-29 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Test structures and testing methods for semiconductor devices
CN102914673B (zh) 2011-08-03 2015-09-30 旺矽科技股份有限公司 探针测试装置
TWI428608B (zh) * 2011-09-16 2014-03-01 Mpi Corp 探針測試裝置與其製造方法
KR101286250B1 (ko) * 2011-11-23 2013-07-12 양 전자시스템 주식회사 다수의 헤드 유니트를 갖는 어레이 테스트 장치
JPWO2013108759A1 (ja) * 2012-01-18 2015-05-11 日本発條株式会社 スペーストランスフォーマおよびプローブカード
JP2013190270A (ja) * 2012-03-13 2013-09-26 Nidec-Read Corp プローブ及び接続治具
CN102539852B (zh) * 2012-03-14 2015-07-29 中南大学 一种用于晶圆级封装芯片自动检测的测试头及其实现方法
EP2677326A1 (de) * 2012-06-18 2013-12-25 Multitest elektronische Systeme GmbH Vorrichtung zum Prüfen von elektronischen Bauteilelementen
US20150272459A1 (en) * 2012-07-18 2015-10-01 Neurotopia, Inc. Sensor probe assembly
US20140091826A1 (en) * 2012-10-03 2014-04-03 Corad Technology Inc. Fine pitch interface for probe card
DE102013008324A1 (de) * 2013-05-08 2014-11-13 Feinmetall Gmbh Elektrische Kontaktiervorrichtung
TWI503554B (zh) * 2013-06-04 2015-10-11 Mpi Corp 探針卡與其之製作方法
CN103399225A (zh) * 2013-07-26 2013-11-20 华进半导体封装先导技术研发中心有限公司 包含转接板的测试结构
US9709599B2 (en) * 2014-01-09 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Membrane probe card
US9678109B2 (en) * 2014-01-09 2017-06-13 Taiwan Semiconductor Manufacturing Co., Ltd. Probe card
JP6637909B2 (ja) * 2014-03-06 2020-01-29 テクノプローベ エス.ピー.エー. 電子デバイステスト装置用極端温度プローブカード
WO2015132747A1 (en) * 2014-03-06 2015-09-11 Technoprobe S.P.A. High-planarity probe card for a testing apparatus for electronic devices
US10247756B2 (en) * 2014-05-20 2019-04-02 Hermes-Epitek Corp. Probe card structure
TWI551870B (zh) 2015-02-26 2016-10-01 思達科技股份有限公司 測試組件與其製作方法
DE202015001622U1 (de) * 2015-03-03 2015-03-17 Feinmetall Gmbh Elektrische Kontaktvorrichtung
CN104614591A (zh) * 2015-03-04 2015-05-13 无锡韩光电器股份有限公司 自动转换开关回路电阻测试仪
CN105136010B (zh) * 2015-09-09 2018-01-05 海安迪斯凯瑞探测仪器有限公司 一种涂层测厚仪便捷切换探头装置
CN206096201U (zh) * 2016-07-21 2017-04-12 梁永焯 用于半导体晶圆测试的系统、切线探针卡及其探头组件
CN106932615B (zh) * 2017-04-28 2024-02-13 尼得科精密检测设备(浙江)有限公司 检查夹具及具备该检查夹具的检查装置
IT201700100522A1 (it) * 2017-09-07 2019-03-07 Technoprobe Spa Elemento di interfaccia per un’apparecchiatura di test di dispositivi elettronici e relativo metodo di fabbricazione
KR102590407B1 (ko) * 2017-10-31 2023-10-16 폼팩터, 인크. 디커플링된 전기 및 기계 프로브 연결들을 갖는 mems 프로브 카드 조립체
JP7209938B2 (ja) * 2018-02-27 2023-01-23 株式会社東京精密 プローバ
CN110531125B (zh) * 2018-05-23 2022-05-17 旺矽科技股份有限公司 空间转换器、探针卡及其制造方法
KR102581387B1 (ko) * 2018-09-11 2023-09-21 삼성전자주식회사 프로브 및 이를 포함하는 프로브 카드
JP7206140B2 (ja) * 2019-03-22 2023-01-17 株式会社ヨコオ 検査装置
CN111366839B (zh) * 2020-03-28 2022-04-12 深圳中科系统集成技术有限公司 一种晶圆测试用探针转接板及其制作方法
US11943886B2 (en) * 2020-11-11 2024-03-26 Te Connectivity Solutions Gmbh Electronic assembly including a compression assembly for cable connector modules
US11950378B2 (en) * 2021-08-13 2024-04-02 Harbor Electronics, Inc. Via bond attachment
CN117250383B (zh) * 2023-11-20 2024-02-02 安盈半导体技术(常州)有限公司 一种探针卡插接结构

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293934A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体素子検査装置
JPH09199552A (ja) * 1996-01-23 1997-07-31 Aging Tesuta Kaihatsu Kyodo Kumiai 微細構造の接触部を有する回路素子のための測定用プローバ
JPH1019926A (ja) * 1996-06-28 1998-01-23 Nhk Spring Co Ltd 導電性接触子
JP2000091391A (ja) * 1998-09-11 2000-03-31 Nhk Spring Co Ltd コンタクトプローブユニット及びその製造方法
JP2004138452A (ja) * 2002-10-16 2004-05-13 Japan Electronic Materials Corp プローブカード
JP2005164600A (ja) * 2000-03-17 2005-06-23 Formfactor Inc 半導体接触器を平坦化するための方法と装置
JP2005524855A (ja) * 2002-05-08 2005-08-18 フォームファクター,インコーポレイテッド 半導体ウェハを試験するための高性能プローブシステム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4567432A (en) * 1983-06-09 1986-01-28 Texas Instruments Incorporated Apparatus for testing integrated circuits
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US5974662A (en) * 1993-11-16 1999-11-02 Formfactor, Inc. Method of planarizing tips of probe elements of a probe card assembly
AU4159996A (en) 1994-11-15 1996-06-17 Formfactor, Inc. Interconnection elements for microelectronic components
US6218910B1 (en) * 1999-02-25 2001-04-17 Formfactor, Inc. High bandwidth passive integrated circuit tester probe card assembly
US7382142B2 (en) * 2000-05-23 2008-06-03 Nanonexus, Inc. High density interconnect system having rapid fabrication cycle
US6917525B2 (en) * 2001-11-27 2005-07-12 Nanonexus, Inc. Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs
US6799976B1 (en) * 1999-07-28 2004-10-05 Nanonexus, Inc. Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies
US6509751B1 (en) * 2000-03-17 2003-01-21 Formfactor, Inc. Planarizer for a semiconductor contactor
US6924654B2 (en) * 2003-03-12 2005-08-02 Celerity Research, Inc. Structures for testing circuits and methods for fabricating the structures
JP2005010052A (ja) 2003-06-19 2005-01-13 Japan Electronic Materials Corp プローブカード
WO2006017078A2 (en) * 2004-07-07 2006-02-16 Cascade Microtech, Inc. Probe head having a membrane suspended probe
US7071715B2 (en) * 2004-01-16 2006-07-04 Formfactor, Inc. Probe card configuration for low mechanical flexural strength electrical routing substrates
TWI378245B (en) 2004-02-02 2012-12-01 Formfactor Inc Probe card configuration for low mechanical flexural strength electrical routing substrates
JP4979214B2 (ja) * 2005-08-31 2012-07-18 日本発條株式会社 プローブカード
US8018242B2 (en) 2005-12-05 2011-09-13 Nhk Spring Co., Ltd. Probe card

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63293934A (ja) * 1987-05-27 1988-11-30 Hitachi Ltd 半導体素子検査装置
JPH09199552A (ja) * 1996-01-23 1997-07-31 Aging Tesuta Kaihatsu Kyodo Kumiai 微細構造の接触部を有する回路素子のための測定用プローバ
JPH1019926A (ja) * 1996-06-28 1998-01-23 Nhk Spring Co Ltd 導電性接触子
JP2000091391A (ja) * 1998-09-11 2000-03-31 Nhk Spring Co Ltd コンタクトプローブユニット及びその製造方法
JP2005164600A (ja) * 2000-03-17 2005-06-23 Formfactor Inc 半導体接触器を平坦化するための方法と装置
JP2005524855A (ja) * 2002-05-08 2005-08-18 フォームファクター,インコーポレイテッド 半導体ウェハを試験するための高性能プローブシステム
JP2004138452A (ja) * 2002-10-16 2004-05-13 Japan Electronic Materials Corp プローブカード

Also Published As

Publication number Publication date
TW200804831A (en) 2008-01-16
EP2026078A1 (en) 2009-02-18
WO2007142204A1 (ja) 2007-12-13
CN101467051B (zh) 2012-03-28
KR20090016466A (ko) 2009-02-13
EP2026078A4 (en) 2012-08-15
TWI334487B (ja) 2010-12-11
KR101025895B1 (ko) 2011-03-30
US20100001748A1 (en) 2010-01-07
US7898272B2 (en) 2011-03-01
JPWO2007142204A1 (ja) 2009-10-22
CN101467051A (zh) 2009-06-24

Similar Documents

Publication Publication Date Title
JP5426161B2 (ja) プローブカード
US8149008B2 (en) Probe card electrically connectable with a semiconductor wafer
JP5289771B2 (ja) プローブカード
JP4979214B2 (ja) プローブカード
US8456184B2 (en) Probe card for a semiconductor wafer
US8149006B2 (en) Probe card
US7956627B2 (en) Probe card, semiconductor inspecting apparatus, and manufacturing method of semiconductor device
KR101127030B1 (ko) 검사용 치구 및 검사용 접촉자
US8049525B2 (en) Parallelism adjusting mechanism of probe card
KR101674135B1 (ko) 프로브 카드
JP2005024377A (ja) プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法
US20130206460A1 (en) Circuit board for semiconductor device inspection apparatus and manufacturing method thereof
JP2009098153A (ja) 薄膜プローブの製造方法
JP2015072182A (ja) プローブカード
US11933837B2 (en) Inspection jig, and inspection device
JP2008205282A (ja) プローブカード
JP2005127961A (ja) テスト用基板及びそれを使用したテスト装置
JP5702068B2 (ja) 半導体検査用プローブカードおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120813

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131105

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131128

R150 Certificate of patent or registration of utility model

Ref document number: 5426161

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250