KR101270591B1 - 프로브 카드 - Google Patents

프로브 카드 Download PDF

Info

Publication number
KR101270591B1
KR101270591B1 KR1020110053118A KR20110053118A KR101270591B1 KR 101270591 B1 KR101270591 B1 KR 101270591B1 KR 1020110053118 A KR1020110053118 A KR 1020110053118A KR 20110053118 A KR20110053118 A KR 20110053118A KR 101270591 B1 KR101270591 B1 KR 101270591B1
Authority
KR
South Korea
Prior art keywords
space converter
electrically connected
pads
wiring
converter
Prior art date
Application number
KR1020110053118A
Other languages
English (en)
Other versions
KR20120134307A (ko
Inventor
권덕규
이규한
이용구
Original Assignee
(주)기가레인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)기가레인 filed Critical (주)기가레인
Priority to KR1020110053118A priority Critical patent/KR101270591B1/ko
Priority to TW101119334A priority patent/TWI537565B/zh
Priority to US13/486,400 priority patent/US8901949B2/en
Publication of KR20120134307A publication Critical patent/KR20120134307A/ko
Application granted granted Critical
Publication of KR101270591B1 publication Critical patent/KR101270591B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Abstract

프로브 카드가 개시된다. 상기 프로브 카드는 볼 형상 또는 기둥 형상을 가지고 상단이 측정 대상 칩 패드들에 접촉하는 복수의 프로브 팁들, 상기 프로브 팁들의 하단과 전기적으로 연결되는 제 1 배선이 상면에 형성되고, 상기 상면에 형성된 배선과 전기적으로 연결되는 제 2 배선이 다층으로 형성되는 제 1 공간 변환부, 상기 제 1 공간 변환부의 다층으로 형성된 제 2 배선들과 전기적으로 연결되는 제 3 배선이 상면이 형성되고, 상기 제 3 배선과 하면에 형성된 패드들이 전기적으로 연결되는 제 2 공간 변환부, 상기 제 2 공간 변환부를 지지하는 프레임, 상기 프레임에 형성된 홀 내부에 위치하여 상기 제 2 공간 변환부를 지지하고, 상기 제 2 공간 변환부의 패드들과 전기적으로 연결되며 탄성을 제공하는 인터포저들을 포함하는 인터포저부 및 상기 인터포저부를 지지하고 상기 인터포저들과 전기적으로 연결되어 테스트 신호를 전송하는 회로기판을 포함할 수 있다.

Description

프로브 카드{Probe card}
본 발명은 프로브 카드에 관한 것으로, 특히 좁은 피치를 가지는 측정 대상 칩 패드들에 접촉하여 테스트를 수행할 수 있는 프로브 카드에 관한 것이다.
일반적으로 반도체 디바이스는 웨이퍼(wafer) 상에 회로 패턴 및 검사를 위한 접촉 패드를 형성하는 패브리케이션(fabrication) 공정과 회로 패턴 및 접촉 패드가 형성된 웨이퍼를 각각의 반도체 칩으로 조립하는 어셈블리(assembly) 공정을 통해서 제조된다.
패브리케이션 공정과 어셈블리 공정 사이에는 웨이퍼 상에 형성된 접촉 패드에 전기 신호를 인가하여 웨이퍼의 전기적 특성을 검사하는 검사 공정이 수행된다. 이 검사 공정은 웨이퍼의 불량을 검사하여 어셈블리 공정 시 불량이 발생한 웨이퍼의 일 부분을 제거하기 위해 수행하는 공정이다.
검사 공정 시에는 웨이퍼에 전기적 신호를 인가하는 테스터라고 하는 검사 장비와 웨이퍼와 테스터 사이의 인터페이스 기능을 수행하는 프로브 카드라는 검사 장비가 주로 이용된다. 이 중에서 프로브 카드는 테스터로부터 인가되는 전기 신호를 수신하는 인쇄 회로기판 및 웨이퍼 상에 형성된 접촉 패드와 접촉하는 복수개의 프로브를 포함한다.
최근 반도체 칩이 고집적화됨에 따라 패브리케이션 공정에 의해 웨이퍼에 형성되는 회로 패턴이 고집적되었고, 이에 의해 이웃하는 접촉 패드간의 간격, 즉 피치(pitch)가 매우 좁게 형성되고 있다. 그러나, 종래의 프로브 카드는 외부로 돌출되어 굴곡 형성되는 프로브 니들을 이용하여 테스트를 하므로, 좁은 피치를 가지는 접촉 패드의 테스트를 수행하기 어려운 문제가 있었다. 또한, 상기 접촉 패드가 일정한 간격으로 면적 배열되어 있는 경우에는 종래의 프로브 니들을 이용하는 프로브 카드로 테스트를 수행하기 어려운 문제가 있었다.
본 발명이 해결하고자 하는 과제는 종래와 같은 굴곡형 프로브 니들 대신에 일자 기둥 형상 또는 볼(ball) 형상의 프로브 팁을 이용하여 협피치 면적 배열되어 있는 반도체 칩을 테스트할 수 있는 프로브 카드를 제공하는데 있다.
상기 과제를 달성하기 위한 본 발명의 일 실시예에 따른 프로브 카드는 볼 형상 또는 기둥 형상을 가지고 상단이 측정 대상 칩 패드들에 접촉하는 복수의 프로브 팁들, 상기 프로브 팁들의 하단과 전기적으로 연결되는 제 1 배선이 상면에 형성되고, 상기 상면에 형성된 배선과 전기적으로 연결되는 제 2 배선이 다층으로 형성되는 제 1 공간 변환부, 상기 제 1 공간 변환부의 다층으로 형성된 제 2 배선들과 전기적으로 연결되는 제 3 배선이 상면이 형성되고, 상기 제 3 배선과 하면에 형성된 패드들이 전기적으로 연결되는 제 2 공간 변환부, 상기 제 2 공간 변환부를 지지하는 프레임, 상기 프레임에 형성된 홀 내부에 위치하여 상기 제 2 공간 변환부를 지지하고, 상기 제 2 공간 변환부의 패드들과 전기적으로 연결되며 탄성을 제공하는 인터포저들을 포함하는 인터포저부 및 상기 인터포저부를 지지하고 상기 인터포저들과 전기적으로 연결되어 테스트 신호를 전송하는 회로기판을 포함할 수 있다.
상기 프레임은 상기 제 2 공간 변환부 및 상기 회로기판 중 적어도 하나와 이격되어 결합할 수 있다.
상기 복수의 프로브 팁들은 실리콘 웨이퍼의 상부면에 결합되어 상기 제 1 공간 변환부와 탈부착이 가능하고, 상기 실리콘 웨이퍼는 상기 복수의 프로브 팁들과 하면의 패드들을 전기적으로 연결하는 복수의 비아홀(via-hole)들이 형성되고, 상기 하면의 패드들과 상기 제 1 배선이 전기적으로 연결될 수 있다.
상기 제 1 공간 변환부는 상기 각각의 제 2 배선과 상기 제 1 배선을 전기적으로 연결하는 복수의 제 1 비아홀(via-hole)들이 형성되고, 상기 각각의 제 2 배선과 상기 제 1 공간 변환부의 하면의 패드를 전기적으로 연결하는 복수의 제 2 비아홀(via-hole)들이 형성되며, 상기 제 1 공간 변환부의 하면의 패드들이 상기 제 3 배선과 전기적으로 연결될 수 있다.
상기 제 1 공간 변환부는 폴리이미드(polyimide)가 다층으로 형성되고, 각 층의 상면에 적어도 하나의 상기 제 2 배선이 형성되고, 상기 제 2 공간 변환부는 실리콘 웨이퍼로 이루어지고, 상기 제 3 배선과 상기 제 2 공간 변환부의 하면에 형성된 패드들을 전기적으로 연결하는 복수의 비아홀(via-hole)들이 형성될 수 있다.
상기 인터포저는 상기 회로기판과 상기 제 2 공간 변환부의 하면에 형성된 패드 사이에 연결되어 탄성을 제공하는 포고핀 또는 곡선형핀일 수 있고, 상기 곡선형핀은 상기 제 2 공간 변환부의 하면에 형성된 패드와 전기적으로 연결되는 제 1 일자형 몸체, 상기 회로기판과 전기적으로 연결되는 제 2 일자형 몸체 및 상기 제 1 일자형 몸체와 상기 제 2 일자형 몸체 사이에 전기적으로 연결되어 탄성을 제공하는 곡선형 몸체가 일체로 형성될 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 일 실시예에 따른 프로브 카드는 볼 형상 또는 기둥 형상을 가지고 상단이 측정 대상 칩 패드들에 접촉하는 복수의 프로브 팁들, 상기 프로브 팁들의 하단과 전기적으로 연결되는 제 1 배선이 상면에 형성되고, 상기 상면에 형성된 배선과 전기적으로 연결되는 제 2 배선이 다층으로 형성되는 제 1 공간 변환부, 상기 제 1 공간 변환부의 일 단부 또는 타 단부에서 상기 각각의 제 2 배선과 전기적으로 연결되는 제 3 배선이 다층으로 형성되는 제 2 공간 변환부, 상기 제 1 공간 변환부와 상기 제 2 공간 변환부를 지지하는 프레임, 상기 제 2 공간 변환부를 지지하도록 상기 프레임의 외주에 배치되고, 상기 제 2 공간 변환부의 다층으로 형성된 제 3 배선들과 전기적으로 연결되며 탄성을 제공하는 인터포저들을 포함하는 인터포저부 및 상기 인터포저부 및 상기 프레임을 지지하고, 상기 인터포저들과 전기적으로 연결되어 테스트 신호를 전송하는 회로기판을 포함할 수 있다.
상기 제 1 공간 변환부의 일 단부 또는 타 단부에 계단형으로 형성된 상기 제 2 배선과 상기 제 2 공간 변환부의 일 단부에서 계단형으로 형성된 상기 제 3 배선이 압착 결합될 수 있다.
상기 과제를 달성하기 위한 본 발명의 다른 일 실시예에 따른 프로브 카드는 볼 형상 또는 기둥 형상을 가지고 상단이 복수의 측정 대상 칩들의 패드들에 접촉하는 복수의 프로브 팁들, 상기 프로브 팁들의 하단과 전기적으로 연결되는 제 1 배선이 상면에 형성되고, 상기 상면에 형성된 배선과 전기적으로 연결되는 제 2 배선이 다층으로 형성되는 제 1 공간 변환부, 상기 제 1 공간 변환부의 다층으로 형성된 제 2 배선들과 전기적으로 연결되는 제 3 배선이 상면이 형성되고, 상기 제 3 배선과 하면에 형성된 패드들이 전기적으로 연결되는 제 2 공간 변환부, 상기 제 2 공간 변환부를 지지하는 제 1 프레임, 상기 제 1 프레임에 형성된 홀 내부에 위치하여 상기 제 2 공간 변환부를지지하고, 상기 제 2 공간 변환부의 패드들과 전기적으로 연결되며 탄성을 제공하는 제 1 인터포저들을 포함하는 제 1 인터포저부, 상기 제 1 인터포저들의 하단과 전기적으로 연결되는 제 4 배선이 상면에 형성되고, 상기 상면에 형성된 제 4 배선과 전기적으로 연결되는 제 5 배선이 다층으로 형성되는 제 3 공간 변환부, 상기 제 3 공간 변환부를 지지하는 제 2 프레임, 상기 제 2 프레임에 형성된 홀 내부에 위치하여 상기 제 3 공간 변환부를지지하고, 상기 제 3 공간 변환부의 패드들과 전기적으로 연결되며 탄성을 제공하는 복수의 제 2 인터포저들을 포함하는 제 2 인터포저부 및 상기 제 2 인터포저부를 지지하고 상기 제 2 인터포저들과 전기적으로 연결되어 테스트 신호를 전송하는 회로기판을 포함할 수 있다.
본 발명에 기술적 사상에 의한 일 실시예에 따른 프로브 카드는 종래의 굴곡 형성된 니들 대신 일자 기둥 형상 또는 볼 형상의 프로브 팁을 측정 대상 칩 패드들에 접촉함으로써 니들이 차지하는 면적 또는 공간이 감소시킬 수 있어 협피치의 패드들을 가지는 측정 대상 칩을 종래보다 정확하게 테스트할 수 있는 장점이 있다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 프로브 카드의 도면이다.
도 2(a) 내지 도 2(c)는 도 1의 프로브 팁의 실시예들을 도시한 도면이다.
도 3은 도 1의 프로브 팁, 제 1 공간 변환부 및 제 2 공간 변환부를 확대하여 도시한 도면이다.
도 4는 도 1의 인터포저가 곡선형핀인 경우를 도시한 도면이다.
도 5는 본 발명의 기술적 사상에 의한 다른 일 실시예에 따른 프로브 카드의 도면이다.
도 6은 도 5의 프로브 카드 중 프로브 팁, 제 1 공간 변환부 및 제 2 공간 변환부를 확대하여 도시한 도면이다.
도 7은 본 발명의 기술적 사상에 의한 다른 일 실시예에 따른 프로브 카드의 도면이다.
도 8은 본 발명의 기술적 사상에 의한 다른 일 실시예에 따른 프로브 카드의 도면이다.
도 9는 본 발명의 기술적 사상에 의한 일 실시예에 따른 프로브 팁들이 결합된 실리콘 웨이퍼를 도시한 도면이다.
도 10은 본 발명의 기술적 사상에 의한 프로브 카드를 이용하여 테스트할 측정 대상 칩을 도시한 도면이다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 본 발명의 기술적 사상에 의한 일 실시예에 따른 프로브 카드(100)의 도면이다.
도 1을 참조하면, 프로브 카드(100)는 복수의 프로브 팁들(110), 제 1 공간 변환부(120), 제 2 공간 변환부(130), 프레임(140), 인터포저부(150) 및 회로기판(160)을 구비할 수 있다.
프로브 팁(110)은 볼 형상 또는 일자 기둥 형상을 가지고 측정 대상 칩 패드들 중 대응하는 측정 대상 칩 패드에 접촉할 수 있다. 예를 들어, 프로브 팁(110)의 상단은 상기 대응하는 측정 대상 칩 패드에 접촉할 수 있고, 프로브 팁(110)의 하단은 제 1 공간 변환부(120)의 상단에 결합될 수 있다. 도 1에서는 프로브 팁(110)이 일자 기둥 형상인 경우를 도시하고 있으나, 본 발명이 이 경우에 한정되는 것은 아니고 프로브 팁(110)은 볼(ball) 형상 또는 다른 형상을 가질 수도 있다. 프로브 팁들(110) 사이의 피치(pitch)는 측정 대상 칩 패드들 사이의 피치와 동일할 수 있다. 즉, 본 발명의 기술적 사상에 의한 일 실시예에 의할 경우 측정 대상 칩 패드들의 피치가 좁게 형성된 경우에도 프로브 팁(110)들 사이의 피치를 동일하게 조절하여 대응하는 측정 대상 칩 패드와의 접촉이 가능하다.
제 1 공간 변환부(120)는 프로브 팁들(110)의 하단과 전기적으로 연결되는 제 1 배선이 상면에 형성되고, 제 1 공간 변환부(120)의 상면에 형성된 배선과 전기적으로 연결되는 제 2 배선이 다층으로 형성될 수 있다. 예를 들어, 제 1 공간 변환부(120)는 폴리이미드(polyimide)가 다층으로 형성되고, 각 층의 상면에 적어도 하나의 상기 제 2 배선이 형성될 수 있다. 즉, 상기 제 2 배선 각각은 제 1 공간 변환부(120)의 상면에 형성된 배선을 통하여 적어도 하나의 프로브 팁(110)과 전기적으로 연결될 수 있다. 다만, 본 발명이 이 경우에 한정되는 것은 아니며, 제 1 공간 변환부(120)는 다른 재질로 이루어질 수도 있다. 상기 제 2 배선은 상기 제 1 배선과 제 1 비아홀(via-hole)을 통하여 전기적으로 연결될 수 있고, 상기 제 2 배선은 제 1 공간 변환부(120)의 하면에 형성된 패드들과 제 2 비아홀(via-hole)을 통하여 전기적으로 연결될 수 있다. 다만, 본 발명이 이 경우에 한정되는 것은 아니며, 제 1 공간 변환부(120)는 상기 비아홀이 아닌 다른 구성(예를 들어, 본딩 와이어 또는 이방성 도전 필름(Anisotropic Conductive Film) 등)에 의하여 전기적으로 연결될 수도 있다. 제 1 공간 변환부(120)에 대하여는 도 3을 참조하여 보다 상세하게 설명한다.
제 2 공간 변환부(130)는 제 1 공간 변환부(120)의 다층으로 형성된 상기 제 2 배선들과 전기적으로 연결되는 제 3 배선이 상면에 형성되고, 상기 제 3 배선과 하면에 형성된 패드들이 전기적으로 연결될 수 있다. 제 2 공간 변환부(130)는 실리콘 웨이퍼로 이루어지고, 상기 제 3 배선과 제 2 공간 변환부(130)의 하면에 형성된 패드들을 전기적으로 연결하는 복수의 비아홀(via-hole)들(135)이 형성될 수 있다. 다만, 본 발명이 이 경우에 한정되는 것은 아니며, 제 2 공간 변환부(130)는 다른 재질로 이루어질 수도 있고 또는 상기 비아홀이 아닌 다른 구성(예를 들어, 본딩 와이어 또는 이방성 도전 필름(Anisotropic Conductive Film) 등)에 의하여 전기적으로 연결될 수도 있다. 제 2 공간 변환부(130)에 대하여는 도 3과 관련하여 보다 상세하게 설명한다.
프레임(140)은 제 2 공간 변환부(130)와 회로기판(160) 사이에 결합되어 제 2 공간 변환부(130)를 지지할 수 있다. 그리고, 프레임(140)은 상단과 하단을 관통하여 홀이 형성되고, 상기 홀에 인터포저부(150)가 삽입될 수 있다. 프레임(140)은 제 2 공간 변환부(130) 및 회로기판(160) 중 적어도 하나와 소정의 간격을 가지고 이격되어 결합될 수 있다. 즉, 이하에서 설명할 인터포저부(150)의 인터포저(155)가 안정적으로 탄성을 제공할 수 있도록 인터포저(155)가 유동할 수 있는 공간을 확보하기 위하여, 프레임(140)은 제 2 공간 변환부(130) 및 회로기판(160) 중 적어도 하나와 이격되어 결합될 수 있다. 도 1에서는 프레임(140)이 제 2 공간 변환부(130)와 간격없이 결합되고 회로기판(160)과 소정의 간격을 가지고 결합하는 경우를 도시하고 있다. 그러나, 본 발명이 이 경우에 한정되는 것은 아니며, 프레임(140)이 제 2 공간 변환부(130)와 소정의 간격을 가지고 결합되고 회로기판(160)과 간격없이 결합되거나, 프레임(140)이 회로기판(160)과 소정의 간격을 가지고 결합되고 제 2 공간 변환부(130)와 소정의 간격을 가지고 결합될 수도 있다. 도 1에는 도시하지 않았으나, 소정의 체결부재(예를 들어, 가이드 핀)를 이용하여 소정의 간격을 가지고 프레임(140)과 제 2 공간 변환부(130) 또는 회로기판(160)을 결합할 수 있다. 예를 들어, 도 1의 경우 프레임(140)과 회로기판(160)에 홀을 형성하고, 상기 홀에 상기 체결부재를 결합하여 프레임(140)과 회로기판(160)이 소정의 간격을 가지면서 결합되게 할 수 있다. 결합하는 방법은 다양한 방법을 이용할 수 있으므로, 결합하는 방법에 대한 상세한 설명은 생략한다.
프레임(140)에 형성된 홀 내부에 위치하는 인터포저부(150)는 제 2 공간 변환부(130)를 지지할 수 있다. 인터포저부(150)는 상단과 하단을 관통하는 복수의 홀이 형성되는 가이드 프레임(예를 들어, 실리콘 웨이퍼 등)과 제 2 공간 변환부(130)의 하면에 형성된 패드들과 회로기판(160)을 전기적으로 연결하고 탄성을 제공하며 상기 가이드 프레임의 홀에 삽입되는 복수의 인터포저(155)들을 포함할 수 있다. 인터포저(155)는 포고핀(pogo pin) 또는 곡선형핀일 수 있다. 상기 곡선형핀은 제 2 공간 변환부(130)의 하면에 형성된 패드와 전기적으로 연결되는 제 1 일자형 몸체, 회로기판(160)과 전기적으로 연결되는 제 2 일자형 몸체 및 상기 제 1 일자형 몸체와 상기 제 2 일자형 몸체 사이에 전기적으로 연결되어 탄성을 제공하는 곡선형 몸체가 일체로 형성될 수 있다. 상기 곡선형핀에 대하여는 도 4를 참조하면 보다 상세하게 설명한다. 이상에서는 인터포저(155)가 상기 포고핀 또는 상기 곡선형핀인 경우를 설명하고 있으나 본 발명이 이 경우에 한정되는 것은 아니며, 제 2 공간 변환부(130)의 하면에 형성된 패드들 중 대응하는 패드와 회로기판(160)을 전기적으로 연결할 수 있거나 탄성을 제공하면서 전기적으로 연결할 수 있다면 다른 소자를 이용할 수도 있다.
회로기판(160)은 인터포저부(150) 및 프레임(140)을 지지하고, 인터포저(155)들과 전기적으로 연결되어 테스트 신호를 전송할 수 있다. 즉, 회로기판(160)은 상기 인가된 테스트 신호를 인터포저(155)들로 전달하고, 인터포저(155)들은 상기 테스트 신호를 제 2 공간 변환부(130)로 전달할 수 있다. 제 2 공간 변환부(130)는 제 2 공간 변환부(130)의 하단에 형성된 패드들을 통하여 상기 테스트 신호를 전달받고, 비아홀(135)을 통하여 상기 제 3 배선으로 상기 테스트 신호를 전달할 수 있다. 그리고, 제 1 공간 변환부(120)는 상기 제 3 배선으로부터 상기 제 2 배선을 통하여 상기 제 1 배선으로 상기 테스트 신호를 전달하고, 상기 제 1 배선과 전기적으로 연결된 프로브 팁들(110)은 상기 테스트 신호를 전달받을 수 있다. 그리고, 프로브 팁들(110)은 접촉된 측정 대상 칩 패드들로 상기 테스트 신호를 전달 할 수 있다.
도 2(a) 내지 도 2(c)는 도 1의 프로브 팁(110)의 실시예들을 도시한 도면이다.
도 1 내지 도 2(c)를 참조하면, 도 1과 관련하여 설명한 것과 같이 프로브 팁(110)은 다양한 형태를 가질 수 있다. 예를 들어, 프로브 팁(110)은 도 2(a)와 같은 일자 원기둥 형태(110')를 가지거나, 도 2(b)와 같은 볼(ball) 형태(110'')를 가지거나, 도 2(c)와 같은 일자 사각기둥 형태(110''')를 가질 수 있다. 다만, 도 2(a) 내지 도 2(c)는 도 1의 프로브 팁(110)의 일 실시예에 불과하고 본 발명이 이 경우에 한정되는 것은 아니며 다양한 형태(예를 들어, 일자 다각형 기둥, 소정의 홈이 형성된 일자 기둥 등)를 가질 수 있다.
도 3은 도 1의 프로브 팁(110), 제 1 공간 변환부(120) 및 제 2 공간 변환부(130)를 확대하여 도시한 도면이다.
도 1 및 도 3을 참조하면, 제 1 공간 변환부(120)는 상면에 제 1 배선(미도시) 및 상기 제 1 배선과 프로브 팁들(110_1, ... , 110_6)을 전기적으로 연결하는 패드들이 형성될 수 있다. 그리고, 제 1 공간 변환부(120)는 소정의 절연 물질(121, 122, 123, 124)이 다층으로 형성되고, 각 층의 상면에는 제 2 배선들(125, 126, 127, 128, 129) 중 적어도 하나의 제 2 배선이 형성될 수 있다. 다만, 도 3에서는 상기 각 층의 상면에 상기 제 2 배선이 형성되는 경우를 도시하고 있으나 본 발명이 이 경우에 한정되는 것은 아니며, 상기 각 층의 하면에 상기 제 2 배선이 형성될 수도 있다. 예를 들어, 상기 절연 물질은 폴리이미드일 수 있다.
상기 제 1 배선과 전기적으로 연결되는 패드들 각각은 제 2 배선들(125, 126, 127, 128, 129) 중 대응하는 제 2 배선과 제 1 비아홀들(311, 312, 313, 314, 315, 316) 중 대응하는 제 1 비아홀을 통하여 전기적으로 연결될 수 있다. 제 2 배선들(125, 126, 127, 128, 129) 중 대응하는 제 2 배선은 제 2 비아홀들(321, 322, 323, 324, 325) 중 대응하는 제 2 비아홀을 통하여 제 1 공간 변환부(120)의 하면의 패드와 전기적으로 연결될 수 있다. 그리고, 제 1 공간 변환부(120)의 하면에 형성된 패드들은 상기 제 3 배선과 전기적으로 연결되고, 상기 제 3 배선은 제 2 공간 변환부(130)의 상면에 형성된 패드들과 전기적으로 연결될 수 있다. 제 2 공간 변환부(130)는 상면에 형성된 패드들과 하면에 형성된 패드들 사이를 전기적으로 연결하는 제 3 비아홀들(135_1, 135_2, 135_3, 135_4, 135_5)이 형성될 수 있다. 제 2 공간 변환부(130)의 하면에 형성된 패드들은 도 1과 관련하여 설명한 것과 같이 대응하는 인터포저(155)와 전기적으로 연결될 수 있다.
예를 들어, 상기 테스트 신호가 회로기판(160) 및 인터포저(155)들을 통하여 제 2 공간 변환부(130)의 하면에 형성된 패드들까지 전달되었다고 가정한다. 이 경우, 제 3 비아홀(135_1)을 통하여 전달되는 상기 테스트 신호는 제 2 비아홀(321), 제 2 배선(125) 및 제 1 비아홀(311)을 통하여 프로브 팁(110_1)으로 전달될 수 있고, 제 3 비아홀(135_2)을 통하여 전달되는 상기 테스트 신호는 제 2 비아홀(322), 제 2 배선(126) 및 제 1 비아홀(312)을 통하여 프로브 팁(110_2)으로 전달될 수 있다. 제 3 비아홀(135_3)을 통하여 전달되는 상기 테스트 신호는 제 2 비아홀(323), 제 2 배선(127) 및 제 1 비아홀(313)을 통하여 프로브 팁(110_3)으로 전달될 수 있고, 제 3 비아홀(135_4)을 통하여 전달되는 상기 테스트 신호는 제 2 비아홀(323), 제 2 배선(127) 및 제 1 비아홀(314)을 통하여 프로브 팁(110_4)으로 전달될 수 있다. 즉, 하나의 제 2 배선은 복수개의 프로브 팁들과 전기적으로 연결될 수도 있다. 그리고, 제 3 비아홀(135_5)을 통하여 전달되는 상기 테스트 신호는 제 2 비아홀(324), 제 2 배선(128) 및 제 1 비아홀(315)을 통하여 프로브 팁(110_5)으로 전달될 수 있고, 제 3 비아홀(135_6)을 통하여 전달되는 상기 테스트 신호는 제 2 비아홀(325), 제 2 배선(129) 및 제 1 비아홀(316)을 통하여 프로브 팁(110_6)으로 전달될 수 있다.
도 3은 도 1의 프로브 팁(110), 제 1 공간 변환부(120) 및 제 2 공간 변환부(130)의 일 실시예를 도시한 도면이고 본 발명이 이 경우에 한정되는 것은 아니며, 도 1과 관련하여 설명한 것과 같이 프로브 팁(110), 제 1 공간 변환부(120) 및 제 2 공간 변환부(130)가 신호를 전달할 수 있다면 다른 구성을 가질 수도 있다.
도 4는 도 1의 인터포저(155)가 곡선형핀인 경우를 도시한 도면이다.
도 1 및 도 4를 참조하면, 인터포저(155)는 도 4에 도시된 것과 같이 제 1 일자형 몸체(413), 제 2 일자형 몸체(417) 및 곡선형 몸체(415)가 일체로 형성될 수 있다. 제 1 일자형 몸체(413)는 제 2 공간 변환부(130)의 하면에 형성된 패드와 전기적으로 연결될 수 있고, 제 2 일자형 몸체(417)는 회로기판(160)과 전기적으로 연결될 수 있다. 곡선형 몸체(415)는 제 1 일자형 몸체(413)와 제 2 일자형 몸체(417) 사이에 전기적으로 연결되어 탄성을 제공할 수 있다.
인터포저(155)가 도 4와 같이 곡선형핀인 경우, 인터포저부(150)의 상기 가이드 프레임에 형성되는 홀의 모양도 도 1과 상이하게 변경될 수 있다. 즉, 상기 가이드 프레임에 형성되는 홀은 제 1 일자형 몸체(413)가 삽입되는 상부홀, 제 2 일자형 몸체(417)가 삽입되는 하부홀 및 곡선형 몸체(415)가 삽입되는 중앙홀을 구비할 수 있다. 상기 중앙홀은 곡선형 몸체(415)가 삽입되고 곡선형 몸체(145)가 탄성을 제공하는 경우에도 접촉되지 않을 정도의 직경을 가질 수 있다. 다만, 인터포저(155)가 도 4와 같은 곡선형핀인 경우 상기 가이드 프레임에 형성되는 상기 홀이 반드시 도 4와 같은 형태를 가져야 하는 것은 아니며, 상기 곡선형핀을 삽입하여 인터포저(155)로 동작할 수 있다면 다른 구성을 가질 수도 있다.
도 5는 본 발명의 기술적 사상에 의한 다른 일 실시예에 따른 프로브 카드(500)의 도면이다.
도 5를 참조하면, 프로브 카드(500)는 복수의 프로브 팁들(510), 제 1 공간 변환부(520), 제 2 공간 변환부(530), 프레임(540), 인터포저부(550) 및 회로기판(560)을 구비할 수 있다.
프로브 팁(510)은 볼 형상 또는 일자 기둥 형상을 가지고 측정 대상 칩 패드들 중 대응하는 측정 대상 칩 패드에 접촉할 수 있다. 예를 들어, 프로브 팁(510)의 상단은 상기 대응하는 측정 대상 칩 패드에 접촉할 수 있고, 프로브 팁(510)의 하단은 제 1 공간 변환부(520)의 상단에 결합될 수 있다. 도 5에서는 프로브 팁(510)이 일자 기둥 형상인 경우를 도시하고 있으나, 도 1과 관련하여 설명한 것과 같이 본 발명이 이 경우에 한정되는 것은 아니고 프로브 팁(510)은 도 2(a) 내지 도 2(c)와 같은 형상 또는 다른 형상을 가질 수도 있다. 프로브 팁들(510) 사이의 피치(pitch)는 측정 대상 칩 패드들 사이의 피치와 동일할 수 있다.
제 1 공간 변환부(520)는 프로브 팁들(510)의 하단과 전기적으로 연결되는 제 1 배선이 상면에 형성되고, 제 1 공간 변환부(520)의 상면에 형성된 배선과 전기적으로 연결되는 제 2 배선이 다층으로 형성될 수 있다. 예를 들어, 제 1 공간 변환부(520)는 폴리이미드(polyimide)가 다층으로 형성되고, 각 층의 상면에 적어도 하나의 상기 제 2 배선이 형성되거나, 연성회로기판(FPCB)에 폴리이미드(polyimide)가 다층으로 형성되고, 각 층의 상면에 적어도 하나의 상기 제 2 배선이 형성될 수 있다. 즉, 상기 제 2 배선 각각은 제 1 공간 변환부(520)의 상면에 형성된 배선을 통하여 적어도 하나의 프로브 팁(510)과 전기적으로 연결될 수 있다. 다만, 본 발명이 이 경우에 한정되는 것은 아니며, 제 1 공간 변환부(520)는 다른 재질로 이루어질 수도 있다. 상기 제 2 배선은 상기 제 1 배선과 비아홀(via-hole)을 통하여 전기적으로 연결될 수 있다. 다만, 본 발명이 이 경우에 한정되는 것은 아니며, 제 1 공간 변환부(520)는 상기 비아홀이 아닌 다른 구성(예를 들어, 본딩 와이어 또는 이방성 도전 필름(Anisotropic Conductive Film) 등)에 의하여 전기적으로 연결될 수도 있다. 그리고, 제 1 공간 변환부(120)는 상기 다층으로 형성된 제 2 배선들을 지지하는 실리콘 웨이퍼(525)를 포함할 수 있다. 제 1 공간 변환부(120)에 대하여는 도 6을 참조하여 보다 상세하게 설명한다.
제 2 공간 변환부(530)는 제 1 공간 변환부(520)의 일 단부 또는 타 단부에서 제 1 공간 변환부(520)의 다층으로 형성된 상기 제 2 배선들과 전기적으로 연결되는 제 3 배선들이 다층으로 형성될 수 있다. 예를 들어, 제 2 공간 변환부(530)는 폴리이미드(polyimide)가 다층으로 형성되고, 각 층의 상면에 적어도 하나의 상기 제 3 배선이 형성되거나, 연성회로기판(FPCB)에 폴리이미드(polyimide)가 다층으로 형성되고, 각 층의 상면에 적어도 하나의 상기 제 3 배선이 형성되어 뒤집어진 상태일 수 있다. 즉, 제 1 공간 변환부(520)와 제 2 공간 변환부(520)에 다층으로 배선들을 형성한 후, 하나를 뒤집어서 결과적으로 각 층으로 하면에 배선이 형성된 것과 동일한 결과를 얻을 수 있다. 즉, 상기 제 2 배선과 상기 제 3 배선은 상이한 방향의 면에 형성될 수 있다. 제 2 공간 변환부(530)의 일 단부 및 제 1 공간 변환부(520)의 일 단부 또는 타 단부는 계단형으로 형성되어 압착 결합될 수 있다. 예를 들어, 상기 압착 결합되는 위치는 실리콘 웨이퍼(525)의 외측 방향이거나 프레임(540)의 상부면일 수 있다. 제 2 공간 변환부(530)의 일 단부와 제 1 공간 변환부(520)의 일 단부 또는 타 단부가 압착 결합되는 형상에 관하여는 도 6과 관련하여 보다 상세하게 설명한다. 다만, 본 발명이 이 경우에 한정되는 것은 아니며, 상기 제 2 배선과 상기 제 3 배선을 전기적으로 연결할 수 있다면 압착 결합이 아닌 다른 결합을 이용할 수도 있다. 상기 제 3 배선은 제 2 공간 변환부(530)의 하부면에 형성된 패드들과 비아홀(via-hole)을 통하여 전기적으로 연결될 수 있다. 다만, 본 발명이 이 경우에 한정되는 것은 아니며, 제 2 공간 변환부(530)는 상기 비아홀이 아닌 다른 구성(예를 들어, 본딩 와이어 또는 이방성 도전 필름(Anisotropic Conductive Film) 등)에 의하여 전기적으로 연결될 수도 있다.
프레임(540)은 제 1 공간 변환부(520)와 회로기판(560) 사이 및 제 2 공간 변환부(530)와 회로기판(560) 사이에 결합되어 제 1 공간 변환부(520)와 제 2 공간 변환부(530)를 지지할 수 있다. 도 5에서는 프레임(540)이 제 1 공간 변환부(520), 제 2 공간 변환부(530) 및 회로기판(560)과 간격없이 결합되는 경우를 도시하고 있다. 그러나, 본 발명이 이 경우에 한정되는 것은 아니며, 도 1과 관련하여 설명한 것과 같이 프레임(540)은 제 1 공간 변환부(520), 제 2 공간 변환부(530) 및 회로기판(560) 중 적어도 하나와 소정의 간격을 가지고 이격되어 결합될 수 있다.
인터포저부(550)는 제 2 공간 변환부(530)를 지지하도록 프레임(540)의 외주에 배치될 수 있다. 그리고, 인터포저부(550)는 제 2 공간 변환부(530)의 다층으로 형성된 상기 제 3 배선들과 전기적으로 연결되며 탄성을 제공하는 복수의 인터포저(555)들을 포함할 수 있다. 예를 들어, 인터포저부(550)는 상단과 하단을 관통하는 복수의 홀들이 형성되는 가이드 프레임(예를 들어, 실리콘 웨이퍼 등)과 상기 가이드 프레임의 홀에 삽입되는 인터포저(555)를 포함할 수 있다. 인터포저(555)는 포고핀(pogo pin) 또는 곡선형핀일 수 있다. 상기 곡선형핀은 제 2 공간 변환부(530)의 하면에 형성된 패드와 전기적으로 연결되는 제 1 일자형 몸체, 회로기판(560)과 전기적으로 연결되는 제 2 일자형 몸체 및 상기 제 1 일자형 몸체와 상기 제 2 일자형 몸체 사이에 전기적으로 연결되어 탄성을 제공하는 곡선형 몸체가 일체로 형성될 수 있다. 상기 곡선형핀에 대하여는 도 4와 관련하여 상세하게 설명하였으므로 이하 상세한 설명은 생략한다. 이상에서는 인터포저(555)가 상기 포고핀 또는 상기 곡선형핀인 경우를 설명하고 있으나 본 발명이 이 경우에 한정되는 것은 아니며, 제 2 공간 변환부(530)의 하면에 형성된 패드들 중 대응하는 패드와 회로기판(560)을 전기적으로 연결할 수 있거나 탄성을 제공하면서 전기적으로 연결할 수 있다면 다른 소자를 이용할 수도 있다.
회로기판(560)은 인터포저부(550) 및 프레임(540)을 지지하고, 인터포저(555)들과 전기적으로 연결되어 테스트 신호를 전송할 수 있다. 즉, 회로기판(560)은 상기 인가된 테스트 신호를 인터포저들(555)로 전달하고, 인터포저들(555)은 상기 테스트 신호를 제 2 공간 변환부(530)로 전달할 수 있다. 제 2 공간 변환부(530)는 제 2 공간 변환부(530)의 하단에 형성된 패드들을 통하여 상기 테스트 신호를 전달받아 상기 제 3 배선으로 상기 테스트 신호를 전달할 수 있다. 그리고, 제 1 공간 변환부(520)는 상기 제 3 배선으로부터 상기 제 2 배선을 통하여 상기 제 1 배선으로 상기 테스트 신호를 전달하고, 상기 제 1 배선과 전기적으로 연결된 프로브 팁들(510)은 상기 테스트 신호를 전달받을 수 있다. 그리고, 프로브 팁들(510)은 접촉된 측정 대상 칩 패드들로 상기 테스트 신호를 전달 할 수 있다.
도 6은 도 5의 프로브 카드(500) 중 프로브 팁(510), 제 1 공간 변환부(520) 및 제 2 공간 변환부(530)를 확대하여 도시한 도면이다.
도 5 및 도 6을 참조하면, 제 1 공간 변환부(520)는 상면에 제 1 배선(미도시) 및 상기 제 1 배선과 프로브 팁들(510_1, ... , 510_6)을 전기적으로 연결하는 패드들이 형성될 수 있다. 그리고, 제 1 공간 변환부(520)는 소정의 절연 물질(521_1, 521_2, 521_3, 521_4)이 다층으로 형성되고, 각 층의 상면에는 제 2 배선들(523_1, 523_2, 523_3, 523_4, 523_5, 523_6, 523_7, 523_8) 중 적어도 하나의 제 2 배선이 형성될 수 있다. 다만, 도 3에서는 상기 각 층의 상면에 상기 제 2 배선이 형성되는 경우를 도시하고 있으나 본 발명이 이 경우에 한정되는 것은 아니며, 상기 각 층의 하면에 상기 제 2 배선이 형성될 수도 있다. 제 1 공간 변환부(520)의 일 단부 및 타 단부 중 적어도 하나에는 상기 소정의 절연물질들 및 상기 제 2 배선들이 계단형으로 형성될 수 있다. 예를 들어, 상기 절연 물질은 폴리이미드일 수 있다.
제 2 공간 변환부(530)는 소정의 절연 물질(530_1, 530_2, 530_3, 530_4, 530_5, 530_6)이 다층으로 형성되고, 각 층의 하면에는 제 3 배선들(533_1, 533_2, 533_3, 533_4, 533_5, 533_6) 중 적어도 하나의 제 3 배선이 형성될 수 있다. 다만, 도 3에서는 상기 각 층의 하면에 상기 제 3 배선이 형성되는 경우를 도시하고 있으나 본 발명이 이 경우에 한정되는 것은 아니며, 상기 각 층의 상면에 상기 제 3 배선이 형성될 수도 있다. 제 2 공간 변환부(530)의 일 단부 및 타 단부 중 적어도 하나에는 상기 소정의 절연물질들 및 상기 제 3 배선들이 계단형으로 형성될 수 있다. 예를 들어, 상기 절연 물질은 폴리이미드일 수 있다.
상기 제 1 배선과 전기적으로 연결되는 패드들 각각은 제 2 배선들(523_1, 523_2, 523_3, 523_4, 523_5, 523_6, 523_7, 523_8) 중 대응하는 제 2 배선과 제 1 비아홀들(611, 612, 613, 614, 615, 616) 중 대응하는 제 1 비아홀을 통하여 전기적으로 연결될 수 있다. 제 1 공간 변환부(520)의 일 단부에 계단형으로 형성된 제 2 배선들(523_1, 523_2, 523_3)과 제 2 공간 변환부(530)의 일 단부에 계단형으로 형성된 제 3 배선들(533_1, 533_2, 533_3)은 압착 결합되어 전기적으로 연결될 수 있다. 그리고, 제 1 공간 변환부(520)의 타 단부에 계단형으로 형성된 제 2 배선들(523_4, 523_5, 523_6)과 제 2 공간 변환부(530)의 일 단부에 계단형으로 형성된 제 3 배선들(533_4, 533_5, 533_6)은 압착 결합되어 전기적으로 연결될 수 있다.
제 3 배선들(533_1, 533_2, 533_3, 533_4, 533_5, 533_6) 중 대응하는 제 3 배선과 제 2 공간 변환부(530)의 하면에 형성된 패드들 중 대응하는 패드는 제 2 비아홀들(621, 622, 623, 624) 중 대응하는 제 2 비아홀을 통하여 전기적으로 연결될 수 있다. 제 2 공간 변환부(530)의 하면에 형성된 패드들은 도 5와 관련하여 설명한 것과 같이 대응하는 인터포저(555)와 전기적으로 연결될 수 있다.
예를 들어, 상기 테스트 신호가 회로기판(560) 및 인터포저들(555)을 통하여 제 2 공간 변환부(530)의 하면에 형성된 패드들까지 전달되었다고 가정한다. 이 경우, 제 2 비아홀(621)을 통하여 전달되는 상기 테스트 신호는 제 2 배선(533_1), 제 1 배선(523_1) 및 제 1 비아홀(611)을 통하여 프로브 팁(510_1)으로 전달될 수 있고, 제 2 비아홀(622)을 통하여 전달되는 상기 테스트 신호는 제 2 배선(533_2), 제 1 배선(523_2) 및 제 1 비아홀(612)을 통하여 프로브 팁(510_2)으로 전달될 수 있으며, 인터포저(555_3)를 통하여 전달되는 상기 테스트 신호는 제 2 배선(533_3), 제 1 배선(523_3) 및 제 1 비아홀(613)을 통하여 프로브 팁(510_3)으로 전달될 수 있다. 그리고, 제 2 비아홀(623)을 통하여 전달되는 상기 테스트 신호는 제 2 배선(533_4), 제 1 배선(523_4) 및 제 1 비아홀(616)을 통하여 프로브 팁(510_6)으로 전달될 수 있고, 제 2 비아홀(625)을 통하여 전달되는 상기 테스트 신호는 제 2 배선(533_5), 제 1 배선(523_5) 및 제 1 비아홀(615)을 통하여 프로브 팁(510_5)으로 전달될 수 있으며, 인터포저(555_6)를 통하여 전달되는 상기 테스트 신호는 제 2 배선(533_6), 제 1 배선(523_6) 및 제 1 비아홀(614)을 통하여 프로브 팁(510_4)으로 전달될 수 있다.
도 6은 도 5의 프로브 팁(510), 제 1 공간 변환부(520) 및 제 2 공간 변환부(530)의 일 실시예를 도시한 도면이고 본 발명이 이 경우에 한정되는 것은 아니며, 도 5와 관련하여 설명한 것과 같이 프로브 팁(510), 제 1 공간 변환부(520) 및 제 2 공간 변환부(530)가 신호를 전달할 수 있다면 다른 구성을 가질 수도 있다.
도 7은 본 발명의 기술적 사상에 의한 다른 일 실시예에 따른 프로브 카드(700)의 도면이다.
도 5 내지 도 7을 참조하면, 프로브 카드(700)는 프레임(540) 중 제 1 공간 변환부(520)와 회로기판(560) 사이의 부분에 상단과 하단과 관통하는 복수의 홀들이 형성되고 상기 복수의 홀들 각각의 내부에 제 1 공간 변환부(520)와 회로기판(560) 사이에 탄성력을 제공하는 탄성부재(570_1, 570_2, 570_3, 570_4)가 삽입될 수 있다. 탄성부재(570_1, 570_2, 570_3, 570_4)는 도 5와 관련하여 설명한 인터포저(555)와 동일한 구성을 가질 수 있다. 예를 들어, 탄성부재(570_1, 570_2, 570_3, 570_4)는 포고핀 또는 도 4와 관련하여 설명한 곡선형핀이 될 수 있다. 다만, 본 발명의 탄성부재(570_1, 570_2, 570_3, 570_4)가 이 경우에 한정되는 것은 아니며, 제 1 공간 변환부(520)와 회로기판(560) 사이에 탄성력을 제공할 수 있다면 다른 소자를 이용할 수도 있다.
도 7의 프로브 카드(700)는 프레임(540)에 복수의 홀들이 형성되고 복수의 홀들 각각에 탄성부재(570_1, 570_2, 570_3, 570_4)가 삽입되는 것을 제외하고, 도 5의 프로브 카드(500)와 동일하므로, 나머지 구성요소들에 대한 상세한 설명은 생략한다.
도 8은 본 발명의 기술적 사상에 의한 다른 일 실시예에 따른 프로브 카드(800)의 도면이다.
도 8을 참조하면, 프로브 카드(800)는 복수의 프로브 팁들(810), 제 1 공간 변환부(820), 제 2 공간 변환부(830), 제 1 프레임(840), 제 1 인터포저부(850), 제 3 공간 변환부(860), 제 2 프레임(870), 제 2 인터포저부(880) 및 회로기판(890)을 포함할 수 있다. 도 8의 프로브 카드(800)는 복수의 측정 대상 칩 패드들에 한번에 접촉하여 테스트할 수 있다.
복수의 프로브 팁들(810)은 볼 형상 또는 일자 기둥 형상을 가지고 복수의 측정 대상 칩 패드들에 접촉할 수 있다. 즉, 도 8의 프로브 팁들(810)은 복수의 측정 대상 칩 패드들에 동시에 접촉할 수 있다. 프로브 팁(810)은 도 1의 프로브 팁(110)과 유사하므로 이하 상세한 설명은 생략한다.
제 1 공간 변환부(820)는 프로브 팁들(810)의 하단과 전기적으로 연결되는 제 1 배선이 상면에 형성되고, 제 1 공간 변환부(820)의 상면에 형성된 배선과 전기적으로 연결되는 제 2 배선이 다층으로 형성될 수 있다. 예를 들어, 제 1 공간 변환부(820)는 폴리이미드(polyimide)가 다층으로 형성되고, 각 층의 상면에 적어도 하나의 상기 제 2 배선이 형성될 수 있다. 제 1 공간 변환부(820)는 도 1의 제 1 공간 변환부(120)와 유사하므로 이하 상세한 설명은 생략한다.
제 2 공간 변환부(830)는 제 1 공간 변환부(820)의 다층으로 형성된 상기 제 2 배선들과 전기적으로 연결되는 제 3 배선이 상면에 형성되고, 상기 제 3 배선과 하면에 형성된 패드들이 전기적으로 연결될 수 있다. 제 2 공간 변환부(830)는 실리콘 웨이퍼로 이루어지고, 상기 제 3 배선과 제 2 공간 변환부(830)의 하면에 형성된 패드들을 전기적으로 연결하는 복수의 비아홀(via-hole)들(835)이 형성될 수 있다. 다만, 본 발명이 이 경우에 한정되는 것은 아니며, 제 2 공간 변환부(830)는 다른 재질로 이루어질 수도 있고 또는 상기 비아홀이 아닌 다른 구성(예를 들어, 본딩 와이어 또는 이방성 도전 필름(Anisotropic Conductive Film) 등)에 의하여 전기적으로 연결될 수도 있다. 제 2 공간 변환부(830)는 도 1의 제 2 공간 변환부(830)와 유사하므로 이하 상세한 설명은 생략한다.
제 1 프레임(840)은 제 2 공간 변환부(830)와 제 3 공간 변환부(860) 사이에 결합되어 제 2 공간 변환부(830)를 지지할 수 있다. 그리고, 제 1 프레임(840)은 상단과 하단을 관통하여 홀이 형성되고, 상기 홀에 제 1 인터포저부(850)가 삽입될 수 있다. 제 1 프레임(840)은 제 2 공간 변환부(830) 및 제 3 공간 변환부(860) 중 적어도 하나와 소정의 간격을 가지고 이격되어 결합될 수 있다. 즉, 이하에서 설명할 제 1 인터포저부(850)의 제 1 인터포저(855)들이 안정적으로 탄성을 제공할 수 있도록 제 1 인터포저(855)가 유동할 수 있는 공간을 확보하기 위하여, 제 1 프레임(840)은 제 2 공간 변환부(830) 및 제 3 공간 변환부(860) 중 적어도 하나와 이격되어 결합될 수 있다. 소정의 간격을 가지고 결합하는 구성에 대하여는 도 1과 관련하여 상세하게 설명하였으므로, 이하 상세한 설명은 생략한다.
제 1 프레임(840)에 형성된 홀 내부에 위치하는 제 1 인터포저부(850)는 제 2 공간 변환부(830)를 지지할 수 있다. 제 1 인터포저부(850)는 상단과 하단을 관통하는 복수의 홀이 형성되는 가이드 프레임(예를 들어, 실리콘 웨이퍼 등)과 제 2 공간 변환부(830)의 하면에 형성된 패드들과 제 3 공간 변환부(860)의 상면에 형성된 제 4 배선을 전기적으로 연결하고 탄성을 제공하며 상기 가이드 프레임의 홀에 삽입되는 복수의 제 1 인터포저(855)들을 포함할 수 있다. 제 1 인터포저(855)는 제 3 공간 변환부(860)의 상면에 형성된 제 4 배선과 제 2 공간 변환부(830)의 하면에 형성된 패드 사이에 탄성을 제공하는 포고핀(pogo pin) 또는 곡선형핀일 수 있다. 상기 곡선형핀에 대하여는 도 4와 관련하여 상세하게 설명하였고, 제 1 인터포저(855)는 도 1의 인터포저(155)와 유사하므로, 이하 상세한 설명은 생략한다.
제 3 공간 변환부(860)는 제 1 인터포저들(855)의 하단과 전기적으로 연결되는 제 4 배선이 상면에 형성되고, 상기 제 4 배선과 전기적으로 연결되는 제 5 배선이 다층으로 형성될 수 있다. 예를 들어, 제 3 공간 변환부(860)는 폴리이미드(polyimide)가 다층으로 형성되고, 각 층의 상면에 적어도 하나의 상기 제 5 배선이 형성될 수 있다. 즉, 상기 제 5 배선 각각은 제 3 공간 변환부(830)의 상면에 형성된 배선을 통하여 제 1 인터포저(855)와 전기적으로 연결될 수 있다. 다만, 본 발명이 이 경우에 한정되는 것은 아니며, 제 3 공간 변환부(860)는 다른 재질로 이루어질 수도 있다. 상기 제 5 배선은 상기 제 4 배선과 비아홀(via-hole)을 통하여 전기적으로 연결될 수 있고, 상기 제 5 배선은 제 3 공간 변환부(860)의 하면에 형성된 패드들과 비아홀(via-hole)을 통하여 전기적으로 연결될 수 있다. 다만, 본 발명이 이 경우에 한정되는 것은 아니며, 제 1 공간 변환부(120)는 상기 비아홀이 아닌 다른 구성(예를 들어, 본딩 와이어 또는 이방성 도전 필름(Anisotropic Conductive Film) 등)에 의하여 전기적으로 연결될 수도 있다.
제 2 프레임(870)은 제 3 공간 변환부(860)와 회로기판(890) 사이에 결합되어 제 3 공간 변환부(860)를 지지할 수 있다. 그리고, 제 2 프레임(870)은 상단과 하단을 관통하여 홀이 형성되고, 상기 홀에 제 2 인터포저부(880)가 삽입될 수 있다. 제 2 프레임(870)은 제 3 공간 변환부(860) 및 회로기판(890) 중 적어도 하나와 소정의 간격을 가지고 이격되어 결합될 수 있다. 즉, 이하에서 설명할 제 2 인터포저부(880)의 제 2 인터포저(885)가 안정적으로 탄성을 제공할 수 있도록 제 2 인터포저(885)가 유동할 수 있는 공간을 확보하기 위하여, 제 2 프레임(870)은 제 3 공간 변환부(860) 및 회로기판(890) 중 적어도 하나와 이격되어 결합될 수 있다. 소정의 간격을 가지고 결합하는 구성에 대하여는 도 1과 관련하여 상세하게 설명하였으므로, 이하 상세한 설명은 생략한다.
제 2 프레임(870)에 형성된 홀 내부에 위치하는 제 2 인터포저부(880)는 제 3 공간 변환부(860)를 지지할 수 있다. 제 2 인터포저부(880)는 상단과 하단을 관통하는 복수의 홀이 형성되는 가이드 프레임(예를 들어, 실리콘 웨이퍼 등) 및 제 3 공간 변환부(860)의 하면에 형성된 패드들과 회로기판을 전기적으로 연결하고 탄성을 제공하며 상기 가이드 프레임의 홀에 삽입되는 복수의 제 2 인터포저(885)들을 포함할 수 있다.제 2 인터포저(885)는 포고핀(pogo pin) 또는 곡선형핀일 수 있다. 상기 곡선형핀에 대하여는 도 4와 관련하여 상세하게 설명하였으므로, 이하 상세한 설명은 생략한다. 이상에서는 제 2 인터포저(885)가 상기 포고핀 또는 상기 곡선형핀인 경우를 설명하고 있으나 본 발명이 이 경우에 한정되는 것은 아니며, 제 3 공간 변환부(860)의 하면에 형성된 패드들 중 대응하는 패드와 회로기판(890)을 전기적으로 연결할 수 있거나 탄성을 제공하면서 전기적으로 연결할 수 있다면 다른 소자를 이용할 수도 있다.
회로기판(890)은 제 2 인터포저부(880) 및 제 2 프레임(870)을 지지하고, 제 2 인터포저(885)들과 전기적으로 연결되어 테스트 신호를 전송할 수 있다. 즉, 회로기판(890)은 상기 인가된 테스트 신호를 제 2 인터포저들(885)로 전달하고, 제 2 인터포저들(885)은 상기 테스트 신호를 제 3 공간 변환부(860)로 전달할 수 있다. 제 3 공간 변환부(860)는 제 3 공간 변환부(860)의 하단에 형성된 패드들을 통하여 상기 테스트 신호를 전달받고, 상기 제 5 배선을 통하여 상기 제 4 배선으로 상기 테스트 신호를 전달할 수 있다. 제 1 인터포저들(855)은 상기 테스트 신호를 제 2 공간 변환부(830)로 전달하고, 제 2 공간 변환부(830)는 제 2 공간 변환부(830)의 하단에 형성된 패드들을 통하여 상기 테스트 신호를 전달받고, 비아홀(835)을 통하여 상기 제 3 배선으로 상기 테스트 신호를 전달할 수 있다. 그리고, 제 1 공간 변환부(820)는 상기 제 3 배선으로부터 상기 제 2 배선을 통하여 상기 제 1 배선으로 상기 테스트 신호를 전달하고, 상기 제 1 배선과 전기적으로 연결된 프로브 팁들(810)은 상기 테스트 신호를 전달받을 수 있다. 그리고, 프로브 팁들(810)은 접촉된 측정 대상 칩 패드들로 상기 테스트 신호를 전달 할 수 있다.
도 9는 본 발명의 기술적 사상에 의한 일 실시예에 따른 프로브 팁들(910)이 결합된 실리콘 웨이퍼(920)를 도시한 도면이다.
도 1 내지 도 8을 실시예에서는 상기 프로브 팁들이 상기 제 1 공간 변환부에 장착되어 있으나, 상기 프로브 팁들은 도 9와 같이 실리콘 웨이퍼(920)에 결합되어 상기 제 1 공간 변환부에 탈부착 될 수도 있다. 즉, 도 1 내지 도 9를 참조하면, 프로브 팁들(910)은 실리콘 웨이퍼(920)의 상부면에 결합될 수 있다. 그리고, 실리콘 웨이퍼(920)는 복수의 프로브 팁들(910)과 실리콘 웨이퍼(920)의 하면의 패드들을 전기적으로 연결하는 복수의 비아홀(930)들이 형성될 수 있다. 실리콘 웨이퍼(920)에 형성된 비아홀(930)들은 상기 제 1 공간 변환부의 상면의 상기 제 1 배선과 전기적으로 연결될 수 있다.
도 10은 본 발명의 기술적 사상에 의한 프로브 카드를 이용하여 테스트할 측정 대상 칩(1000)을 도시한 도면이다.
도 1 내지 도 10을 참조하면, 측정 대상 칩(1000)은 복수의 패드들이 면적 배열되어 있을 수 있다. 이 경우, 도 1 내지 도 9와 관련하여 설명한 복수의 프로브 팁들은 측정 대상 칩(1000)의 복수의 패드들과 동일한 피치를 가지고 면적 배열될 수 있다. 즉, 본 발명의 기술적 사상에 의한 일 실시예에 의할 경우 상기 프로브 팁들은 굴곡지지 않은 일자 기둥 또는 볼 형상을 가지므로 측정 대상 칩(1000)의 패드들이 협피치 면적 배열되어 있는 경우에도 용이하게 테스트가 가능하다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

Claims (20)

  1. 볼 형상 또는 기둥 형상을 가지고 상단이 측정 대상 칩 패드들에 접촉하는 복수의 프로브 팁들;
    상기 프로브 팁들의 하단과 전기적으로 연결되는 제 1 배선이 상면에 형성되고, 상기 상면에 형성된 배선과 전기적으로 연결되는 제 2 배선이 다층으로 형성되는 제 1 공간 변환부;
    상기 제 1 공간 변환부의 다층으로 형성된 제 2 배선들과 전기적으로 연결되는 제 3 배선이 상면이 형성되고, 상기 제 3 배선과 하면에 형성된 패드들이 전기적으로 연결되는 제 2 공간 변환부;
    상기 제 2 공간 변환부를 지지하는 프레임;
    상기 프레임에 형성된 홀 내부에 위치하여 상기 제 2 공간 변환부를 지지하고, 상기 제 2 공간 변환부의 패드들과 전기적으로 연결되며 탄성을 제공하는 인터포저들을 포함하는 인터포저부; 및
    상기 인터포저부를 지지하고 상기 인터포저들과 전기적으로 연결되어 테스트 신호를 전송하는 회로기판을 포함하고,
    상기 제 1 공간 변환부는,
    상기 각각의 제 2 배선과 상기 제 1 배선을 전기적으로 연결하는 복수의 제 1 비아홀(via-hole)들이 형성되고, 상기 각각의 제 2 배선과 상기 제 1 공간 변환부의 하면의 패드를 전기적으로 연결하는 복수의 제 2 비아홀(via-hole)들이 형성되며, 상기 제 1 공간 변환부의 하면의 패드들이 상기 제 3 배선과 전기적으로 연결되는 것을 특징으로 하는 프로브 카드.
  2. 제1항에 있어서, 상기 프레임은,
    상기 제 2 공간 변환부 및 상기 회로기판 중 적어도 하나와 이격되어 결합하는 것을 특징으로 하는 프로브 카드.
  3. 제1항에 있어서, 상기 복수의 프로브 팁들은,
    실리콘 웨이퍼의 상부면에 결합되어 상기 제 1 공간 변환부와 탈부착이 가능하고,
    상기 실리콘 웨이퍼는,
    상기 복수의 프로브 팁들과 하면의 패드들을 전기적으로 연결하는 복수의 비아홀(via-hole)들이 형성되고, 상기 하면의 패드들과 상기 제 1 배선이 전기적으로 연결되는 것을 특징으로 하는 프로브 카드.
  4. 삭제
  5. 제1항에 있어서, 상기 제 1 공간 변환부는,
    폴리이미드(polyimide)가 다층으로 형성되고, 각 층의 상면에 적어도 하나의 상기 제 2 배선이 형성되고,
    상기 제 2 공간 변환부는,
    실리콘 웨이퍼로 이루어지고, 상기 제 3 배선과 상기 제 2 공간 변환부의 하면에 형성된 패드들을 전기적으로 연결하는 복수의 비아홀(via-hole)들이 형성되는 것을 특징으로 하는 프로브 카드.
  6. 제1항에 있어서, 상기 인터포저는,
    상기 회로기판과 상기 제 2 공간 변환부의 하면에 형성된 패드 사이에 연결되어 탄성을 제공하는 포고핀 또는 곡선형핀일 수 있고,
    상기 곡선형핀은,
    상기 제 2 공간 변환부의 하면에 형성된 패드와 전기적으로 연결되는 제 1 일자형 몸체, 상기 회로기판과 전기적으로 연결되는 제 2 일자형 몸체 및 상기 제 1 일자형 몸체와 상기 제 2 일자형 몸체 사이에 전기적으로 연결되어 탄성을 제공하는 곡선형 몸체가 일체로 형성되는 것을 특징으로 하는 프로브 카드.
  7. 볼 형상 또는 기둥 형상을 가지고 상단이 측정 대상 칩 패드들에 접촉하는 복수의 프로브 팁들;
    상기 프로브 팁들의 하단과 전기적으로 연결되는 제 1 배선이 상면에 형성되고, 상기 상면에 형성된 배선과 전기적으로 연결되는 제 2 배선이 다층으로 형성되는 제 1 공간 변환부;
    상기 제 1 공간 변환부의 일 단부 또는 타 단부에서 상기 각각의 제 2 배선과 전기적으로 연결되는 제 3 배선이 다층으로 형성되는 제 2 공간 변환부;
    상기 제 1 공간 변환부와 상기 제 2 공간 변환부를 지지하는 프레임;
    상기 제 2 공간 변환부를 지지하도록 상기 프레임의 외주에 배치되고, 상기 제 2 공간 변환부의 다층으로 형성된 제 3 배선들과 전기적으로 연결되며 탄성을 제공하는 인터포저들을 포함하는 인터포저부; 및
    상기 인터포저부 및 상기 프레임을 지지하고, 상기 인터포저들과 전기적으로 연결되어 테스트 신호를 전송하는 회로기판을 포함하고,
    상기 제 1 공간 변환부는,
    상기 제 1 배선과 상기 제 2 배선을 전기적으로 연결하는 복수의 제 1 비아홀(via-hole)들이 형성되고,
    상기 제 2 공간 변환부는,
    상기 제 3 배선과 상기 제 2 공간 변환부의 하면에 형성된 패드들을 전기적으로 연결하는 복수의 제 2 비아홀(via-hole)들이 형성되며,
    상기 인터포저들은,
    상기 제 2 공간 변환부의 하면에 형성된 패드들과 전기적으로 연결되는 것을 특징으로 하는 프로브 카드.
  8. 제7항에 있어서,
    상기 제 1 공간 변환부의 일 단부 또는 타 단부에 계단형으로 형성된 상기 제 2 배선과 상기 제 2 공간 변환부의 일 단부에서 계단형으로 형성된 상기 제 3 배선이 압착 결합되는 것을 특징으로 하는 프로브 카드.
  9. 제8항에 있어서, 상기 제 1 공간 변환부는,
    연성회로기판(Flexible Printed Circuit Board)에 폴리이미드(polyimide)가 다층으로 형성되고, 각 층의 상면에 적어도 하나의 상기 제 2 배선이 형성되고,
    상기 제 2 공간 변환부는,
    연성회로기판(Flexible Printed Circuit Board)에 폴리이미드(polyimide)가 다층으로 형성되고, 각 층의 상면에 적어도 하나의 상기 제 3 배선이 형성되어 뒤집어진 것을 특징으로 하는 프로브 카드.
  10. 제7항에 있어서, 상기 복수의 프로브 팁들은,
    실리콘 웨이퍼의 상부면에 결합되어 상기 제 1 공간 변환부와 탈부착이 가능하고,
    상기 실리콘 웨이퍼는,
    상기 복수의 프로브 팁들과 하면의 패드들을 전기적으로 연결하는 복수의 비아홀(via-hole)들이 형성되고, 상기 하면의 패드들과 상기 제 1 배선이 전기적으로 연결되는 것을 특징으로 하는 프로브 카드.
  11. 제7항에 있어서, 상기 제 1 공간 변환부와 상기 제 2 공간 변환부는 일체로형성되는 것을 특징으로 하는 프로브 카드.
  12. 제7항에 있어서, 상기 제 1 공간 변환부는,
    상기 프레임의 상부에 결합되고 상기 다층으로 형성된 제 2 배선들을 지지하는 실리콘 웨이퍼를 포함하는 것을 특징으로 하는 프로브 카드.
  13. 삭제
  14. 제7항에 있어서, 상기 프레임은,
    상기 제 1 공간 변환부와 상기 회로기판 사이에 상단과 하단을 관통하는 복수의 홀들 각각의 내부에 상기 제 1 공간 변환부와 상기 회로기판 사이에 탄성력을 제공하는 탄성부재가 삽입되는 것을 특징으로 하는 프로브 카드.
  15. 제7항에 있어서, 상기 인터포저는,
    포고핀 또는 곡선형핀일 수 있고,
    상기 곡선형핀은,
    상기 제 2 공간 변환부의 하면에 결합하는 제 1 일자형 몸체, 상기 회로기판의 상면에 결합하는 제 2 일자형 몸체 및 상기 제 1 일자형 몸체와 상기 제 2 일자형 몸체 사이에 결합되어 탄성을 제공하는 곡선형 몸체가 일체로 형성되는 것을 특징으로 하는 프로브 카드.
  16. 볼 형상 또는 기둥 형상을 가지고 상단이 복수의 측정 대상 칩들의 패드들에 접촉하는 복수의 프로브 팁들;
    상기 프로브 팁들의 하단과 전기적으로 연결되는 제 1 배선이 상면에 형성되고, 상기 상면에 형성된 배선과 전기적으로 연결되는 제 2 배선이 다층으로 형성되는 제 1 공간 변환부;
    상기 제 1 공간 변환부의 다층으로 형성된 제 2 배선들과 전기적으로 연결되는 제 3 배선이 상면이 형성되고, 상기 제 3 배선과 하면에 형성된 패드들이 전기적으로 연결되는 제 2 공간 변환부;
    상기 제 2 공간 변환부를 지지하는 제 1 프레임;
    상기 제 1 프레임에 형성된 홀 내부에 위치하여 상기 제 2 공간 변환부를지지하고, 상기 제 2 공간 변환부의 패드들과 전기적으로 연결되며 탄성을 제공하는 제 1 인터포저들을 포함하는 제 1 인터포저부;
    상기 제 1 인터포저들의 하단과 전기적으로 연결되는 제 4 배선이 상면에 형성되고, 상기 상면에 형성된 제 4 배선과 전기적으로 연결되는 제 5 배선이 다층으로 형성되는 제 3 공간 변환부;
    상기 제 3 공간 변환부를 지지하는 제 2 프레임;
    상기 제 2 프레임에 형성된 홀 내부에 위치하여 상기 제 3 공간 변환부를지지하고, 상기 제 3 공간 변환부의 패드들과 전기적으로 연결되며 탄성을 제공하는 복수의 제 2 인터포저들을 포함하는 제 2 인터포저부; 및
    상기 제 2 인터포저부를 지지하고 상기 제 2 인터포저들과 전기적으로 연결되어 테스트 신호를 전송하는 회로기판을 포함하고,
    상기 제 1 공간 변환부는,
    상기 각각의 제 2 배선과 상기 제 1 배선을 전기적으로 연결하는 복수의 제 1 비아홀(via-hole)들이 형성되고, 상기 각각의 제 2 배선과 상기 제 1 공간 변환부의 하면의 패드를 전기적으로 연결하는 복수의 제 2 비아홀(via-hole)들이 형성되며, 상기 제 1 공간 변환부의 하면의 패드들이 상기 제 3 배선과 전기적으로 연결되는 것을 특징으로 하는 프로브 카드.
  17. 제16항에 있어서, 상기 복수의 프로브 팁들은,
    실리콘 웨이퍼의 상부면에 결합되어 상기 제 1 공간 변환부와 탈부착이 가능하고,
    상기 실리콘 웨이퍼는,
    상기 복수의 프로브 팁들과 하면의 패드들을 전기적으로 연결하는 복수의 비아홀(via-hole)들이 형성되고, 상기 하면의 패드들과 상기 제 1 배선이 전기적으로 연결되는 것을 특징으로 하는 프로브 카드.
  18. 삭제
  19. 제16항에 있어서, 상기 제 1 공간 변환부는,
    폴리이미드(polyimide)가 다층으로 형성되고, 각 층의 상면에 적어도 하나의 상기 제 2 배선이 형성되고,
    상기 제 2 공간 변환부는,
    실리콘 웨이퍼로 이루어지고, 상기 제 3 배선과 상기 제 2 공간 변환부의 하면에 형성된 패드들을 전기적으로 연결하는 복수의 비아홀(via-hole)들이 형성되며,
    상기 제 3 공간 변환부는,
    폴리이미드(polyimide)가 다층으로 형성되고 각 층의 상면에 적어도 하나의 상기 제 2 배선이 형성되거나, 연성회로기판(Flexible Printed Circuit Board)에 폴리이미드(polyimide)가 다층으로 형성되고 각 층의 상면에 적어도 하나의 상기 제 2 배선이 형성되는 것을 특징으로 하는 프로브 카드.
  20. 제16항에 있어서, 상기 제 1 프레임은,
    상기 제 2 공간 변환부 및 상기 제 3 공간 변환부 중 적어도 하나와 이격되어 결합하고,
    상기 제 2 프레임은,
    상기 제 3 공간 변환부 및 상기 회로기판 중 적어도 하나와 이격되어 결합하는 것을 특징으로 하는 프로브 카드.
KR1020110053118A 2011-06-02 2011-06-02 프로브 카드 KR101270591B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020110053118A KR101270591B1 (ko) 2011-06-02 2011-06-02 프로브 카드
TW101119334A TWI537565B (zh) 2011-06-02 2012-05-30 探針卡
US13/486,400 US8901949B2 (en) 2011-06-02 2012-06-01 Probe card for testing a semiconductor chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110053118A KR101270591B1 (ko) 2011-06-02 2011-06-02 프로브 카드

Publications (2)

Publication Number Publication Date
KR20120134307A KR20120134307A (ko) 2012-12-12
KR101270591B1 true KR101270591B1 (ko) 2013-06-03

Family

ID=47261190

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110053118A KR101270591B1 (ko) 2011-06-02 2011-06-02 프로브 카드

Country Status (3)

Country Link
US (1) US8901949B2 (ko)
KR (1) KR101270591B1 (ko)
TW (1) TWI537565B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210050275A (ko) * 2019-10-28 2021-05-07 주식회사 나노엑스 전기 소자 검사 장치용 프로브 헤드

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5798435B2 (ja) 2011-03-07 2015-10-21 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5777997B2 (ja) * 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
KR101415635B1 (ko) * 2012-12-28 2014-07-04 (재)한국나노기술원 폴리머 기반 프로브 카드용 스페이스 트랜스포머의 제조방법 및 이에 의해 제조된 폴리머 기반 프로브 카드용 스페이스 트랜스포머
KR101383032B1 (ko) * 2013-04-29 2014-04-18 양 전자시스템 주식회사 프로브 검사장치의 프로브 카드 탈부착 구조
TWI495885B (zh) * 2013-08-20 2015-08-11 Chroma Ate Inc 半導體測試裝置
CN104422863B (zh) * 2013-08-20 2017-05-24 致茂电子股份有限公司 半导体测试装置
TWI493195B (zh) * 2013-11-04 2015-07-21 Via Tech Inc 探針卡
US9709599B2 (en) 2014-01-09 2017-07-18 Taiwan Semiconductor Manufacturing Co., Ltd. Membrane probe card
US9735071B2 (en) 2015-08-25 2017-08-15 International Business Machines Corporation Method of forming a temporary test structure for device fabrication
US10473713B2 (en) * 2017-10-26 2019-11-12 Xilinx, Inc. Interposer block with retractable spring pin top cover plate
US10416194B2 (en) * 2017-12-15 2019-09-17 Hsin Lung WU Circuit adapter board
KR102689407B1 (ko) * 2018-11-16 2024-07-29 주식회사 기가레인 방열성이 개선된 프로브카드용 공간변환부
US11573264B2 (en) * 2019-04-10 2023-02-07 Mediatek Inc. Device for testing chip or die with better system IR drop
CN110568022B (zh) * 2019-10-21 2024-06-04 四川大学 一种双面多点位金属镀层电阻高速测量系统及测量方法
TWI728531B (zh) * 2019-10-30 2021-05-21 巨擘科技股份有限公司 探針卡裝置
CN111693738A (zh) * 2020-05-13 2020-09-22 中国科学院上海微系统与信息技术研究所 一种多通道高频芯片的低温测试结构
KR102307942B1 (ko) * 2020-07-13 2021-10-01 양진석 반도체 소자 검사 장치
KR102454947B1 (ko) * 2020-11-05 2022-10-17 주식회사 에스디에이 프로브 카드
KR102616036B1 (ko) * 2021-07-30 2023-12-19 임훈 웨이퍼 검사를 위한 프로브 장치
US11877385B1 (en) * 2022-07-14 2024-01-16 First Hi-Tec Enterprise Co., Ltd. Noise suppression structure for differential pair

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003735A (ko) * 2002-07-04 2004-01-13 주식회사 파이컴 수직형 프로브 카드
KR20080104657A (ko) * 2007-05-28 2008-12-03 세크론 주식회사 프로브 시트, 이를 포함하는 프로브 카드 및 이의 제조방법
KR20090016466A (ko) * 2006-06-08 2009-02-13 니혼 하츠쵸 가부시키가이샤 프로브 카드
KR20090027353A (ko) * 2007-09-12 2009-03-17 주식회사 아이엠 프로브카드용 기판 및 이의 제조방법

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5974662A (en) * 1993-11-16 1999-11-02 Formfactor, Inc. Method of planarizing tips of probe elements of a probe card assembly
US7064566B2 (en) * 1993-11-16 2006-06-20 Formfactor, Inc. Probe card assembly and kit
US7285968B2 (en) * 2005-04-19 2007-10-23 Formfactor, Inc. Apparatus and method for managing thermally induced motion of a probe card assembly
WO2009011365A1 (ja) * 2007-07-19 2009-01-22 Nhk Spring Co., Ltd. プローブカード
US8098076B2 (en) * 2009-04-01 2012-01-17 Formfactor, Inc. Method and apparatus for terminating a test signal applied to multiple semiconductor loads under test

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040003735A (ko) * 2002-07-04 2004-01-13 주식회사 파이컴 수직형 프로브 카드
KR20090016466A (ko) * 2006-06-08 2009-02-13 니혼 하츠쵸 가부시키가이샤 프로브 카드
KR20080104657A (ko) * 2007-05-28 2008-12-03 세크론 주식회사 프로브 시트, 이를 포함하는 프로브 카드 및 이의 제조방법
KR20090027353A (ko) * 2007-09-12 2009-03-17 주식회사 아이엠 프로브카드용 기판 및 이의 제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210050275A (ko) * 2019-10-28 2021-05-07 주식회사 나노엑스 전기 소자 검사 장치용 프로브 헤드
KR102271347B1 (ko) 2019-10-28 2021-06-30 주식회사 나노엑스 전기 소자 검사 장치용 프로브 헤드

Also Published As

Publication number Publication date
TWI537565B (zh) 2016-06-11
US20120306523A1 (en) 2012-12-06
TW201305566A (zh) 2013-02-01
US8901949B2 (en) 2014-12-02
KR20120134307A (ko) 2012-12-12

Similar Documents

Publication Publication Date Title
KR101270591B1 (ko) 프로브 카드
TWI483327B (zh) 半導體裝置及其測試方法
JP4521611B2 (ja) 半導体集積回路装置の製造方法
KR101496081B1 (ko) 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체의 제조방법
KR101384714B1 (ko) 반도체 검사장치
JP2013238578A (ja) プローブカード用空間変換器及びその製造方法
KR20060133910A (ko) 반도체집적회로장치의 제조 방법
JP4343256B1 (ja) 半導体装置の製造方法
KR101345308B1 (ko) 프로브카드
US8493087B2 (en) Probe card, and apparatus and method for testing semiconductor device using the probe card
KR101280419B1 (ko) 프로브카드
KR20150081607A (ko) 인터포저 및 반도체 디바이스 검사용 마이크로 컨택 어레이 구조체 및 그의 제조방법
JP2009270835A (ja) 半導体部品の検査方法及び装置
KR101115958B1 (ko) 프로브 카드
JP4919365B2 (ja) 半導体集積回路の製造方法
JP2007212472A (ja) 半導体集積回路の製造方法及びプローブカード
KR101441015B1 (ko) 웨이퍼 칩 검사용 프로브 카드
KR20090073745A (ko) 프로브 카드
KR101229233B1 (ko) 프로브카드
KR100720122B1 (ko) 반도체 웨이퍼 검사기의 프로브 장치
KR20090073747A (ko) 프로브 유닛 및 프로브 카드
KR101467381B1 (ko) 반도체 검사장치
KR20090079271A (ko) 프로브 카드
KR100589759B1 (ko) 반도체 및 전기회로 검사 장치
KR200468020Y1 (ko) 프로브 패키지 및 이를 포함하는 프로브 카드

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190311

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 8