JP5798435B2 - 電子部品検査装置用配線基板およびその製造方法 - Google Patents

電子部品検査装置用配線基板およびその製造方法 Download PDF

Info

Publication number
JP5798435B2
JP5798435B2 JP2011224601A JP2011224601A JP5798435B2 JP 5798435 B2 JP5798435 B2 JP 5798435B2 JP 2011224601 A JP2011224601 A JP 2011224601A JP 2011224601 A JP2011224601 A JP 2011224601A JP 5798435 B2 JP5798435 B2 JP 5798435B2
Authority
JP
Japan
Prior art keywords
substrate
terminal
wiring
base substrate
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011224601A
Other languages
English (en)
Other versions
JP2012198189A5 (ja
JP2012198189A (ja
Inventor
友義 小野
友義 小野
和重 秋田
和重 秋田
俊寿 野村
俊寿 野村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Spark Plug Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2011224601A priority Critical patent/JP5798435B2/ja
Priority to US13/414,343 priority patent/US9170274B2/en
Priority to KR1020120023498A priority patent/KR101550484B1/ko
Priority to CN2012100587628A priority patent/CN102680747A/zh
Publication of JP2012198189A publication Critical patent/JP2012198189A/ja
Publication of JP2012198189A5 publication Critical patent/JP2012198189A5/ja
Application granted granted Critical
Publication of JP5798435B2 publication Critical patent/JP5798435B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/06Measuring leads; Measuring probes
    • G01R1/067Measuring probes
    • G01R1/073Multiple probes
    • G01R1/07307Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02General constructional details
    • G01R1/04Housings; Supporting members; Arrangements of terminals
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R3/00Apparatus or processes specially adapted for the manufacture or maintenance of measuring instruments, e.g. of probe tips
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2886Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889Interfaces, e.g. between probe and tester
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385Shape, e.g. interlocking features
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49163Manufacturing circuit on or in base with sintering of base

Description

本発明は、電子部品の導通性や動作の可否などを検査するために用いられる電子部品検査装置用配線基板およびその製造方法に関する。
ICチップやLSIなどの被検査電子部品の導通性や動作の可否などを検査するため、セラミックなどの絶縁材からなる基板の表面における中央付近にフローブを取り付けるための複数の信号パッドを形成し、該信号パッドから上記基板の裏面全体にほぼ均一に設けた複数の端子に向かって、表面側から裏面側の厚み方向に沿って外側面方向に拡大する複数の内部配線(信号バイア)を個別に配線したプローブ・カードが提案されている(例えば、特許文献1参照)。
しかしながら、前記プローブ・カードのように基板に内部配線を有する場合、多層セラミック基板の層間に検査すべき電子部品ごとに対応した内部配線を設計する必要がある。そのため、設計に要する時間が長期化し、且つセラミック層ごとに所定位置にビア導体や内部配線を形成するための治具も必要となるので、短期間での製造および納入ができない、という問題があった。
特開2008−197118号公報(第1〜39頁、図17)
本発明は、背景技術において説明した問題点を解決し、設計に要する時間および製造期間を短縮することができ、且つ比較的少ない治具で容易且つ安価に製造できる電子部品検査装置用配線基板を提供する、ことを課題とする。
課題を解決するための手段および発明の効果
本発明は、前記課題を解決するため、表・裏面間を貫通する複数のビア導体を有するベース基板の表面に、別の実装用基板を実装し、実装用基板の同じ表面にプローブ用パッドと上記ベース基板と導通するための端子とを形成し、前記パッドと端子との間を表面配線により接続する、ことに着想して成されたものである。
即ち、本発明の電子部品検査装置用配線基板(請求項1)は、表面および裏面を有する絶縁材からなり、該表面と裏面との間を貫通する複数の第1ビア導体と、該第1ビア導体ごとの両端に個別に接続される表面側の第1端子および外部との導通に用いる裏面側の外部端子とを有するベース基板と、該ベース基板の表面に実装され、少なくとも表面側が絶縁材からなり、該表面にプローブを取り付けるための複数のプローブ用パッド、および上記ベース基板の第1端子と導通するための複数の第2端子を有する実装用基板と、を備える電子品検査装置用配線基板であって、上記プローブ用パッドと第2端子との間を接続する表面配線が上記実装用基板の表面に形成されていると共に上記ベース基板の表面への上記実装用基板の実装は、ベース基板の表面と実装用基板の裏面との間での接着によるか、あるいは、ベース基板の表面の表面に設けた凹部に実装用基板の裏面側を挿入したことによるものである、ことを特徴とする。
これによれば、複数のプローブ用パッドと前記ベース基板の第1端子と導通するための複数の第2端子とが、前記実装用基板の同じ表面に形成されているため、該第2端子とプローブ用パッドとの間を接続するための表面配線を上記実装用基板の表面にだけで形成することができる。その結果、上記実装用基板において、内部配線を必要とせず且つ表面配線のみで対応できるので、検査すべき電子部品ごとに応じた検査回路の設計および製造に要する時間を短縮できる。
しかも、実装用基板の表面に位置する第2端子は、ベース基板の表面に位置する第1端子と後述するボンディングワイヤなどを介して導通され、且つ該ベース基板の第1ビア導体および外部端子を介して、プリント基板などのマザーボードとの導通を確実に取ることも可能である。
更に、前記ベース基板の表面への前記実装用基板の実装が、ベース基板の表面と実装用基板の裏面との間での接着によるか、あるいは、ベース基板の表面の表面に設けた凹部に実装用基板の裏面側を挿入したことによることから、実装用基板の表面に形成される前記表面配線のみ、あるいは該表面配線と最小限の内部配線とのみからなり、且つかかる実装用基板とベース基板とが一体化されており、マザーボード側の接続端子との導通も容易に取り得るので、実用性にも優れた電子部品検査用配線基板とすることができる
従って、電子部品ごとに必要とされる所要の検査を正確に且つ迅速行え、短期間に設計でき且つ少ない治具で容易に製造できると共に、比較的安価な電子部品検査装置用配線基板を提供することが可能となる。
尚、前記ベース基板の基板本体は、単層あるいは複数層のセラミックまたは樹脂の絶縁材からなる。
また、前記べース基板は、表面および裏面を有し且つ絶縁材からなるベース基板本体と、該基板本体の表面と裏面との間を貫通する複数の第1ビア導体と、該第1ビア導体ごとの両端に個別に接続される表面側の第1端子および外部との導通に用いる裏面側の外部端子とを有する中継基板を適用しても良い。
更に、前記ベース基板となる中継基板は、前記第1ビア導体、基板本体の表面側の第1端子、および基板本体の裏面側の外部端子を、平面視でほぼ均一に配置した形態、あるいは、上記ビア導体と上記各端子とを平面視で表面および裏面の周辺部にのみ形成した形態として、予め製作しておくことが可能である。
また、前記実装用基板の基板本体には、単層あるいは複数層のセラミックまたは樹脂の絶縁材からなる形態のほか、厚み方向において裏面側を含む大半が金属コア基板からなり且つ表面側にのみ比較的薄い単層あるいは2層以上の上記絶縁層を積層した形態も含まれる。
更に、前記実装用基板の表面に形成されるプローブ用パッド、第2端子、および表面配線は、当該実装用基板の絶縁材がセラミックからなる形態では、上記表面に形成された薄膜を含むか、該薄膜からなる。
加えて、前記実装用基板の表面に形成される表面配線には、被検査電子部品を検査するための処理信号が流れる信号回路用配線、給電用の電源回路用配線、およびグランドに接続された接地回路用配線が含まれている。そのため、該表面配線の中間には、抵抗やコンデンサやダイオードなどのチップ状電子部品が接続されている。
また、本発明には、前記実装用基板の表面における中心側に前記プローブ用パッドが形成されると共に、上記表面の周辺側で且つ上記プローブ用パッドの外側に前記第2端子が形成されている、電子部品検査装置用配線基板(請求項2)も含まれる。
これによれば、実装用基板の表面における中心部側に複数のプローブ用パッドを位置させ、且つ当該実装用基板の表面における周辺側で且つ上記プローブ用パッドの外側に前記第2端子が位置しているので、上記表面の中心部と周辺部との間において前記表面配線を集中して形成することができる。しかも、プローブ用パッドごとに上に追って立設されるプローブと、第2端子およびベース基板の表面に位置する第1端子を個別に導通するボンディングワイヤとの干渉を容易に防止することもできる。
尚、複数の第2端子は、平面視で矩形を呈する実装用基板の表面において、該表面の中心側に位置する複数のプローブ用パッドを囲む平面視で口字形状の領域、複数のプローブ用パッドを囲むように3辺に沿った平面視でコ字形状の領域、あるいは、複数のプローブ用パッドを挟む対向する2辺に沿った平面視で独立した2つの長方形を呈する領域ごとに形成される。
また、本発明には、前記プローブ用パッド、第2端子、および表面配線の幅は、同じである、電子部品検査装置用配線基板(請求項3)も含まれる。
これによれば、上記表面配線の電気抵抗が低下するので、かかる表面配線が特に電源または設置回路に適用される場合、望ましくなる。
尚、上記プローブ用パッドおよび第2端子の幅は、これらが平面視で円形の場合には、その直径であり、平面視が後述する長方形、あるいは楕円形、長円形、などの場合には、これらの短辺あるいは短軸の長さである。
更に、本発明には、前記実装用基板の表面側には、上下2層の絶縁層の層間が配設され、該層間に形成した内部配線および表面側の絶縁層を貫通する第2ビア導体を介して、一部の前記プローブ用パッドと一部の第2端子との間が導通可能とされている、電子部品検査装置用配線基板(請求項4)も含まれる。
これによれば、平面視において前記実装用基板の表面で複数のプローブ用パッドと複数の第2端子との間を接続する表面配線同士の交差が不可避である位置に限り、最小限の前記内部配線および第2ビア導体を配線することで、表面配線を主体とし且つ一部を最小限の内部配線として、確実且つ短時間に設計および製造することができる。
更に、本発明には、前記べース基板の表面側における第1端子と、前記実装基板における第2端子との間は、ボンディングワイヤまたはコネクタによって接続される、電子部品検査装置用配線基板(請求項5)も含まれる
れによれば、前記実装用基板およびベース基板において、内部配線がないか、あるいは実装用基板における最小限の内部配線で済みむと共に、実装用基板の表面に形成される表面配線によって検査回路の全部あるいは大半が構成されている。従って、比較的短期間に設計および製造でき、被検査電子部品の検査を正確に行える電子部品検査装置用配線基板を安価に提供することが可能となる。
加えて、本発明には、前記第1端子および第2端子は、平面視で長辺または長軸が前記ボンディングワイヤまたはコネクタの向きにほぼ沿っている長方形、楕円形、長円形、菱形、あるいは多角形を呈する、電子部品検査装置用配線基板(請求項)も含まれる。
これによれば、平面視によるボンディングワイヤまたはコネクタの向きと、平面視が長方形、楕円形、長円形などである第1端子および第2端子の長辺または長軸とがほぼ平行になっているので、上記ワイヤなどが不用意に引っ張られても、ズレにくくなる。尚、前記多角形は、正多角形のほか、変形多角形も含む。
一方、本発明による電子部品検査装置用配線基板の製造方法(請求項)は、表面および裏面を有する絶縁材からなり、該表面と裏面との間を貫通する複数の第1ビア導体と、該第1ビア導体ごとの両端に個別に接続される表面側の第1端子および外部との導通に用いる裏面側の外部端子とを有するベース基板と、該ベース基板の表面に実装され、少なくとも表面側が絶縁材からなり、該表面にプローブを取り付けるための複数のプローブ用パッド、上記ベース基板の第1端子と導通するための複数の第2端子、および該第2端子と上記プローブ用パッドとの間を接続する表面配線を有する実装用基板と、を備える電子品検査用配線基板の製造方法であって、表面および裏面を有し、追って上記実装用基板となる複数の基板領域を有するグリーンシートを焼成する工程と、かかる焼成により得られた多数個取り用のセラミックシートにおける複数の基板領域ごとの表面に対し物理的蒸着法およびメッキを施すことにより、複数の上記プローブ用パッド、複数の上記第2端子、およびこれらの間を個別に接続する複数の表面配線を形成する工程と、を含む、ことを特徴とする。
これによれば、グリーンシートを焼成したセラミックシートの表面のみに対して物理的蒸着法などにより、上記プローブ用パッド、第2端子、および表面配線を形成するので、設計に要する時間や製造期間を短縮することができると共に、比較的少ない治具で容易且つ安価に製造することが可能となる。
尚、前記物理的蒸着法(PVD)は、真空中において金属微粒子を加熱蒸着して薄膜を形成する方法であり、電子ビーム加熱や、レーザー加熱による蒸着法、あるいはイオンビームによるスパッタリングが含まれる。
また、前記内部配線および第2ビア導体を有する形態の電子部品検査装置用配線基板を製造するには、予めビア導体を貫通させた上層側のグリーンシートと、表面に内部配線を形成され下層側のグリーンシートとを積層した後で、前記各工程を施すことで製造される。
更に、前記ベース基板は、複数の第1ビア導体を貫通させ且つその両端の表・裏面に第1端子および外部端子を印刷形成した後に焼成して形成するか、あるいは、一般的な中継基板を流用することにより得られる。該ベース基板の表面に前記実装用基板を実装した後、前記第1・第2端子間ごとにボンディングワイヤを施すことによって、電子部品検査装置用配線基板を製造することができる。
また、本発明には、前記プローブ用パッド、第2端子、および表面配線を形成する工程の後に、前記セラミックシートを複数の前記基板領域ごとに分割して、複数の実装用基板を形成する工程を更に有する、電子部品検査装置用配線基板の製造方法(請求項)も含まれる。
本発明による一形態の電子部品検査装置用配線基板を示す垂直断面図。 図1中のX部分の部分拡大平面図。 図2中のY−Y線に沿った部分垂直断面図。 前記電子部品検査装置用配線基板の応用形態を示す垂直断面図。 異なる形態の電子部品検査装置用配線基板を示す部分垂直断面図。 図5中のZ部分の部分拡大平面図。 更に異なる形態の電子部品検査装置用配線基板を示す部分垂直断面図。 実装用基板の表面において異なる配置形態を示す平面図。 実装用基板の表面において更に異なる配置形態を示す平面図。 図1と同様な電子部品検査装置用配線基板の垂直断面図。 図10中のX′部分の部分拡大平面図。 図10中のV部分の部分拡大平面図。 前記電子部品検査装置用配線基板の一製造工程を示す概略図。 図13に続く製造工程を示す概略図。 図14に続く製造工程の概略を示す部分拡大図。 図15に続く製造工程の概略を示す部分拡大図。 図16に続く製造工程の概略を示す部分拡大図。 図17に続く製造工程を示す概略図。 図18に続く製造工程を示す概略図。
以下において、本発明を実施するための形態について説明する。
図1は、本発明による一形態の電子部品検査装置用配線基板(以下、単に配線基板と称する)1aを垂直断面図、図2は、図1中のX部分の部分拡大平面図、図3は、図2中のY−Y線に沿った部分垂直断面図である。
配線基板1aは、図1に示すように、平板状のベース基板20aと、該ベース基板20aの表面22に実装される実装用基板2aとを備えている。
上記ベース基板20aは、例えば、アルミナなどの高温焼成セラミック(絶縁材)からなり、平面視がほぼ正方形の表面22と裏面23を有する基板本体21、該基板本体21の表面22と裏面23との間を貫通する複数のビアホール24内ごとに形成された複数の第1ビア導体25、該第1ビア導体25ごとの表面22側の端部に接続された第1端子26、および上記第1ビア導体25ごとの裏面23側の端部に接続され且つ外部との導通に用いる外部端子27を備えている。
以上のようなベース基板20aには、いわゆる中継基板が適用される。
尚、前記第1ビア導体25、第1端子26、および外部端子27は、基板本体21がアルミナなどの場合には、主にWあるいはMoからなり、基板本体21が低温焼成セラミック(絶縁材)の一種のガラス−セラミックの場合には、CuあるいはAgからなる。
前記実装用基板2aは、図1,図2に示すように、前記同様のセラミックからなり平面視がほぼ正方形の表面4と裏面5とを有する平板状の基板本体3、該基板本体3の表面4における中心側に形成された複数のプローブ用パッド6、上記基板本体3の表面4における周辺側で且つ上記パッド6の外側に形成され、前記ベース基板20aの第1端子26とボンディングワイヤwを介して導通される複数の第2端子7、および上記基板本体3の表面4に形成され且つ上記パッド6と第2端子7との間を個別に接続する複数の表面配線8を備えている。
具体的には、図1に示すように、複数のプローブ用パッド6は、基板本体3の表面4の中心側における平面視がほぼ正方形のプローブ用パッド領域paに形成され、複数の第2端子7は、基板本体3の表面4の周辺側で且つ上記パッド領域paの外側に位置する平面視がほぼ口字形状の第2端子領域caに形成されている。該2つの領域pa,ca間の表面4に複数の前記表面配線8が平面視ほぼ放射状に形成されている。尚、該表面配線8には、被検査電子部品を検査するための処理信号が流れる信号回路用配線、給電用の電源回路用配線、およびグランドに接続された接地回路用配線(何れも図示せず)が含まれている。
図3に例示するように、プローブ用パッド6、表面配線8、および第2端子7は、予め平坦に整面した基板本体3の表面4に対し、スパッタリングなどの物理的蒸着法およびフォトグラフィ技術により平面視で両端の円形部と中間の直線部とからなる所定パターンのTi薄膜層9,Cu薄膜層10を順次積層して形成し、次いで、該Cu薄膜層10の上に、平面視が相似形のCuメッキ層11を形成して、両端のほぼ円柱部12,14と中間の直線部13とを形成した。更に、上記Cuメッキ層11の周囲に形成されていたメッキレジスト(図示せず)を除去した後、以上のTi薄膜層9,Cu薄膜層10、Cuメッキ層11の外側面にNiメッキ層16とAuメッキ層18とをそれぞれ電解メッキによって順次被覆したものである。尚、上記表面配線8は、平面視で曲線部を含んだ形態でも良い。
前記ベース基板20aの基板本体21と実装用基板2の基板本体3は、単一のセラミック層からなるか、または複数のセラミック層を積層したものである。
図1に示すように、プローブ用パッド6ごとの上方には、例えば、Siウェハに併設された複数の被検査電子部品(何れも図示せず)と電気的に接触するためのプローブpが立設して取り付けられる。また、ベース基板20aの表面22における中央部に、接着剤19を介して実装用基板2aの裏面5側を接着することで、該実装用基板2aがベース基板20aの表面22に実装される。更に、ベース基板20aの表面22における周辺に位置する第1端子26と、実装用基板2aの第2端子7との間を、追ってボンディングワイヤwにより個別に接続することで、何れかの外部端子27とプローブpとが導通可能とされる。
前記のような配線基板1aによれば、実装用基板2aの表面4の中心側に複数のプローブ用パッド6と、該表面4の周辺側で且つ前記各パッド6を囲むようにベース基板20aの第1端子26と導通するための複数の第2端子7とが形成されているため、該第2端子7とプローブ用パッド6との間を接続するための表面配線8を実装用基板2aの表面4にのみで形成できる。その結果、実装用基板2aでは、内部配線を必要とせず表面配線8で対応できるので、検査すべき電子部品ごとに応じた検査回路の設計および製造に要する期間を短縮できる。しかも、実装用基板2aの表面4に位置する第2端子7は、追ってベース基板20aの表面22に位置する第1端子26とボンディングワイヤwを介して導通され、且つベース基板20aの第1ビア導体25および外部端子27を通じて、プリント基板などのマザーボードとの導通を確実に取ることができる。しかも、実装用基板2aの基板本体3を予め製作しておいたり、ベース基板20aに対して既存の中継基板を適用することもできる。
従って、電子部品ごとに必要とされる所要の検査を正確に且つ迅速行えると共に、短時間で且つ容易に設計・製造でき且つ比較的安価な電子部品検査装置用配線基板1aを提供することができる。
図4は、前記配線基板1aの応用形態である配線基板1bを示す垂直断面図である。かかる配線基板1bは、前記と同じ実装用基板2aと、該実装用基板2aを表面22側に実装するベース基板20bとを備えている。
ベース基板20bは、前記同様の基板本体21、該基板本体21の表面22と裏面23との周辺側のみを貫通する第1ビア導体25、該ビア導体25の両端に個別に接続される表面22側の第1端子26および裏面23側の外部端子27、および表面22の中央部に上向きに開口する平面視が矩形の凹部28を有する。
図4に示すように、実装基板2aの裏面5側を、ベース基板20bの凹部28内に挿入することで、該ベース基板20bの表面22側に実装用基板2aを実装した後、前記同様にプローブ用パッド6ごとの上方にプローブpを立設し、更にベース基板20bの表面22側の第1端子26と、実装用基板2aの第2端子7との間を、ボンディングワイヤwにより個別に接続することで、何れかの外部端子27とプローブpとが導通可能とされる。
以上のような配線基板1bよっても、前記配線基板1aと同様な効果を奏すること可能である。尚、前記ベース基板20bを予め製作しておくこともできる。
図5は、異なる形態の配線基板1cを示す部分垂直断面図、図6は、図5中のZ部分の部分拡大平面図である。配線基板1cは、図5に示すように、前記ベース基板20bと、該ベース基板20bの凹部28内に裏面5側を挿入することで該ベース基板20bの表面22側に実装された実装用基板2cとを備えている。
実装用基板2cは、表面4側の比較的薄いセラミック層s1と裏面5側を含む比較的厚いセラミック層s2とを積層した基板本体3cと、該基板本体3cの表面4に前記同様に形成したプローブ用パッド6、第2端子7、および表面配線8と、上記セラミック層s1,s2間に形成された内部配線8nと、該内部配線8nの両端部の何れかと上記プローブ用パッド6または第2端子7とを個別に接続し且つセラミック層s1を貫通する第2ビア導体vとを備えている。
前記実装用基板2cにおいて、基板本体3cの表面4側に位置する前記セラミック層s1,s2の層間に内部配線8nを形成し、且つセラミック層s1を貫通する第2ビア導体vを形成するのは、図6に示すように、平面視でプローブ用パッド6と第2端子2とを接続するある表面配線8と、不可避的に交差する別の表面配線が必要となる場合、かかる2つの表面配線(8)が表面4で短絡する事態を避けるためである。
尚、上記内部配線8nおよび第2ビア導体vは、セラミック層s1,s2となる材料に応じて、主に前記W、Mo、あるいはCu、Agから形成される。
以上のような配線基板1cによれば、平面視において実装用基板2cの表面4で複数のプローブ用パッド6と複数の第2端子7との間を接続する表面配線8同士の交差が不可避である位置において、最小限の前記内部配線8nおよび第2ビア導体vを配置することで、検査回路を含む表面配線8を主として、確実且つ短時間に設計および製造することが可能となる。
図7は、更に異なる形態の配線基板1dを示す部分垂直断面図である。
配線基板1dは、図7に示すように、前記ベース基板20bと、該ベース基板20bの凹部28内に裏面5側を挿入することで該ベース基板20bの表面22側に実装された実装用基板2dとを備えている。
実装用基板2dは、図7に示すように、金属コア基板Mおよび該基板Mの上面に形成したエポキシ系の樹脂層(絶縁層)j1,j2からなる基板本体3dと、該基板本体3dの表面4に形成したプローブ用パッド6、第2端子7、および表面配線8と、上記本体3dの表面4側における樹脂層j1,j2の層間に形成された前記同様の内部配線8nと、該内部配線8nの両端部の何れかと上記プローブ用パッド6または第2端子7とを個別に接続し且つ表面4側の樹脂層j1を貫通する前記同様の第2ビア導体vとを備えている。
尚、上記プローブ用パッド6、第2端子7、および表面配線8は、Cメッキ膜などからなり、サブトラクティブ法などのフォトリソグラフィ技術によって、ファインピッチで且つ精密に形成することが可能である。
以上のような配線基板1dによっても、前記配線基板1cと同様な効果を奏することができる。
尚、前記基板本体3dは、前記実装用基板2a,2cにおいて、それらの基板本体3,3cに替えて、適用することも可能である。
図8は、前記配線基板1a,1bの実装用基板2a,2bにおける変形形態を示す平面図であり、前記同様のベース基板20a,20bの表面22における中央部の上方に実装用基板2a,2bを実装している。そして、該実装用基板2a,2bの平面視がほぼ正方形の表面4において、複数のプローブ用パッド6が形成され且つ平面視で長方形を呈する該プローブ用パッド領域paが表面4の一辺のみに接近して位置し、表面4における他の3辺に沿って、複数の第2端子7が形成され且つ平面視でほぼコ字形状を呈する第2端子領域caが位置している。該第2端子領域caは、上記パッド領域paの外側に位置し且つ該パッド領域paを3方から囲んでいる。
図9も、前記配線基板1a,1bの実装用基板2a,2bにおける別の変形形態を示す平面図であり、前記同様のベース基板20a,20bの表面22における中央部の上方に実装用基板2a,2bを実装している。そして、該実装用基板2a,2bの平面視がほぼ正方形の表面4において、複数のプローブ用パッド6を形成し且つ平面視で長方形を呈する該プローブ用パッド領域paが表面4において、対向する2辺間の中央で且つ残りの2辺の付近に端部が接近しており、該パッド領域paが接近しない上記対向する2辺に沿って複数の第2端子7を形成した左右一対の第2端子領域caが位置している。該一対の第2端子領域caは、平面視で比較的細長い長方形を呈し。上記パッド領域paの外側に位置し且つ該パッド領域paを左右から挟んでいる。
尚、図8,図9の実装用基板2a,2bにおいて、一部のプローブ用パッド6と一部の第2端子7との間を、前記内部配線8nと一対の第2ビア導体vとを介して導通ることで、前記配線基板1c,1dの実装用基板2c,2dの表面4に対しても、図8,図9に示した各形態を適用するようにしても良い。
図10は、前記配線基板1aを示す図1と同様な垂直断面図、図11は、図10中の部分X′を示す部分拡大図、図12は、図10中の部分Vを示す部分拡大図である。
図11に示すように、実装基板2aの表面4に形成されたプローブ用パッド6および第2端子7の直径(幅)と、これらの間を接続する表面配線8の幅とを同じとすることにより、これらの表面配線8を電源回路用や接地回路用に適用した場合には、特に、電気抵抗を低減することができる。
また、図12の中程に示すように、実装基板2aの表面4に平面視が長方形状の第2端子7aを形成し、ベース基板20aの表面22にも同様な形状の第1端子26aを形成すると共に、平面視でこれら端子7a,26aの長辺が互いに同じ向きで且つ両者を接続するボンディングワイヤwもほぼ平行とされている。
更に、図12の上下に示すように、実装基板2aの表面4に平面視が楕円形状の第2端子7bを形成し、ベース基板20aの表面22にも同様な形状の第1端子26bを形成すると共に、平面視でこれらの端子7b,26bの長軸が互いに同じ向きで且つ両者を接続するボンディングワイヤwもほぼ平行とされている。
以上のように、ボンディングワイヤwの向きと、長方形状の第2端子7aおよび第1端子26aの長辺、あるいは楕円形状の第2端子7bおよび第1端子26bの長軸を平行あるいは平行状とすることで、外力などによってボンディングワイヤwが上記平行な方向に沿ってズレにくくできるので、耐久性が向上する。
尚、上記楕円形に替えて、平面視で長円形、菱形、六角形以上の多角形を呈する形態とすることも可能である。また、前記第2端子7a,第1端子26aの長辺や第2端子7b,第1端子26bの長軸とボンディングワイヤwとの向きは、平面視で実装用基板2aの表面4で必ずしも放射方向に沿ってなくても良い。
以下において、前記配線基板1aの製造方法について説明する。
予め、アルミナ粉末に樹脂バインダおよび溶剤などを適量ずつ配合してセラミックスラリとし、該セラミックスラリをドクターブレード法によってシート化して、図13の断面図で示すように、表面4および裏面5を有する単層のグリーンシートgを製作した。尚、図13中で示す一点鎖線は、平面視が格子状である仮想の切断予定面(境界)fであり、これらの間ごとに追って前記基板本体3となる実装用基板2aの領域が位置し、これらの外側に枠状の耳部mが位置している。
次に、図14に示すように、上記グリーンシートgの表面4側に露出する切断予定面fに沿って、図示しないナイフの刃先側を挿入する溝入れ加工を行うことによって、断面V字形の凹溝30を平面視で格子状にして形成した。次いで、かかる凹溝30が表面4に形成されたグリーンシートgを所定温度において焼成することによって、セラミックシートssとした。
更に、図15(a)の部分拡大断面図で示すように、前記実装用基板2aの領域ごとの表面4を平滑化し、かかる表面4の全面に対して、イオンビームによるスパッタリング(物理的蒸着法)を施すことで、Ti薄膜層9とCu薄膜層10とを順次被覆した。次に、図15(b)に示すように、Cu薄膜層10上の全面に感光性樹脂からなるレジスト層rを形成した後、該レジスト層rに対してフォトリソグラフィー技術を施し、平面視が細長い長円形を呈する貫通孔hを所定の位置に複数形成した。尚、該貫通孔hは、平面視で両端の円形部とこれらの間を接続する直線部とを有する形態としても良い。
引き続いて、図16(a)に示すように、上記貫通孔hの底面に露出するCu薄膜層10の上に2種類の電解金属メッキを順次施して、Cuメッキ層11とNiメッキ層15とを順次被覆した。次いで、図16(b)に示すように、上記レジスト層rを現像液に接触させて剥離して除去した。更に、図17(a)に示すように、Cuメッキ層11とNiメッキ層15とに覆われていない部分のTi薄膜層9とCu薄膜層10とを、エッチング液に接触させて除去した。
次いで、平面視で全体が細長い長円形を呈する上記Ti薄膜層9、Cu薄膜層10、Cuメッキ層11、およびNiメッキ層15の4層の全表面に対し2種類の無電解金属メッキを順次施し、図17(b)に示すように、厚みが約1〜数μmのNiメッキ層16と厚みが約0.03〜0.1μmのAuメッキ層18とを順次被覆した。その結果、互いに一体で且つ全体が細長い長円形を呈する1組の前記プローブ用パッド6、外部接続端子7、および表面配線8が形成された。尚、図17(b)中の破線で示すように、上記パッド6および端子7が平面視で円形状を呈し、これらの間を直線状の表面配線8が接続している形態としても良い。
その結果、図18に示すように、多数個取り用のセラミックシートssの実装用基板2aの領域(配線基板1a)ごとの表面4において、その中心側paに位置する複数のプローブ用パッド6、周辺側caに位置する複数の外部接続端子7、およびこれらの間を個別に接続する表面配線8が形成された。
更に、図18中の凹溝30に沿って、前記セラミックシートssを分割して個々の配線基板1aに個片化にすることで、図19に示すように、基板本体3ごとの表面4に前記プローブ用パッド6、外部接続端子7、および表面配線8を有する複数の実装用基板2aを得ることができた。
そして、前記図1,図4に示したように、前記ベース基板20aの表面22に接着剤19を介して実装用基板2aを実装するか、あるいは前記ベース基板20bの表面22に位置する凹部28に裏面5側を挿入して実装用基板2aを実装した後、実装用基板2aの第2端子7とベース基板20a,20bの第1端子26との間ごとに、ボンディングワイヤwを個別に取り付けた。その結果、複数の配線基板1a,1bを得ることができた。
尚、前記配線基板1cを得るには、予め厚さが異なる2層のグリーンシートgを用意し、上層となるグリーンシートgに未焼成のビア導体vを貫通させ、下層となるグリーンシートgの表面に内部配線8nとなる導電性ペーストを形成した後、これらを積層する工程を先に行っておき、その後に前記各工程を行って実装用基板2cを製造することが可能となる。
また、上記2層のグリーンシートgに前記金属コア基板Mを加えることで、前記実装用基板2cを製造するも可能となる。
更に、前記イオンビームによるスパッタリングに替えて、電子ビーム加熱や、レーザー加熱による蒸着法を用いても良い。
加えて、前記凹溝30を形成せず、前記切断予定面fに沿って剪断加工することで、個々の実装用基板2a〜2cに個片化することも可能である。
以上のような配線基板1a〜1cの製造方法によれば、グリーンシートgを焼成したセラミックシートssの表面4のみに対してスパッタリングなどの物理的蒸着法を施すことにより、前記プローブ用パッド6、第2端子7、および表面配線8を形成したので、設計に要する時間や製造期間を短縮することができ、且つ比較的少ない治具で容易且つ安価に製造することができた。
本発明は、以上において説明した各形態に限定するものでない。
例えば、前記ベース基板は、エポキシ系などの樹脂からなる基板本体を有する形態としても良い。
また、前記ベース基板の第1端子と前記実装用基板の第2端子との間は、前記ボンディングワイヤに替えて、コネクタにより接続するようにしても良い。あるいは、複数ずつの第1端子と第2端子との間を、接続する部位などに応じて、ボンディングワイヤあるいはコネクタの何れかを選択して接続しても良い。
更に、前記ベース基板や実装用基板の基板本体の表面および裏面は、平面視で長方形を呈する形態としても良い。
また、1個の実装用基板を実装するベース基板を上層および下層の2個以上を積層した形態とし、実装用基板の第2端子と、上下2層のベース基板の第1端子との間を、ボンディングワイヤまたはコネクタによって個別に接続しても良い。
加えて、1個の比較的大きな面積の表・裏面を有するベース基板の表面上における異なる位置ごとで且つ相互に離れた位置ごとに複数の実装用基板を実装する形態としても良い。
本発明によれば、電子部品ごとに必要とされる所要の検査を正確に且つ迅速行えると共に、設計に要する時間および製造期間を短縮することができ、且つ比較的少ない治具で容易且つ安価に製造できる電子部品検査装置用配線基板を提供できる。
1a〜1d………………電子部品検査装置用配線基板
2a〜2d………………実装用基板
4…………………………実装用基板の表面
5…………………………実装用基板の裏面
6…………………………プローブ用パッド
7,7a,7b…………第2端子
8…………………………表面配線
8n………………………内部配線
19………………………接着剤(接着)
20a,20b…………ベース基板
22………………………ベース基板の表面
23………………………ベース基板の裏面
25………………………第1ビア導体
26,26a,26b…第1端子
27………………………外部端子
28………………………凹部
p…………………………プローブ
w…………………………ボンディングワイヤ
v…………………………第2ビア導体
s1,s2………………セラミック層(絶縁層)
j1,j2………………樹脂層(絶縁層)
g…………………………グリーンシート
ss………………………セラミックシート

Claims (8)

  1. 表面および裏面を有する絶縁材からなり、該表面と裏面との間を貫通する複数の第1ビア導体と、該第1ビア導体ごとの両端に個別に接続される表面側の第1端子および外部との導通に用いる裏面側の外部端子とを有するベース基板と、
    上記ベース基板の表面に実装され、少なくとも表面側が絶縁材からなり、該表面にプローブを取り付けるための複数のプローブ用パッド、および上記ベース基板の第1端子と導通するための複数の第2端子を有する実装用基板と、を備える電子品検査用配線基板であって、
    上記プローブ用パッドと第2端子との間を接続する表面配線が上記実装用基板の表面に形成されていると共に
    上記ベース基板の表面への上記実装用基板の実装は、ベース基板の表面と実装用基板の裏面との間での接着によるか、あるいは、ベース基板の表面の表面に設けた凹部に実装用基板の裏面側を挿入したことによるものである
    ことを特徴とする電子部品検査装置用配線基板。
  2. 前記実装用基板の表面における中心部側に前記プローブ用パッドが形成されると共に、上記表面の周辺側で且つ上記プローブ用パッドの外側に前記第2端子が形成されている、
    ことを特徴とする請求項1に記載の電子部品検査装置用配線基板。
  3. 前記プローブ用パッド、第2端子、および表面配線の幅は、同じである、
    ことを特徴とする請求項1または2に記載の電子部品検査装置用配線基板。
  4. 前記実装用基板の表面側には、上下2層の絶縁層の層間が配設され、該層間に形成した内部配線および表面側の絶縁層を貫通する第2ビア導体を介して、一部の前記プローブ用パッドと一部の第2端子との間が導通可能とされている、
    ことを特徴とする請求項1乃至3の何れか一項に記載の電子部品検査装置用配線基板。
  5. 前記べース基板の表面側における第1端子と、前記実装基板における第2端子との間は、ボンディングワイヤまたはコネクタによって接続される、
    ことを特徴とする請求項1乃至4の何れか一項に記載の電子部品検査装置用配線基板。
  6. 前記第1端子および第2端子は、平面視で長辺または長軸が前記ボンディングワイヤまたはコネクタの向きにほぼ沿っている長方形、楕円形、長円形、菱形、あるいは多角形を呈する、
    ことを特徴とする請求項1乃至5の何れか一項に記載の電子部品検査装置用配線基板。
  7. 表面および裏面を有する絶縁材からなり、該表面と裏面との間を貫通する複数の第1ビア導体と、該第1ビア導体ごとの両端に個別に接続される表面側の第1端子および外部との導通に用いる裏面側の外部端子とを有するベース基板と、
    上記ベース基板の表面に実装され、少なくとも表面側が絶縁材からなり、該表面にプローブを取り付けるための複数のプローブ用パッド、上記ベース基板の第1端子と導通するための複数の第2端子、および該第2端子と上記プローブ用パッドとの間を接続する表面配線を有する実装用基板と、を備える電子部品検査用配線基板の製造方法であって、
    表面および裏面を有し、追って上記実装用基板となる複数の基板領域を有するグリーンシートを焼成する工程と、
    上記焼成により得られた多数個取り用のセラミックシートにおける複数の基板領域ごとの表面に対し物理的蒸着法およびメッキを施すことにより、複数の上記プローブ用パッド、複数の上記第2端子、およびこれらの間を個別に接続する複数の表面配線を形成する工程と、を含む、
    ことを特徴とする電子部品検査用配線基板の製造方法。
  8. 前記プローブ用パッド、第2端子、および表面配線を形成する工程の後に、前記セラミックシートを複数の前記基板領域ごとに分割して、複数の実装用基板を形成する工程を更に有する、
    ことを特徴とする請求項に記載の電子部品検査用配線基板の製造方法。
JP2011224601A 2011-03-07 2011-10-12 電子部品検査装置用配線基板およびその製造方法 Active JP5798435B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011224601A JP5798435B2 (ja) 2011-03-07 2011-10-12 電子部品検査装置用配線基板およびその製造方法
US13/414,343 US9170274B2 (en) 2011-03-07 2012-03-07 Wiring board for electronic parts inspecting device and its manufacturing method
KR1020120023498A KR101550484B1 (ko) 2011-03-07 2012-03-07 전자부품 검사장치용 배선기판 및 그 제조방법
CN2012100587628A CN102680747A (zh) 2011-03-07 2012-03-07 电子部件测试装置用线路板及其制造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011048522 2011-03-07
JP2011048522 2011-03-07
JP2011224601A JP5798435B2 (ja) 2011-03-07 2011-10-12 電子部品検査装置用配線基板およびその製造方法

Publications (3)

Publication Number Publication Date
JP2012198189A JP2012198189A (ja) 2012-10-18
JP2012198189A5 JP2012198189A5 (ja) 2014-09-18
JP5798435B2 true JP5798435B2 (ja) 2015-10-21

Family

ID=46794966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011224601A Active JP5798435B2 (ja) 2011-03-07 2011-10-12 電子部品検査装置用配線基板およびその製造方法

Country Status (4)

Country Link
US (1) US9170274B2 (ja)
JP (1) JP5798435B2 (ja)
KR (1) KR101550484B1 (ja)
CN (1) CN102680747A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5777997B2 (ja) * 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5966688B2 (ja) * 2012-07-04 2016-08-10 日本電産リード株式会社 配線構造及び基板検査装置
JP5947647B2 (ja) * 2012-07-25 2016-07-06 株式会社日本マイクロニクス プローブカード、及び検査装置
CN102879618A (zh) * 2012-09-29 2013-01-16 郑礼朋 测试机构及其制作方法
CN103042048B (zh) * 2013-01-28 2015-06-17 新兴铸管股份有限公司 穿孔机耐磨导板的制备工艺
CN103713405A (zh) * 2013-10-30 2014-04-09 深圳市华星光电技术有限公司 一种液晶面板测试信号的转接板
KR20200064551A (ko) * 2018-11-29 2020-06-08 삼성전기주식회사 전자 부품
CN111182745B (zh) * 2020-01-16 2022-01-04 惠州Tcl移动通信有限公司 一种印刷电路板加工方法及印刷电路板

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5258330A (en) 1990-09-24 1993-11-02 Tessera, Inc. Semiconductor chip assemblies with fan-in leads
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
KR930001365A (ko) 1991-03-27 1993-01-16 빈센트 죠셉 로너 복합 플립 칩 반도체 소자와 그 제조 및 번-인(burning-in) 방법
US5258648A (en) 1991-06-27 1993-11-02 Motorola, Inc. Composite flip chip semiconductor device with an interposer having test contacts formed along its periphery
JPH0653277A (ja) 1992-06-04 1994-02-25 Lsi Logic Corp 半導体装置アセンブリおよびその組立方法
US20050062492A1 (en) * 2001-08-03 2005-03-24 Beaman Brian Samuel High density integrated circuit apparatus, test probe and methods of use thereof
JPH0758241A (ja) 1993-08-18 1995-03-03 Shinko Electric Ind Co Ltd セラミックパッケージ、回路基板およびその製造方法
US7064566B2 (en) 1993-11-16 2006-06-20 Formfactor, Inc. Probe card assembly and kit
EP1408337A3 (en) 1994-11-15 2007-09-19 FormFactor, Inc. Probe card assembly
EP0795200B1 (en) 1994-11-15 2007-10-24 FormFactor, Inc. Mounting electronic components to a circuit board
US20100065963A1 (en) 1995-05-26 2010-03-18 Formfactor, Inc. Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out
US20020004320A1 (en) * 1995-05-26 2002-01-10 David V. Pedersen Attaratus for socketably receiving interconnection elements of an electronic component
JPH09186453A (ja) 1995-12-27 1997-07-15 Toshiba Corp 配線基板の製造方法とその配線基板構造
US5828226A (en) 1996-11-06 1998-10-27 Cerprobe Corporation Probe card assembly for high density integrated circuits
JP3681542B2 (ja) 1998-07-01 2005-08-10 富士通株式会社 プリント回路基板および多段バンプ用中継基板
JP3656484B2 (ja) 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
KR20020091785A (ko) 2001-05-31 2002-12-06 니혼도꾸슈도교 가부시키가이샤 전자부품 및 이것을 사용한 이동체 통신장치
JP2003017851A (ja) 2001-06-29 2003-01-17 Murata Mfg Co Ltd 多層セラミック基板の製造方法
US6729019B2 (en) 2001-07-11 2004-05-04 Formfactor, Inc. Method of manufacturing a probe card
US7105200B2 (en) * 2001-09-10 2006-09-12 Noritake Co., Limited Method of producing thick-film sheet member
US7102367B2 (en) 2002-07-23 2006-09-05 Fujitsu Limited Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof
US20060091510A1 (en) 2004-03-11 2006-05-04 Chipmos Technologies (Bermuda) Ltd. Probe card interposer
US7459795B2 (en) 2004-08-19 2008-12-02 Formfactor, Inc. Method to build a wirebond probe card in a many at a time fashion
CN101189524A (zh) 2005-03-01 2008-05-28 Sv探针私人有限公司 具有层叠基板的探针卡
EP1954111B1 (en) 2005-11-25 2011-12-14 Murata Manufacturing Co., Ltd. Process for producing multilayer ceramic substrate
CN101346813A (zh) 2005-12-22 2009-01-14 Jsr株式会社 晶片检查用电路基板装置、探针卡和晶片检查装置
WO2007072852A1 (ja) * 2005-12-22 2007-06-28 Jsr Corporation ウエハ検査用回路基板装置、プローブカードおよびウエハ検査装置
JP5050384B2 (ja) 2006-03-31 2012-10-17 富士通セミコンダクター株式会社 半導体装置およびその製造方法
ATE492147T1 (de) 2006-08-07 2011-01-15 Murata Manufacturing Co Verfahren zur herstellung eines keramischen, mehrschichtsubstrats
US7875810B2 (en) 2006-12-08 2011-01-25 Ngk Spark Plug Co., Ltd. Electronic component-inspection wiring board and method of manufacturing the same
JP4897961B2 (ja) 2006-12-08 2012-03-14 日本特殊陶業株式会社 電子部品検査用配線基板およびその製造方法
WO2008123076A1 (ja) 2007-03-26 2008-10-16 Advantest Corporation 接続用ボード、プローブカード及びそれを備えた電子部品試験装置
JPWO2008120755A1 (ja) 2007-03-30 2010-07-15 日本電気株式会社 機能素子内蔵回路基板及びその製造方法、並びに電子機器
US7911805B2 (en) 2007-06-29 2011-03-22 Tessera, Inc. Multilayer wiring element having pin interface
WO2009021206A1 (en) 2007-08-08 2009-02-12 The Regents Of The University Of California Nonpolar iii-nitride light emitting diodes with long wavelength emission
JP2009192309A (ja) 2008-02-13 2009-08-27 Shinko Electric Ind Co Ltd 半導体検査装置
US7692436B2 (en) 2008-03-20 2010-04-06 Touchdown Technologies, Inc. Probe card substrate with bonded via
KR101555379B1 (ko) 2008-06-30 2015-09-23 니혼도꾸슈도교 가부시키가이샤 전기검사용 기판 및 그 제조방법
JP2010210478A (ja) * 2009-03-11 2010-09-24 Japan Electronic Materials Corp プローブカード
JP2011002408A (ja) * 2009-06-22 2011-01-06 Japan Electronic Materials Corp プローブカード
KR101120987B1 (ko) 2009-07-08 2012-03-06 주식회사 에이엠에스티 프로브 카드
JP5681213B2 (ja) 2011-01-16 2015-03-04 日本電子材料株式会社 プローブカード及びその製造方法
JP5777997B2 (ja) * 2011-03-07 2015-09-16 日本特殊陶業株式会社 電子部品検査装置用配線基板およびその製造方法
JP5670806B2 (ja) 2011-04-01 2015-02-18 日本特殊陶業株式会社 セラミック基板及びその製造方法
KR101270591B1 (ko) 2011-06-02 2013-06-03 (주)기가레인 프로브 카드

Also Published As

Publication number Publication date
KR101550484B1 (ko) 2015-09-04
US20120229160A1 (en) 2012-09-13
JP2012198189A (ja) 2012-10-18
US9170274B2 (en) 2015-10-27
CN102680747A (zh) 2012-09-19
KR20120102025A (ko) 2012-09-17

Similar Documents

Publication Publication Date Title
JP5798435B2 (ja) 電子部品検査装置用配線基板およびその製造方法
WO2017217138A1 (ja) 電子部品検査用の多層配線基板
JP5777997B2 (ja) 電子部品検査装置用配線基板およびその製造方法
JP4219371B2 (ja) 多数個取り配線基板
TWI492691B (zh) 多層電路板及其製作方法
JP2012198190A5 (ja)
JP6889672B2 (ja) 検査装置用配線基板
EP2958408A1 (en) Substrate with built-in component, and manufacturing method for same
KR20190029474A (ko) 전자부품 검사장치용 배선기판
JP5774332B2 (ja) プローブカード用セラミック基板及びその製造方法
JP6100617B2 (ja) 多層配線基板およびプローブカード用基板
JP2017175085A (ja) 両面配線フレキシブル基板
JP5574917B2 (ja) 多層配線基板
JP2008060208A (ja) 多層配線基板およびそれを用いたプローブカード
JP5690678B2 (ja) 電子部品検査装置用配線基板およびその製造方法
JP2006344847A (ja) 部品内蔵基板、この部品内蔵基板を用いた部品内蔵モジュール、および部品内蔵基板の製造方法
JP6442136B2 (ja) 配線基板およびその製造方法
EP0610631A1 (en) Electrical connector
JP6301595B2 (ja) 配線基板、多層配線基板の製造方法
JP2015002262A (ja) 多層配線基板の製造方法
JP2012099591A (ja) 電子部品検査用配線基板およびその製造方法
JP6215636B2 (ja) 多数個取り配線基板
JP2014086679A (ja) 薄膜配線板、多層配線基板およびプローブカード用基板
JPH1065338A (ja) 積層電子部品及びその製造方法
JP2013044591A (ja) 電子部品検査装置用配線基板およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140805

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140805

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150528

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150728

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150821

R150 Certificate of patent or registration of utility model

Ref document number: 5798435

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250