JP2009192309A - 半導体検査装置 - Google Patents

Abstract

【課題】 本発明は、Ｘ−Ｘ方向及びＹ−Ｙ方向に多ピン化及び狭ピッチ化することが可能なプローブ構造を有する半導体検査装置を提供することを目的とする。
【解決手段】 被測定物である半導体装置に形成された電極パッドと電気的に接続される接触子と、前記接触子が設けられた基板と、を有する半導体検査装置であって、前記接触子は、前記基板の主面に対して斜めに設けられていることを特徴とする。
【選択図】 図３

Description

本発明は、半導体装置の電極パッドに複数の接触子を接触させて、半導体装置の電気的特性を検査する半導体検査装置に関する。

従来から、半導体装置の検査工程においては、半導体ウェハに形成されている半導体装置の電極パッドに半導体検査装置の接触子（プローブ）の先端を直接押し当て、外部の試験装置と半導体装置とを一時的に電気的に接続することにより、各回路間の導通の良否を判別するプロービング検査、高温中において熱的、電気的ストレスを回路に付与して不良を加速選別するバーンイン検査、及び、最終的に高周波で検査を行う最終検査等の電気的特性の検査が行われていた。

近年、半導体装置においては、半導体素子の高集積化および処理信号数の増加によって、半導体装置に形成される電極パッドの数が増加（多ピン化）するとともに、電極パッドの狭ピッチ化が進んでいる。これにともない半導体装置の電気的特性の検査を行なう半導体検査装置の接触子（プローブ）においても多ピン化及び狭ピッチ化が必要となりつつある。

図１は、従来の半導体検査装置１００を例示する断面図である。図１を参照するに、半導体検査装置１００は、支持基板１０１と、中継基板１０２と、接続端子１０３と、プローブ１０４とを有する。１０８は半導体装置、１０９は電極パッドである。図２は、従来の半導体検査装置１００を構成するプローブ１０４を例示する斜視図である。同図中、図１と同一部品については、同一符号を付し、その説明は省略する。

図１及び図２を参照するに、半導体検査装置１００において、支持基板１０１の下面には中継基板１０２が設けられている。支持基板１０１及び中継基板１０２には所定の配線（図示せず）が形成されており、中継基板１０２の配線（図示せず）とプローブ１０４の電極パッド１０４ｇとは、はんだボールからなる接続端子１０３を介して電気的に接続されている。支持基板１０１の配線（図示せず）は、ケーブル等（図示せず）により、外部の試験装置（図示せず）と電気的に接続されている。

プローブ１０４は、プローブ形成基板１０４ａと、グランド層１０４ｂと、絶縁層１０４ｃと、配線１０４ｄとを有する。１０４ｅはプローブ１０４の突起部、１０４ｆはプローブ１０４の片持ち梁部を示している。プローブ１０４において、グランド層１０４ｂ、絶縁層１０４ｃ、配線１０４ｄは、プローブ形成基板１０４ａ上に順次積層されている。プローブ形成基板１０４ａは、シリコンからなる。

プローブ１０４には、変形が容易な片持ち梁部１０４ｆが形成され、片持ち梁部１０４ｆの先端部又はその近傍には、突起部１０４ｅが形成されている。プローブ形成基板１０４ａには、グランド層１０４ｂ及び絶縁層１０４ｃを介して配線１０４ｄが、突起部１０４ｅから片持ち梁部１０４ｆの先端部に沿って、突起部１０４ｅが形成されている面の反対側の面に形成されている電極パッド１０４ｇまで連続的に形成されている。

電極パッド１０４ｇは、接続端子１０３と接続可能な位置に形成されており、電極パッド１０４ｇと接続端子１０３とは電気的に接続されている。半導体検査装置１００は、Ｚ−Ｚ方向に移動可能な機構（図示せず）を有する。半導体装置１０８の電気的特性の検査時に、半導体検査装置１００は、Ｚ−Ｚ方向に半導体装置１０８側に移動し、半導体検査装置１００の突起部１０４ｅの部分の配線１０４ｄは、被測定物である半導体装置１０８の電極パッド１０９と電気的に接続される。

又、この際、片持ち梁部１０４ｆがたわむことによりバネ性が生じ、突起部１０４ｅの部分の配線１０４ｄを適切な圧力で、電極パッド１０９に押し当てることができ、安定的な電気的接続が実現される。片持ち梁部１０４ｆのたわみ量は、例えば、１０μｍ程度である。

半導体検査装置１００において、プローブ１０４はＸ−Ｘ方向に４個設けられている。又、プローブ１０４において、先端部１０４ｅ、片持ち梁部１０４ｆはＹ−Ｙ方向に４組設けられている。従って、先端部１０４ｅは、被測定物である半導体装置１０８の１６個の電極パッド１０９と同時に電気的に接続可能である。

なお、半導体検査装置１００において、プローブ１０４をＸ−Ｘ方向に５個以上設けることや、プローブ１０４において、先端部１０４ｅ、片持ち梁部１０４ｆをＹ−Ｙ方向に５組以上設けることにより、電極パッド１０９と同時に電気的に接続可能な先端部１０４ｅの数を増やすこともできる（例えば、特許文献１参照）。
特開２００１−９１５４３号公報

しかしながら、従来の半導体検査装置１００では、プローブ１０４の突起部１０４ｅを、図２におけるＹ−Ｙ方向に多ピン化及び狭ピッチ化することは容易であるが、片持ち梁部１０４ｆのたわみによるバネ性で生じる圧力により、突起部１０４ｅの部分の配線１０４ｄと電極パッド１０９とを電気的に接続する構造を有するため、片持ち梁部１０４ｆには所定以上の長さが必要であり、プローブ１０４の突起部１０４ｅを、図１におけるＸ−Ｘ方向に多ピン化及び狭ピッチ化することは困難であるという問題があった。

本発明は、上記に鑑みてなされたもので、Ｘ−Ｘ方向及びＹ−Ｙ方向に多ピン化及び狭ピッチ化することが可能なプローブ構造を有する半導体検査装置を提供することを目的とする。

上記目的を達成するため、第１の発明は、被測定物である半導体装置に形成された電極パッドと電気的に接続される接触子と、前記接触子が設けられた基板と、を有する半導体検査装置であって、前記接触子は、前記基板の主面に対して斜めに設けられていることを特徴とする。

第２の発明は、第１の発明に係る半導体検査装置において、前記接触子は、前記基板の主面に行列状に複数個設けられていることを特徴とする。

第３の発明は、第２の発明に係る半導体検査装置において、前記接触子は、一行分又は一列分が一体的に形成されていることを特徴とする。

第４の発明は、第１乃至第３の何れか一の発明に係る半導体検査装置において、前記接触子は、シリコン単結晶からなる基板上に絶縁層を介して配線が形成された構造であることを特徴とする。

第５の発明は、第４の発明に係る半導体検査装置において、前記配線は、前記基板の主面に形成されている配線とワイヤボンディングにより電気的に接続されていることを特徴とする。

第６の発明は、第１乃至第５の何れか一の発明に係る半導体検査装置において、更に、前記接触子を挿入する貫通穴が一定の間隔で形成されている接触子位置決め部を有することを特徴とする。

第７の発明は、第６の発明に係る半導体検査装置において、前記貫通穴は、それぞれの前記接触子を分離するように行列状に形成されていることを特徴とする。

第８の発明は、第６の発明に係る半導体検査装置において、前記貫通穴は、一行分又は一列分の前記接触子を分離するようにスリット状に形成されていることを特徴とする。

第９の発明は、第６乃至第８の何れか一の発明に係る半導体検査装置において、 前記接触子位置決め部は、前記基板と前記半導体装置との間隔が、所定の値よりも狭くなることを防止するストッパーとして機能することを特徴とする。

第１０の発明は、第１乃至第９の何れか一の発明に係る半導体検査装置において、更に、前記接触子及び／又は前記基板には、発熱体として機能する抵抗体が設けられていることを特徴とする。

本発明によれば、Ｘ−Ｘ方向及びＹ−Ｙ方向に多ピン化及び狭ピッチ化することが可能なプローブ構造を有する半導体検査装置を提供することができる。

次に、図面に基づいて本発明の実施の形態について説明する。

〈第１の実施の形態〉
図３は、本発明の第１の実施の形態に係る半導体検査装置１０を例示する正面図である。図４は、本発明の第１の実施の形態に係る半導体検査装置１０を例示する左側面図である。図５は、本発明の第１の実施の形態に係る半導体検査装置１０におけるプローブ４０の配列を例示する底面図である。図６は、本発明の第１の実施の形態に係る半導体検査装置１０を例示する断面図である。

図３〜図６を参照するに、半導体検査装置１０は、支持基板２０と、中継基板３０と、プローブ４０と、ボンディングワイヤ５０と、スペーサ５１と、封止部５２と、接続ケーブル５３とを有する。５８は半導体装置、５９は電極パッドである。

支持基板２０の下面には、中継基板３０が設けられており、中継基板３０の下面には１６個のプローブ４０が設けられている。半導体検査装置１０は、Ｚ−Ｚ方向に移動可能な機構（図示せず）を有する。半導体検査装置１０が、Ｚ−Ｚ方向に半導体装置５８側に移動した場合に、半導体検査装置１０のプローブ４０が半導体装置５８の電極パッド５９に接触し、電気的に接続される。

支持基板２０は、母基板２１と、絶縁層２２と、配線２３ａ及び２３ｂと、スルーホール２４とを有する。２１ａは母基板２１の下面を、２１ｂは母基板２１の上面を示している。ここで、母基板とは絶縁層や配線が形成されていない基板を意味する（以下同じ）。母基板２１上には、絶縁層２２が形成されている。母基板２１の材料としては、例えば、シリコンやセラミック等を用いることができる。絶縁層２１の材料としては、例えば、ＳｉＯ_２等を用いることができる。

母基板２１の下面２１ａには、絶縁層２２を介して配線２３ａが形成されている。母基板２１の上面２１ｂには、絶縁層２２を介して配線２３ｂが形成されている。配線２３ａ及び配線２３ｂは、スルーホール２４を介して電気的に接続されている。配線２３ａ及び配線２３ｂの材料としては、例えば、Ｃｕ、Ａｌ等を用いることができる。

中継基板３０は、母基板３１と、絶縁層３２と、配線３３とを有する。３１ａは母基板３１の下面を示している。母基板３１上には、絶縁層３２が形成されている。母基板３１の材料としては、例えば、シリコンやセラミック等を用いることができる。絶縁層３２の材料としては、例えば、ＳｉＯ_２等を用いることができる。母基板３１の下面３１ａには、絶縁層３２を介して配線３３が形成されている。配線３３の材料としては、例えば、Ｃｕ、Ａｌ等を用いることができる。

プローブ４０は、母基板４１と、絶縁層４２と、配線４３とを有し、被測定物である半導体装置５８の電極パッド５９と電気的に接続される接触子である。４１ａは母基板４１の下面を、４１ｂは母基板４１の側面を示している。母基板４１上には、絶縁層４２が形成されている。母基板４１の材料としては、シリコン単結晶を用いる。シリコン単結晶を用いることにより、バネ定数等の諸特性が均一であるプローブ４０を形成することができる。

絶縁層４２の材料としては、例えば、ＳｉＯ_２等を用いることができる。母基板４１の下面４１ａ及び側面４１ｂには、絶縁層４２を介して配線４３が形成されている。配線４３の材料としては、例えば、Ｃｕ、Ａｌ等を用いることができる。

プローブ４０は、底面視において図５のように、Ｘ−Ｘ方向及びＹ−Ｙ方向に４行４列の行列状に配置され、合計で１６個が中継基板３０の主面である下面に斜めに設けられている。ここで言う行列状とは、直行している必要はないが、縦横に整然と整列した状態を意味している。プローブ４０と中継基板３０の下面とのなす角θ１は、例えば、３０〜６０ｄｅｇとすることができる。隣接するプローブ４０は、スペーサ５１により分離されている。スペーサ５１の材料としては、例えば、シリコン、ガラス等を用いることができる。

中継基板３０、ボンディングワイヤ５０、スペーサ５１、及び、プローブ４０の中継基板３０の下面に近い部分は、封止部５２により封止されている。なお、プローブ４０が中継基板３０の主面である下面に斜めに設けられているのは、プローブ４０の母基板４１の下面４１ａに対応する配線４３が、被測定物である半導体装置５８の電極パッド５９と接触したときに、プローブ４０がたわむことによりバネ性が生じ、プローブ４０の母基板４１の下面４１ａに対応する配線４３を適切な圧力で、被測定物である半導体装置５８の電極パッド５９に押し当て、安定的な電気的接続を実現するためである。プローブ４０のたわみ量は、例えば、１０μｍ程度である。

半導体装置５８の電気的特性の検査時に、半導体検査装置１０は、Ｚ−Ｚ方向に半導体装置５８側に移動し、半導体検査装置１０のプローブ４０の母基板４１の下面４１ａに対応する配線４３は、被測定物である半導体装置５８の電極パッド５９と接触し、電極パッド５９と電気的に接続される。なお、プローブ４０における、被測定物である半導体装置５８の電極パッド５９と接触する部分の形状は、図３等に示す形状には限定されず、例えば、テーパー形状やテーパー形状の角部をＲ状にした形状等でも構わない。

配線２３ａ、配線３３及び配線４３は、ボンディングワイヤ５０により電気的に接続されている。又、接続ケーブル５３は、配線２３ｂと外部の試験装置（図示せず）とを接続している。このように、プローブ４０の母基板４１の下面４１ａに対応する配線４３を、適切な圧力で被測定物である半導体装置５８の電極パッド５９と接触させることにより、半導体装置５８の電極パッド５９は、配線４３、配線３３、配線２３ａ、配線２３ｂ、ボンディングワイヤ５０、接続ケーブル５３を経由して外部の試験装置（図示せず）と電気的に接続され、半導体装置５８の電気的特性の検査を行うことができる。

前述のように、従来の半導体検査装置１００において、プローブ１０４には、変形が容易な片持ち梁部１０４ｆが形成され、片持ち梁部１０４ｆの先端部又はその近傍には、突起部１０４ｅが形成されていた。突起部１０４ｅの部分の配線１０４ｄが、被測定物である半導体装置１０８の電極パッド１０９と電気的に接続される際に、片持ち梁部１０４ｆがたわむことによりバネ性が生じ、突起部１０４ｅの部分の配線１０４ｄを適切な圧力で、電極パッド１０９に押し当てることができ、安定的な電気的接続が実現されていた。

本発明の第１の実施の形態に係る半導体検査装置１０では、片持ち梁部１０４ｆを設ける代わりに、プローブ４０を中継基板３０の下面に斜めに設けることにより、プローブ４０にバネ性を生じさせている。このようにすることで、中継基板３０の下面に隣接して設けられるプローブ４０のＸ−Ｘ方向の間隔Ｌ１を従来の半導体検査装置１００に比べて大幅に狭くすることができる。又、片持ち梁部１０４ｆに相当する部分は、Ｙ−Ｙ方向にも設けられていないため、中継基板３０の下面に隣接して設けられるプローブ４０のＹ−Ｙ方向の間隔Ｌ２もＬ１と同程度にすることができ、例えば、数千を越えるようなフルマトリックス等に対応した多ピン化及び狭ピッチ化を実現することができる。

続いて、本発明の第１の実施の形態に係るプローブ４０の製造方法について説明をする。図７〜図１６は、本発明の第１の実施の形態に係るプローブ４０の製造工程を示す図である。図７〜図１６において、図３〜図６と同一構成部分には同一符号を付し、その説明は省略する。図７〜図１６は、２個のプローブ４０を製造する場合の例である。

始めに、図７に示す工程では、シリコン基板６０を用意する。シリコン基板６０は、シリコン単結晶からなる。シリコン基板６０の厚さＴ１は、例えば、φ６インチの場合であれば６２５μｍ、φ８インチの場合であれば７２５μｍである。次いで、図８に示す工程では、シリコン基板６０の長手方向の略中央に、Ｖ溝部６１を形成する。Ｖ溝部６１は、例えば、ダイシングやケミカルエッチング等により形成することができる。Ｖ溝部６１の角度θ２は、例えば、６０〜１２０ｄｅｇとすることができる。

次いで、図９に示す工程では、シリコン基板６０の長手方向に、角溝部６２を形成する。角溝部６２は、Ｖ溝部６１に対して対称な位置に２カ所形成する。角溝部６２の幅Ｗ１は、例えば、５μｍ〜１００μｍとすることができる。角溝部６２は、例えば、Ｄｅｅｐ−ＲＩＥ（Reactive Ion Etching）加工により形成することができる。Ｄｅｅｐ−ＲＩＥ（Reactive Ion Etching）加工によれば、±１μｍ程度の高精度で加工することができる。

次いで、図１０に示す工程では、シリコン基板６０の表面に絶縁層４２を形成する。絶縁層４２の材料としては、例えば、ＳｉＯ_２等を用いることができる。絶縁層４２の厚さＴ２は、例えば、０．１μｍ〜１．５μｍとすることができる。次いで、図１１に示す工程では、絶縁層４２上に配線４３を形成する。配線４３の材料としては、例えば、Ｃｕ、Ａｌ等を用いることができる。配線４３の厚さＴ３は、例えば、０．１μｍ〜０．５μｍとすることができる。配線４３は、例えば、サブトラクティブ法やセミアディティブ法等により形成することができる。

次いで、図１２に示す工程では、シリコン基板６０をシリコン基板６０の裏面側から研磨又は研削して、シリコン基板６０を薄板化し、２個のプローブ４０を作製する。シリコン基板６０の薄板化には、例えば、バックサイドグラインダー等を用いることができる。薄板化後のシリコン基板６０の厚さ（プローブ４０の厚さ）Ｔ４は、例えば、１０μｍ〜１００μｍとすることができる。

次いで、図１３に示す工程では、隣接するプローブ４０間に、スペーサ５１を固定する。プローブ４０とスペーサ５１とは、例えば、接着剤を用いて固定する。スペーサ５１の材料としては、例えば、シリコン、ガラス等を用いることができる。スペーサ５１の厚さＴ５は、例えば、１５０μｍとすることができる。次いで、図１４に示す工程では、絶縁層３２を介して配線３３が形成された中継基板３０を用意し、中継基板３０の配線３３と、プローブ４０の配線４３とをボンディングワイヤ５０により、電気的に接続する。

次いで、図１５に示す工程では、中継基板３０上に、プローブ４０を所定の角度θ１で立てる。プローブ４０と中継基板３０とのなす角θ１は、例えば、３０〜６０ｄｅｇとすることができる。次いで、図１６に示す工程では、プローブ４０の中継基板３０に近い部分を、封止部５２により封止する。封止部５２の材料としては、例えば、エポキシ樹脂等を用いることができる。このようにして、プローブ４０を作製し、プローブ４０を中継基板３０上に設けることができる。

本発明の第１の実施の形態に係る半導体検査装置１０によれば、プローブ４０を中継基板３０の下面に斜めに設け、プローブ４０にバネ性を生じさせ、プローブ４０と半導体装置５８とを電気的に接続させるプローブ構造を有することにより、Ｘ−Ｘ方向及びＹ−Ｙ方向に多ピン化及び狭ピッチ化することができる。

〈第２の実施の形態〉
図１７は、本発明の第２の実施の形態に係る半導体検査装置７０を例示する左側面図である。本発明の第２の実施の形態に係る半導体検査装置７０を例示する平面図及び断面図、本発明の第２の実施の形態に係る半導体検査装置７０におけるプローブ７５の配列を例示する底面図は、本発明の第１の実施の形態に係る半導体検査装置１０における図３、図５、図６と同一であるため、図及びその説明は省略する。

図１７を参照するに、本発明の第２の実施の形態に係る半導体検査装置７０は、中継基板３０に、第１の実施の形態に係る半導体検査装置１０におけるプローブ４０の代わりにプローブ７５を設け、Ｙ−Ｙ方向に隣接するプローブ７５間にはスペーサ５１を設けていない以外は、半導体検査装置１０と同様に構成される。

図１７に示すプローブ７５は、Ｙ−Ｙ方向の１列分が一体的に形成されており、絶縁層７６上には、配線７７が形成されている。プローブ７５の配線７７と中継基板３０の配線３３とは、ボンディングワイヤ５０により、電気的に接続されている。プローブ７５は、Ｙ−Ｙ方向の１列分が一体的に形成されたことにより、Ｙ−Ｙ方向に隣接するプローブ７５間にスペーサ５１を設ける必要がなくなる。プローブ７５の製造方法は、図７〜図１６に示すプローブ４０の製造方法に準ずるが、プローブ７５のＹ−Ｙ方向の１列分が一体的に形成される部分については、例えば、Ｄｅｅｐ−ＲＩＥ（Reactive Ion Etching）加工により形成することができる。

本発明の第２の実施の形態に係る半導体検査装置７０によれば、プローブ７５を中継基板３０の下面に斜めに設け、プローブ７５にバネ性を生じさせ、プローブ７５と半導体装置５８とを電気的に接続させるプローブ構造を有することにより、本発明の第１の実施の形態に係る半導体検査装置１０と同様に、Ｘ−Ｘ方向及びＹ−Ｙ方向に多ピン化及び狭ピッチ化することができる。

〈第３の実施の形態〉
図１８は、本発明の第３の実施の形態に係る半導体検査装置８０を例示する断面図である。図１８を参照するに、本発明の第３の実施の形態に係る半導体検査装置８０は、第１の実施の形態に係る半導体検査装置１０の中継基板３０の下面に、プローブ位置決め部８５が追加された以外は、半導体検査装置１０と同様に構成される。図１９は、半導体検査装置８０におけるプローブ４０及びプローブ位置決め部８５のみを例示する底面図である。

図１９を参照するに、プローブ位置決め部８５には、プローブ４０を挿入する貫通穴８５ａ又は８５ｂが、一定の間隔で形成されている。プローブ位置決め部８５には、図１９（ａ）に示すように、１つのプローブ４０に対して１穴を対応させ、１６個のプローブ４０をそれぞれ分離するように行列状に１６個の貫通穴８５ａを形成しても良いし、図１９（ｂ）に示すように、１列分のプローブ４０に対して１穴を対応させ、４列のプローブ４０をそれぞれ分離するようにスリット状に４個の貫通穴８５ｂを形成しても良い。

中継基板３０の下面にプローブ位置決め部８５を設けることにより、プローブ４０の先端部が整列し、一定のピッチ（間隔）に保たれる。又、プローブ位置決め部８５は、半導体検査装置８０がＺ−Ｚ方向に半導体装置５８側に移動した場合に、所定の位置で止まるストッパーとしての役割も果たす。すなわち、中継基板３０の下面にプローブ位置決め部８５を設けることにより、中継基板３０と半導体装置５８との間隔が、所定の値よりも狭くならないため、過押し込みによるプローブ４０の破損を防止することができる。

本発明の第３の実施の形態に係る半導体検査装置８０によれば、プローブ４０を中継基板３０の下面に斜めに設け、プローブ４０にバネ性を生じさせ、プローブ４０と半導体装置５８とを電気的に接続させるプローブ構造を有することにより、本発明の第１の実施の形態に係る半導体検査装置１０と同様に、Ｘ−Ｘ方向及びＹ−Ｙ方向に多ピン化及び狭ピッチ化することができる。

又、中継基板３０の下面にプローブ位置決め部８５を設けることにより、プローブ４０の先端部を一定のピッチに保つことができる。又、中継基板３０の下面にプローブ位置決め部８５を設けることにより、半導体検査装置８０がＺ−Ｚ方向に半導体装置５８側に移動した場合に、所定の位置で止まるストッパーとしての役割を果たすため、過押し込みによるプローブ４０の破損を防止することができる。

〈第４の実施の形態〉
図２０は、本発明の第４の実施の形態に係る半導体検査装置９０を例示する断面図である。図２０を参照するに、本発明の第４の実施の形態に係る半導体検査装置９０は、第１の実施の形態に係る半導体検査装置１０のプローブ４０の代わりにプローブ９５が形成されている以外は、半導体検査装置１０と同様に構成される。

プローブ９５において、配線４３が形成されている側面の反対側の側面に絶縁層９６が形成され、更に絶縁層９６上に抵抗体９７が形成されている。絶縁層９６の材料としては、例えば、ＳｉＯ_２等を用いることができる。抵抗体９７としては、例えば、Ｗ（タングステン）等を用いることができる。

抵抗体９７は、ボンディングワイヤ（図示せず）により、中継基板３０の配線３３と電気的に接続されており、更に、ボンディングワイヤ５０（図示せず）、支持基板２０の配線２３ａ、配線２３ｂ、接続ケーブル５３（図示せず）を経由して外部の試験装置（図示せず）と電気的に接続されている。抵抗体９７は、プローブ９５を熱するヒータ（発熱体）として機能する。すなわち、外部の試験装置（図示せず）から抵抗体９７に所定の電流を流すことにより抵抗体９７が発熱し、その熱がプローブ９５に伝導し、プローブ９５が所定の温度になる。

プローブ９５に伝導した熱は、更に、電極パッド５９を介して被測定物である半導体装置５８に伝導し、プローブ９５の温度と電極パッド５９を含めた半導体装置５８の温度とを所定の同一温度にすることができる。これにより、プローブ９５の温度と電極パッド５９を含めた半導体装置５８の温度との不一致によるプローブ９５と半導体装置５８の電極パッド５９との位置ずれを防止することができる。なお、プローブ９５を熱するヒータ（発熱体）として機能する抵抗体９７に代えて、又は、抵抗体９７に追加して、中継基板３０にヒータ（発熱体）を設けても構わない。

プローブ９５の製造方法は、図７〜図１６に示すプローブ４０の製造方法に準ずるが、プローブ９５の場合には、更に、絶縁層９６を形成する工程と、絶縁層９６上に抵抗体９７を形成する工程と、抵抗体９７と配線３３とをボンディングワイヤ５０で電気的に接続する工程とが必要になる。

本発明の第４の実施の形態に係る半導体検査装置９０によれば、プローブ９５を中継基板３０の下面に斜めに設け、プローブ９５にバネ性を生じさせ、プローブ９５と半導体装置５８とを電気的に接続させるプローブ構造を有することにより、本発明の第１の実施の形態に係る半導体検査装置１０と同様に、Ｘ−Ｘ方向及びＹ−Ｙ方向に多ピン化及び狭ピッチ化することができる。

又、プローブ９５に、ヒータ（発熱体）として機能する、例えば、Ｗ（タングステン）等からなる抵抗体９７を形成し、抵抗体９７に電流を流して発熱させ、プローブ９５の温度と電極パッド５９を含めた半導体装置５８の温度とを同一温度にすることにより、プローブ９５の温度と電極パッド５９を含めた半導体装置５８の温度との不一致によるプローブ９５と半導体装置５８の電極パッド５９との位置ずれを防止することができる。

以上、本発明の好ましい実施の形態について詳説したが、本発明は、上述した実施の形態に制限されることはなく、本発明の範囲を逸脱することなく、上述した実施の形態に種々の変形及び置換を加えることができる。

例えば、本発明の第１の実施の形態に係る半導体検査装置１０、本発明の第２の実施の形態に係る半導体検査装置７０、本発明の第３の実施の形態に係る半導体検査装置８０又は本発明の第４の実施の形態に係る半導体検査装置９０において、中継基板３０の下面に、プローブ４０、７５又は９５を１７個以上設けても構わない。

又、本発明の第２の実施の形態に係る半導体検査装置７０又は本発明の第４の実施の形態に係る半導体検査装置９０の中継基板３０の下面に、プローブ位置決め部８５を設ける構造としても構わない。

又、本発明の各実施の形態において、支持基板２０と中継基板３０とを一枚の基板とし、その主面にプローブ４０、７５又は９５を設ける構造としても構わない。

従来の半導体検査装置１００を例示する断面図である。 従来の半導体検査装置１００を構成するプローブ１０４を例示する斜視図である。 本発明の第１の実施の形態に係る半導体検査装置１０を例示する正面図である。 本発明の第１の実施の形態に係る半導体検査装置１０を例示する左側面図である。 本発明の第１の実施の形態に係る半導体検査装置１０におけるプローブ４０の配列を例示する底面図である。 本発明の第１の実施の形態に係る半導体検査装置１０を例示する断面図である。 本発明の第１の実施の形態に係るプローブ４０の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係るプローブ４０の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係るプローブ４０の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係るプローブ４０の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係るプローブ４０の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係るプローブ４０の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係るプローブ４０の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係るプローブ４０の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係るプローブ４０の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係るプローブ４０の製造工程を示す図（その１０）である。 本発明の第２の実施の形態に係る半導体検査装置７０を例示する左側面図である。 本発明の第３の実施の形態に係る半導体検査装置８０を例示する断面図である。 半導体検査装置８０におけるプローブ４０及びプローブ位置決め部８５のみを例示する底面図である。 本発明の第４の実施の形態に係る半導体検査装置９０を例示する断面図である。

符号の説明

１０，７０，８０，９０，１００ 半導体検査装置
２０，１０１ 支持基板
２１，３１，４１ 母基板
２１ａ 母基板２１の下面
２１ｂ 母基板２１の上面
２２，３２，４２，７６，９６，１０４ｃ 絶縁層
２３ａ，２３ｂ，３３，４３，７７，１０４ｄ 配線
２４ スルーホール
３０，１０２ 中継基板
３１ａ 母基板３１の下面
４０，７５，９５，１０４ プローブ
４１ａ 母基板４１の下面
４１ｂ 母基板４１の側面
５０ ボンディングワイヤ
５１ スペーサ
５２ 封止部
５３ 接続ケーブル
５８，１０８ 半導体装置
５９，１０４ｇ，１０９ 電極パッド
６０ シリコン基板
６１ Ｖ溝部
６２ 角溝部
８５ プローブ位置決め部
８５ａ，８５ｂ 貫通穴
９７ 抵抗体
１０３ 接続端子
１０４ａ プローブ形成基板
１０４ｂ グランド層
１０４ｅ プローブ１０４の突起部
１０４ｆ プローブ１０４の片持ち梁部
Ｌ１〜Ｌ３ 長さ
Ｔ１〜Ｔ５ 厚さ
Ｗ１ 幅
θ１，２ 角度

Claims (10)

1. 被測定物である半導体装置に形成された電極パッドと電気的に接続される接触子と、前記接触子が設けられた基板と、を有する半導体検査装置であって、
   前記接触子は、前記基板の主面に対して斜めに設けられていることを特徴とする半導体検査装置。
2. 前記接触子は、前記基板の主面に行列状に複数個設けられていることを特徴とする請求項１記載の半導体検査装置。
3. 前記接触子は、一行分又は一列分が一体的に形成されていることを特徴とする請求項２記載の半導体検査装置。
4. 前記接触子は、シリコン単結晶からなる基板上に絶縁層を介して配線が形成された構造であることを特徴とする請求項１乃至３の何れか一項記載の半導体検査装置。
5. 前記配線は、前記基板の主面に形成されている配線とワイヤボンディングにより電気的に接続されていることを特徴とする請求項４記載の半導体検査装置。
6. 更に、前記接触子を挿入する貫通穴が一定の間隔で形成されている接触子位置決め部を有することを特徴とする請求項１乃至５の何れか一項記載の半導体検査装置。
7. 前記貫通穴は、それぞれの前記接触子を分離するように行列状に形成されていることを特徴とする請求項６記載の半導体検査装置。
8. 前記貫通穴は、一行分又は一列分の前記接触子を分離するようにスリット状に形成されていることを特徴とする請求項６記載の半導体検査装置。
9. 前記接触子位置決め部は、前記基板と前記半導体装置との間隔が、所定の値よりも狭くなることを防止するストッパーとして機能することを特徴とする請求項６乃至８の何れか一項記載の半導体検査装置。
10. 更に、前記接触子及び／又は前記基板には、発熱体として機能する抵抗体が設けられていることを特徴とする請求項１乃至９の何れか一項記載の半導体検査装置。

Images