TWI398640B - Contact assembly and its LSI wafer inspection device - Google Patents
Contact assembly and its LSI wafer inspection device Download PDFInfo
- Publication number
- TWI398640B TWI398640B TW095131603A TW95131603A TWI398640B TW I398640 B TWI398640 B TW I398640B TW 095131603 A TW095131603 A TW 095131603A TW 95131603 A TW95131603 A TW 95131603A TW I398640 B TWI398640 B TW I398640B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- circuit
- contact
- terminal
- inspection
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
本發明是有關於將晶片電極(銲墊(pad))排列於平面上的半導體集體電路晶片、液晶設備等電路檢查、用於連接二種電子設備間等電氣連接用的接點組裝體、及可用於在平面上配置成格狀電路端子的CSP(Chip Size Package)用插座等接觸器組裝體上,以便支承接點位置精度的接點支承結構。此外,更有關於使用該結構的LSI晶片檢查裝置、CSP等電路檢查裝置。
為了因應排列於晶圓上之晶片銲墊的狹隘間距,而在接點輸出入部之間,讓介於對外力呈彈性變形的彈性變形部(彎曲部)的薄板材料所構成之數個接點,針對被配置於XY直交座標上的端子排列X軸進行規定角度,以不相互干涉的方式配置接點組裝體,而屬日本特開2002-296295號公報(Japan Patent Disclosure No.2002-296295)圖3之公開者(以下將配置結構稱為接點組裝體)。
一般都採用例如在連接器等上,將用於維持接點位置精度的連接端(一般稱為端子側),插入於具剛性母材的支承孔內,再藉由壓入予以支承的方法。剛性母材是以一般成形所做成,但遇到細微間距時便難以成形支承孔。
如圖29(日本特開2002-296295號公報圖5)正視圖的公開內容所示,上述傳統接點組裝體,是在設於板狀母材27支承孔中插入接點1輸出部端子6以便支承的同時,將輸入端子5嵌入於接點1輸入接點端則由板狀母材所構成之導板(guide sheet)28上的導孔,且藉由透過連結支柱(post)25、支承支柱26的固定,提議電氣連接受試電子設備與檢查電路基板的接點組裝體支承結構,但還不至於提示實用性的結構。
本發明用於解決上述問題,其首要目的在於提供,對被配置於XY直交座標上的端子排列X軸進行規定角度,以不相互干涉的方式呈略平行配置的接點組裝體,以提高接點位置精度的接點組裝體及相關LSI晶片檢查裝置。
本發明的特徵在於,在連接受試電子設備與電路檢查裝置時所用的接點組裝體上,具有接觸受試電子設備銲墊的第1端子、及接觸電路檢查裝置銲墊的第2端子,第1及第2端子間有具備彈性變形部的垂直式探針、及數個前述垂直式探針以等間隔被配置於長方向的帶狀(ribbon)樹脂膠膜所構成之接點、及在鄰接數個接點之間,以規定間隔將前述垂直式探針挪往長方向,且以規定間隔隔開重疊於帶狀樹脂膠膜表面方向,並將各接點固定於表面方向定位的定位構件、及具備可容納數個被定位於前述定位接點的開口部,及厚度幾乎等於前述接點寬幅的框體結構導塊,導塊上設有嵌入前述已插入定位構件的溝槽,讓垂直式探針的前端在自導塊上面及下面位置垂直突出的狀態下,定位與支承接點。
本發明的特徵在於,前述接點具備呈長方形彎曲形狀彈性彎曲部,該彈性彎曲部的兩個前端,包含朝向垂直方向形成出垂直式探針、及長孔朝被包圍於彎曲部而開口的帶狀樹脂膠膜,彎曲部的兩個前端則從帶狀樹脂膠膜的長度方向兩側呈垂直突出。
本發明的特徵在於,前述垂直式探針屬於,彎曲部的前端各從帶狀樹脂膠膜的長度方向兩側垂直突出,一端構成出接觸受試電子設備銲墊的輸入端子,另一端則構成出接觸檢查電路板之電路配線銲墊的輸出端子。
本發明的特徵在於,在前述帶狀樹脂膠膜上呈開口的長孔長邊端,而具有寬幅同於垂直式探針的樑結構,此樑是對垂直式探針的接觸壓力而與垂直式探針進行彈性變形。
本發明的特徵在於,將前述接點厚度視為t,將受試電子設備所形成之格狀銲墊間距視為p後,前述重疊數片接點的垂直式探針前端部,是對帶狀樹脂膠膜長度方向的直線上,配置具有Sin θ=t/p關係的角度θ。
本發明的特徵在於,前述重疊數片的接點上,在相同位置上設有數個貫穿孔,將屬於定位構件的定位棒插入此貫通孔,讓垂直式探針的前端與受試電子設備銲墊數及銲墊位置互為一致,以固定數片接點。
本發明的特徵在於,與從前述導塊突出之輸入端子接觸的受試電子設備,在檢查時是對導塊長度方向,僅傾斜前述角度θ以作裝配。
本發明的特徵在於,設置與從前述導塊突出之輸出端子接觸之電路配線的檢查電路板,且於檢查電路板的一部份上設有突出部後插入於連接器插座,以電氣連接受試電子設備與電路檢查裝置。
本發明的特徵在於,前述檢查電路板上設有貫穿孔,當設有數片檢查電路板時,則將部分垂直式探針的輸出端子插通於此貫穿孔,以接觸電路板之電路配線的銲墊。
據本發明得知,藉由用導塊設置接點組裝體支承結構,除了可對配置於XY直交座標的輸出入端子排列的X軸規定角度,以不相互干涉的方式,維持接點組裝體的接點位置精度,而力求簡易的組裝作業。
關於本發明的上述目的及優點,可藉由以下圖面說明的實施型態可獲得更明確的瞭解。
整理本發明相關各種檢查裝置名稱後,電路檢查裝置是指用於檢查受試電子設備的裝置,屬於電氣連接接點組裝體的裝置。此電路檢查裝置在本案圖面中未具體標示在圖式。本發明所用受試電子設備,屬於將輸出入端子排列成格子狀的CSP、FPGA(Field Programmable Gate Array)等。LSI晶片檢查裝置是指,同時且完全接觸排列於晶圓上LSI晶片的數個銲墊,以測試各種電氣特性的檢查裝置。
以下,請參閱圖面說明本發明實施型態1。圖1(a)(b)表示本發明所用接點1結構的正視圖與平面圖。本發明所用的接點1是由帶狀樹脂膠膜3、及形成於膠膜面的垂直式探針2所構成。此結構是用聚亞醯胺等樹脂膠膜以作為帶狀樹脂膠膜3,上面則黏貼形成垂直式探針2之銅箔,並用眾所皆知的光蝕刻法(photolithography)的蝕刻技術予以製作。銅箔材料最好是具備探針所需剛性之鈹銅。
讓垂直式探針2與帶狀樹脂膠膜3形成出一體型的1片接點1(厚度t、寬w)。垂直式探針2具備寬度幾乎同於帶狀樹脂膠膜3所形成的U型水平長度(長度L、寬度W)的彎曲結構,U字型開端部則從帶狀樹脂膠膜3兩長邊各朝直角突出(高度s),一端則形成輸入端子5,另一端形成輸出端子6。輸入端子5與受試電子設備的銲墊接觸,輸出端子6則與檢查電路銲墊接觸,以成為如圖所示導通受試電子設備與檢查電路的線路。再者,圖1例是在1片接點1上形成2個垂直式探針2,但也可依據受試電子設備的銲墊數予以增減。
此外,垂直式探針2所形成的帶狀樹脂膠膜3上,設有幾乎等於被垂直式探針2U字型彈性變形部4所包圍的彎曲形狀開口面積的長孔7。此部分的帶狀樹脂膠膜3,是藉由寬度幾乎同於垂直式探針2的樑(極細的樑結構)所銜接的結構,此樑的部分形成出彈性變形部4。而且在輸入端子5、輸出端子6上施加接觸壓力時,不僅是垂直式探針2,也可讓帶狀樹脂膠膜3呈一體彈性變形的結構。再者,帶狀樹脂膠膜3設有數個(圖1為3個)定位用貫通孔8。此貫通孔將留於後面再作說明。
重疊數片以這種方式所形成的接點1結構者就是接點組裝體。但接點1的每一片結構並不完全相同,是以逐一挪動1間距垂直式探針2的位置予以使用。圖2是表示這種狀態的正視圖。圖2(a)同於圖1所說明的(1a)。圖2(b)是以圖2(a)為標準,只以間距p挪動垂直式探針2位置的(1b)。圖2(c)是以圖2(b)為標準,只以間距p挪動的(1c)。圖2(d)是以圖2(c)為標準,只以間距p挪動的(1d)。圖2用於說明當接點1為4片(1a~1d)時的情況,但可依據受試電子設備的銲墊數予以增減。關於p尺寸將留於後述。
以1片接點1而言,若考量對準受試電子設備的銲墊間距配列,形成數個垂直式探針2的設置間隔時,由於受試電子設備的銲墊間距極微細微,因此會極度縮小垂直式探針2的間隔,而無法獲得設置U字型彈性變形部4(彎曲部)空間。本發明是重疊數片具備垂直式探針2的接點1,以構成可對配置於XY直交座標之受試電子設備的銲墊間距排列X軸的規定角度,以不相互干涉的方式配置接點組裝體。接點組裝體因呈現出貼合垂直式探針2與帶狀樹脂膠膜3而呈一體化的結構,因此即使重疊時,導電體的垂直式探針2、與絕緣體的帶狀樹脂膠膜3會呈交替配置,以維持整體的絕緣性。
圖3是藉由重疊數片接點1的配置,構成接點組裝體時的接點1配置狀態平面圖。因配置數片接點1,因此也會配置數個輸入端子5及輸出端子6。而且輸入端子5及輸出端子6各在XY直交座標上,被配置成X軸向及Y軸向。此外,輸入端子5及輸出端子6皆以X軸向及Y軸向為間距p的方式予以配置。
此XY直交座標用於因應將各軸設定於將受試電子設備的數個銲墊10、或檢查回路銲墊11配置成格子狀的平面格子行及列方向的XY直交座標系。此外,XY直交座標上的X及Y向間距p,用於配置將受試電子設備的數個銲墊10、或檢查回路銲墊11配置成格子狀平面格子間距的接點1。
此外,圖3的角度θ表示讓帶狀結構接點1長度方向直線,呈XY直交座標系的X軸角度。以藉由重疊數片L>P關係的接點1,而得以將垂直式探針2端子配置於對X軸呈角度θ的直線上。如圖1所示,將接點1的厚度(垂直式探針2與帶狀樹脂膠膜3疊合後的厚度)視為t、將受試電子設備的銲墊間距視為p,那麼可從sin θ=t/p的關係中求出角度θ。
如圖3所示,假使對1個受試電子設備,以間距p將4×4=16個銲墊配製程XY向格子狀,那麼讓各垂直式探針2輸入端子5在第1行的銲墊1-1、1-2、1-3、1-4接觸的方式,配置垂直式探針2,再將各挪動p的接點1堆疊成4片(1a~1d),以構成出接點組裝體9a,在此p則為p=/tan θ。
同樣的,構成出與第2行銲墊2-1、2-2、2-3、2-4接觸的接點組裝體9b;及構成出與第3行銲墊3-1、3-2、3-3、3-4接觸的接點組裝體9c;及構成出與第4行銲墊4-1、4-2、4-3、4-4接觸的接點組裝體9d。以構成出將接點組裝體9a~9d做成一體化的接點組裝體9。並藉此以同時接觸配置成格子狀的16個銲墊的接點組裝體。再者,如圖1所示藉由擁有2個垂直式探針2的接點1,構成接點組裝體9時,可在針對2個受試電子設備,讓所有銲墊同時接觸接點組裝體的狀態下進行測量。
以下圖4將說明用數個接點組裝體予以支承時的組裝結構。本實施型態是以在1片帶狀樹脂膠膜3上,堆疊4片2個垂直式探針2所形成的接點1為例進行說明。圖4是將堆疊4片(1a~1d)接點1所構成的接點組裝體9a~9d做成一體化,以構成接點組裝體9時的側視圖。再者,圖4的帶狀樹脂膠膜3,並以4片構成接點組裝體9,而省略標示出12片接點組裝體9b~9d。
圖4在16片帶狀樹脂膠膜3上則以相同位置,開孔口徑相同的貫通孔8。本實施型態的貫通孔8開於帶狀樹脂膠膜3的兩側與中央附近3處,組裝接點組裝體9時則藉由插通定位棒12以定位垂直式探針2,同時發揮固定16個接點1的功能。最好以靜合方式嵌合貫通孔8與定位棒12。此時,將定位棒12的一端做成圓錐狀比較容易插入。
接點組裝體9具有朝上方突出16個輸入端子5、與朝下方突出的16個輸出端子6,輸入端子5則與受試電子設備的銲墊接觸,輸出端子6則與檢查回路的銲墊接觸。輸入端子5及輸出端子6的各16個端子被排列成格子狀,同時在格子狀的狀態下只對XY座標旋轉角度θ以作配置。
以下將以圖5及6說明圖4支承接點組裝體的支承結構。圖5表示支承結構的平面圖、圖6表示側視圖。圖5及6表示用於連接檢查電路的連接器結構。
如圖5及6所示,支承接點組裝體9的支承結構,是由包含樹脂、陶瓷、石英等電氣絕緣材料之板狀導塊13所構成,導塊13具有同於帶狀樹脂膠膜3的寬度尺寸(W),形成出可剛好收納接點組裝體9的寬幅、及具有長度開口面積的長方形開口部15的框體結構。此外,在框部上組裝接點組裝體9時,讓定位棒12前端形成嵌溝16,嵌溝16則沿著開口部15的長度方向設置於兩側對稱位置。
將嵌溝16深度設定為,當接點組裝體9進入導塊13時,讓接點組裝體9與導塊13面對面接合。以藉此讓輸入端子5及輸出端子6朝導塊13的面對面位置突出。以提升接點組裝體9的定位精度,同時也簡化組裝作業。並藉由導塊13固定垂直水平延伸的接點組裝體9,因此即使細膩的配置受試電子設備的銲墊,也會正確進行調查(probing),尤其可獲得對於熱膨脹極具卓越的穩定性。
導塊13嵌入接點組裝體9時,則設有往配置輸入端子5及輸出端子6部分的兩側延伸的突出部14及17。突出部14則如後續說明所示,具有絕緣遮蓋連接器電路配線功能、或補強檢查電路板的功能。
如圖6所示,收納於導塊13的接點組裝體9,是讓數個輸入端子5同時接觸設於受試電子設備18內面的銲墊10(在此為16個)。此時,受試電子設備18只對XY向的角度θ配置導塊13。此配置是由未標示於圖示的搬運手段、定位手段、押壓手段等所構成,圖6表示同時供應2個受試電子設備18的狀態。
另一方面,接點組裝體9的數個輸出端子6則從導塊13底端突出,以同時接觸檢查電路板19電路配線21的配線銲墊11(參閱圖7)。檢查電路板19是由印刷配線電路板或可撓式配線電路板等所構成,故視其需要將數片堆疊的突出部22插入於連接器插座,再藉此與電路檢查裝置進行電氣連接。
圖7表示檢查電路板例側視圖。檢查電路板19是在聚亞醯胺等撓屈度膠膜上,具有形成銅箔圖樣的電路配線21、及連接端子插座的突出部23。形成出因應輸出端子6的電路配線21,圖7的3個輸出端子6則與3條電路配線21接觸。
如圖7所示,檢查電路板19上有開啟貫穿孔24。此貫穿孔無法收納1片檢查電路板時,而如圖6所示需要2片檢查電路板19、20時,則讓輸出端子6中的數條通過此貫穿孔24,以接觸下方檢查電路板20的電路配線21。圖7的檢查電路板19,是在1區劃組件上設有3個貫通孔24,但也可視其需要即以增減,甚至也可在檢查電路板20上設置貫通孔的3片檢查電路板。
重疊檢查電路板19、20時,當重疊電路板厚度在輸出端子6高度之內,輸出端子6前端可透過貫穿孔而從重疊的檢查電路板中突出,故完全沒有接觸電路配線21的問題。輸出端子6接觸壓力會因檢查電路板的上下而出現些微差異,但因採用較大的垂直式探針變形長度,故可在誤差範圍內進行收納。
實施型態1變更例的目的在於;利用略同於實施型態1的結構體,電氣連接被排列成格子狀的CPLD(Complex Programmable Logic Device)、或改換成FPGA等可程式電子零組件(後述訊號構成電路或)而使用實施型態1結構的排列於晶圓上的晶片銲墊,再與例如泛用市售外部連接測試器或所述內建遙控器電腦(於實施型態3中作說明)連接,而得以用少數配線以電氣連接晶片銲墊。
本實施型態1的變更例結構,是從排列成格子狀的CPLD或FPGA連接到輸出入端子等狹隘間距配線上,因此傳統PCB電路板的CPLD或FPGA輸出入端子到狹隘間距配線中,則擴大PCB電路板的空穿孔,因此相較於本實施型態1的變更例,會面臨到無法高密度封裝的問題。此外,不利用PCB而得以進行其他高密度封裝的陶瓷電路板等,則具有價格昂貴的缺點。
實施型態1及本實施型態1的變更例中的檢查電路板可達成,撓性膠膜所構成厚度為20~30微米,且配線厚度達相同程度。此外,前述各向異性聚合物53厚度也在0.2mm左右,為隨時確保接點上的接觸力,垂直式探針2的厚度方向約為0.6mm,因此可在縮小CPLD或FPGA輸出入端子起到檢查電路板距離的情況下進行高密度封裝。
依據圖面說明實施型態1的變更例。圖8是用於本實施型態1變更例的接點組裝體支承機構構成、及說明該功能側視圖。圖8所示的接點組裝體支承機構構成,略同於實施型態1。不同於實施型態1的構成,是在檢查電路板19、檢查電路板20上附加電路配線21並追加配置電路配線21A。此外,替代受試電子設備18(如圖6所示),具有被更換成略類似於該受試電子設備18結構的CPLD或FPGA等可程式電子設備18-1。
圖9是用於連接前述第1-1實施型態所用接點組裝體與外部測試器、或內建記憶體電腦的檢查電路板側視圖。圖9的檢查電路板19的形狀,是在形狀不同於實施型態1的電路配線21上追加配置電路配線21A。再者,圖8及圖9的電路配件21及21A,是電氣連接可程式電子設備18-1端子。此外,電路配線21及21A可驅動收受來自於高階檢查電路或內建記憶體電腦訊號、及連接電源線的可程式電子設備18-1。
電路配線21級21A屬於可程式電子設備18-1輸出入通訊電路,可藉由連接例如排列於晶片上的晶片銲墊,以檢查晶片電路。
接著請看圖式說明本發明實施型態2。此實施型態2屬於不需在實施型態1上使用堆疊接點1定位棒12的結構。換言之,藉由部分黏著劑鄰接帶狀樹脂膠膜堆疊,以接合前述帶狀樹脂膠膜。而且帶狀樹脂膠膜是藉由部分填充黏著劑的厚度,以確保堆疊間隔。
依照圖10乃至圖15說明實施型態2的構成與功能。圖10為實施型態2整體側視圖。51屬於CSP(Chip Size Package)或BGA(Ball Grid Array)等電氣輸出端子排列成格子狀,以固定電子零組件52的支座。電子零組件52用於因應實施型態1的受試電子設備18。圖11為圖10分解側視圖。圖11是將電子零組件52固定配置於支座51的孔51-1。此外,電子零組
件52下方則配置了各向異位聚合物53,且於下方配置接點組裝體。
圖12表示排列電子零組件52電氣輸出端子52-1的下方側視圖。圖13表示各向異位聚合物例側視圖。此各向異位聚合物53,是在矩形非導電性材料所構成的主體部53-2內外,埋設許多呈細狀導電性材料,另一方面,接觸電氣輸出端子後,則從概略接觸位置朝反方向通電。探針輸入端子直接接觸電子零組件52電氣輸出端子52-1時,當電氣輸出端子52-1接觸部形狀為球面時會發生滑移,因而介於各向異位聚合物53。該各向異位聚合物53材料相當於信越化學公司所銷售的產品。
圖14是藉由接合實施型態2上的樹脂狀膠膜71及探針72,以組裝成探針組裝70側視圖。圖15是朝表面方向整列數列圖14所示之探針組裝70所設置的側視圖。圖15上的80是從黏著劑等高分子有機材料所構成之接合材。鄰接探針組裝70則透過接合材80,被固定於所需探針組裝70間隔上。因此電子零組件52的電氣輸出端子52-1,是透過各向異位聚合物53而連接探針72輸入端子。關於外部配線等電氣連接,則同於實施型態1。
依據實施型態2可在不需要貫通樹脂狀膠膜71之間的貫通棒,即可獲得接點組裝體。
接下來將說明本發明實施型態3。以往都在遠離探針卡位置的市售外界測試器等檢查裝置,以電氣接觸被配置於晶片上的許多晶片電極接點,因而難以在晶圓晶片端子上同時接觸接點而與檢查電路導通。這是因多層電路板在前述探針卡內具有因應許多配線的空間限制。此外,市售外部測試器造價昂貴。因此實施型態3便著眼於這種狀況下,藉由較低價電腦與內建記憶體電腦,以解決需要較大配線空間的問題。
以電路板內CPLD或FPGA所構成的可程式系統,授受來自於外界測試器的訊號後,便可與訊號構成電路78通訊,以解決前述多層電路板內配置許多配件的問題。
其特徵在於為了前述目的,而在矩形外圍使用具有端子的可程式電子設備等以作為訊號構成電路時,由於可程式電子設備大於晶圓上的晶片,因此不將內建記憶體電腦與前述可程式電子設備配置同一個平面上,而是特別考量前述可程式電子設備與晶圓配件角度。
圖16屬於本發明實施型態3之相關電氣功能檢查裝置系統構成例方塊圖。本電氣功能檢查裝置系統,在配線電路板上具有內建記憶體電腦,不需許多配線便可高速因應檢查處理作業。圖16中的120表示泛用型電腦,例如:個人電腦。74表示內建電路探針卡,在圖16中則用二點虛線予以標示。內建電路探針卡74是由連接於泛用型電腦120的通信介面121、及連接於通信介面121的內建記憶體電腦122、及連接於內建記憶體電腦122的訊號構成電路78所構成。
訊號構成電路78,相當於圖6所示的比較輸出入端子數較少的受試電子設備18、或圖8所示之比較輸出入端子數較多的可程式電子設備18-1。設置數個訊號構成電路78,並可依據各種目的以啟動測試。73表示晶圓晶片端子。附回路探針卡74的訊號構成電路78、及晶圓晶片端子73之間配置了探針100,且以電氣連接兩構件。個別晶片的檢查訊息,則從泛用型電腦120送至通訊介面121。而且透過通訊介面121將檢查訊息傳輸到內建記憶體電腦122,並於內建記憶體電腦122與訊號構成電路78中,傳輸與接收測試內容及結果。訊號構成電路78則生成支援晶圓晶片端子73的檢查訊號,並在晶圓晶片端子73之間傳輸與接收檢查時之所需訊號。該訊號構成電路78則接收來自於晶圓晶片端子73的檢查結果後傳輸給內建記憶體電腦122。內建記憶體電腦122則透過通訊介面121傳輸與接收泛用型電腦120與訊息。
此外,訊號構成電路78則因應被配置於晶圓晶片端子78矩形狀電極(銲墊)一端的數個訊號構成電路78。例如:在晶圓晶片端子73的一邊千鳥排列200個電極時,2個訊號構成電路78則因應2個訊號構成電路78。接下來,從1個訊號構成電路78端子起,將100條配線連接於晶圓晶片端子73的奇數電極,另一個從訊號構成電路78端子開始的100條配線,則連接晶圓晶片端子73的偶數電極。因此因應矩形排列4邊時,8個訊號構成電路78則支援1個晶圓晶片73的800個電極。本發明並未限定於特別排列成矩形狀的晶圓晶片端子73,而且也可適用於當1個訊號構成電路78支援排列成1個直線狀晶圓晶片端子73時。
圖17表示本發明實施型態3之相關電氣功能檢查裝置系統變更例方塊圖。本電氣功能檢查裝置系統,則藉由位於電路板外的外部測試器的收受訊號,不需進行複數配線且可因應高速的檢查處理。圖17的探針卡74訊號構成電路78、及晶圓晶片端子73與探針100,具有同於圖16所示的構成及作用。75為可程式系統,76為外部測試器。外部測試器76是以市售LSI測試器連接數百條或甚至超過此數量的數個訊號線,且包含可檢查1個或數個晶片的訊號。但同時對數個晶圓上的晶片進行整批檢查上,連接晶圓端子時,因受到附電路探針卡74空間的限制,因此難以對數個晶圓上的晶片同時實施整批檢查。
可程式系統75的主要設備則有CPLD與FPGA,可處理具有序列/串列變換功能、或極限掃瞄(boundary scan)功能等多功能系統的訊號。此外,首次設定可程式檢查處理內容時或變更時,可依據來自於泛用型電腦120的命令予以處理,還可在短時間內處理內容。因此用可程式系統處理來自於外部測試器76的訊號,以便在附電路探針卡74配線空間做成可配線條數,以便在訊號構成電路78之間傳輸與接收訊號。
以下將參閱圖面詳細說明本發明實施型態3。圖18表示本實施型態3相關LSI晶片檢查裝置1000整體構成的概略側視圖。此LSI晶片檢查裝置1000,可整合例如記憶體被排列成線狀的數個銲墊,以接觸數個探針後再進行高速檢查。
圖18的709-1表示X向定位構件、710-1表示Y向定位構件。本實施型態3的X定位構件709-1、Y向定位構件710-1具有略為相同形狀與功能。但X向定位構件709-1則如圖18、19所示,具有朝下方開口的切口狀第1嵌合溝711。此外,Y向定位構件710-1則如圖19所示,具有朝上方開口的切口狀第2嵌合溝712。藉此從上方組裝X向定位構件709-1、從下方組裝Y向定位構件710-1,在各讓數個第1嵌合溝711與第2嵌合溝712互為一致後,以構成出整體呈格子狀定位結構體。並發揮相互達成正確且確實定位X向定位構件709-1、Y向定位構件710-1的手段與功能。
如上述所組裝的X定位構件709-1、Y向定位構件710-1上方,在Y向有數個探針603-1,並藉由與帶狀膠膜相關的狀態進行配置。此外,探針603-1則藉由將與該探針603-1息息相關的帶狀膠膜排列成數片厚度方向(X向),以隔開所定間隔以進行堆疊排列。實際上則如第1及實施型態2相關說明所示,在膠膜狀絕緣膜的膠膜3上,基於微影技術在蝕刻及電鍍等加工手段上形成與配置接地線、及導電部。110為單軸用測試電路。120為泛用型電腦,121為通訊介面,122為內建記憶體電腦,123表示配線電路板,124表示配線電路板上的配線。
圖19為圖18的放大圖,圖18為LSI晶片檢查裝置1000主要部分的側視圖。圖19中的110表示單軸測試電路,圖16相當於訊號構成電路78。2組單軸測試電路110被堅固黏貼於X向定位構件709-1的側面。圖20表示單軸測試電路110正視圖。單軸測試電路包含了撓屈度膠膜111、訊號構成電路112、連接配線113及輸出入線114。在鄰接撓屈度膠膜111、連接配線113端子的部分上,有形成出切口115。形成於單軸測試電路110的切口115,用於避免該單軸測試電路110與Y向定位構件710-1相互干涉。
可撓式膠膜111在實施型態1上,是由同於帶狀膠膜3材質所構成,連接配線113用於發揮略同於回路配線21探針的電氣連接功能。訊號構成電路112將來自於前述圖16所說明的泛用型電腦120檢查訊息,傳輸到從介面75接收的連接線113。訊號構成電路112可在紙面上下方確保所需空間,因此可對1個晶片配置1各檢查電路。圖20是將來自於2個訊號結構電路112的連接配線113,連接於晶片上的銲墊10,實際上從一個多數訊號構成電路112,是透過前述連接配線113,再連接於1個晶片上的銲墊10。
圖21是從圖18箭頭Y方向所呈現的圖。圖22是從圖18箭頭X方向所呈現的圖。將固定插梢109壓入圖19、21上的X向定位構件709-1上的開孔791-1,再將圓棒104夾住固定於固定插梢109與X向定位構件709-1凸起部的一端。本實施型態的圓棒104,被配置於1直線方向(此時僅限來自於X向)。後述的實施型態是呈來自於X及Y向的配置。圖22上的連接配線113,接觸從撓屈度膠膜111若干突出的輸出變形部610-1,以藉此達成電氣連接。成形於單軸測試電路110的切口115,用於避免該單軸測試電路110與X向定位構件709-1的相互干涉。
本實施型態3上的配線電路板123、形成與訊號構成電路78的訊號構成電路112位於不同的平面上,此外訊號構成電路112被配置成和撓屈度膠膜111呈直交配置。因此電子設備111平面狀大小及排列數,可藉由增加撓屈度膠膜111配線基板123直交方向高度予以因應。
參閱圖面以說明實施型態4。實施型態4可讓比實施型態3更多的接點有效因應晶圓晶片端子。系統構成則同於圖16所示的方塊圖。但晶圓晶片端子變多時,將訊號構成電路上的CPLD或FPGA等輸出端子排列成格子狀的電子設備,則以本實施型態4較為有效。
圖23表示本實施型態4的構成側視圖。圖23的120為泛用型電腦、121是通訊介面、122是內建記憶體電腦、123是配線電路板、124是配線電路板上的配線。800接點組裝體,而具有同於實施型態1或2的接點組裝體的構成。709-1是同於實施型態3所說明之Y向定位構件。X向定位構件709-1、及Y向定位構件710-1具有略同的形狀與功能。77是晶圓晶片端子,探針用於維持接觸晶圓晶片端子77的接觸力。
77-1是多數晶圓晶片端子77的晶片。77-2是維持多數晶片77-1的晶片,晶片77-1為晶片77-2的一部份而予以設置成數個。圖23是將晶片77-1配置於晶片77-2的下方。
內建記憶體電腦122起,到連接訊號構成電路112的過程,同於實施型態3。
圖23上的晶圓77-2面A、及配線電路板123面B呈平行。此外,訊號構成電路112的可程式設備面C與晶圓上的面A為垂直。
只要依據本實施型態4,從檢查電路直接因應1對晶片的檢查電路1,以便在排列於晶圓上的所有晶片銲墊收受檢查訊號,便可在不進行序列檢查的情況下,同時建構高速晶圓檢查系統。此外,實施型態4是藉由實施型態1級2的電氣連接手段達成目的。
從有效利用設備觀點來看,泛用型電腦或電路部分,並排列於新晶片的銲墊時,只更換探針組裝再進行晶圓檢查較具經濟效益。可藉由組合本實施型態5的變換座標電路、及可程式電子設備以達成前述目的。
具體而言,實施型態5在於提供,未更換配線電路板123及訊號構成電路78,而在大小與位置不同、且銲墊排列也不同的LSI晶片上,因應更換探針603-1的方法。
本實施型態5屬於平行配置實施型態1變更例之相關圖8結構(訊號構成電路78),讓電路配線21透過圖26所示的變換座標電路,藉由連接圖22的610-1接點以便達成。一個可程式電子設備18-1輸出入電路配線,即使連接於數個不同晶片的銲墊端子,也會因可程式系統以發揮檢查用途。
此外,略同於單軸用測試電路110,並不是以直交單軸用測試電路110狀態進行排列,而是平行排列數個單軸用測試電路110,以提供可因應讓ASIC等銲墊排列成矩形狀的簡潔晶片裝置。
參閱圖面說明實施型態5。實施型態5猶如實施型態3或4般,可讓接點因應高密度晶圓晶片端子。圖24為本實施型態5相關LSI晶片檢查裝置1000系統構成的概略正視圖。圖24的110為單軸用測試電路,並將訊號構成電路112(或訊號構成電路78)安裝於撓屈度膠膜111。CPLD或FPGA等則用於訊號構成電路112。內部結構則具有實施型態1的變更例結構。
125是被檢查電路的探針配件。如圖22所示,探針配件125包含探針603-1、連接配線113與撓屈度膠膜111等。可藉由在連接配線113與圖26端子a1、b1....11及a2、b2.....12上連接配線,對變換後的探針603-1進行通電。
126是變換座標電路。仲介連接被檢查電路125端子(晶圓晶片端子77等)與單軸測試電路110端子(垂直式探針端子)之間的同時,在兩側子之間修正偏位、或進行用於變更的變換座標。123是配線電路板,而同於第3及實施型態4所述內容。此外,圖24上的探針配件125與變換座標電路126被做成組件,且可對內建電路的探針卡74進行裝卸。
圖25為構成本發明實施型態5相關LSI晶片檢查裝置1000系統電路的方塊圖。基本上本實施型態的構成系統電路,同於圖16方塊圖所示內容,但在內建電路的探針卡74與晶圓晶片端子73之間所配置的變換座標電路126則不同。
以下將依據上述構成,說明本實施型態5之相關LSI晶片檢查裝置1000的動作。被檢查電路方面,當晶圓晶片被選定時,有時該晶圓晶片端子73的排列結構、與LSI晶片檢查裝置1000(訊號構成電路78,也就是訊號構成電路112端)的端子排列結構會不同。此時,執行晶片電路檢查後,則依據本實施型態的變換座標電路126的動作,在晶片與探針卡74之間執行座標變化,且在晶圓晶片端子73矩形外圍上有端子的排列結構上,則透過變換座標電路126以電氣導通訊號構成電路78的端子排列結構。
圖26及27是依據變換座標電路126以說明變換座標動作事例的模式圖。這兩圖表示圖26或特定晶片上的晶圓晶片端子73的配置結構(端子位置)、或對視定之晶圓晶片端子73表示變換座標處理的模式圖,圖27表示上述晶圓晶片端子73的配置位置、及變換座標處理後的變換座標電路訊號之到達位置的模式圖。
圖26上塗黑部位(後續記載成●),是在上述晶圓晶片上的晶圓晶片端子位置,而稱為晶圓晶片端子位置(a1、b1、c1....)等。此外,此●點也屬於變換座標後的訊號到達目標點。將這些晶圓晶片端子位置視為A群後則有(a1)、(b1)、(c1)、(d1)、(e1)、(f1)、(g1)、(h1)、(i1)、(j1)、(k1)、(11);B群則有(a2)、(b2)、(c2)、(d2)、(e2)、(f2)、(g2)、(h2)、(i2)、(j2)、(k2)、(12)。A群用於因應晶片A、B群用於因應晶片B。A群與B群的X向間隔為Smm間隔。關於Y向配列也可省略。A群與B群的訊號排列完全相同、或幾乎是由相同排列而成。
圖26上則有訊號結構電路78輸出的電路配線21的平面圖位置座標,○則稱為訊號構成電路配線位置(X1、X2、X3....)等。此外,此○所示點表示應變換座標的訊號出發點。α群則有(X1)、(X2)、(X3)、(X4)、(X5)、(X6)、(X7)、(X8)、(X9)、(X10)、(X11)、(X12);β群(Y1)、(Y2)、(Y3)、(Y4)、(Y5)、(Y6)、(Y7)、(Y8)、(Y9)、(Y10)、(Y11)、(Y12),X及Y向是是以Pmm間隔進行排列。關於Y向排列則省略。α群、β群、γ群具有相同X座標或Y座標,而屬從數個CPLD輸出的訊號構成電路配線位置。圖26的α群是從4列的○所構成,因此是藉由4個可程式電子設備18-1所構成。
γ群的一部份則有Z1、Z2、Z6、Z11、....Z17。α群與β群及γ群訊號排列完全相同、或幾乎是由相同排列而成。
A、B群與α、β、γ群並不是一開始就存在特別排列,而是取決於晶圓上晶片端子排列、及訊號構成電路78所輸出的電路配線21的配置。
(X1、X2、...、X5、...、Y1、Y2、...、Y5、....、Z1、Z2、....)被排列於檢查電路板19、或檢查電路板20上。此外(X6、X7、...、X10、...、Y6、Y7、...、Y10、....)被排列於檢查電路板19、或檢查電路板20上。
以模式表現電路配線21的位置與晶圓晶片端子,圖26般的關係則藉由因應晶圓上晶片端子的探針配件125、及標準單軸用測試電路110與配線電路板123,構成LSI晶片檢查裝置時所出現的相關位置。當位於○與●相關位置時,由於從回路訊號線21開始是位於X1→a1、X2→b1、X4→c1、....、X16→i1、....、X20→i2群組,由於●並未實施來自於其他群組的○訊號線,因此可藉由1個可程式電子設備18-1變換座標。
如同X5→a2、Y4→b2、....、Z1→d2(跨越配線)....X20→I2所示,跨越3群以進行配線時,則藉由從3個可程式電子設備18-1所得的訊號,以位於檢查第2群晶圓上的晶片方式予以配線。
從上述可知,可將可程式電子設備18-1電路配線21,分配配線於晶圓上的晶片端子上。此時的條件就是○數要多於●數。在具體設計上,需籌畫用於避免接觸配線交叉點的多層配線。
再者,各晶圓晶片的變換座標對象也可不需如圖26所示,此例只不過是將晶圓晶片的配置結構變換成矩形排列的事例之一。而且變換晶圓晶片位置的座標後,則實施辨識圖27所示矩形配置結構的電氣功能測試或檢查。
先前說明的實施型態3中,關於訊號構成電路78方面,則考量使用矩形狀外圍上有端子的訊號構成電路112等,大於晶圓77-2上的晶片77-1,而不將內建記憶體電腦122、與前述訊號構成電路112配置成相同平面上,而是在前述訊號構成電路112與晶圓77-2配置角度上實施特別考量或籌畫,但本實施型態5是藉由變換座標電路126以變換座標,因此訊號構成電路112與晶圓77-2配置角度上,不需實施特別考量或籌畫,便可採用簡易構成。
在說明上述實施型態1乃至5時,是在製造半導體時,被檢查電路的晶片(LSI)被配設於晶圓的狀態下,整體檢查數個晶片,以說明本發明的特徵態勢。但除了一次檢查數個晶片的方法,還有例如從晶圓個別切出晶片、或將數個彙總為一個再切出,再將被切出的晶片排列於數個承板(托盤或測試板)上,以藉由一次檢查數個晶片,以進行整體檢查。
圖28為本發明實施型態6,而如前述所言將數個晶片排列配置於測試板上,以便讓前述LSI晶片檢查裝置1000適用於數個晶片上以進行一次檢查的維持晶片結構側視圖。圖6是將被測試晶片插入於被排列於測試板的數個晶片插座,並將來自於晶片測試器的配線連接於測試板,在以依序測量插入被測試晶片的現行測試方法上,將被排列於測試板上的插座端子插梢,置換於探針組裝體的輸出端子上後,即成立類似的檢查方法。換言之,插入被測試晶片的插座插梢端子,是以個人電腦或工作站控制連接於CPDL的電路網,即可同時並列測量測試板上的數個被測試晶片。對個人電腦輸入包含測試圖樣的測試程式、及規定測量程序的控制程序等,就可用電腦予以替代,而不需用到昂貴的晶片測試器,此外可同時藉由並列檢查,以縮短被測試晶片的檢查時間,因此可在現行封裝晶片測試上,獲得大幅削減成本的效果。此外,使用現行晶片測試器,並對個人電腦與工作站等輸入包含測試圖樣的測試資訊,同時還可藉由這台電腦或工作站,同時並列檢查被測試晶片,以便將現行晶片測試器視為經營資源予以使用的同時,還可削減檢查成本。
即使一次檢查排列於測試板上的數個晶片,也可使用實施型態5上的變換座標回路,以處理變換座標動作。因此即使在測試板上不規則配置晶片,也可辨識為因變換座標而規則排列(例如:矩形排列)以進行電氣功能檢查。此外,可藉由變換座標電路以更加縮小未來的晶片尺寸(積體密度更高),即使變更晶片端子位置,LSI晶片檢查裝置1000的規格,也可藉由直接處理變換座標以作因應。
如同前述各種實施型態的說明,本發明的被測量物並未限定於封裝結構,即使針對形成於半導體晶圓上的數個晶片,或排列於測試板上的數個晶片,也可同時進行一次探針檢查。此外,接點組裝體支承結構上若使用熱膨脹率較小的材料,那麼在老化(burn in)測試時,也可對細微化的被測定物的銲墊間距,控制接點組裝體的延伸,因此不發生探針位置偏位,而得以在高溫下進行特性檢查。
再者,即使讓大口徑晶片更加細微化,也可藉由將發明之接點組裝體支承結構的配置擴及XY方向以作因應。
本發明基於圖面的最佳實施型態予以說明,但只要是熟習該項技術者也能在不脫離本發明思想的情況下,輕易地進行各種變更與改變,因此本發明亦包含這些變更例。
1...接點
2...垂直式探針
3...帶狀樹脂膠膜
4...U字型彈性變形部
5...輸入端子
6...輸出端子
7...開口長孔
8...定位貫通孔
9...接點組裝體
10...銲墊
11...回路銲墊
12...定位棒
13...板狀導塊
14...突出部
15...長方形開口部
16...嵌溝
17...突出部
18...受試電子設備
18-1...可程式電子設備
19...檢查電路板
20...檢查電路板
21...電路配線
21a...配置電路配線
22...配線電路板突出部
23...插座突出部
24...貫通孔
25...連結支柱
26...支承支柱
27...板狀母材
28...導板
51...支座
52...電子零組件
52-1...電氣輸出端子
53...各向異位聚合物
53-2...主體部
70...探針組裝
71...樹脂狀膠膜
72...探針
73...晶圓晶片端子
74...電路探針卡
75...訊號構成電路
76...外部測試器
77...晶圓晶片端子
77-1...多數晶圓晶片端子77的晶片
77-2...維持多數晶圓晶片端子77-1的晶片
78...訊號構成電路
79...訊號線
80...接合材
100...探針
109...固定插梢
110...單軸測試電路
111...撓屈度膠膜
112...訊號構成電路
113...連接配線
114...輸出入線
115...單軸測試電路的切口
120...泛用型電腦
121...通信介面
122...內建記憶電腦
123...配線電路板
124...配線電路板的配線
125...探針配件
126...變換座標電路
602...晶片上的銲墊
603-1...探針
604-1...Ground Line Pattern
605-1...膠膜狀絕緣膜的膠膜
606-3...導電部
610-1...輸出變形部
709-1...X向定位構件
710-1...Y向定位構件
711...第1嵌合溝
712...第2嵌合溝
722...銅配線
791-1...709-1上的開口
1000...LSI晶片檢查裝置
圖1:本發明實施型態1所用的接點說明圖,同圖(a)表示正視圖、圖(b)為平面圖。
圖2:前述實施型態1所用接點的正視圖,同圖(a)(b)(c)(d)各表示實施型態所用之4種接點。
圖3:說明前述實施型態1所用的接點組裝體的構成及功能的部分平面圖。
圖4:說明前述實施型態1所用的接點組裝體構成側視圖。
圖5:說明前述實施型態1所用的接點組裝體的構成及功能的平面圖。
圖6:說明前述實施型態1所用的接點組裝體支承機構的構成及功能的側視圖。
圖7:用於連接前述實施型態1所用的接點組裝體、與電路檢查裝置之檢查電路基板的側視圖。
圖8:說明前述實施型態1變更例所用的接點組裝體支承機構的構成及功能的側視圖。
圖9:用於連接前述實施型態1變更例所用的接點組裝體、與電路檢查裝置之檢查電路基板的側視圖。
圖10:本發明實施型態2所用的電子零組件整體側視圖。
圖11:圖10所示的電子零組件分解圖。
圖12:前述實施型態所用的電子零組件的電氣輸出端子排列圖。
圖13:前述實施型態所用的電子零組件的各向異性聚合物側視圖。
圖14:前述實施型態上用於接合樹脂狀膠膜與探針的探針組裝側視圖。
圖15:在前述實施型態上鄰接數個組裝探針,而透過接合材予以結合固定狀態的側視圖。
圖16:本發明實施型態3所用的探針裝置的控制系統方塊圖。
圖17:本發明實施型態3變更例的電氣功能檢查裝置的系統構成方塊圖。
圖18:表示前述實施型態所用的接點組裝體的部分構成。
圖19:前述實施型態所用的接點組裝體主要部位的放大側視圖。
圖20:前述實施型態所執行的單軸測試用測試電路的正視圖。
圖21:從圖18的X箭頭方向,觀看前述實施型態所用的接點組裝體圖。
圖22:從圖18的Y箭頭方向,觀看前述實施型態所用的接點組裝體圖。
圖23:依據本發明實施型態4的相關接點組裝體,構成整體檢查系統的側視圖。
圖24:構成本發明實施型態5的相關電氣訊號檢查裝置系統的概略正視圖。
圖25:構成本發明實施型態5的相關LSI晶片檢查裝置1000系統電路方塊圖。
圖26:在本發明實施型態5上,依據變換座標電路的變換座標動作,且在特定晶片上呈晶圓晶片端子配置結構(端子位置)、及針對規定晶圓晶片端子表示變換座標處理之模式圖。
圖27:配置圖26所示之晶圓晶片端子及變換座標處理後,表示變換座標電路訊號到達位置的模式圖。
圖28:適用於本發明實施型態6之相關LSI晶片檢查裝置1000的整批晶片檢查用晶片支承結構側視圖。
圖29:傳統接點組裝體支承機構正視圖。
1...接點
2...垂直式探針
3...帶狀樹脂膠膜
4...U字型彈性變形部
5...輸入端子
6...輸出端子
7...開口長孔
8...定位貫通孔
Claims (14)
- 一種接點組裝體,其特徵在於:該接點組裝體被設置於受試電子設備與電路檢查裝置之間,且用於兩裝置間電氣導通的接點組裝體上;在具有接觸前述受試電子設備銲墊的第1端子、及接觸前述電路檢查裝置銲墊的第2端子,第1及第2端子間有具備彈性變形部的垂直式探針、以及數個前述垂直式探針以等間隔被配置於長方向的帶狀樹脂膠膜所構成的接點;在鄰接數個前述接點之間,以規定間隔將前述垂直式探針挪往長方向,且以規定間隔隔開重疊於帶狀樹脂膠膜表面方向,並將各接點固定於表面方向定位的定位構件;具備可容納數個被定位於前述定位接點的開口部,及厚度幾乎等於前述接點寬幅的框體結構導塊;及前述導塊上設有嵌入前述已插入定位構件的溝槽,讓垂直式探針的前端在自導塊上面及下面位置垂直突出的狀態下,定位與支承接點。
- 如請求項1所述之接點組裝體,其中,所述接點具備呈長方形彎曲形狀彈性彎曲部,該彈性彎曲部的兩個前端,包含朝向垂直方向形成出第1及第2端子的垂直式探針、及長孔朝被包圍於前述彈性彎曲部而開口的帶狀樹脂膠膜,彎曲部的兩個前端則從帶狀樹脂膠膜的長度方向兩側呈垂直突出。
- 如請求項2所述之接點組裝體,其中,所述垂直式探針屬於,彎曲部的前端各從帶狀樹脂膠膜的長度方向兩側垂直突出,一端構成出接觸受試電子設備銲墊的輸入端子,另一端則構成出接觸檢查電路板之電路配線銲墊的輸出端子。
- 如請求項2所述之接點組裝體,其中,所述帶狀樹脂膠膜上呈開口的長孔長邊端,而具有寬幅同於垂直式探針的樑結構,此樑是對垂直式探針的接觸壓力而與垂直式探針進行彈性變形。
- 如請求項1所述之接點組裝體,其中,所述接點厚度視為t,將受試電子設備所形成之格狀銲墊間距視為p後,前述重疊數片接點的垂直式探針前端部,是對帶狀樹脂膠膜長度方向的直線上,配置具有Sin θ=t/p關係的角度θ。
- 如請求項1所述之接點組裝體,其中,所述重疊數片的接點上,在相同位置上設有數個貫穿孔,將屬於定位構件的定位棒插入此貫通孔,讓垂直式探針的端子部分與受試電子設備銲墊數互為一致,以固定數片接點。
- 如請求項5所述之接點組裝體,其中,與從前述導塊突出之輸入端子接觸的受試電子設備,在檢查時是對導塊長度方向,僅傾斜前述角度θ以作裝配。
- 如請求項1所述之接點組裝體,其中,設置與從前述導塊突出之輸出端子接觸之電路配線的檢查電路板,且於檢查電路板的一部份上設有突出部後插入於連接器插座,以電氣連接受試電子設備與電路檢查裝置。
- 如請求項8所述之接點組裝體,其中,所述檢查電路板上設有貫穿孔,當設有數片檢查電路板時,則將部分垂直式探針的輸出端子插通於此貫穿孔,以接觸電路板之電路配線的銲墊。
- 如請求項1所述之接點組裝體,其中,所述重疊的數片接點之間,是藉由黏著劑等有機絕緣材料以支承間隔。
- 一種LSI晶片檢查裝置,其特徵在於:該接點組裝體被配置於泛用型電腦與受試LSI晶片及銲墊的晶圓;具有前述晶圓晶片銲墊面A與平行面B的配線電路板;排列於該配線電路板上的通訊手段與該通訊手段進行電氣連接的內建記憶體電腦;排列於前述內建記憶體電腦與前述銲墊面A與數個垂直面C上的內建電子設備電氣連接裝置;接觸前述受試LSI晶片銲墊的第1端子、與接觸前述內建電子設備電氣連接裝置銲墊的第2端子,在第1及第2端子之間具備擁有彈性變形部的垂直式探針;及前述內建電子設備電氣連接裝置的輸出入線,被用於電氣連接前述內建記憶體電腦及垂直式探針,垂直式探針的輸入端被電氣連接排列於晶圓上的LSI晶片銲墊。
- 如請求項11所述之LSI晶片檢查裝置,其中,垂直式探針與LSI晶片之間有裝配變換座標裝置,以整合前述垂直式探針與LSI晶片之間的端子排列。
- 一種LSI晶片檢查裝置,其特徵在於:該接點組裝體具有設置數個LSI晶片的測試板;配置於此測試板且具端子插梢的數個晶片插座;及用於將晶片插座的端子插梢連接於CPLD的電路網;透過前述CPLD連接於內置含測試圖樣的測試程式電腦,以同時並列檢查插入於上述晶片插座數個受試LSI晶片。
- 如請求項13所述之LSI晶片檢查裝置,其中,將電腦連接於晶片測試器,再從此晶片測試器驗收處理包含測試圖樣的測試訊息。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005304992 | 2005-09-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200739080A TW200739080A (en) | 2007-10-16 |
TWI398640B true TWI398640B (zh) | 2013-06-11 |
Family
ID=37883433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW095131603A TWI398640B (zh) | 2005-09-19 | 2006-08-28 | Contact assembly and its LSI wafer inspection device |
Country Status (5)
Country | Link |
---|---|
US (1) | US7501838B2 (zh) |
JP (1) | JP2012093375A (zh) |
KR (1) | KR20070032613A (zh) |
CN (1) | CN1936596B (zh) |
TW (1) | TWI398640B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI286606B (en) * | 2004-03-16 | 2007-09-11 | Gunsei Kimoto | Electric signal connecting device, and probe assembly and prober device using it |
TWI397696B (zh) * | 2006-02-19 | 2013-06-01 | Gunsei Kimoto | Probe assembly |
JP5077735B2 (ja) * | 2006-08-07 | 2012-11-21 | 軍生 木本 | 複数梁合成型接触子組立 |
JP5077794B2 (ja) * | 2007-08-02 | 2012-11-21 | 軍生 木本 | プローブ組立体 |
JP5099487B2 (ja) * | 2007-08-03 | 2012-12-19 | 軍生 木本 | 複数梁合成型接触子 |
KR101400817B1 (ko) * | 2008-04-23 | 2014-05-28 | 크로마 일렉트로닉스 (센젠) 컴퍼니 리미티드 | 태양 에너지 실리콘 칩 테스터 |
US8476919B2 (en) * | 2010-02-25 | 2013-07-02 | Gunsei Kimoto | Prober unit |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3611128A (en) * | 1968-07-26 | 1971-10-05 | Hitachi Ltd | Probe header for testing integrated circuits |
JP2002296295A (ja) * | 2001-03-29 | 2002-10-09 | Isao Kimoto | 接触子組立体の接触子保持構造 |
TW512233B (en) * | 2000-06-19 | 2002-12-01 | Advantest Corp | Contact structure and assembly mechanism thereof |
TW557526B (en) * | 2001-03-16 | 2003-10-11 | Formfactor Inc | Wafer level interposer |
TW200408090A (en) * | 2001-11-08 | 2004-05-16 | Koninkl Philips Electronics Nv | Chip-mounted contact springs |
TWI225549B (en) * | 2001-03-15 | 2004-12-21 | Advantest Corp | Universal test interface apparatus between a device under test and a test head |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4045737A (en) * | 1975-12-22 | 1977-08-30 | Charles Wheeler Coberly | Integrated circuit probe |
US4618821A (en) * | 1983-09-19 | 1986-10-21 | Lenz Seymour S | Test probe assembly for microelectronic circuits |
JP2000114324A (ja) * | 1998-10-05 | 2000-04-21 | Mitsubishi Electric Corp | プローブカード、並びに半導体装置の検査装置及び検査方法 |
JP2001210685A (ja) * | 1999-11-19 | 2001-08-03 | Hitachi Ltd | テストシステムおよび半導体集積回路装置の製造方法 |
JP2002357627A (ja) * | 2001-05-31 | 2002-12-13 | Micronics Japan Co Ltd | 接触子シート |
JP4721099B2 (ja) * | 2004-03-16 | 2011-07-13 | 軍生 木本 | 電気信号接続装置及びこれを用いたプローブ組立体並びにプローバ装置 |
-
2006
- 2006-08-28 TW TW095131603A patent/TWI398640B/zh not_active IP Right Cessation
- 2006-09-06 CN CN2006101268272A patent/CN1936596B/zh not_active Expired - Fee Related
- 2006-09-14 US US11/521,195 patent/US7501838B2/en not_active Expired - Fee Related
- 2006-09-18 KR KR1020060090279A patent/KR20070032613A/ko active IP Right Grant
-
2012
- 2012-01-30 JP JP2012031080A patent/JP2012093375A/ja not_active Ceased
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3611128A (en) * | 1968-07-26 | 1971-10-05 | Hitachi Ltd | Probe header for testing integrated circuits |
TW512233B (en) * | 2000-06-19 | 2002-12-01 | Advantest Corp | Contact structure and assembly mechanism thereof |
TWI225549B (en) * | 2001-03-15 | 2004-12-21 | Advantest Corp | Universal test interface apparatus between a device under test and a test head |
TW557526B (en) * | 2001-03-16 | 2003-10-11 | Formfactor Inc | Wafer level interposer |
JP2002296295A (ja) * | 2001-03-29 | 2002-10-09 | Isao Kimoto | 接触子組立体の接触子保持構造 |
TW200408090A (en) * | 2001-11-08 | 2004-05-16 | Koninkl Philips Electronics Nv | Chip-mounted contact springs |
Also Published As
Publication number | Publication date |
---|---|
CN1936596A (zh) | 2007-03-28 |
JP2012093375A (ja) | 2012-05-17 |
US7501838B2 (en) | 2009-03-10 |
US20070063718A1 (en) | 2007-03-22 |
CN1936596B (zh) | 2012-01-11 |
TW200739080A (en) | 2007-10-16 |
KR20070032613A (ko) | 2007-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4721099B2 (ja) | 電気信号接続装置及びこれを用いたプローブ組立体並びにプローバ装置 | |
US6731123B2 (en) | Probe device | |
TWI398640B (zh) | Contact assembly and its LSI wafer inspection device | |
US7622937B2 (en) | Electrical signal connector | |
KR20060043662A (ko) | 전기신호 접속장치 및 이것을 이용한 프로브 조립체 그리고프로버 장치 | |
US7423441B2 (en) | Contactor assembly | |
TWI400448B (zh) | Electrical signal connection device | |
JP2009036743A (ja) | プローブ組立 | |
KR20130047933A (ko) | 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드 | |
JP4962929B2 (ja) | プローバ装置及びこれに用いるプローブ組立体 | |
JP2007279009A (ja) | 接触子組立体 | |
JP2020016631A (ja) | プローブユニット | |
JP2004274010A (ja) | プローバ装置 | |
JP5077736B2 (ja) | 接触子組立体及びこれを用いたlsiチップ検査装置 | |
JP2013142689A (ja) | 複数チップ同時測定用プローブ組立体 | |
US8476919B2 (en) | Prober unit | |
JP5333829B2 (ja) | プローブ組立体 | |
JP2010054487A (ja) | プローバ装置 | |
KR20110097529A (ko) | 프로버 장치 | |
TWI397691B (zh) | Probe station device | |
EP1457783A1 (en) | Probe device | |
JP2010091542A (ja) | プローブ組立体 | |
KR20130051843A (ko) | 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드 | |
JP2014202557A (ja) | プローブユニット、プローブ装置、および試験装置 | |
JP2001332592A (ja) | プローブ組立体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |