KR20070032613A

KR20070032613A - 접촉자 조립체 및 이를 사용한 ｌｓｉ칩 검사 장치

Info

Publication number: KR20070032613A
Application number: KR1020060090279A
Authority: KR
Inventors: 군세이 기모토
Original assignee: 군세이 기모토
Priority date: 2005-09-19
Filing date: 2006-09-18
Publication date: 2007-03-22
Also published as: TW200739080A; US7501838B2; CN1936596B; TWI398640B; US20070063718A1; CN1936596A; JP2012093375A

Abstract

XY 직교 좌표상에 배치된 단자 배열 X축에 대해 소정의 각도를 이루어 배치한 접촉자 조립체의 접촉자의 위치 정밀도 유지, 조립 작업의 용이화를 꾀한다. 이를 위해서 피시험 전자 디바이스와 회로 검사 장치를 접속할 때에 사용하는 접촉자 조립체 및 접촉자 조립체의 유지 구조를, 수직형 프로브의 위치를 길이 방향으로 등간격으로 엇갈리게 하여 중합시킨 복수매의 접촉자와, 이 접촉자를 등간격으로 엇갈리게 하여 복수매 중합시키고, 각 접촉자에 뚫린 복수의 관통공에 각각 위치 결정 막대를 삽입하여 접촉자끼리 고정하여 이루어진 접촉자 조립체와, 이 접촉자 조립체가 수납되는 개구부를 가진 프레임 구조의 가이드 블럭으로 구성한다. 그리고, 상기 가이드 블럭에 위치 결정 막대의 양 단부가 끼워지는 홈을 만들어 수직형 프로브의 선단부가 가이드 블럭의 상면 및 하면 위치에서 수직으로 돌출된 상태에서 접촉자 조립체의 위치 결정과 유지를 수행한다.

Description

접촉자 조립체 및 이를 사용한 ＬＳＩ칩 검사 장치{Contactor assembly and apparatus for testing LSI chip using the same}

도 1은 본 발명의 실시형태 1에 사용하는 접촉자를 설명하는 도면으로서, 도 1(a)는 정면도, 도 1(b)는 평면도이다.

도 2는 상기 실시형태 1에 사용하는 접촉자를 도시한 정면도로서, 도 2(a),(b),(c),(d)는 각각 일실시형태에 사용하는 4종류의 접촉자를 도시하고 있다.

도 3은 상기 실시형태 1에 사용하는 접촉자 조립체의 구성 및 그 기능을 설명하는 부분 평면도이다.

도 4는 상기 실시형태 1에 사용하는 접촉자 조립체의 구성을 설명하는 사시도이다.

도 5는 상기 실시형태 1에 사용하는 접촉자 조립체 유지 기구의 구성 및 그 기능을 설명하는 평면도이다.

도 6은 상기 실시형태 1에 사용하는 접촉자 조립체 유지 기구의 구성 및 그 기능을 설명하는 사시도이다.

도 7은 상기 실시형태 1에 사용하는 접촉자 조립체와 회로 검사 장치를 접속하기 위한 검사 회로 기판의 사시도이다.

도 8은 상기 실시형태 1의 변경예에 사용하는 접촉자 조립체 유지 기구의 구 성 및 그 기능을 설명하는 사시도이다.

도 9는 상기 실시형태 1의 변경예에 사용하는 접촉자 조립체와 회로 검사 장치를 접속하기 위한 검사 회로 기판의 사시도이다.

도 10은 상기 실시형태 2에서 사용되는 전자 부품의 전체 측면도이다.

도 11은 도 10에 도시된 전자 부품의 분해도이다.

도 12는 상기 실시형태에서 사용되는 전자 부품의 전기 출력 단자의 배열을 도시한 도면이다.

도 13은 상기 실시형태에서 사용되는 전자 부품에 사용되는 이방성 중합체를 도시한 사시도이다.

도 14는 상기 실시형태에서의 수지형 필름과 프로브가 접합되어 조립된 프로브 조립 사시도이다.

도 15는 상기 실시형태에서 인접하는 복수의 프로브 조립이 접합재를 사이에 두고 결합 고정되어 있는 상태를 도시한 사시도이다.

도 16은 상기 실시형태 3에 사용되는 프로버 장치의 제어 시스템의 블럭도이다.

도 17은 상기 실시형태 3의 변경예로서의 전기 기능 검사 장치의 시스템 구성을 도시한 블럭도이다.

도 18은 상기 실시형태에서 사용되는 접촉자 조립체의 일부 구성을 나타낸 사시도이다.

도 19는 상기 실시형태에서 사용되는 접촉자 조립체의 주요부를 더욱 확대한 사시도이다.

도 20은 상기 실시형태에서 실행되는 1축 테스트용 테스트 회로의 정면도이다.

도 21은 상기 실시형태에서 사용되는 접촉자 조립체를 도 18에서 화살표 X방향에서 본 도면이다.

도 22는 상기 실시형태에서 사용되는 접촉자 조립체를 도 18에서 화살표 Y방향에서 본 도면이다.

도 23은 상기 실시형태 4에 관한 접촉자 조립체에 의한 검사 시스템의 전체 구성을 도시한 사시도이다.

도 24는 상기 실시형태 5에 관한 전기 신호 검사 장치의 시스템 구성을 개략적으로 도시한 정면도이다.

도 25는 상기 실시형태 5에 관한 LSI칩 검사 장치(1000)의 시스템의 회로 구성을 도시한 블럭도이다.

도 26은 상기 실시형태 5에서, 좌표 변환 회로에 의한 좌표 변환 동작으로서, 특정 웨이퍼칩에서의 웨이퍼칩 단자의 배치 구조(단자 위치)와, 소정의 웨이퍼칩 단자에 대한 좌표 변환 처리를 나타낸 모식도이다.

도 27은 도 26에 도시된 웨이퍼칩 단자의 배치와 좌표 변환 처리 후에 좌표 변환 회로의 신호의 도달 위치를 도시한 모식도이다.

도 28은 상기 실시형태 6에 관한 LSI칩 검사 장치(1000)에 적용되는 칩 일괄 검사용의 칩 유지 구조를 도시한 사시도이다.

도 29는 종래의 접촉자 조립체 유지 기구를 도시한 정면도이다.

본 발명은, 칩의 전극(패드)이 평면 위에 배열된 반도체 집적회로 칩이나 액정 디바이스 등의 회로 검사나 2개의 전자 디바이스 간의 접속 등에 사용되는 전기 접속용 접촉자 조립체 및 평면 위에 격자형으로 회로 단자가 배치되어 있는 CSP(Chip Size Package)용 소켓 등에 사용 가능한 접촉자 조립체에서, 접촉자의 위치 정밀도를 유지하기 위한 접촉자 유지 구조에 관한 것이다. 또 이것을 사용한 LSI칩 검사 장치, CSP 등의 회로 검사 장치에 관한 것이다.

웨이퍼 상에 배열된 칩의 패드 배열의 협(狹)피치화에 대응하기 위해 접촉자의 입출력부 사이에 외력에 대해 탄성적으로 변형하는 탄성 변형부(만곡부)를 개재시킨 박판형 재료로 이루어진 복수의 접촉자를, XY 직교 좌표상에 배치된 단자 배열의 X축에 대해 소정의 각도를 이루어 서로 간섭하지 않고 배치한 접촉자 조립체가 일본특개2002-296295호 공보(Japanese Patent Disclosure No.2002-296295)의 도 3에 개시되어 있다(이하, 이 배치 구조를 접촉자 조립체라고 칭한다).

일반적으로, 예를 들면 커넥터 등에서는 접촉자의 위치 정밀도를 유지하는 수단으로서 그 접속측(보통은 단자라고 부르는 쪽)을 강성이 있는 기재에 설치한 유지 구멍에 삽입, 압입 등에 의해 유지하는 방법이 채택되어 있다. 이 강성이 있는 기재는 보통 성형으로 만들어지는데, 미세 피치가 되면 유지 구멍의 성형은 어 려워진다.

상술한 종래의 접촉자 조립체에서는, 도 29(일본특개2002-296295호 공보의 도 5)의 정면도에 개시되어 있는 바와 같이 시트형 기재(27)에 마련된 유지 구멍에 접촉자(1)의 출력부 단자(6)를 삽입 유지함과 동시에, 접촉자(1)의 입력 접점쪽에도 시트형 기재로 이루어진 가이드 시트(28)에 만든 가이드 구멍에 입력부 단자(5)를 끼워넣고, 연결 포스트(25), 지지 포스트(26)를 사이에 두고 고정함으로써 피시험 전자 디바이스와 검사 회로 기판을 전기적으로 접속하는 접촉자 조립체 유지 구조가 제안되고 있는데, 실용적인 구조를 제시하는 데 도달하지는 못했다.

본 발명은, 상기 문제점을 해결하기 위해 이루어진 것으로서, 그 제1 목적은, XY 직교 좌표상에 배치된 단자 배열 X축에 대해 소정의 각도를 이루어 서로 간섭하지 않고 대략 평행하게 배치한 접촉자 조립체의 접촉자의 위치 정밀도를 높게 유지할 수 있는 접촉자 조립체 및 이것을 사용한 LSI칩 검사 장치를 제공하는 것이다.

본 발명의 제2 목적은, 접촉자 조립체 및 이것을 사용한 LSI칩 검사 장치의 조립 작업 용이화 등의 과제를 해결하는 것이다.

본 발명은, 피시험 전자 디바이스와 회로 검사 장치를 접속할 때 사용하는 접촉자 조립체에서, 피시험 전자 디바이스의 패드에 접촉하는 제1 단자와, 회로 검사 장치의 패드에 접촉하는 제2 단자를 가지고, 이들 제1 및 제2 단자 사이에 탄성 변형부를 갖는 수직형 프로브 및 복수의 상기 수직형 프로브가 길이 방향으로 소정 의 간격으로 배치된 리본형 수지 필름으로 이루어진 접촉자와, 접촉자를 복수개, 인접하는 접촉자 간에 상기 수직형 프로브를 길이 방향으로 소정 간격 엇갈리게 하고, 또한 리본형 수지 필름의 면방향으로 소정의 간격을 두고 중합시키고, 각 접촉자를 면방향으로 위치 결정하여 고정시키는 위치 결정 부재와, 위치 결정되어 고정된 복수의 접촉자를 수용 가능한 개구부를 가짐과 동시에 두께가 상기 접촉자의 폭과 거의 동일한 프레임 구조의 가이드 블럭을 구비하고, 가이드 블럭에 상기 삽입한 위치 결정 부재가 삽입되는 홈을 만들어 수직형 프로브의 선단부가 가이드 블럭의 상면 및 하면 위치로부터 수직으로 돌출된 상태에서 접촉자의 위치 결정과 유지를 수행하는 것을 특징으로 하는 것이다.

본 발명에 관한 상기 접촉자는, 가로길이의 만곡 형상을 가지고 만곡부의 양 선단이 수직 방향을 향하도록 형성된 수직형 프로브와, 만곡부로 둘러 싸인 부분에 긴 구멍이 개구되어 있는 리본형 수지 필름으로 구성되고, 만곡부의 양 선단은 리본형 수지 필름의 길이 방향 양쪽에서 수직으로 돌출되어 있는 것을 특징으로 한다.

본 발명에 관한 상기 수직형 프로브는, 만곡부의 선단이 리본형 수지 필름의 길이 방향 양쪽에서 각각 수직으로 돌출되고, 한쪽은 피시험 전자 디바이스의 패드와 접촉하는 입력부 단자를 구성하고 다른 쪽은 검사 회로 기판의 회로 배선 패드와 접촉하는 출력부 단자를 구성하고 있는 것을 특징으로 한다.

본 발명에 관한 상기 리본형 수지 필름에 개구된 긴 구멍의 긴변 쪽은 수직형 프로브와 같은 폭의 대들보 구조를 가지고, 이 대들보는 수직형 프로브의 접촉 압력에 대해 수직형 프로브와 함께 탄성 변형하는 것을 특징으로 한다.

본 발명에 관한 상기 접촉자의 두께를 t, 피시험 전자 디바이스에 격자형으로 형성된 패드의 피치를 p라고 하면, 상기 중합시킨 복수매의 접촉자의 수직형 프로브 선단부는, 리본형 수지 필름의 길이 방향에 대해 Sinθ=t/p의 관계를 갖는 각도(θ)를 이루는 직선상에 배치되는 것을 특징으로 한다.

본 발명에 관한 상기 중합시킨 복수매의 접촉자에는 전부 동일 위치에 복수개의 관통공이 설치되고, 이 관통공에 위치 결정 막대를 삽입하여 수직형 프로브의 선단부를 피시험 전자 디바이스의 패드수 및 패드 위치에 합치시켜 복수매의 접촉자를 고정하는 것을 특징으로 한다.

본 발명에 관한 상기 가이드 블럭으로부터 돌출된 입력부 단자와 접촉하는 피시험 전자 디바이스는, 검사시에 가이드 블럭의 길이 방향에 대해 상기 각도(θ)만큼 기울여 장착되는 것을 특징으로 한다.

본 발명에 관한 상기 가이드 블럭으로부터 돌출된 출력부 단자와 접촉하는 회로 배선을 갖는 검사 회로 기판을 설치하고, 검사 회로 기판의 일부에 게시부를 설치하여 커넥터 소켓에 삽입하여 피시험 전자 디바이스와 회로 검사 장치를 전기적으로 접속하는 것을 특징으로 한다.

본 발명에 관한 상기 검사 회로 기판에 관통공을 설치하고, 검사 회로 기판을 복수매 설치한 경우 이 관통공에 수직형 프로브의 출력부 단자의 일부를 삽입 통과시켜 아래의 기판의 회로 배선 패드와 접촉시키는 것을 특징으로 한다.

본 발명의 상기 목적 및 이점은, 도면을 참조하여 설명되는 이하의 실시형태 에 의해 보다 명백해질 것이다.

본 발명에 관계된 각종 검사 장치명에 대하여 정리하자면, 회로 검사 장치란, 피시험 전자 디바이스를 검사하기 위한 장치이고, 접촉자 조립체와 전기적으로 접속되는 장치를 말한다. 이 회로 검사 장치는 본건 도면 중에는 구체적으로는 도시되어 있지 않다. 본 발명에 사용되는 피시험 전자 디바이스는 입출력 단자가 격자형으로 배열된 CSP, FPGA(Field Programmable Gate Array) 등이다. LSI칩 검사 장치란, 웨이퍼 상에 배열된 LSI칩의 복수의 패드에 동시 그리고 일괄적으로 접촉하여 각종 전기적 특성을 테스트하는 검사 장치를 의미한다.

(실시형태 1)

이하, 본 발명의 실시형태 1에 대해서 도면을 참조하여 설명한다. 도 1(a),(b)는 본 발명에 사용하는 접촉자(1)의 구조를 도시한 정면도와 평면도이다. 본 발명에 사용하는 접촉자(1)는 리본형 수지 필름(3)과, 이 필름면에 형성된 수직형 프로브(2)로 구성되어 있다. 그 구조는, 리본형 수지 필름(3)으로서 폴리이미드 등의 수지 필름을 사용하고, 그 위에 수직형 프로브(2)가 되는 동박을 붙이고 통상 잘 알려진 포토리소그라피법에 의한 식각 기술을 사용하여 제작한다. 동박 재료로서는, 프로브가 강성을 필요로 하기 때문에 베릴륨동이 바람직하다.

이와 같이 하여 수직형 프로브(2)와 리본형 수지 필름(3)이 일체형이 된 1매의 접촉자(1)(두께(t), 폭(W))가 형성된다. 수직형 프로브(2)는, 리본형 수지 필름(3)의 폭과 거의 동일한 폭치수를 갖는 가로길이의 U자형(길이(L), 폭(W))으로 형성된 만곡 구조를 구비하고, U자형 개단부(開端部)는 리본형 수지 필름(3)의 양 긴 변쪽에서 각각 직각으로 돌출(높이(s))되어 한쪽은 입력부 단자(5)를 형성하고, 다른 쪽은 출력부 단자(6)를 형성하고 있다. 입력부 단자(5)는 피시험 전자 디바이스의 패드와 접촉하고, 출력부 단자(6)는 검사 회로의 패드와 접촉하여 피시험 전자 디바이스와 검사 회로와의 도통을 꾀하도록 되어 있다. 더우기, 도 1의 예에서는 1매의 접촉자(1)에 수직형 프로브(2)가 2개로 되어 있는데, 피시험 전자 디바이스의 패드의 수에 따라 증감시키면 된다.

또 수직형 프로브(2)가 형성된 리본형 수지 필름(3)에는, 수직형 프로브(2)의 U자형 탄성 변형부(4)로 둘러 싸이는 만곡 형상과 거의 동일한 개구 면적을 갖는 긴 구멍(7)이 뚫려 있다. 그리고 이 부분에서 리본형 수지 필름(3)은 수직형 프로브(2)와 거의 동일한 폭의 대들보(매우 가는 대들보 구조이다)에 의해 이어진 구조로 되어 있으며, 이 대들보 부분이 탄성 변형부(4)로 되어 있다. 그리고 입력부 단자(5), 출력부 단자(6)에 접촉 압력이 가해졌을 때 수직형 프로브(2) 뿐만 아니라 리본형 수지 필름(3)도 일체가 되어 탄성 변형할 수 있는 구조로 되어 있다. 또한 리본형 수지 필름(3)에는 복수개(도 1에서는 3개)의 위치 결정용 관통공(8)이 뚫려 있다. 이 관통공에 관해서는 나중에 설명하기로 한다.

이와 같이 하여 형성된 접촉자(1)를 복수매 중합시킨 구조가 접촉자 조립체가 된다. 단, 접촉자(1)는 1매 1매가 같은 구조는 아니며, 수직형 프로브(2)의 위치를 1피치씩 엇갈리게 한 것을 사용한다.이 상태를 도 2의 정면도에 도시한다. 도 2(a)는 도 1에 설명한 것과 동일한 것(1a)이다. 도 2(b)는 도 2(a)를 기준으로 하 여 수직형 프로브(2)의 위치를 피치(p')만큼 엇갈리게 한 것(1b)이다. 도 2(c)는 도 2(b)를 기준으로 하여 피치(p')만큼 더 엇갈리게 한 것(1c)이다. 도 2(d)는 도 2(c)를 기준으로 하여 피치(p')만큼 더 엇갈리게 한 것(1d)이다. 도 2에서는 접촉자(1)가 4매(1a∼1d)인 경우를 설명했으나, 피시험 전자 디바이스의 패드수에 따라 증감시킬 수 있다. p'치수에 관해서는 나중에 설명하기로 한다.

여기에서 1매의 접촉자(1)에서, 수직형 프로브(2)의 설치 간격을 피시험 전자 디바이스의 패드 피치 배열에 맞추어 복수개 형성하는 경우를 생각하면, 피시험 전자 디바이스의 패드 피치는 매우 미세화되어 있기 때문에 수직형 프로브(2)의 간격이 매우 좁아져 버리고, U자형의 탄성 변형부(4)(만곡부)를 설치할 공간을 얻을 수 없게 된다. 그래서 본 발명에서는, 탄성 변형부(4)를 크게 취한 수직형 프로브(2)를 갖는 접촉자(1)를 복수매 중합시켜, XY 직교 좌표상에 배치된 피시험 전자 디바이스의 패드 피치 배열 X축에 대해 소정의 각도를 이루어 서로 간섭하지 않고 배치할 수 있는 접촉자 조립체를 구성하고 있다. 접촉자 조립체는 수직형 프로브(2)와 리본형 수지 필름(3)이 접착되어 일체화된 구조이기 때문에, 중합시킨 경우에도 도전체인 수직형 프로브(2)와 절연체인 리본형 수지 필름(3)이 번갈아 배치되게 되어 전체적으로 절연성이 유지되고 있다.

도 3은, 접촉자(1)을 복수매 중합시켜 배치함으로써 접촉자 조립체가 구성되었을 때의 접촉자(1)의 배치 상태를 도시한 평면도이다. 접촉자(1)는 복수매 배치되어 있기 때문에, 당연히 입력부 단자(5) 및 출력부 단자(6)도 복수개 배치된다. 그리고 입력부 단자(5) 및 출력부 단자(6)는 각각 XY 직교 좌표상에서 X축 방향 및 Y축 방향으로 배치되고, 또 입력부 단자(5) 및 출력부 단자(6)는 X축 방향 및 Y축 방향 모두 피치(p)가 되도록 배치되어 있다.

이 XY 직교 좌표는, 피시험 전자 디바이스에서의 복수의 패드(10) 또는 검사 회로의 패드(11)가 격자형으로 배치된 평면의 격자의 행 및 열방향으로 각각 축을 설정한 XY 직교 좌표계에 대응한다. 또 XY 직교 좌표상에서의 X방향 및 Y방향의 피치(p)는, 피시험 전자 디바이스에서의 복수의 패드(10) 또는 검사 회로의 패드(11)가 격자형으로 배치된 평면의 격자의 피치에 대응하도록 접촉자(1)의 배치가 실행된다.

또 도 3에서, 각도(θ)는 리본형 구조의 접촉자(1)에서의 길이 방향의 직선이 XY 직교 좌표계의 X축과 이루는 각도를 나타낸다. 이로써

L>p

의 관계에 있는 접촉자(1)를 복수매 중합시킴으로써, 수직형 프로브(2)의 단자를 X축에 대해 각도(θ)를 이루는 직선상에 배치할 수 있다. 각도(θ)는 도 1에 도시한 바와 같이 접촉자(1)의 두께(수직형 프로브(2)와 리본형 수지 필름(3)을 맞춘 두께)를 t, 피시험 전자 디바이스의 패드의 피치를 p라고 하면, 각도(θ)는,

sinθ=t/p

의 관계로부터 구할 수 있다.

이제 도 3에 도시한 바와 같이, 만일 1개의 피시험 전자 디바이스에 대해 XY방향으로 격자형으로 피치(p)에 패드가 4×4=16개 배치되어 있다면, 1행째 패드(1-1,1-2,1-3,1-4)에 각각 수직형 프로브(2)의 입력부 단자(5)가 접촉하도록 수직형 프로브(2)의 배치를 p'씩 엇갈리게 하여 배치한 접촉자(1)를 4매(1a∼1d) 적층하고, 접촉자 조립체(9a)를 구성한다. 여기에서 p'는,

p=t/tanθ

로 주어진다.

마찬가지로, 2행째 패드(2-1,2-2,2-3,2-4)와 접촉하는 접촉자 조립체(9b)를 구성하고, 이어서 3행째 패드(3-1,3-2,3-3,3-4)와 접촉하는 접촉자 조립체(9c)를 구성하고, 연이어서 4행째 패드(4-1,4-2,4-3,4-4)와 접촉하는 접촉자 조립체(9d)를구성한다. 이 접촉자 조립체(9a)∼(9d)를 일체화하여 접촉자 조립체(9)를 구성한다. 이로써 격자형으로 배치된 16개의 패드 전부에 동시에 접촉하는 접촉자 조립체가 구성된다. 더우기, 도 1에 도시한 바와 같은 수직형 프로브(2)를 2개 가진 접촉자(1)에 의해 접촉자 조립체(9)를 구성한 경우는, 동시에 2개의 피시험 전자 디바이스에 대해서 모든 패드에 동시에 접촉자 조립체를 접촉시킨 상태에서 측정이 가능해진다.

다음으로, 도 4를 사용하여 복수의 접촉자 조립체를 짜맞추어 유지하는 경우의 조립 구조에 대해서 설명하기로 한다. 본 실시형태에서는, 1매의 리본형 수지 필름(3)에 수직형 프로브(2)를 2개 형성한 접촉자(1)를 4매 적층한 경우를 예로 들어 설명한다. 도 4는 그 접촉자(1)를 4매 적층(1a∼1d)하여 구성된 접촉자 조립체(9a)∼(9d)를 일체화하여 접촉자 조립체(9)를 구성한 경우의 사시도이다. 더우기 도 4에서는 리본형 수지 필름(3)은 접촉자 조립체(9a)를 구성하는 4매만 도시하고, 접촉자 조립체(9b)∼(9d)를 구성하는 12매는 생략하였다.

도 4에서, 16매의 리본형 수지 필름(3)에는 전부 같은 위치에 같은 직경의 관통공(8)이 뚫려 있다. 본 실시형태에서는 관통공(8)은 리본형 수지 필름(3)의 양단부와 중앙부 부근의 3군데에 뚫려 있고, 접촉자 조립체(9)를 조립할 때 각각 위치 결정 막대(12)를 삽입 통과시킴으로써 수직형 프로브(2)의 위치 결정을 함과 동시에 16개의 접촉자(1)을 고정시키는 기능을 한다. 관통공(8)과 위치 결정 막대(12)의 삽입은 정합 정도가 바람직하다. 이 때, 위치 결정 막대(12)의 일단을 원추형으로 뾰족하게 돌출시키면 삽입 통과가 쉬워진다.

이와 같이 접촉자 조립체(9)는, 상방향을 향해 돌출하는 16개의 입력부 단자(5)와 하방향을 향해 돌출하는 16개의 출력부 단자(6)를 가지고, 입력부 단자(5)는 피시험 전자 디바이스의 패드와 접촉하고, 출력부 단자(6)는 검사 회로의 패드와 접촉하도록 되어 있다. 입력부 단자(5) 및 출력부 단자(6)는 각각 16개의 단자가 격자형으로 배열됨과 동시에 격자형 그대로 XY좌표에 대해 각도(θ)만큼 회전시킨 배치로 되어 있다.

다음으로, 도 5 및 도 6을 사용하여 도 4에 설명한 접촉자 조립체를 유지하는 유지 구조에 대해서 설명한다. 도 5는 유지 구조를 나타내는 평면도, 도 6은 그 사시도이다. 도 5 및 도 6 모두 검사 회로에 접속하기 위한 커넥터 구조를 모두 도시하고 있다.

도 5 및 도 6에 도시한 바와 같이, 접촉자 조립체(9)를 유지하는 유지 구조는 수지, 세라믹, 석영 등의 전기 절연 재료로 이루어진 판형의 가이드 블럭(13)으로 구성되고, 가이드 블럭(13)은 리본형 수지 필름(3)의 폭치수(W)와 동일한 두께 를 가지며, 접촉자 조립체(9)가 정확히 수납되는 폭과 길이의 개구 면적을 가진 직사각형의 개구부(15)를 구비한 프레임 구조로 되고 있다. 또 테두리 부분에는 접촉자 조립체(9)를 조립할 때 사용한 위치 결정 막대(12)의 선단이 끼워지는 홈(16)이 형성되고, 홈(16)은 개구부(15)의 길이 방향을 따라 양쪽 대칭 위치에 설치되어 있다.

그리고 홈(16)의 깊이는 접촉자 조립체(9)를 가이드 블럭(13)에 집어넣었을 때 접촉자 조립체(9)와 가이드 블럭(13)의 면위치가 만나도록 설정해 놓는다. 이로써 입력부 단자(5) 및 출력부 단자(6)가 가이드 블럭(13)의 면위치에서 돌출된 구성이 된다. 이와 같이 접촉자 조립체(9)의 위치 결정 정밀도가 향상됨과 동시에 조립 작업이 간소화된다. 또 접촉자 조립체(9)는 가이드 블럭(13)에 의해 종횡의 연장이 억제되기 때문에 피시험 전자 디바이스의 패드의 배치가 미세화되어도 프로빙이 정확하게 이루어지고, 특히 열팽창에 대해 우수한 안정성을 얻을 수 있다.

또한 가이드 블럭(13)에는, 접촉자 조립체(9)가 삽입될 때 입력부 단자(5) 및 출력부 단자(6)가 배치되는 부분의 양쪽으로 연장되는 게시부(14) 및 (17)이 설치되어 있다. 이 게시부(14)는 후술하는 바와 같이 커넥터 부분의 회로 배선을 절연 커버하는 기능 혹은 검사 회로 기판을 보강하는 역할을 완수하는 것이다.

도 6으로부터도 알 수 있듯이, 가이드 블럭(13)에 수납된 접촉자 조립체(9)는, 복수의 입력부 단자(5)가 피시험 전자 디바이스(18)의 이면쪽에 설치되어 있는 패드(10)(여기에서는 16개)와 동시에 접촉한다. 이 때 피시험 전자 디바이스(18)는 상기한 바와 같이 가이드 블럭(13)의 XY방향에 대해 각도(θ)만큼 기울여 배치된 다. 이 배치는, 미도시된 반송 수단, 위치 결정단, 압압 수단 등에 의해 초래되고, 도 6에서는 동시에 2개의 피시험 전자 디바이스(18)가 공급된 상태를 나타내고 있다.

한편, 접촉자 조립체(9)의 복수의 출력부 단자(6)는 가이드 블럭(13)의 하면측에서 돌출되어 검사 회로 기판(19)의 회로 배선(21)의 배선 패드(11)(도 7 참조)에 동시에 접촉한다. 검사 회로 기판(19)은 프린트 배선 기판, 혹은 플렉서블 배선 기판 등으로 구성되고, 필요에 따라 복수매가 중합되어 게시부(23)를 커넥터 소켓(22)에 삽입하고, 이로써 회로 검사 장치와 전기적으로 접속된다.

도 7은 검사 회로 기판의 일례를 도시한 사시도이다. 검사 회로 기판(19)은 폴리이미드 등의 플렉서블 필름 위에 동박을 패턴 형성한 회로 배선(21)을 가지고, 커넥터 소켓 접속용 게시부(23)를 구비하고 있다. 출력부 단자(6)의 각각에 대응하여 회로 배선(21)이 형성되어 있으며, 도 7에서는 3개의 출력부 단자(6)가 3개의 회로 배선(21)에 접촉하게 된다.

또 도 7에 도시한 바와 같이, 검사 회로 기판(19)에는 관통공(24)이 뚫려 있다. 이 관통공(24)는 검사 회로 기판이 1매에 수납되지 않는 경우, 예를 들면 도 6에 도시한 바와 같이 검사 회로 기판(19),(20) 2매를 필요로 하는 경우에는, 출력부 단자(6) 중 몇개를 이 관통공(24)을 통해 아래쪽 검사 회로 기판(20)의 회로 배선(21)에 접촉시키도록 한 것이다. 도 7에서는 검사 회로 기판(19)에 관통공(24)은 1구획 유니트에 3개 마련되어 있는데, 필요에 따라 증감시켜도 좋고, 또 검사 회로 기판(20)에 관통공을 만들어 3매의 검사 회로 기판으로 해도 좋다.

검사 회로 기판(19),(20)을 겹친 경우에는, 겹친 기판 두께가 출력부 단자(6)의 크기 이내라면 출력부 단자(6)의 선단은 관통공을 통해 겹친 검사 회로 기판으로부터 돌출되기 때문에 회로 배선(21)과의 접촉에는 전혀 문제가 없다. 출력부 단자(6)의 접촉 압력은 검사 회로 기판의 상하에 의해 다소 차이가 나지만, 수직형 프로브의 변형부 길이를 크게 채용했기 때문에 분산의 범위로 수렴할 수 있다.

(실시형태 1의 변경예)

실시형태 1의 변경예의 목적은 실시형태 1과 거의 같은 구조체를 이용하고, 격자형으로 배열된 CPLD(Complex Programmable Logic Device)나 FPGA 등의 프로그래머블 전자 부품(후술하는 신호 구성 회로 또는)으로 바꾸어 실시형태 1의 구조를 사용하여 웨이퍼 상에 배열된 칩의 패드에 전기적 접속을 하고, 예를 들면 범용 시판 외부 테스터 또는 후술하는 메모리 장착 컴퓨터(실시형태 3에서 설명된다)와 접속하여 소수의 배선에 웨이퍼칩의 패드가 전기적으로 접속되는 것을 가능하게 하는 목적으로 사용하는 것이다.

본 실시형태 1의 변경예의 구조는 격자형으로 배열된 CPLD나 FPGA로부터의 입출력 단자 등 협피치의 배선에 접속하는 것은, 종래의 PCB기판에서는 CPLD나 FPGA의 입출력 단자로부터 협피치의 배선에 도달하려면 PCB기판에 뚫는 관통공이 커서 본 실시형태 1의 변경예에 비해 고밀도 실장이 불가능하다는 문제를 가지고 있다. 또 PCB를 이용하지 않는 다른 고밀도 실장을 가능하게 하는 세라믹 기판 등의 적용도 비용이 많이 든다는 등의 결점을 가지고 있다.

실시형태 1 및 본 실시형태 1의 변경예에서 검사 회로 기판은 플렉서블 필름으로 이루어져 그 두께가 20∼30미크론을 가능하게 하고 또한 배선 두께도 같은 정도의 두께로 달성 가능하다. 또 상기 이방성 중합체(53)의 두께도 0.2mm 전후이고, 접촉점에 항상 접촉력을 확보하기 위한 수직형 프로브(2)도 두께 방향에서 0.6mm 정도이기 때문에 CPLD나 FPGA의 입출력 단자로부터 검사 회로 기판까지의 거리를 줄일 수 있어 고밀도의 실장이 가능해진다.

실시형태 1의 변경예에 대해서 도면에 따라 설명한다. 도 8은 본 실시형태 1의 변경예에 사용하는 접촉자 조립체 유지 기구의 구성 및 그 기능을 설명하는 사시도이다. 도 8에 도시한 접촉자 조립체 유지 기구의 구성은 실시형태 1과 거의 같다. 실시형태 1과 다른 구성은 검사 회로 기판(19), 검사 회로 기판(20) 위에 회로 배선(21)에 더해 회로 배선(21A)가 추가 배치되어 있는 것이다. 또 피시험 전자 디바이스(18)(도 6에 도시되어 있다) 대신에 해당 피시험 전자 디바이스(18)에 대략 유사한 구조를 갖는 CPLD나 FPGA 등의 프로그래머블 전자 디바이스(18-1)로 치환되어 있는 점이다.

도 9는 상기 제1-1 실시형태에 사용하는 접촉자 조립체와 외부 테스터 또는 메모리 장착 컴퓨터와 접속하기 위한 검사 회로 기판의 사시도이다. 도 9에서, 검사 회로 기판(19)의 형상은 실시형태 1과 형상이 달라 회로 배선(21)에 덧붙여 회로 배선(21A)이 추가 배치되어 있다. 더우기, 도 8 및 도 9에서, 회로 배선(21) 및 (21A)는 프로그래머블 전자 디바이스(18-1)의 단자와 전기 접속되어 있다. 또 회로 배선(21) 및 (21A)는 상위 검사 회로 또는 메모리 장착 컴퓨터로부터의 신호 수수 가 가능한 신호 및 전원선이 접속되어 프로그래머블 전자 디바이스(18-1)를 구동할 수 있게 한다.

또 회로 배선(21) 및 (21A)는 프로그래머블 전자 디바이스(18-1)의 입출력의 통신 신호 회로이고, 예를 들면 웨이퍼 상에 배열된 칩의 패드와 접속됨으로써 칩의 회로 검사가 가능해진다.

(실시형태 2)

본 발명의 실시형태 2에 대해서 도면을 참조하여 설명하기로 한다. 이 실시형태 2는 실시형태 1에서의 접촉자(1)의 적층을 위한 막대(12)를 필요로 하지 않는 구조로 한 것이다. 즉, 리본형 수지 필름의 적층은 부분적으로 접착제에 의해 인접된 상기 리본형 수지 필름끼리 접합하여 이루어진 것이다. 그리고 리본형 수지 필름이 적층되는 간격(틈)은, 부분적으로 충전된 접착제의 두께에 의해 확보된다.

도 10 내지 도 15에 따라 실시형태 2의 구성과 그 기능에 대해서 설명하기로 한다. 도 10은 실시형태 2의 전체 측면도이다. 51은 CSP(Chip Size Package)나 BGA(Ball Grid Array) 등의 전기 출력 단자가 격자형으로 배열된 전자 부품(52)을 고정하는 홀더이다. 전자 부품(52)은 실시형태 1에서의 피시험 디바이스(18)에 대응한다. 도 11은 도 10의 분해 사시도이다. 도 11에서 홀더(51)의 구멍(51-1)에 전자 부품(52)가 고정 배치되어 있다. 또 전자 부품(52)의 아래쪽에는 이방성 중합체(53)가 배치되고, 또한 그 아래쪽에 접촉자 조립체가 배치되어 있다.

도 12는 전자 부품(52)의 전기 출력 단자(52-1)의 배열을 나타내는 하면 사시도이다. 도 13은 이방성 중합체의 일례를 도시한 사시도이다. 이 이방성 중합 체(53)는, 직사각형의 비도전성 재료로 이루어진 본체부(53-2)에 세선형의 도전성 재료가 표리에 걸쳐 다수 매립된 재료로 이루어지고, 한쪽에 전기 출력 단자가 접촉되면 대략 접촉한 장소에서 반대쪽으로 전기가 통전한다. 프로브의 입력단자가 직접 전자 부품(52)의 전기 출력 단자(52-1)에 접촉한 경우 전기 출력 단자(52-1)의 접촉부의 형상이 구면인 경우 마찰이 발생하기 때문에 이방성 중합체(53)를 개재시켰다. 해당 이방성 중합체(53)의 재료는 신에츠(信越)화학 주식회사 등에서 발매되어 있는 것이 상당한다.

도 14는 실시형태 2에서의 수지형 필름(71)과 프로브(72)가 접합됨으로써 조립되어 완성되는 프로브 조립(70)의 사시도이다. 도 15는, 도 14에 도시된 프로브 조립(70)을 복수개, 면방향으로 정렬시켜 설치한 상태를 도시한 사시도이다. 도 15에서 80은 접착제 등의 고분자 유기 재료로 이루어진 접합재이다. 인접하는 프로브 조립(70)이 접합재(80)를 사이에 두고 필요로 하는 프로브 조립(70)의 간격으로 고정되어 있다. 따라서 전자 부품(52)의 전기 출력 단자(52-1)는 이방성 중합체(53)를 통해 프로브(72)의 입력단자와 접속이 이루어진다. 외부 배선 등과의 전기적 접속에 관해서는 실시형태 1과 동일하다.

실시형태 2에 따르면 수지형 필름(71) 사이를 관통하는 막대를 필요로 하지 않는 접촉자 조립체를 얻을 수 있다.

(실시형태 3)

다음으로, 본 발명의 실시형태 3에 대해서 설명한다. 종래에, 프로브 카드와 떨어진 장소에 존재하는 시판 외부 테스터 등의 검사 장치를 사용하고, 웨이퍼 상 에 배치된 많은 칩의 전극에 전기적 접촉자를 접촉하여 웨이퍼칩 단자에 동시에 접촉자를 접촉하여 검사 회로와 도통시키는 것은 불가능했다. 그 이유는, 상기 프로브 카드내를 다층화 기판으로 하여 많은 배선을 대응함에 있어서 공간의 제한이 있었기 때문이다. 또 시판 외부 테스터는 매우 고가이다. 실시형태 3은 이와 같은 상황에 착안한 것으로서, 그 목적은 비교적 저렴한 PC와 메모리 장착 컴퓨터에 의해 큰 배선 공간을 필요로 하는 문제를 해결하는 것이다.

또 외부 테스터로부터의 신호를 기판 내의 CPLD 또는 FPGA 등으로 이루어진 프로그래머블 시스템으로 수수한 후, 신호 구성 회로(78)과 통신을 가능하게 하고, 상기 문제점인 기판 내를 다층화 기판으로 하여 많은 배선을 배치하는 문제를 해결하는 것을 목적으로 하는 것이다.

상기 목적을 달성하기 위해 특히 신호 구성 회로로서 직사각형 외주에 단자를 갖는 프로그래머블 전자 디바이스 등을 사용한 경우, 이들 프로그래머블 전자 디바이스가 웨이퍼 상의 칩과 비교하여 크기 때문에 메모리 장착 컴퓨터와 상기 프로그래머블 전자 디바이스를 동일 평면에 배치하지 않고 상기 프로그래머블 전자 디바이스와 웨이퍼의 배치 각도에 특별한 배려 또는 연구가 이루어져 있는 것에 특징이 있다.

도 16은, 본 발명의 실시형태 3에 관한 전기 기능 검사 장치의 시스템의 일구성예를 도시한 블럭도이다. 이 전기 기능 검사 장치의 시스템은, 배선 기판에 메모리 장착 컴퓨터를 가지고, 다수 배선일 필요가 없으며 또한 검사 처리 고속화에 대응하도록 한 것이다. 도 16에서, 120은 범용 컴퓨터로서, 예를 들면 PC이다. 74 는 회로 장착 프로브 카드이고, 도 16 중에서 점선으로 표시되어 있다. 회로 장착 프로브 카드(74)는, 범용 컴퓨터(120)에 접속된 통신 인터페이스(121)와, 통신 인터페이스(121)에 접속된 메모리 장착 컴퓨터(122)와, 메모리 장착 컴퓨터(122)에 접속된 신호 구성 회로(78)로 구성된다.

신호 구성 회로(78)는, 도 6에 도시된 비교적 입출력의 단자수가 적은 피시험 전자 디바이스(18)나, 도 8에 도시된 비교적 입출력의 단자수가 많은 프로그래머블 전자 디바이스(18-1)에 상당한다. 신호 구성 회로(78)는 복수개 마련되고, 각각 목적이 다른 테스트에 대응하여 기동되는 것도 가능하다. 73은 웨이퍼칩 단자이다. 회로 장착 프로브 카드(74)의 신호 구성 회로(78)와 웨이퍼칩 단자(73) 사이에는 프로브(100)가 배치되어 양 부재를 전기적으로 접속하고 있다. 범용 컴퓨터(120)로부터는 개별 웨이퍼마다의 검사 정보가 통신 인터페이스(121)로 보내진다. 그리고 검사 정보는 통신 인터페이스(121)를 통해 메모리 장착 컴퓨터(122)에 송신되고, 또한 메모리 장착 컴퓨터(122)와 신호 구성 회로(78)에 테스트 내용 및 결과를 송수신한다. 신호 구성 회로(78)는 웨이퍼칩 단자(73)에 대응한 검사 신호를 생성하고, 검사시는 필요한 신호를 웨이퍼칩 단자(73) 간에 수수한다. 해당 신호 구성 회로(78)는 또 웨이퍼칩 단자(73)로부터의 검사 결과 정보를 받아 메모리 장착 컴퓨터(122)로 보낸다. 메모리 장착 컴퓨터(122)는 통신 인터페이스(121)를 사이에 두고 범용 컴퓨터(120)과 정보를 수수한다.

또 신호 구성 회로(78)는 웨이퍼칩 단자(73)의 직사각형으로 배치된 전극(패드)의 한 변에 대해서 복수의 신호 구성 회로(78)이 대응하고 있다. 예를 들면 웨 이퍼칩 단자(73)의 한 변에 200개의 전극이 갈짓자 배열되어 있는 경우에는 2개의 신호 구성 회로(78)이 대응하도록 되어 있다. 그리고 이 경우 1개의 신호 구성 회로(78)의 단자로부터 100개의 배선이 웨이퍼칩 단자(73)의 홀수번째 전극에 접속하고, 또한 다른 1개의 신호 구성 회로(78)의 단자로부터 100개의 배선이 웨이퍼칩 단자(73)의 짝수번째 전극에 접속되어 있다. 따라서 직사각형 배열의 4변에 대응하는 경우에는, 8개의 신호 구성 회로(78)가 하나의 웨이퍼칩 단자(73)의 800개의 전극에 대응한다. 본 발명은 특별히 직사각형으로 배열된 웨이퍼칩 단자(73)에 한정되는 것이 아니라, 하나의 직선상에 배열된 웨이퍼칩 단자(73)에 대해 하나의 신호 구성 회로(78)이 대응하고 있는 경우에도 적용할 수 있는 것이다.

도 17은, 본 발명의 실시형태 3에 관한 전기 기능 검사 장치의 시스템의 변경예를 도시한 블럭도이다. 이 전기 기능 검사 장치의 시스템은, 기판 밖에 있는 외부 테스터와 신호를 수수함으로써 다수의 배선이 필요없고 또한 검사 처리의 고속화에 대응하도록 한 것이다. 도 17에서, 프로브 카드(74)의 신호 구성 회로(78)와 웨이퍼칩 단자(73)와 프로브(100)에 관해서는 도 16에 도시된 것과 동일한 구성 및 작용을 갖는다. 75는 프로그래머블 시스템이고, 76은 외부 테스터이다. 외부 테스터(76)은 시판되고 있는 LSI의 테스터에 수백개 또는 그 이상의 복수의 신호선과 접속되어 있어, 하나 또는 복수의 웨이퍼 상의 칩검사를 가능하게 하는 신호가 포함되어 있다. 다만 복수의 웨이퍼 상의 칩에 대해 동시 일괄 검사를 하려면 웨이퍼 상의 단자와 접속하는 것은 회로 장착 프로브 카드(74)의 공간의 제한을 받기 때문에 복수의 웨이퍼 상의 칩에 대해 동시 일괄 검사를 하는 것은 어려울 것으로 생각 된다.

프로그래머블 시스템(75)은 주 디바이스로서 CPLD나 FPGA를 가지고 직렬/병렬 변환 기능이나 바운더리 스캔 기능 등을 가지고 다기능 시스템으로서 신호 처리가 가능하다. 또 프로그래머블이기 때문에 처음으로 검사 처리 내용을 설정하는 경우, 또는 변경하는 경우 범용 컴퓨터(120)로부터의 명령에 따라 처리하고, 내용도 단시간에 처리 가능하다. 따라서 외부 테스터(76)로부터의 신호를 프로그래머블 시스템(75)에서 처리하여 회로 장착 프로브 카드(74)의 배선 공간에서 배선 가능한 갯수로 하여 신호 구성 회로(78) 간에 신호를 송수신할 수 있다.

다음으로, 본 발명의 실시형태 3에 대해서 도면을 참조하여 상세히 설명한다. 도 18은 본 실시형태 3에 관한 LSI칩 검사 장치(1000)의 전체 구성을 개략적으로 도시한 사시도이다. 이 LSI칩 검사 장치(1000)는, 예를 들면 메모리 관계의 선형으로 배열된 복수의 패드에 일괄적으로 복수의 프로브를 접촉시켜 고속 검사한다.

도 18에서, 709-1은 X방향 위치 결정 부재, 710-1은 Y방향 위치 결정 부재이다. 본 실시형태 3에서의 X방향 위치 결정 부재(709-1), Y방향 위치 결정 부재(710-1)는 생략 같은 형상과 기능을 갖는다. 단, X방향 위치 결정 부재(709-1)는 도 18, 도 19에 도시된 바와 같이 아래쪽으로 개구되어 형성된 슬릿 형상의 제1 계합 홈(711)을 가지고 있다. 또 Y방향 위치 결정 부재(710-1)는, 마찬가지로 도 19에 도시된 바와 같이 위쪽으로 개구되어 형성된 슬릿 형상의 제2 계합 홈(712)을 가지고 있다. 이로써 X방향 위치 결정 부재(709-1)를 위쪽에서, Y방향 위치 결정 부재(710-1)를 아래쪽에서, 각각 복수개씩 제1 계합 홈(711)과 제2 계합 홈(712)이 합치하도록 접합하면 전체적으로 격자형의 위치 결정 구조체가 구성된다. 그리고 X방향 위치 결정 부재(709-1), Y방향 위치 결정 부재(710-1)는 서로 정확하고 견고한 위치 결정를 달성하기 위한 수단으로서 기능하고 있다.

상술한 바와 같이 하여 접합된 X방향 위치 결정 부재(709-1) 및 Y방향 위치 결정 부재(710-1)의 위쪽에는 프로브(603-1)가 Y방향으로 복수개, 리본형 필름에 의해 연결된 상태로 배치된다. 또 프로브(603-1)는, 해당 프로브(603-1)를 연결하고 있는 리본형 필름을 복수매 두께 방향(X방향)으로 배열함으로써 소정의 간격을 두고 적층하여 배열되어 있다. 실제로는 제1 및 실시형태 2에 관련하여 설명한 바와 같이, 필름형 절연막인 필름(3)에 그랜드 라인 패턴 및 전기 도통부가 리소그라피 기술에 기초한 식각 및 도금 등의 가공 수단으로 형성되어 배치되어 있다. 110은 1축용 테스트 회로이다. 120은 범용 컴퓨터이고, 121은 통신 인터페이스이고, 122는 메모리 장착 컴퓨터이고, 123은 배선 기판이고, 124는 배선 기판상의 배선이다.

도 19는 도 18에 도시된 LSI칩 검사장(1000)의 주요부를 확대하여 도시한 사시도이다. 도 19에서, 110은 1축 테스트 회로이고, 도 16에 도시된 신호 구성 회로(78)에 상당한다. 이 1축 테스트 회로(110)는 X방향 위치 결정 부재(709-1)의 측면으로 2세트 견고하게 부착되어 있다. 도 20은 1축 테스트 회로(110)의 정면도이다. 1축 테스트 회로는 플렉서블 필름(111)과 신호 구성 회로(112)와 접속 배선(113)과 입출력선(114)으로 구성된다. 플렉서블 필름(111)의, 접속 배선(113)의 단자에 인접한 부분에는 절결부(切缺部)(115)가 형성되어 있다. 1축 테스트 회로(110)에 형성된 절결부(115)는, 해당 1축 테스트 회로(110)와 Y방향 위치 결정 부재(710-1)가 간섭하는 것을 회피하기 위한 것이다.

플렉서블 필름(111)은 실시형태 1에서의 리본형 필름(3)과 동질의 재료로 이루어지고, 접속 배선(113)은 회로 배선(21)과 대략 동일한 프로브와의 전기적으로 접속하는 역할을 완수한다. 신호 구성 회로(112)는 상기 도 16에 설명한 범용 컴퓨터(120)로부터의 검사 정보를 인터페이스(75)로부터 받아 접속선(113)으로 보낸다. 신호 구성 회로(112)는 지면의 상하 방향으로 필요로 하는 공간을 확보할 수 있기 때문에 칩 하나에 대해 하나의 검사 회로가 존재할 수 있는 배치가 가능하다. 도 20에서는 2개의 신호 구성 회로(112)로부터 접속 배선(113)이 칩상의 패드(10)에 접속되도록 나타냈으나, 실제는 다수의 신호 구성 회로(112) 중 하나로부터 실질적으로 상기 접속 배선(113)을 통해 하나의 칩상의 패드(10)에 접속된다.

도 21은 도 18의 화살표 Y방향에서 본 도면이다. 도 22는 도 18의 화살표 X방향에서 본 도면이다. 도 19, 도 21에서 X방향 위치 결정 부재(709-1)에 뚫린 구멍(791-1)에 고정 핀(109)이 압입되고, 고정 핀(109)의 차양과 X방향 위치 결정 부재(709-1)의 볼록부의 일단에 둥근 막대(104)가 끼워져 고정되어 있다. 본 실시형태의 경우 둥근 막대(104)는 일직선 방향에서(이 경우는 X방향에서만) 배치되어 있다. 후술하는 실시형태에서는 X 및 Y방향으로부터의 배치가 된다. 도 22에서, 접속 배선(113)은 플렉서블 필름(111)으로부터 약간 돌출되어 있어 출력 변형부(610-1)에 접촉되어 있으며, 이로써 전기적 접속이 달성된다. 1축 테스트 회로(110)에 형 성된 절결부(115)는, 해당 1축 테스트 회로(110)와 X방향 위치 결정 부재(709-1)가 간섭하는 것을 회피하기 위한 것이다.

본 실시형태 3에서 배선 기판(123)과 신호 구성 회로(78)를 형성하는 신호 구성 회로(112)는 다른 평면에 있으며, 또 신호 구성 회로(112)가 설치되어 있는 플렉서블 필름(111)과 직교하여 배치되어 있다. 이 때문에 전자 디바이스(111)의 평면형의 크기 및 배열하는 수는 플렉서블 필름(111)의 배선 기판(123)의 직교 방향의 높이를 늘림으로써 대응 가능하다.

(실시형태 4)

실시형태 4에 대해서 도면을 참조하여 설명한다. 실시형태 4는 실시형태 3보다 더 많은 접촉자를 웨이퍼칩 단자에 대응시키는 경우에 유효하다. 시스템의 구성은 도 16에 도시한 블럭도와 같다. 다만 웨이퍼칩 단자가 많아짐으로써 신호 구성 회로에 CPLD나 FPGA 등 출력 단자가 격자형으로 배열된 전자 디바이스의 경우에 본 실시형태 4가 유효하다.

본 실시형태 4의 구성 사시도를 도 23에 도시한다. 도 23에서 120은 범용 컴퓨터이고, 121은 통신 인터페이스이고, 122는 메모리 장착 컴퓨터이고, 123은 배선 기판이고, 124는 배선 기판상의 배선이다. 800은 접촉자 조립체이고, 실시형태 1 또는 실시형태 2에서의 접촉자 조립체와 동일한 구성을 갖는다. 709-1은 실시형태 3에서 설명한 것과 동일한 X방향 위치 결정 부재이고, 710-1은 마찬가지로 실시형태 3에서 설명한 것과 동일한 Y방향 위치 결정 부재이다. X방향 위치 결정 부재(709-1)와 Y방향 위치 결정 부재(710-1)는 대략 같은 형상과 기능을 갖는다. 77 은 웨이퍼칩 단자이고, 프로브는 웨이퍼칩 단자(77)와 접촉한 접촉력을 유지하도록 작용한다.

77-1은 다수의 웨이퍼칩 단자(77)를 갖는 칩이다. 77-2는 다수의 칩(77-1)을 유지하는 웨이퍼이고, 칩(77-1)은 웨이퍼(77-2)의 일부로서 복수개가 마련되어 있다. 도 23에서, 칩(77-1)은 웨이퍼(77-2)의 하면에 배치되어 있다.

메모리 장착 컴퓨터(122)에서 신호 구성 회로(112)에 접속되는 과정은 실시형태 3과 동일하다.

도 23에서 웨이퍼(77-2)의 면(A)과 배선 기판(123)의 면(B)은 평행하다. 또 신호 구성 회로(112)에 있는 프로그래머블 디바이스의 면(C)과 웨이퍼 상의 면(A)은 수직이다.

이상, 본 실시형태 4에 따르면 웨이퍼 상에 배열된 모든 칩의 모든 패드에 검사 회로에서 직접, 칩 1쌍 검사 회로(1)의 대응으로 검사 신호의 수수가 수행되는, 시리얼 검사가 아닌 동시 일괄적으로 고속의 웨이퍼 검사 시스템을 구축할 수 있다. 또 실시형태 4에서 실시형태 1 및 실시형태 2의 전기 접속 수단에 의해 그 목적을 달성하고 있다.

(실시형태 5)

설비의 유효 이용 관점에서, 컴퓨터나 전자 회로의 부분은 범용적으로 사용하고, 새로운 칩의 패드 배열이 되었을 때 프로브 조립만을 교환하여 웨이퍼 검사를 하는 것이 경제적이다. 본 실시형태 5의 좌표 변환 회로와 프로그래머블 전자 디바이스를 조합하여 이용함으로써 상기 목적을 달성하는 것이다.

구체적으로는 실시형태 5는 배선 기판(123) 및 신호 구성 회로(78)을 교환하지 않고 크기, 위치가 다른, 또한 패드 배열도 다른 LSI칩에 프로브(603-1) 등의 교환으로 대응하는 방법을 제공하는 것이다.

본 실시형태 5는, 실시형태 1의 변경예에 관한 도 8의 구조(신호 구성 회로(78))를 평행으로 배치하여, 회로 배선(21)을 도 26에 도시한 좌표 변환 회로를 사이에 두고 도 22의 (610-1)의 접촉자에게 접속함으로써 달성된다. 하나의 프로그래머블 전자 디바이스(18-1)의 입출력인 회로 배선은 복수의 다른 칩의 패드 단자에 접속되어도 프로그래머블이기 때문에 검사 목적을 완수할 수 있다.

또 1축용 테스트 회로(110)과 대략 동일한 1축용 테스트 회로(110)를 직교한 상태로 배열하지 않고, 1축용 테스트 회로(110)를 평행하게 복수개 배열하여 ASIC 등의 패드가 직사각형 배열 칩에 대응 가능하도록 하여 장치의 간결화 방법을 제공한다.

실시형태 5에 대해서 도면을 참조하여 설명한다. 실시형태 5는 실시형태 3 또는 실시형태 4와 같이 고밀도의 웨이퍼칩 단자에 접촉자를 대응시키는 경우에 유효하다. 도 24는,본 실시형태 5에 관한 LSI칩 검사 장치(1000)의 시스템 구성을 개략적으로 도시한 정면도이다. 도 24에서, 110은 1축용 테스트 회로로서, 플렉서블 필름(111)에 신호 구성 회로(112)(또는 신호 구성 회로(78))를 장착하여 만들어진다. 신호 구성 회로(112)에는 CPLD나 FPGA 등이 사용된다. 내부 구조는 실시형태 1의 변경예의 구조를 갖는다.

125는 피검사 회로로서의 프로브 어셈블리이다. 도 22에 도시한 바와 같이, 프로브 어셈블리(125)는 프로브(603-1), 접속 배선(113), 플렉서블 필름(111) 등으로 이루어진다. 접속 배선(113)과 도 26의 단자(a1,b1…,11) 및 (a2,b2,…12)에 배선이 접속됨으로써 변환 후의 프로브(603-1)로의 통전이 가능해진다.

126은 좌표 변환 회로이다. 피검사 회로(125)의 단자(칩 단자(77) 등)와 1축 테스트 회로(110)의 단자(수직형 프로브의 단자) 사이를 중개 접속함과 동시에, 양 단자간에서의 위치의 엇갈림을 수정 또는 변경하기 위한 좌표 변환을 한다. 123은 배선 기판이고, 제3 및 실시형태 4에서 설명한 것과 동일하다. 또 도 24에서, 프로브 어셈블리(125)와 좌표 변환 회로(126)는 유니트화되어 있어 회로 장착 프로브 카드(74)에 대해 착탈 가능하도록 되어 있다.

도 25는 본 발명의 실시형태 5에 관한 LSI칩 검사 장치(1000)의 시스템의 회로 구성을 도시한 블럭도이다. 이 실시형태에서, 시스템의 회로 구성은 도 16의 블럭도에 도시된 것과 기본적으로 같지만, 회로 장착 프로브 카드(74)와 웨이퍼칩 단자(73)와의 사이에 좌표 변환 회로(126)가 배치되어 있는 점이 다르다.

이상의 구성에 의한 본 실시형태 5에 관한 LSI칩 검사 장치(1000)의 동작에 대해서 이하에 설명한다. 피검사 회로로서 웨이퍼칩이 선택된 경우, 그 웨이퍼칩 단자(73)의 배열 구조와 LSI칩 검사 장치(1000)측(신호 구성 회로(78) 즉, 신호 구성 회로(112) 측)의 단자의 배열 구조가 다른 경우가 있다. 이 경우에 웨이퍼칩의 회로 검사를 하면, 본 실시형태에서는 좌표 변환 회로(126)의 동작에 의해 웨이퍼칩와 프로브 카드(74) 사이의 좌표 변환이 수행되고, 웨이퍼칩 단자(73)의 직사각형 외주에 단자를 갖는 배열 구조에, 신호 구성 회로(78)의 단자의 배열 구조를 좌 표 변환 회로(126)를 사이에 두고 전기적으로 도통하도록 한다.

도 26 및 도 27은, 좌표 변환 회로(126)에 의한 좌표 변환 동작의 한 사례를 설명하는 모식도다. 이러한 도면에서, 도 26은 어느 특정 웨이퍼칩에서의 웨이퍼칩 단자(73)의 배치 구조(단자 위치)와, 소정의 웨이퍼칩 단자(73)에 대한 좌표 변환 처리를 나타낸 모식도이고, 도 27은 상기 웨이퍼칩 단자(73)의 배치 위치와 좌표 변환 처리후의 좌표 변환 회로의 신호의 도달 위치를 나타내는 모식도이다.

도 26에서, 검은 점 (이후 ●)은 상기 웨이퍼칩에서의 웨이퍼칩 단자 위치로서, 웨이퍼칩 단자 위치(a1,b1,c1,…) 등으로 부르기로 한다. 또 이 ●으로 나타내는 점은 좌표 변환 후의 신호가 도달하는 목표점이기도 하다. 이러한 웨이퍼칩 단자의 위치를, A그룹으로서 (a1), (b1), (c1), (d1), (e1), (f1), (g1), (h1), (i1), (j1), (k1), (l1)과, B그룹으로서 (a2), (b2), (c2), (d2), (e2), (f2), (g2), (h2), (i2), (j2), (k2), (l2)가 있다. A그룹은 칩 A, B그룹은 칩 B에 대응하고 있는, A그룹과 B그룹의 X방향의 간격이 Smm간격이다. Y방향 배열에 관해서는 생략한다. A그룹과 B그룹의 신호의 배열은 완전히 동일하거나, 또는 거의 동일한 배열을 이룬다.

마찬가지로, 도 26에서, 신호 구성 회로(78)로부터의 출력인 회로 배선(21)의 평면도로 하여 위치 좌표로서 나타내고, ○은 신호 구성 회로 배선 위치(X1,X2,X3,…) 등으로 부르기로 한다. 또 이 ○으로 나타내는 점은 좌표 변환해야 할 신호의 출발점을 가리킨다. α그룹으로서 (X1), (X2), (X3), (X4), (X5), (X6), (X7), (X8), (X9), (X10), (X11), (X12), β그룹으로서 (Y1), (Y2), (Y3), (Y4), (Y5), (Y6), (Y7), (Y8), (Y9), (Y10), (Y11), (Y12)가 있으며, 각각 X 및 Y방향으로 Pmm의 간격으로 배열되어 있다. Y방향 배열에 관해서는 생략한다. α그룹, β그룹, γ그룹은 동일한 X좌표 또는 Y좌표를 가진 복수개의 CPLD에서 출력되는 신호 구성 회로 배선 위치이다. 도 26의 α그룹은 4열의 ○으로 구성되어 있기 때문에, 4개의 프로그래머블 전자 디바이스(18-1)로 구성되어 있는 것을 나타낸다.

γ그룹의 일부의 Z1,Z2,Z6,Z11,…Z17이 있다. α그룹과 β그룹 및 γ그룹의 신호의 배열은 완전히 동일하거나 또는 대부분 동일한 배열을 이루는 것으로 한다.

A,B그룹과 α,β,γ그룹에 각각 특별한 배열에 관하여 처음부터 존재하는 것이 아니라 웨이퍼 상의 칩의 단자 배열과 신호 구성 회로(78)로부터의 출력인 회로 배선(21)의 배치에 의해 결정하는 것이다.

(X1,X2,…X5,…Y1,Y2,…Y5,…Z1,Z2,…)는 검사 회로 기판(19) 또는 검사 회로 기판(20) 위에 배열되어 있다. 또 (X6,X7,…X10,…Y6,Y7,…Y10…)은 검사 회로 기판(19) 또는 검사 회로 기판(20) 위에 배열되어 있다.

회로 배선(21)의 위치와 웨이퍼칩 단자를 모식적으로 표현한, 도 26과 같은 관계는 웨이퍼 상의 칩 단자에 대응하는 프로브 어셈블리(125)와 표준적인 1축용 테스트 회로(110)와 배선 기판(123)에 의해 LSI칩 검사 장치를 구성할 때, 통상 출현하는 관계 위치이다. 이와 같은 ○와 ●의 관계 위치에 있을 때, 회로 신호선(21)에서는, X1→a1,X2→b1,X4→c1…X16→i1…X20→i2그룹에 있는 ●는 다른 그룹으로부터의 ○의 신호선이 배선되지 않기 때문에 하나의 프로그래머블 전자 디바이스(18-1)에 의해 좌표 변환이 가능하다는 것을 나타낸다.

X5→a2,Y4→b2,…Z1→d2(에 걸쳐 배선)…X20→I2 이와 같이 3개의 그룹에 걸쳐 배선되어 있는 경우는 프로그래머블 전자 디바이스(18-1)의 3개에서 얻어진 신호에 의해 제2그룹에 있는 웨이퍼 상의 칩의 검사가 수행되도록 배선되어 있다.

(프로그래머블 전자 디바이스(18-1)에 의한 가능성의 설명)

이상으로부터 웨이퍼 상의 칩 단자에 프로그래머블 전자 디바이스(18-1)의 회로 배선(21)을 할당 배선할 수 있다. 이 경우의 조건은 ○의 수가 ●의 수보다 당연히 많은 것이 조건이 된다. 구체적인 설계에서는 배선 교차점의 접촉 등을 회피하기 위해 다층 배선에 의한 연구도 필요하게 되는 경우가 있다.

더우기, 각 웨이퍼칩에 관한 좌표 변환선은 도 26에 도시된 것과 동일하지 않아도 좋고, 이것은 웨이퍼칩의 배치 구조를 직사각형 배열로 변환하는 일사례에 불과하다. 그리고 웨이퍼칩의 위치가 좌표 변환된 후에는 도 27에 도시한 바와 같은 직사각형의 배치 구조로서 인식되어 전기 기능 시험 또는 검사가 수행된다.

앞서 설명한 실시형태 3에서는, 신호 구성 회로(78)로서 직사각형 외주에 단자를 갖는 신호 구성 회로(112) 등을 사용한 경우 이들의 신호 구성 회로(112)가 웨이퍼(77-2) 위의 칩(77-1)과 비교해 크다는 것을 고려하여 메모리 장착 컴퓨터(122)와 상기 신호 구성 회로(112)를 동일 평면에 배치하지 않고 상기 신호 구성 회로(112)와 웨이퍼(77-2)의 배치 각도에 특별한 배려 또는 연구를 하였으나, 본 실시형태 5에서는 좌표 변환 회로(126)에 의해 좌표 변환을 수행하기 때문에, 신호 구성 회로(112)와 웨이퍼(77-2)의 배치 각도에 특별한 배려 또는 연구를 할 필요는 없으며 간단한 구성을 채용할 수 있다.

(실시형태 6)

이상의 실시형태 1 내지 5의 설명에서는, 피검사 회로로서의 칩(LSI)은 반도체 제조에서의 웨이퍼에 설치된 그대로의 상태로 있고 복수의 칩에 대해서 일괄적으로 검사하는 것을 본 발명의 특징적 태양으로서 설명해 왔다. 그러나 복수의 칩에 대해서 일괄적으로 검사를 하는 방법에는 다른 것도 생각할 수 있으며, 예를 들면 칩을 웨이퍼에서 개별적으로 잘라낼지, 또는 여러 개를 하나로 통합하여 잘라내고, 잘라낸 칩을 어느 한 수용판(트레이 또는 테스트 보드) 위에 나열하고 복수의 칩에 대해서 일괄적으로 검사를 함으로써 역시 칩에 관한 일괄 검사는 가능하다.

도 28은 본 발명의 실시형태 6으로서, 상술한 바와 같은 복수의 칩을 테스트 보드 위에 나열하여 배치하고, 이 복수의 칩에 대해 상술한 LSI칩 검사 장치(1000)를 적용하여 일괄 검사할 수 있도록 한 칩 유지 구조를 도시한 사시도이다. 도 6에서, 테스트 보드에 복수개 배열된 칩 소켓에 피테스트 칩을 삽입하고, 칩 테스터로부터의 배선을 테스트 보드에 접속하고, 삽입된 피테스트 칩을 차례대로 측정해 가는 현행의 테스트 방식에서, 테스트 보드에 배열되어 있는 소켓의 단자 핀을 프로브 조립체의 출력측 단자로 바꾸면 검사 방식의 유사성이 성립된다. 즉 피테스트 칩이 삽입된 소켓의 핀 단자가 CPDL에 접속되어 있는 회로망을 PC, 워크스테이션 등으로 제어하여 테스트 보드 상의 복수개의 피테스트 칩을 동시에 병렬적으로 측정할 수 있다. PC 등에 테스트 패턴을 포함하는 테스트 프로그램과 측정 순서를 규정하는 콘트롤 프로그램 등을 입력함으로써 고가의 칩 테스터는 PC 등에 의해 대체되어 사용하지 않게 되고 또 동시 병렬 검사에 의해 피테스트 칩의 검사 시간도 단 축되기 때문에, 현행 팩키지된 칩 테스트에서도 대폭적인 비용 절감 효과를 얻을 수 있다. 또 현행 칩테스터를 사용하여 테스트 패턴을 포함하는 테스트 정보를 PC, 워크스테이션 등에 입력함과 동시에 피테스트 칩을 이 PC, 워크스테이션 등에 의해 동시 병렬로 검사함으로써 현행 칩 테스터를 경영 자원으로서 이용하면서 검사 비용를 절감할 수도 있다.

이와 같은 테스트 보드 상에 나란히 나열된 복수의 칩의 일괄 검사에서도 실시형태 5에서의 좌표 변환 회로를 사용한 좌표 변환 처리 동작은 가능하다. 따라서 테스트 보드 상에 칩이 불규칙적으로 배치되어 있어도 좌표 변환에 의해 규칙적으로 나열되어(예를 들면 직사각형 배열) 있도록 인식하여 전기 기능 검사를 할 수 있다. 또 좌표 변환 회로를 가짐으로써 장래적으로 칩 사이즈가 보다 소형화(집적 밀도가 보다 높아짐)됨으로써 칩의 단자 위치가 변경된 경우에서도, LSI칩 검사 장치(1000)측의 사양은 그대로이고 좌표 변환 처리를 함으로써 대응할 수 있다.

이상, 본 발명을 다양한 실시형태에 대해서 설명한 바와 같이 피측정물은 팩키지 구조에 한정되지 않으며 반도체 웨이퍼 상에 형성된 복수의 칩에 대해서도, 또는 테스트 보드 상에 나란히 나열된 복수의 칩에 대해서도 동시에 일괄적으로 프로브 검사가 가능해진다. 또 접촉자 조립체 유지 구조에 열팽창율이 작은 재료를 사용하면 번인 시험시에도 미세화된 피측정물의 패드 피치에 대해 접촉자 조립체의 연장을 억제할 수 있기 때문에 프로브의 위치 엇갈림이 발생하지 않아 고온에서의 특성 검사가 가능해진다.

또 웨이퍼가 대구경화되어 칩이 더욱더 미세화되어도 본 발명의 접촉자 조립 체 유지 구조를 XY방향으로 그 배치를 넓힘으로써 어떠한 것에도 대응할 수 있다.

본 발명은, 도면에 도시한 바람직한 실시형태에 기초하여 설명되었으나, 당업자라면, 본 발명의 사상을 벗어나지 않고 용이하게 각종 변경, 변형할 수 있는 것은 명백하다. 본 발명은 그와 같은 변경예도 포함하는 것이다.

본 발명에 의하면, 가이드 블럭을 사용한 접촉자 조립체의 유지 구조를 마련함으로써 XY 직교 좌표상에 배치된 입출력 단자 배열 X축에 대해 소정의 각도를 이루어 서로 간섭하지 않고 배치한 접촉자 조립체의 접촉자의 위치 정밀도를 유지함과 동시에 조립 작업 용이화를 꾀할 수 있다.

Claims

피시험 전자 디바이스와 회로 검사 장치 사이에 설치되어 양 장치간의 전기적 도통에 사용하는 접촉자 조립체에서,

상기 피시험 전자 디바이스의 패드에 접촉하는 제1 단자와, 상기 회로 검사 장치의 패드에 접촉하는 제2 단자를 가지고, 이들 제1 및 제2 단자 사이에 탄성 변형부를 갖는 수직형 프로브 및 복수의 상기 수직형 프로브가 길이 방향으로 소정의 간격으로 배치된 리본형 수지 필름으로 이루어진 접촉자와,

상기 접촉자를 복수개, 인접하는 접촉자 간에 상기 수직형 프로브를 길이 방향으로 소정 간격 엇갈리게 하고, 또한 리본형 수지 필름의 면방향으로 소정의 간격을 두고 중합시키고, 각 접촉자를 면방향으로 위치 결정하여 고정시키는 위치 결정 부재와,

위치 결정되어 고정된 복수의 접촉자를 수용 가능한 개구부를 가짐과 동시에 두께가 상기 접촉자의 폭과 거의 동일한 프레임 구조의 가이드 블럭을 구비하고,

상기 가이드 블럭에 상기 삽입한 위치 결정 부재가 삽입되는 홈을 만들어 수직형 프로브의 선단부가 가이드 블럭의 상면 및 하면 위치로부터 수직으로 돌출된 상태에서 접촉자의 위치 결정과 유지를 수행하는 것을 특징으로 하는 접촉자 조립체.
제1항에 있어서, 상기 접촉자는, 가로길이의 만곡 형상을 가진 탄성 변형부 를 가지고, 이 탄성 변형부의 양 선단에 수직 방향을 향하는 제1 및 제2 단자를 갖도록 형성된 수직형 프로브와, 상기 탄성 변형부의 만곡부로 둘러 싸인 부분에 긴 구멍이 개구되어 있는 리본형 수지 필름으로 구성되고, 만곡부의 양 선단은 리본형 수지 필름의 길이 방향 양쪽에서 수직으로 돌출되어 있는 것을 특징으로 하는 접촉자 조립체.
제2항에 있어서, 상기 수직형 프로브는, 만곡부의 선단이 리본형 수지 필름의 길이 방향 양쪽에서 각각 수직으로 돌출되고, 한쪽은 피시험 전자 디바이스의 패드와 접촉하는 입력부 단자를 구성하고 다른 쪽은 검사 회로 기판의 회로 배선 패드와 접촉하는 출력부 단자를 구성하고 있는 것을 특징으로 하는 접촉자 조립체.
제2항에 있어서, 상기 리본형 수지 필름에 개구된 긴 구멍의 긴변 쪽은 수직형 프로브와 같은 폭의 대들보 구조를 가지고, 이 대들보는 수직형 프로브의 접촉 압력에 대해 수직형 프로브와 함께 탄성 변형하는 것을 특징으로 하는 접촉자 조립체.
제1항에 있어서, 상기 접촉자의 두께를 t, 피시험 전자 디바이스에 격자형으로 형성된 패드의 피치를 p라고 하면, 상기 중합시킨 복수매의 접촉자의 수직형 프로브 선단부는, 리본형 수지 필름의 길이 방향에 대해 Sinθ=t/p의 관계를 갖는 각도(θ)를 이루는 직선상에 배치되는 것을 특징으로 하는 접촉자 조립체.
제1항에 있어서, 상기 중합시킨 복수매의 접촉자에는 동일 위치에 복수개의 관통공이 설치되고, 이 관통공에 위치 결정 부재로서의 위치 결정 막대를 삽입하여 수직형 프로브의 단자 부분을 피시험 전자 디바이스의 패드에 합치시킨 상태에서 복수매의 접촉자를 고정하는 것을 특징으로 하는 접촉자 조립체.
제5항에 있어서, 상기 가이드 블럭으로부터 돌출된 입력부 단자와 접촉하는 피시험 전자 디바이스는, 검사시에 가이드 블럭의 길이 방향에 대해 상기 각도(θ)만큼 기울여 장착되는 것을 특징으로 하는 접촉자 조립체.
제1항에 있어서, 상기 가이드 블럭으로부터 돌출된 출력부 단자와 접촉하는 회로 배선을 갖는 검사 회로 기판을 설치하고, 검사 회로 기판의 일부에 게시부를 설치하여 커넥터 소켓에 삽입하고 피시험 전자 디바이스와 회로 검사 장치를 전기적으로 접속하는 것을 특징으로 하는 접촉자 조립체.
제8항에 있어서, 상기 검사 회로 기판에 관통공을 설치하고, 검사 회로 기판을 복수매 설치한 경우 이 관통공에 수직형 프로브의 출력부 단자의 일부를 삽입 통과시켜 아래의 기판의 회로 배선 패드와 접촉시키는 것을 특징으로 하는 접촉자 조립체.
제1항에 있어서, 상기 중합시킨 복수매의 접촉자 사이가 접착제 등 유기 절연 재료에 의해 간격이 유지되어 있는 것을 특징으로 하는 접촉자 조립체.
범용 PC와, 피시험 LSI칩 및 그 패드가 설치되는 웨이퍼와,

상기 웨이퍼 패드의 패드면(A)와 평행한 면(B)를 갖는 배선 기판과,

해당 배선 기판상에 배열된 통신 수단과 해당 통신 수단과 전기적으로 접속하는 메모리 장착 컴퓨터와,

상기 메모리 장착 컴퓨터와 상기 패드면(A)과 복수의 수직면(C) 위에 배열된 전자 디바이스부 전기 접속 수단과,

상기 피시험 LSI칩의 패드에 접촉하는 제1 단자와, 상기 전자 디바이스부 전기 접속 수단의 패드로 접촉하는 제2 단자를 가지고, 이들 제1 및 제2 단자의 사이에 탄성 변형부를 가지는 수직형 프로브를 구비하고,

상기 전자 디바이스부 전기 접속 수단의 입력, 출력선이, 상기 메모리 장착 컴퓨터 및 수직형 프로브와 전기적 접속이 이루어지고, 수직형 프로브의 입력단이 웨이퍼 상에 설치된 LSI칩의 패드와 전기적 접속이 이루어지는 것을 특징으로 하는 LSI칩 검사 장치.
제11항에 있어서, 수직형 프로브와 LSI칩 사이에는 좌표 변환 수단이 설치되고, 상기 수직형 프로브와 LSI칩 사이에서의 단자의 배열을 정합시키는 것을 특징으로 하는 LSI칩 검사 장치.
복수의 LSI칩이 설치되는 테스트 보드와,

이 테스트 보드에 배치되고 또한 단자 핀을 갖는 복수의 칩 소켓과,

칩 소켓의 단자 핀을 CPLD에 접속하기 위한 회로망을 구비하고,

상기 CPLD를 사이에 두고 테스트 패턴을 포함하는 테스트 프로그램을 내장하는 컴퓨터에 접속됨으로써 상기 칩 소켓에 삽입된 복수의 피시험 LSI칩을 동시 병렬로 검사하는 LSI칩 검사 장치.
제13항에 있어서, 컴퓨터는 칩 테스터에 접속되고, 이 칩 테스터로부터 테스트 패턴을 포함하는 테스트 정보를 받아 처리하는 것을 특징으로 하는 LSI칩 검사 장치.
전기적 접속이 필요로 하는 수보다 많은 칩 상의 패드에, 직선으로 평행하게 복수열로 배치된 복수의 전기회로 검사 장치의 입출력 배선 단자에 전기적으로 접속하고, 원하는 전극과 대향하는 콘택트의 단자에 접속하기 위해 배선한 좌표 변환 회로망으로 이루어진 것을 특징으로 하는 콘택트 시스템.
전기적 접속이 필요로 하는 수보다 많은 칩 상의 패드에, 직선으로 평행하게 복수열 배치된 복수의 전기회로 검사 장치의 입출력 배선 단자에 전기적으로 접속하고, 개략 직사각형으로 배열한 전극과 마주하는 콘택트의 단자에 접속하기 위해 배선한 좌표 변환 회로망으로 이루어진 것을 특징으로 하는 콘택트 시스템.
전기적 접속이 필요로 하는 수보다 많은 칩 상의 패드에, 직선으로 평행하게 복수열 배치된 복수의 전기회로 검사 장치의 입출력 배선 단자에 전기적으로 접속하고, 대략 격자형으로 배열한 전극과 대향하는 콘택트의 단자에 접속하기 위해 배선한 좌표 변환 회로망으로 이루어진 것을 특징으로 하는 콘택트 시스템.
제16항 내지 제17항 중 어느 한 항에 있어서, 하나의 전기회로 검사 장치 내에는 메모리가 장착된 컴퓨터를 구비한 기판에 접속된 프로그래머블 전자 디바이스가 편입되고, 이 프로그래머블 전자 디바이스는 복수의 칩 패드와 대향하는 콘택트와 이어지는 것을 특징으로 하는 콘택트 시스템.
제18항에 있어서, 전기회로 검사 장치 내의 프로그래머블 전자 디바이스는 신호 분산과 신호 비교 기능을 갖는 것을 특징으로 하는 콘택트 시스템.
제18항에 있어서, 프로그래머블 전자 디바이스는 비교 회로를 구비하며, 맞는지 여부를 판정한 결과는 기판 상에 설치된 메모리 장착 컴퓨터에 보내져 메모리에 기억되는 것을 특징으로 하는 콘택트 시스템.
제18항에 있어서, 전기회로 검사 장치 내의 프로그래머블 전자 디바이스는 프로그래머블 칩 검사 기능을 가지며, 칩의 종류에 대응하여 외부 PC에서 상기 메모리 장착 컴퓨터를 통해 프로그램이 리라이트 가능한 것을 특징으로 하는 콘택트 시스템.
제15항에 있어서, 전기회로 검사 장치의 입출력 배선 단자와 콘택트와 좌표 변환 회로는 일체 구조를 가지고, 전기회로 검사 장치와 분리가 가능한 것을 특징으로 하는 콘택트 시스템.