KR20010113485A - 접촉 구조 및 그 조립 메카니즘 - Google Patents

접촉 구조 및 그 조립 메카니즘 Download PDF

Info

Publication number
KR20010113485A
KR20010113485A KR1020010033343A KR20010033343A KR20010113485A KR 20010113485 A KR20010113485 A KR 20010113485A KR 1020010033343 A KR1020010033343 A KR 1020010033343A KR 20010033343 A KR20010033343 A KR 20010033343A KR 20010113485 A KR20010113485 A KR 20010113485A
Authority
KR
South Korea
Prior art keywords
contact
substrate
contactor
contact substrate
contact structure
Prior art date
Application number
KR1020010033343A
Other languages
English (en)
Other versions
KR100502119B1 (ko
Inventor
쿠리테오도레에이.
알다즈로버트에드워즈
유쪼우
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20010113485A publication Critical patent/KR20010113485A/ko
Application granted granted Critical
Publication of KR100502119B1 publication Critical patent/KR100502119B1/ko

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
    • G01R1/06716—Elastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/22—Contacts for co-operating by abutting
    • H01R13/24—Contacts for co-operating by abutting resilient; resiliently-mounted
    • H01R13/2407—Contacts for co-operating by abutting resilient; resiliently-mounted characterized by the resilient means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/045—Sockets or component fixtures for RF or HF testing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/46—Bases; Cases
    • H01R13/514—Bases; Cases composed as a modular blocks or assembly, i.e. composed of co-operating parts provided with contact members or holding contact members between them
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/048—Second PCB mounted on first PCB by inserting in window or holes of the first PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09172—Notches between edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10446—Mounted on an edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10568—Integral adaptations of a component or an auxiliary PCB for mounting, e.g. integral spacer element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/041—Solder preforms in the shape of solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Multi-Conductor Connections (AREA)

Abstract

접촉 기판과 복수의 접촉기를 갖는 접촉 구조는 접촉 대상과 전기적 연결을 이루기 위한 큰 접촉 구조 또는 접촉기 조립체의 블록이다. 접촉 구조는 접촉 기판과 각 접촉기가 수직 방향으로 스프링 력을 가하기 위한 만곡부를 갖는 복수의 접촉기로 형성된다. 접촉 기판은 어떠한 원하는 가장자리에서 다른 접촉 기판을 연결해서 원하는 크기, 형상 및 개수의 접촉기로 된 접촉기 조립체를 이루도록 외부 가장자리에 맞물림 메카니즘을 갖는다.

Description

접촉 구조 및 그 조립 메카니즘{CONTACT STRUCTURE AND ASSEMBLY MECHANISM THEREOF}
본 발명은 접촉 대상과 전기적 연결을 이루기 위하여 수직 방향으로 다수의 접촉기를 갖는 접촉 구조, 보다 구체적으로는 복수의 접촉 구조들이 접촉기의 원하는 크기, 형상 및 개수의 접촉기 조립체를 형성하도록 조립하는 접촉 구조 및 그 조립 메카니즘에 관한 것이다.
반도체 웨이퍼, LSI 및 VLSI 회로와 같은 고밀도 및 고속 전기 장치를 테스트하는 데에는, 다수의 접촉기를 갖는 프로브 카드(probe card)와 같은 고성능 접촉 구조가 사용되어야 한다. 본 발명은 주로 LSI와 VSLI 칩 및 반도체 웨이퍼의 테스트, 반도체 웨이퍼와 다이의 번인(burn-in), 및 패키지된 반도체 장치와 인쇄 회로 기판 등의 테스트와 번인에서 사용되는 접촉 구조 및 복수의 접촉 구조의 조립체에 관한 것이다. 그러나 본 발명은 상기 언급된 테스트 응용에 제한되진 않으며 IC 칩의 포밍 리드(forming lead) 또는 터미널 핀, IC 패키지 또는 그 밖의 전자 회로 및 장치와 같은 전기적 연결을 수반하는 어떠한 응용에도 사용될 수 있다. 이하에서는 반도체 장치 테스트에 관해서 본 발명을 기술하나 이는 오직 설명의 간편함을 위한 것이다.
테스트되는 반도체 장치가 반도체 웨이퍼의 형태인 경우에는, IC 테스터와 같은 반도체 테스트 시스템은 보통 반도체 웨이퍼를 자동으로 테스트하기 위해서 자동 웨이퍼 프로버와 같은 기판 핸들러(handler)에 연결된다. 테스트되는 반도체 웨이퍼는 기판 핸들러에 의해서 반도체 테스트 시스템의 테스트 헤드의 테스트 위치에 자동으로 제공된다.
테스트 헤드 상에서, 반도체 테스트 시스템에 의해 발생한 테스트 신호가 테스트되는 반도체 웨이퍼에 제공된다. 테스트되는 반도체 웨이퍼(반도체 웨이퍼 상에 형성된 IC 회로)로부터의 출력 신호는 반도체 테스트 시스템으로 전송된다. 반도체 테스트 시스템에서는, 출력 신호를 예상 데이터와 비교하여 반도체 웨이퍼 상의 IC 회로가 정확하게 기능하는가를 판단한다.
테스트 헤드와 기판 핸들러는 프로브 카드나 접촉기 조립체를 포함하는 인터페이스 부품을 통해 연결된다. 프로브 카드는 테스트되는 반도체 웨이퍼 상의 IC 회로 내의 회로 터미널이나 접촉 패드와 같은 접촉 대상과 접촉하기 위해서 (외팔보나 지침과 같은) 다수의 프로브 접촉기를 갖는다. 프로브 접촉기들은 테스트 신호를 반도체 웨이퍼에 가하고 웨이퍼로부터의 출력 신호를 수신하기 위해서 반도체 웨이퍼의 접촉 대상과 접촉한다.
그러한 프로브 카드의 일 예는 지침이나 외팔보로 불리는 복수의 프로브 접촉기들이 장착되는 에폭시(epoxy) 링을 갖는다. 통상적인 프로브 접촉기에서 사용되는 부품의 신호 경로 길이는 임피던스 정합 없이 20-30mm의 범위에 있기 때문에, 프로브 카드의 고속 작동 또는 주파수 대역폭은 200-300MHz의 차수로 제한된다. 반도체 테스트 산업에서는, 가까운 미래에 1GHz 이상의 주파수 대역폭이 필요할 것으로 생각된다. 또한 이 산업에서는 테스트 처리량의 증가와 병행하여 프로브 카드가 다수의 반도체 장치, 특히 32 이상의 메모리 장치들을 처리할 수 있을 것이 요구된다.
하나의 생산 공정에 의해 가능한 한 많은 IC 칩을 생산하기 위해서 반도체 웨이퍼와 같은 접촉 대상의 크기는 커지고 있다. 전형적으로, 오늘날 실리콘 웨이퍼는 직경이 12인치 이상이다. 테스트 처리량을 증가시키기 위해서는, 단일 접촉 작동에 의해 전체 웨이퍼를 테스트할 수 있도록 테스트되는 반도체 웨이퍼에 적합한 크기와 개수의 접촉기를 갖는 프로브 카드를 사용하는 것이 이상적이다.
그러나 종래 기술에서는 시장에서 입수 가능한 프로브 카드는 반도체 웨이퍼의 크기보다 상당히 작아서 반도체 웨이퍼를 프로브 카드에 대해서 이동시키는 접촉 작동의 많은 단계를 요구하였다. 따라서 접촉기 조립체의 크기와 접촉기 조립체 상에 장착된 접촉기의 갯수 뿐만 아니라 주파수 대역폭을 크게 증가시킬 수 있는 새로운 개념의 접촉 구조가 필요하다.
따라서 본 발명의 목적은 높은 신뢰성뿐만 아니라 고주파수 대역폭, 높은 핀 카운트 및 높은 접촉 성능을 가진 접촉 대상과 전기적으로 통신하는 다수의 접촉기를 갖는 접촉 구조를 제공하는 것이다.
본 발명의 다른 목적은 접촉기 조립체 상에 장착된 원하는 개수의 접촉기들을 가지는 원하는 크기의 접촉기 조립체를 형성하도록 복수의 접촉 구조를 조립하는 접촉 구조 및 그 조립 메카니즘을 제공하는 것이다.
본 발명의 또 다른 목적은 고주파수 대역폭을 가진 반도체 장치를 테스트하기 위하여 반도체 장치의 리드나 패드와 전기적 연결을 이루기 위한 프로브 카드와 같은 접촉 구조를 제공하는 것이다.
도1은 테스트되는 반도체 장치와 반도체 테스트 시스템의 테스트 헤드 사이의 인터페이스로서 본 발명의 접촉 구조를 사용하는 전체 적층 구조의 일 예를 도시하는 단면도.
도2는 테스트되는 반도체 장치와 반도체 테스트 시스템의 테스트 헤드 사이의 인터페이스로서 본 발명의 접촉 구조를 사용하는 전체 적층 구조의 다른 예를 도시하는 단면도.
도3A 및 도3B는 다수의 접촉기가 실리콘 기판의 평면 상에서 형성되고 후속 공정을 위해 그로부터 제거되는 본 발명의 접촉기 제조의 기본 개념을 도시하는 개략도.
도4는 다층 실리콘 기판과 도3A 및 3B의 생산 공정을 통해 생산된 접촉기를 갖는 본 발명의 접촉 구조의 일 예를 도시하는 개략도.
도5는 원하는 크기의 접촉기 조립체를 구성하기 위하여 서로 조립되는 다수의 접촉기를 각각 갖는 본 발명의 복수의 접촉 구조를 도시하는 사시도.
도6A는 3개 이상의 반도체 웨이퍼로 구성되고 다른 접촉 기판의 외부 가장자리에 끼워지도록 그 외부 가장자리에 특정 맞물림 구조를 갖는 접촉 기판의 상세한구조를 도시하는 사시도, 도6B는 도6A의 접촉 기판의 정면도.
도7A-7C는 도6A 및 6B의 접촉 기판을 도시한 것으로서, 도7A는 접촉 기판의 평편도, 도7B는 도6B의 C-C선을 따라 취한 접촉 기판의 단면도, 도7C는 도6B의 D-D선을 따라 취한 접촉 기판의 단면도.
도8은 5개의 접촉 기판들이 서로 연결되어 원하는 크기, 형상 및 개수의 접촉기의 접촉기 조립체를 이루는 본 발명의 접촉 구조의 사시도.
<도면의 주요 부분에 대한 부호의 설명>
20 : 접촉 구조
22 : 접촉 기판
25 : 관통 구멍
30 : 접촉기
35 : 기부
38 : 팁
55 : 이
65 : 리세스
260: 프로브 카드
262, 265: 전극
본 발명에서는, 접촉 대상과 전기적 연결을 이루는 접촉 구조는사진석판(photolithography) 기술을 포함한 반도체 생산 공정에 의해 실리콘 기판의 평면상에 생산되는 다수의 접촉기로 형성된다. 본 발명의 접촉 구조는 다른 접촉 구조와 끼워지도록 외부 가장자리에 특별한 구조를 가지며, 그것에 의해서 반도체 웨이퍼와 같은 대형 반도체 장치를 테스트하는 원하는 크기와 개수의 접촉기의 접촉기 조립체를 형성한다. 접촉 구조는 반도체 웨이퍼, 패키지된 LSI 또는 인쇄 회로 기판들의 테스트(번인 포함)에 유용하게 사용될 수 있지만, 또한 둘 이상 부품 사이의 전기적 연결을 형성하는 것과 같은 테스트 이외의 응용에도 사용될 수 있다.
본 발명의 접촉 구조는 접촉 대상과 전기적 연결을 이루기 위한 큰 접촉 구조의 블록 또는 접촉기 조립체이다. 접촉 구조는 접촉 기판과 수직 방향으로 스프링 력을 가하는 만곡부를 갖는 복수의 접촉기로 형성된다. 접촉 기판은 어떠한 원하는 가장자리에서 다른 접촉 기판과 연결하여 원하는 크기, 형상 및 개수의 접촉기를 갖는 접촉기 조립체를 이루도록 그 외부 가장자리에 맞물림 메카니즘을 갖는다.
일 측면으로 볼 때, 접촉기는 수직 방향으로 돌출되어 접촉 포인트를 형성하는 팁부, 접촉기의 단부가 접촉 기판의 바닥 면에서의 전기적 연결을 위한 접촉 패드로서 기능하도록 접촉 기판 상에 제공된 관통 구멍에 삽입되는 기부, 및 접촉기가 접촉 대상에 가압될 때 스프링 력을 일으키는, 팁부와 기부 사이에 제공되는 만곡된 또는 대각선의 또는 그 밖의 형상을 갖는 스프링부로 구성된다.
다른 측면에서 보면, 접촉기는 접촉 포인트를 형성하도록 뾰족한 팁부, 접촉기판 상에 제공된 관통 구멍에 삽입되는 기부, 및 접촉기가 접촉 대상에 가압될 때 스프링 력을 일으키는 기부 상에 제공된 만곡된, 대각선의, 링형 또는 다른 형상을 갖는 스프링부를 구비한 직선체(straight body)로 구성된다. 접촉기의 스프링부와 기부는 접촉 기판의 관통 구멍에 삽입됨으로써 적어도 스프링부가 접촉 기판의 바닥면으로부터 돌출되어 외부 부품과의 전기적 통신을 위한 접촉 포인트로서 기능한다.
본 발명에 따르면, 접촉 구조는 차세대 반도체 기술의 테스트 요구를 충족시키도록 매우 높은 주파수 대역폭을 갖는다. 각 접촉 구조 또는 접촉 기판은 원하는 크기와 원하는 수의 접촉기로 된 접촉기 조립체를 만들기 위해서 그 외부 가장자리에 맞물림 메카니즘을 갖는다. 또한 접촉기들은 테스트되는 장치의 재료와 동일한 기판 재료 상에 조립되기 때문에, 온도 변화로 일어나는 위치 오차를 보상하는 것이 가능하다. 또한 상대적으로 간단한 기술을 이용하여 실리콘 기판 상에 수평 방향으로 다수의 접촉기를 제작하는 것이 가능하다. 그러한 접촉기들은 상기 기판으로부터 분리되고 접촉 기판 상에 장착되어 수직 방향으로 접촉 구조를 형성한다. 본 발명의 접촉 구조는 전기적 연결을 수반하는 어떠한 응용에도 사용될 수 있지만, 번인 테스트를 포함하여 반도체 웨이퍼, 패키지된 LSI, 및 다중칩 모듈 등을 테스트하는 데 유리하게 적용된다.
도1은 본 발명의 접촉 구조를 사용하는 접촉기 조립체의 일 예를 도시하는 단면도이다. 접촉기 조립체는 테스트되는 장치(device under test; DUT)와 반도체 테스트 시스템의 테스트 헤드 사이의 인터페이스로서 이용된다. 접촉기 조립체는다양한 다른 형상을 취할 수 있고, 도1의 예는 단지 설명의 목적을 위해서 도시되었다. 본 예에서는, 테스트되는 장치는 상부면 상에 접촉 패드(320)를 갖는 반도체 웨이퍼(300)이다. 그러나 본 발명의 접촉 구조의 응용은 반도체 장치 테스트에 제한되지는 않음을 주목해야 한다. 본 발명은 전기적 연결이 이루어져야 하는 어떠한 상황에서도 사용될 수 있다.
도1에서는, 접촉기 조립체는 전도성 탄성중합체(250), 라우팅 보드(routing board; PCB 카드 또는 프로브 카드)(260), 및 접촉 구조(201및 202) 위에 제공되는 포고핀 블록(pogo-pin block)(프로그 링; frog ring)(130)을 포함한다. 접촉 구조(201및 202) 아래에는, 테스트되는 반도체 웨이퍼(300)가 반도체 웨이퍼 프로버(도시 생략)의 척(chuck) 상에 위치한다. 통상적으로 포고핀 블록(130), 프로브 카드(라우팅 보드)(260), 전도성 탄성중합체(250) 및 접촉 구조(201및 202)는 나사(도시 생략)와 같은 체결 수단에 의해서 서로 고정 부착된다. 따라서 반도체 웨이퍼(300)가 상향 이동하여 접촉 구조를 가압하면, 반도체 웨이퍼(300)와 반도체 테스트 시스템(도시 생략)의 테스트 헤드 사이에 전기적 통신이 이루어진다.
포고핀 블록(프로그 링)(130)은 라우팅 보드(프로브 카드)(260)와 테스트 헤드 사이를 작업 보드(performance board)(도시 생략)를 통해 인터페이스하는 다수의 포고핀을 갖는다. 포고핀의 상단부에서, 동축 케이블과 같은 케이블(124)이 테스트 헤드로 신호를 전송하도록 연결된다. 프로브 카드(라우팅 보드)(260)는 그 상부면 및 하부면 상에 다수의 전극(262 및 265)을 갖는다. 전극(262 및 265)은인터커넥트 트레이스(interconnect trace)(263)를 통해 연결되어서 접촉 구조의 피치를 팬아웃(fan-out)하여 포고핀 블록(130)의 포고핀의 피치와 만난다.
전도성 탄성중합체(250)는 접촉 구조와 프로브 카드(260) 사이에 제공된다. 전도성 탄성중합체(250)는 접촉기 조립체에서 항상 필요한 것은 아닐 수 있지만, 특정 설계에 따라서는 바람직하고 따라서 도1에 예로서 도시되었다. 전도성 탄성중합체(250)는 평탄화(planarization) 또는 균일치 않은 갭을 보상함으로써 접촉기(301)의 접촉 패드(접촉기 기부 단부)(35)와 프로브 카드(260)의 전극(262) 사이의 전기적 통신을 보장한다. 통상적으로 전도성 탄성중합체(250)는 수직 방향으로 다수의 전도성 와이어를 갖는 탄성 시트이다.
예를 들어, 전도성 탄성중합체(250)는 실리콘 고무 시트와 다열 금속 필라멘트(252)로 구성된다. 금속 필라멘트(와이어)(252)는 도1의 수직 방향, 즉 전도성 탄성중합체(250)의 수평 시트에 수직으로 제공된다. 금속 필라멘트들 사이의 피치의 일 예는 0.05mm이고 실리콘 고무 시트의 두께는 0.2mm이다. 그러한 전도성 탄성중합체는 일본 신-에츠(Shin-Etsu) 폴리머 주식회사에서 생산되고 시장에서 입수 가능하다.
본 발명의 접촉 구조는 다양한 형상을 취할 수 있고, 그 일 예가 접촉 구조(20)로 도시되었다. 도1의 예에서, 접촉 구조(20)는 서로 연결된 두 개의 접촉 구조(201및 202)로 구성된다. 각 접촉 구조(201및 202)는 접촉 기판(22)과 상기 접촉 기판(22) 상에 장착된 복수의 접촉기(301)를 포함한다. 보통 접촉기판(22)은 실리콘 웨이퍼로 만들어지지만, 세라믹, 유리 및 폴리이미드(polyimide) 등과 같은 다른 유전 재료(dielectric material) 또한 가능하다. 바람직하게는, 이후에 더 자세히 기술되는 바와 같이, 접촉 기판(22)은 서로 부착된 세 개의 웨이퍼와 같은 복수의 반도체 웨이퍼로 만들어진다.
도1의 예에서는, 각 접촉기(301)는 접촉 기판(22)에 연결된 기부(35)와 상기 기부로부터 수직 방향(도1의 아래 방향)으로 연장된 만곡(스프링)부(36)를 갖는다. 만곡부(36)의 팁(38)은 접촉 대상의 표면에 가압될 때 문지르기 효과(scrubbing effect)를 이루도록 바람직하게는 뾰족한 접촉 포인트이다. 만곡부는 접촉 구조(20)가 테스트되는 반도체 웨이퍼(300) 상의 접촉 패드(320)에 가압될 때 접촉력을 가하는 스프링으로서 기능한다. 지그재그, 대각선 또는 링형 등과 같은 다양한 다른 형상이 상술한 스프링으로서 기능을 할 수 있다.
스프링 력에 의해 생기는 탄성에 의해서, 접촉기(301)의 만곡부(36)는 접촉기(301) 뿐만 아니라 접촉 기판(22), 접촉 대상(320) 및 반도체 웨이퍼(300)에 수반된 크기 또는 평편도(평면성)의 차이를 보상하는 기능을 한다. 스프링 력은 또한 접촉 패드(320)의 표면에 대해서 접촉기(301)의 팁(38)에서 상술한 문지르기 효과를 일으킨다. 그러한 문지르기 효과는 접촉 포인트가 접촉 패드(320)의 산화금속 면을 문질러서 접촉 패드(320)의 전도성 재료와 전기적으로 접촉할 때 개선된 접촉 성능을 향상시킨다.
도2는 본 발명의 접촉 구조를 사용하는 접촉기 조립체의 다른 예를 도시하는단면도이다. 접촉기 조립체는 테스트되는 반도체 웨이퍼와 반도체 테스트 시스템의 테스트 헤드 사이의 인터페이스로서 사용되나 본 발명은 전기적 연결이 이루어져야 하는 어떠한 상황에서도 사용될 수 있다. 도2의 예가 도1의 예와 다른 근본 차이는 접촉 기판 상에 설치된 접촉기의 형상과 전도성 탄성중합체가 배제된 점에 있다.
도2에서, 접촉기 조립체는 접촉 구조(20) 위에 제공된 프로브 카드(260)와 포고핀 블록(프로그 링)(130)을 포함한다. 접촉 구조(20) 아래에는, 테스트되는 반도체 웨이퍼(300)가 반도체 웨이퍼 프로버(도시 생략)에 의해 위치한다. 도2의 접촉기 조립체는 접촉 구조(20)와 프로브 카드(260) 사이에 전도성 탄성중합체를 갖지 않는다. 접촉 구조(20)는 복수의 접촉기(302)를 각각 갖는 복수의 접촉 기판(22)으로 만들어진다. 접촉기(302)의 형상은 도1의 접촉기(301)의 형상과는 다르다.
도2의 예에서는, 접촉기(302)는 기부(35), 즉 도2의 접촉기의 상단 상의 만곡(스프링)부(36) 및 그 하단에 접촉 포인트(38)를 갖는 직선부(37)를 갖는다. 보통 포고핀 블록(130), PCB 카드(라우팅 보드)(260), 및 접촉 구조(201및 202)는 나사(도시 생략)와 같은 체결 수단에 의해 고정 부착된다. 따라서 반도체 웨이퍼(300)가 상향 이동하여 접촉 구조를 가압할 때, 반도체 웨이퍼(300)와 반도체 테스트 시스템(도시 생략)의 테스트 헤드 사이에 전기적 통신이 이루어진다.
접촉기(302)의 직선부(37)의 팁은 접촉 대상의 표면에 가압될 때 문지르기 효과를 이루도록 바람직하게는 뾰족한 접촉 포인트이다. 기부(35)의 상부면 상의 만곡(스프링)부(36)는 접촉 구조(20)가 테스트되는 반도체 웨이퍼(300) 상의 접촉 패드(320)에 대해 가압될 때 접촉력을 가하는 스프링으로서 기능한다. 지그재그 또는 대각선 또는 링형 등과 같은 다양한 다른 형상이 상술한 스프링부로서 기능할 수 있다.
스프링 력에 의해 생기는 탄성에 의해서, 접촉기(302)의 만곡부(36)는 접촉기(302) 뿐만 아니라 접촉 기판(22), 접촉 대상(320) 및 반도체 웨이퍼(300)에 수반된 크기 또는 평편도(평면성)의 차이를 보상하는 기능을 한다. 스프링 력은 또한 접촉 패드(320)의 표면에 대해서 접촉기(302)의 팁에서 상술한 문지르기 효과를 일으킨다. 문지르기 효과는 접촉 포인트가 접촉 패드(320)의 산화금속 면을 문질러서 접촉 패드(320)의 전도성 재료와 전기적으로 접촉할 때 접촉 성능을 향상시킨다. 접촉기(302)의 만곡부(36)의 스프링 작용 때문에, 도1의 전도성 탄성중합체(250)는 도2의 예에서는 포함되지 않는다.
도3A 및 3B는 접촉 기판(22) 상에 장착될 접촉기(30)를 생산하는 기본 아이디어를 도시한다. 본 예에서는, 도3A에 도시된 바와 같이, 접촉기(303)는 실리콘 기판(40) 또는 다른 유전 기판의 평면 상에서 수평 방향으로, 즉 2차원 방식으로 생산된다. 그 후, 도3B에 도시된 바와 같이, 접촉기(303)는 실리콘 기판(40)으로부터 분리되어 도1 및 도2의 접촉 기판(20) 상에 수직 방향으로, 즉 3차원 방식으로 장착된다.
이 공정 동안, 접촉기(303)는 접촉 기판 상에 장착되기 전에 실리콘 기판(40)으로부터 접착 테이프, 접착 필름 또는 접착 판(모두 합쳐서 "접착 테이프")과 같은 접착 부재로 이동될 수 있다. 그러한 상세한 생산 공정은 본 발명과 동일한 양수인의 소유인 미국 특허 제5,989,994호 및 미국 특허출원 제09/201,299호 및 제09/503,903호에 기재되어 있다.
도4는 도3A 및 3B의 공정을 통해 생산된 접촉기(301)를 사용하는 본 발명의 접촉 구조(20)의 일 예를 도시하는 단면도이다. 도4의 접촉 구조(20)는 도1에 도시된 것과 동일하다. 접촉 구조(20)는 2 이상의 접촉 구조를 결합하여 구성되어 전체적인 크기를 확대한다. 비록 많은 접촉 구조나 접촉 기판이 도8에 도시된 방식으로 서로 연결될 수 있지만, 도4에서는 두 개의 접촉 구조(201및 202)가 서로 연결된다.
복수의 접촉기(301)는 비록 그들 중 하나만 도시되었지만, 각 접촉기(301)의 단부가 기판(22)의 관통 구멍(25)에 삽입되는 방식으로 접촉 기판(22)에 부착된다. 보통 접촉 기판(22)은 실리콘 웨이퍼로 만들어지지만, 세라믹, 유리, 폴리이미드 등과 같은 다른 유전 재료 또한 가능하다. 바람직한 실시예에서는, 접촉 기판(22)은 서로 적층되어 부착된 3개의 웨이퍼(221, 222및 223)와 같은 다중 표준 실리콘웨이퍼를 갖는 다층 기판이다. 다중 실리콘 웨이퍼를 사용하는 주된 이유는 기계적 치수의 허용오차를 증가시키지 않으면서 접촉 기판의 충분한 두께를 얻기 위함이다. 따라서 실리콘 웨이퍼의 개수는 설계의 특정 요구에 따라서 1개 또는 그 이상으로 자유롭게 선택될 수 있다. 표준 실리콘 웨이퍼는 동일한 두께를 갖지만 후술할 이(teeth)와 리세스(recess)와 같은 맞물림 메카니즘을 만들어내도록 상이한 외부 형상을 갖는다.
각 실리콘 웨이퍼(221-223)의 두께의 일 예는 약 0.5mm이다. 접촉기(301)의 기부(35)는 접촉 패드를 형성하기 위해서 접촉 기판(20)의 바닥면으로부터 돌출된다. 일 예로서, 접촉 패드, 즉 기부(35)의 바닥면의 크기는 폭이 0.5mm이다. 접촉기(301)는 관통 구멍(25)에 형성된 스텝과 끼워지는 플랜지형 부(34)를 갖는다. 상술한 바와 같이, 접촉기(301)의 팁에서의 접촉 포인트는 접촉 대상(320)의 산화금속 면 상에 문지르기 효과를 증진하도록 바람직하게는 뾰족하다.
도4에 도시된 3층 접촉 기판(22)과 그 곳의 관통 구멍(25)을 형성하는 공정을 아래에서 간단히 설명한다. 먼저, 제2 실리콘 웨이퍼(222)와 제3 실리콘 웨이퍼(223)가, 예를 들어 실리콘 용융 본딩(fusion bonding) 또는 양극 본딩(anodic bonding)을 통해 직접 부착된다. 용융 본딩과 양극 본딩은 본 기술 분야에서 알려졌고, 예를 들면 Mark Madou, CRC Press의 "Fundamentals of Microfabrication"의 383-390쪽에 기술되어 있다. 그리고 난 후, 실리콘웨이퍼(222및 223)는 앞뒤 양쪽이 연마되고, 거기에 관통 구멍(252)이 에칭 공정을 통해 생성된다. 그러한 깊은 트렌치(trench) 에칭은, 예를 들면 반응 기체 플라즈마(reactive gas plasma)를 사용하는 반응성 이온 에칭(reactive ion etching)에 의해서 이루어진다. 도4에 도시된 바와 같이, 관통 구멍 내에 스텝을 형성하기 위해서 제2 및 제3 웨이퍼(222및 223) 상의 관통 구멍(252)의 크기는 접촉기(301)의 플랜지형 부(34)보다 작아야 한다.
그리고 난 후, 제1 실리콘 웨이퍼(221)가 앞뒷면이 연마되고 거기에 관통 구멍(251)이 상술한 깊은 트렌치 에칭에 의해 생성된다. 상술한 접촉기(301)의 플랜지형 부(34)를 수용하기 위해서 제1 실리콘 웨이퍼(221)의 관통 구멍(251)의 크기는 제2 및 제3 실리콘 웨이퍼(222및 223)의 관통 구멍보다 크다. 제1 실리콘 웨이퍼(221)는 제2 및 제3 실리콘 웨이퍼(222및 223)에 정렬되어 용융 결합된다. 절연을 위해서, 예를 들어 적어도 1 마이크로미터의 산화 실리콘 층이 이러한 방식으로 생산된 접촉 기판(22)의 모든 노출면 상에 성장될 수도 있다. 그리고 난 후, 접촉기(301)는 관통 구멍(25)에 삽입되고 필요하다면 접착제를 가하여 거기에 고정될 수도 있다.
도5는 도3A 및 3B에 도시된 공정을 통해 생산된 다수의 접촉기(30)를 각각 갖는 본 발명의 접촉 구조의 일 예를 도시하는 사시도이다. 본 예는 한 줄로 조립된 복수의 접촉기(30)를 도시하지만, 본 발명의 접촉 구조는 2 이상의 줄, 즉 행렬방식으로 정렬된 접촉기들을 포함할 수도 있다.
본 발명의 특징 중 하나는 복수의 접촉 구조(20)를 결합하여 접촉기들의 전체적인 크기와 개수가 증가된 접촉 구조(접촉기 조립체)를 생성하는 능력이다. 도5의 예에서는, 4개의 접촉 구조(20)가 마련되어 서로 연결된다. 도5의 예에 도시되진 않았지만, 각 접촉 구조(22)는 그 외부 가장자리에 이(teeth)와 같은 연결 메카니즘을 갖고, 그 예가 도6A 및 6B에 도시되었다.
따라서, 도6A는 3개의 반도체 웨이퍼로 구성된 접촉 기판(22)의 상세한 구조의 일 예를 도시하는 사시도이다. 도6B는 도6A의 접촉 기판의 정면도이다. 접촉 기판(22)은 다른 접촉 기판의 외부 가장자리와 끼워지는 특정 맞물림 구조를 그 외부 가장자리에 갖는다. 그러한 맞물림 구조 또는 가장자리 연결체는 단지 설명의 목적을 위해서 도시되었고 도6A 및 6B의 예에 제한되지 않는다. 본 예에서, 접촉 기판의 오른쪽과 왼쪽 가장자리에는 맞물림 이(55)와 리세스(65)가 제공된다. 이(55)와 리세스(65)의 크기는 오른쪽과 왼쪽 가장자리에서 동일하지만, 이(55)와 리세스(65)의 위치는 1 유닛만큼 쉬프트된다(도7C). 따라서, 접촉 기판(22)의 왼쪽 가장자리는 다른 접촉 기판(22)의 오른쪽 가장자리와 끼워진다.
도6A의 예는 접촉 기판(22)의 두 코너에 돌출부(75)와 한 단부에 홈(70)을 더 포함해서 접촉 기판(22)에 대한 종방향으로의 정확한 위치 설정을 증진시킨다. 돌출부(75)는 필수적인 것은 아니지만 2 이상의 접촉 기판을 서로 정렬하는데 유용하다. 비록 도6A에 도시되진 않았지만, 돌출부(80)(도7A 및 7B)가 접촉 기판(22)의 말단부에 제공되어 다른 접촉 기판(22)의 선단부의 홈(70)에 끼워진다.돌출부(80)와 홈(70)을 사용하는 대신에, 상술한 오른쪽과 왼쪽 가장자리에서와 같은 이와 리세스를 사용하는 것 또한 가능하다. 접촉기(30)는 도4와 도5에 도시된 방식으로 관통 구멍(25) 내에 접촉 기판(22) 상에 장착될 것이다.
상술한 바와 같이, 도6A 및 6B의 예는, 예를 들어 3개의 표준 실리콘 기판으로 만들어진 다층 기판이다. 따라서 제1(상부) 기판과 제3(하부) 기판에는 오른쪽과 왼쪽 가장자리에 이(55)와 리세스(65)가 제공될 수도 있고, 반면 제2(중간) 기판은 이나 리세스를 갖지 않지만 홈(70)과 그 대응 돌출부(80)를 갖는다. 상술한 바와 같이, 3개의 실리콘 기판은 서로 용융 부착된다. 또한 원하는 크기의 접촉기 조립체를 얻기 위해 접촉 기판들을 조립할 때, 접촉 기판(22)은 필요하다면 접착제에 의해서 서로 부착될 수도 있다.
도7A-7C는 도6A 및 6B의 접촉 기판(22)을 도시하는데, 도7A는 접촉 기판(22)의 평면도이고, 도7B는 도6B의 C-C선을 따라 취한 접촉 기판(22)의 단면도이며, 도7C는 도6B의 D-D선을 따라 취한 접촉 기판(22)의 단면도이다. 도7A의 평면도는 이(55)와 리세스(65)가 있는 상부 기판 및 돌출부(80)를 가진 중간 기판을 기본적으로 도시한다.
도7B의 단면도는 중간 기판의 홈(70)과 돌출부(80) 및 하부 기판의 이(55)와 리세스(65)를 도시한다. 도7C의 단면도는 하부 기판의 구조와 동일한 구조를 갖는 상부 기판의 평면도를 도시한다. 도7A-7C의 각 기판에 도시된 관통 구멍(25)은 접촉기(30)를 장착한다.
도8은 접촉 구조, 즉 본 발명의 복수의 접촉 구조에 의해 형성된 접촉기 조립체의 사시도이다. 본 예에서는, 5개의 접촉 기판(22)이 서로 연결되어서 접촉 구조의 크기의 정수 배인 전체 크기를 갖는 접촉기 조립체를 생성한다. 도시의 간편함을 위해서, 접촉기(30)는 접촉 기판 상에 도시되지 않았다. 이러한 방식으로 접촉 기판(22)을 결합함으로서, 12인치 반도체 웨이퍼의 크기와 동등한 원하는 크기의 접촉 조립체가 얻어질 수 있다.
본 발명에 따르면, 접촉 구조는 차세대 반도체 기술의 테스트 요구를 충족시키는 매우 높은 주파수 대역폭을 갖는다. 각 접촉 구조 또는 접촉 기판은 원하는 크기와 원하는 개수의 접촉기로 된 접촉기 조립체를 생성하기 위해서 그 외부 가장자리에 맞물림 메카니즘을 갖는다. 또한 접촉기는 테스트되는 장치의 재료와 동일한 기판 재료 상에 조립되기 때문에, 온도 변화로 일어나는 위치 오차를 보상하는 것이 가능하다. 또한 상대적으로 간단한 기술을 이용하여 실리콘 기판 상에 수평 방향으로 다수의 접촉기를 생산하는 것이 가능하다. 그러한 접촉기는 상기 기판으로부터 분리되고 접촉 기판 상에 장착되어 수직 방향으로 접촉 구조를 형성한다. 본 발명의 접촉 구조는 전기적 연결을 수반하는 어떠한 응용에도 사용될 수 있지만, 번인 테스트를 포함하여 반도체 웨이퍼, 패키지된 LSI, 다중 칩 모듈 등을 테스트하는데 유리하게 적용된다.
비록 바람직한 실시예만이 여기서 구체적으로 도시되고 기술되었지만, 상술한 기술의 관점에서 그리고 첨부된 청구항의 범위 내에서 본 발명의 본질과 범위를 벗어남이 없이 본 발명의 많은 개량 및 변형이 가능함이 이해되게 될 것이다.

Claims (26)

  1. 접촉 대상과 전기적 연결을 이루기 위한 접촉 구조에 있어서,
    유전 재료로 일체로 형성되고, 상부 및 하부 면 사이에 관통 구멍을 가지며, 네 방향으로 크기를 확장함으로서 임의의 크기의 접촉기 조립체를 생성하기 위하여 어떠한 원하는 가장자리에서 다른 접촉 기판을 나란히 연결하기 위한 맞물림 메카니즘을 외부 가장자리에 갖는 접촉 기판; 및
    상기 접촉 기판 상에 장착되는 접촉기로서, 접촉 대상과 접촉하는 접촉 포인트를 형성하도록 상기 접촉 기판의 표면에 수직한 방향으로 돌출된 팁부, 상기 접촉 기판 상에 제공된 관통 구멍으로 삽입되는 기부, 및 접촉기가 접촉 대상에 대해 가압될 때 스프링 력을 일으키는 상기 팁부와 상기 기부 사이에 제공된 스프링부를 각각 구비하는 복수의 접촉기를 포함하고;
    상기 접촉 기판의 관통 구멍에 삽입된 상기 기부는 접촉 기판의 상부 면으로부터 돌출되어 프로브 카드 상의 전극과 전기적 통신을 위한 접촉 패드로서 기능하고, 상기 접촉기의 스프링부는 상기 접촉 기판의 하부면 아래에 제공되는 접촉 구조.
  2. 제1항에 있어서, 상기 맞물림 메카니즘은 일 가장자리에서 이와 리세스로 형성된 맞물림 메카니즘이 다른 접촉 기판의 대향 가장자리에서 이와 리세스로 형성된 맞물림 메카니즘과 끼워지는 방식으로 접촉 기판의 외부 가장자리에 제공된 이와 리세스의 조합이고, 이에 의해서 원하는 크기, 형상 및 개수의 접촉기로 된 접촉기 조립체를 이루도록 복수의 접촉 기판을 조립하는 접촉 구조.
  3. 제1항에 있어서, 상기 맞물림 메카니즘은 오른쪽 가장자리에서 이와 리세스로 형성된 맞물림 메카니즘이 다른 접촉 기판의 왼쪽 가장자리에서 이와 리세스로 형성된 맞물림 메카니즘과 끼워맞춤되는 방식으로 접촉 기판의 오른쪽 및 왼쪽 가장자리에 제공된 이와 리세스의 조합이고, 상기 접촉 기판은 일 접촉 기판의 돌출부가 다른 접촉 기판의 홈에 끼워지는 방식으로 앞 또는 뒤 가장자리의 돌출부와 뒤 또는 앞 가장자리의 홈을 포함하며, 이에 의해서 원하는 크기, 형상 및 개수의 접촉기로 된 접촉기 조립체를 이루도록 복수의 접촉 기판을 조립하는 접촉 구조.
  4. 제1항에 있어서, 상기 접촉 기판은 단일 실리콘 웨이퍼 또는 서로 부착된 복수의 실리콘 웨이퍼로 일체로 형성되고, 접촉 기판 상의 상기 관통 구멍은 에칭 공정을 통해 생성되는 접촉 구조.
  5. 제1항에 있어서, 상기 접촉 기판이 실리콘으로 만들어지는 접촉 구조.
  6. 제1항에 있어서, 상기 접촉 기판이 폴리이미드, 세라믹 및 유리를 포함하는 유전 재료로 만들어지는 접촉 구조.
  7. 제1항에 있어서, 상기 접촉 기판이 접촉기를 장착하기 위한 관통 구멍이 생성되는 단일 실리콘 웨이퍼로 일체로 형성되는 접촉 구조.
  8. 제1항에 있어서, 상기 접촉 기판이 접촉기를 장착하기 위한 관통 구멍이 생성되는 서로 부착된 제1 및 제2 실리콘 웨이퍼로 일체로 형성된 접촉 구조.
  9. 제1항에 있어서, 상기 접촉 기판이 접촉기를 장착하기 위한 관통 구멍이 생성되는 서로 부착된 3층의 실리콘 웨이퍼로 일체로 형성된 접촉 구조.
  10. 제9항에 있어서, 상기 3층의 실리콘 웨이퍼는 제1, 제2 및 제3 실리콘 웨이퍼로 형성되고, 상기 제2 및 제3 실리콘 웨이퍼는 서로 부착되고 거기에 제2 관통 구멍이 에칭 공정에 의해 생성되며, 상기 제2 관통 구멍보다 큰 제1 관통 구멍이 제1 실리콘 웨이퍼 상에 생성되고, 상기 제1 실리콘 웨이퍼는 제1 및 제2 관통 구멍의 위치를 맞추도록 정렬되고 제2 실리콘 웨이퍼에 부착되는 접촉 구조.
  11. 제1항에 있어서, 상기 각 접촉기에는 접촉 기판 상의 관통 구멍에 끼워지는 플랜지형 부가 그 바닥부에 제공되는 접촉 구조.
  12. 제1항에 있어서, 상기 접촉기는 편평한 기판과 평행한 방향으로 편평한 기판의 평면상에서 생산되고, 상기 편평한 기판으로부터 분리되어 접촉 기판의 표면에수직한 방향으로 접촉 기판 상에 장착되는 접촉 구조.
  13. 제1항에 있어서, 상기 접촉 대상은 웨이퍼 상의 반도체 칩, 패키지된 반도체 장치, 인쇄 회로 기판, 액정 패널, 및 마이크로 소켓을 포함하는 장치 상에 제공되고, 상기 접촉 구조는 상기 장치의 테스트 또는 번인 테스트용 접촉 대상과 전기적 연결을 이루는 접촉 구조.
  14. 접촉 대상과 전기적 연결을 이루기 위한 접촉 구조에 있어서,
    유전 재료로 일체로 형성되고, 상부 및 하부 면 사이에 관통 구멍을 가지며, 네 방향으로 크기를 확장함으로서 임의의 크기의 접촉기 조립체를 생성하기 위하여 어떠한 원하는 가장자리에서 다른 접촉 기판을 연결하기 위한 맞물림 메카니즘을 외부 가장자리에 갖는 접촉 기판; 및
    상기 접촉 기판 상에 장착되는 접촉기로서, 접촉 대상과 접촉하는 접촉 포인트로서 기능하는 팁부, 상기 팁부와 대향하는 단부에서의 기부, 및 접촉기가 접촉 대상에 대해 가압될 때 스프링 력을 일으키는 기부 상에 제공된 스프링부를 구비한 직선체로 각각 구성된 복수의 접촉기를 포함하고;
    상기 접촉기의 직선체는 적어도 접촉부가 상기 접촉 기판의 하부면으로부터 돌출되어 접촉 대상과 접촉하는 방식으로 접촉 기판의 관통 구멍에 삽입되고, 상기 접촉기의 스프링부는 프로브 카드 상의 전극과의 전기적 통신을 위해 상기 접촉 기판의 상부면 위에 제공되는 접촉 구조.
  15. 제14항에 있어서, 상기 맞물림 메카니즘은 일 가장자리에서 이와 리세스로 형성된 맞물림 메카니즘이 다른 접촉 기판의 대향 가장자리에서 이와 리세스로 형성된 맞물림 메카니즘에 끼워지는 방식으로 접촉 기판의 외부 가장자리에 제공된 이와 리세스의 조합이고, 이에 의해서 원하는 크기, 형상 및 개수의 접촉기로 된 접촉기 조립체를 이루도록 복수의 접촉 기판을 조립하는 접촉 구조.
  16. 제14항에 있어서, 상기 맞물림 메카니즘은 오른쪽 가장자리에서 이와 리세스로 형성된 맞물림 메카니즘이 다른 접촉 기판의 왼쪽 가장자리에서 이와 리세스로 형성된 맞물림 메카니즘과 끼워지는 방식으로 접촉 기판의 오른쪽과 왼쪽 가장자리에 제공된 이와 리세스의 조합이고, 상기 접촉 기판은 일 접촉 기판의 돌출부가 다른 접촉 기판의 홈에 끼워지는 방식으로 앞 또는 뒤 가장자리의 돌출부와 뒤 또는 앞 가장자리의 홈을 포함하며, 이에 의해서 원하는 크기, 형상 및 개수의 접촉기로 된 접촉기 조립체를 이루도록 복수의 접촉 기판을 조립하는 접촉 구조.
  17. 제14항에 있어서, 상기 접촉 기판은 단일 실리콘 웨이퍼 또는 서로 부착된 복수의 실리콘 웨이퍼로 일체로 형성되고, 접촉 기판 상의 상기 관통 구멍은 에칭 공정을 통해 생성되는 접촉 구조.
  18. 제14항에 있어서, 상기 접촉 기판이 실리콘으로 만들어지는 접촉 구조.
  19. 제14항에 있어서, 상기 접촉 기판이 폴리이미드, 세라믹 및 유리를 포함하는 유전 재료로 만들어지는 접촉 구조.
  20. 제14항에 있어서, 상기 접촉 기판이 접촉기를 장착하기 위한 관통 구멍이 생성되는 단일 실리콘 웨이퍼로 일체로 형성되는 접촉 구조.
  21. 제14항에 있어서, 상기 접촉 기판이 접촉기를 장착하기 위한 관통 구멍이 생성되는 서로 부착된 제1 및 제2 실리콘 웨이퍼로 일체로 형성된 접촉 구조.
  22. 제14항에 있어서, 상기 접촉 기판이 접촉기를 장착하기 위한 관통 구멍이 생성되는 서로 부착된 3층의 실리콘 웨이퍼로 일체로 형성된 접촉 구조.
  23. 제22항에 있어서, 상기 3층의 실리콘 웨이퍼는 제1, 제2 및 제3 실리콘 웨이퍼로 형성되고, 상기 제2 및 제3 실리콘 웨이퍼는 서로 부착되고 거기에 제2 관통 구멍이 에칭 공정에 의해 생성되며, 상기 제2 관통 구멍보다 큰 제1 관통 구멍이 제1 실리콘 웨이퍼 상에 생성되고, 상기 제1 실리콘 웨이퍼는 제1 및 제2 관통 구멍의 위치를 맞추도록 정렬되고 제2 실리콘 웨이퍼에 부착되는 접촉 구조.
  24. 제14항에 있어서, 상기 각 접촉기에는 접촉 기판 상의 관통 구멍에 끼워지는플랜지형 부가 그 바닥부에 제공되는 접촉 구조.
  25. 제14항에 있어서, 상기 접촉기는 편평한 기판과 평행한 방향으로 편평한 기판의 평면상에서 생산되고, 상기 편평한 기판으로부터 분리되어 접촉 기판의 표면에 수직한 방향으로 접촉 기판 상에 장착되는 접촉 구조.
  26. 제14항에 있어서, 상기 접촉 대상은 웨이퍼 상의 반도체 칩, 패키지된 반도체 장치, 인쇄 회로 기판, 액정 패널, 및 마이크로 소켓을 포함하는 장치 상에 제공되고, 상기 접촉 구조는 상기 장치의 테스트 또는 번인 테스트용 접촉 대상과 전기적 연결을 이루는 접촉 구조.
KR10-2001-0033343A 2000-06-19 2001-06-14 접촉 구조물 및 그 조립 기구 KR100502119B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/596,437 US6343940B1 (en) 2000-06-19 2000-06-19 Contact structure and assembly mechanism thereof
US09/596,437 2000-06-19

Publications (2)

Publication Number Publication Date
KR20010113485A true KR20010113485A (ko) 2001-12-28
KR100502119B1 KR100502119B1 (ko) 2005-07-19

Family

ID=24387267

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-2001-0033343A KR100502119B1 (ko) 2000-06-19 2001-06-14 접촉 구조물 및 그 조립 기구
KR1020027002048A KR20030036125A (ko) 2000-06-19 2001-06-15 집적회로 구성요소들의 엣지 연결 방법 및 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020027002048A KR20030036125A (ko) 2000-06-19 2001-06-15 집적회로 구성요소들의 엣지 연결 방법 및 장치

Country Status (7)

Country Link
US (2) US6343940B1 (ko)
JP (1) JP4647139B2 (ko)
KR (2) KR100502119B1 (ko)
CN (1) CN1305181C (ko)
DE (1) DE10129282A1 (ko)
SG (1) SG90252A1 (ko)
TW (1) TW512233B (ko)

Families Citing this family (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6579804B1 (en) * 1998-11-30 2003-06-17 Advantest, Corp. Contact structure and production method thereof and probe contact assembly using same
TW492114B (en) * 2000-06-19 2002-06-21 Advantest Corp Method and apparatus for edge connection between elements of an integrated circuit
US6885106B1 (en) 2001-01-11 2005-04-26 Tessera, Inc. Stacked microelectronic assemblies and methods of making same
US20030048624A1 (en) * 2001-08-22 2003-03-13 Tessera, Inc. Low-height multi-component assemblies
DE10297316T5 (de) * 2001-10-09 2004-12-09 Tessera, Inc., San Jose Gestapelte Baugruppen
US7335995B2 (en) * 2001-10-09 2008-02-26 Tessera, Inc. Microelectronic assembly having array including passive elements and interconnects
US6977440B2 (en) * 2001-10-09 2005-12-20 Tessera, Inc. Stacked packages
US6765288B2 (en) * 2002-08-05 2004-07-20 Tessera, Inc. Microelectronic adaptors, assemblies and methods
WO2004017399A1 (en) * 2002-08-16 2004-02-26 Tessera, Inc. Microelectronic packages with self-aligning features
EP1391966A1 (de) * 2002-08-19 2004-02-25 ABB Schweiz AG Druckkontaktfeder und Anwendung in Leistungshalbleitermodul
US6773938B2 (en) * 2002-08-29 2004-08-10 Micron Technology, Inc. Probe card, e.g., for testing microelectronic components, and methods for making same
US7294928B2 (en) 2002-09-06 2007-11-13 Tessera, Inc. Components, methods and assemblies for stacked packages
US7071547B2 (en) * 2002-09-11 2006-07-04 Tessera, Inc. Assemblies having stacked semiconductor chips and methods of making same
CN1711636A (zh) * 2002-10-11 2005-12-21 德塞拉股份有限公司 用于多芯片封装的元件、方法和组件
US6877992B2 (en) 2002-11-01 2005-04-12 Airborn, Inc. Area array connector having stacked contacts for improved current carrying capacity
KR100443999B1 (ko) * 2003-02-28 2004-08-21 주식회사 파이컴 인쇄회로기판용 상호 접속체, 이의 제조방법 및 이를구비한 상호 접속 조립체
US7203074B1 (en) * 2003-07-28 2007-04-10 Intellect Lab, Llc Electronic circuit building block
JP4800764B2 (ja) * 2003-08-22 2011-10-26 アーベーベー・シュバイツ・アーゲー 電力半導体モジュールの中の接触構造のための圧力接触バネ
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
US20050083071A1 (en) * 2003-10-16 2005-04-21 Fred Hartnett Electronic circuit assembly test apparatus
US7061121B2 (en) 2003-11-12 2006-06-13 Tessera, Inc. Stacked microelectronic assemblies with central contacts
JP5005195B2 (ja) * 2005-07-13 2012-08-22 東京エレクトロン株式会社 プローブカード製造方法
US7590909B2 (en) * 2005-08-24 2009-09-15 Hewlett-Packard Development Company, L.P. In-circuit testing system and method
TWI398640B (zh) * 2005-09-19 2013-06-11 Gunsei Kimoto Contact assembly and its LSI wafer inspection device
KR100609652B1 (ko) * 2006-02-16 2006-08-08 주식회사 파이컴 공간변형기와 상기 공간변형기의 제조방법 및 상기공간변형기를 갖는 프로브 카드
WO2007123150A1 (ja) * 2006-04-18 2007-11-01 Tokyo Electron Limited プローブカード及びガラス基板の穴あけ方法
KR100791895B1 (ko) 2006-05-26 2008-01-07 (주)엠투엔 프로브 카드의 프로브
KR100817042B1 (ko) 2006-06-29 2008-03-26 한국기계연구원 벨로우즈 형상을 가진 수직형 미세 접촉 프로브
US7545029B2 (en) * 2006-08-18 2009-06-09 Tessera, Inc. Stack microelectronic assemblies
FR2909656B1 (fr) * 2006-12-12 2009-12-04 Thales Sa Relais de cablage et boitier de protection de micro-systeme electromecanique.
US7763983B2 (en) * 2007-07-02 2010-07-27 Tessera, Inc. Stackable microelectronic device carriers, stacked device carriers and methods of making the same
US8283566B2 (en) * 2009-03-14 2012-10-09 Palo Alto Research Center Incorporated Printed circuit boards by massive parallel assembly
CN102208732B (zh) * 2010-03-31 2013-10-09 鸿富锦精密工业（深圳）有限公司 连接装置
CN102412486A (zh) * 2010-09-23 2012-04-11 鸿富锦精密工业（深圳）有限公司 转接器及其转接方法
CN104145334B (zh) * 2012-03-01 2018-05-22 皇家飞利浦有限公司 电子电路的线布置及其制造方法
KR101189649B1 (ko) 2012-04-25 2012-10-12 주식회사 프로이천 필름타입 프로브카드
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
US9159849B2 (en) * 2013-05-24 2015-10-13 Oxford Instruments Analytical Oy Semiconductor detector head and a method for manufacturing the same
KR101488489B1 (ko) * 2013-11-11 2015-02-02 주식회사 오킨스전자 필름형 컨택플레이트를 포함하는 컨택복합체가 장착된 소켓
TWI522621B (zh) * 2013-12-13 2016-02-21 Mpi Corp Test fixture
CN105372273A (zh) * 2015-11-24 2016-03-02 北京科技大学 一种测量铁矿粉与CaO同化反应性能的方法
WO2017104103A1 (ja) * 2015-12-17 2017-06-22 パナソニックＩｐマネジメント株式会社 接続構造体
WO2018084587A1 (ko) * 2016-11-04 2018-05-11 주식회사 아모텍 기능성 컨택터
WO2018084586A1 (ko) * 2016-11-04 2018-05-11 주식회사 아모텍 기능성 컨택터
CN206283020U (zh) * 2016-11-23 2017-06-27 番禺得意精密电子工业有限公司 电连接器
WO2019061191A1 (zh) * 2017-09-28 2019-04-04 深圳传音通讯有限公司 弹片连接件、弹片连接组件及电子设备
CN108306138A (zh) * 2018-01-09 2018-07-20 番禺得意精密电子工业有限公司 电连接器
CN112362914B (zh) * 2020-10-28 2024-08-16 广州国显科技有限公司 测试用柔性电路板和压接测试方法
CN113597096B (zh) * 2021-08-24 2022-11-15 深圳市博敏电子有限公司 T型孔树脂塞孔板及其制备方法

Family Cites Families (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4236776A (en) * 1978-08-24 1980-12-02 Augat Inc. Electrical contact with improved means for solder wicking and degassing
JPS55133550A (en) * 1979-04-03 1980-10-17 Yoshie Hasegawa Probe needle
DE3735455A1 (de) 1987-03-18 1988-09-29 Telefonbau & Normalzeit Gmbh Elektrische bauelemente
US4806104A (en) * 1988-02-09 1989-02-21 Itt Corporation High density connector
JPH06100635B2 (ja) * 1989-03-08 1994-12-12 理化電子株式会社 配線板の検査装置のテストヘッド
US4990462A (en) 1989-04-12 1991-02-05 Advanced Micro Devices, Inc. Method for coplanar integration of semiconductor ic devices
JP2737322B2 (ja) 1989-11-22 1998-04-08 ソニー株式会社 メモリモジュール
JPH03231438A (ja) * 1990-02-06 1991-10-15 Oki Electric Ind Co Ltd プローブカード及びこれを用いたプローブ装置
JPH0459487A (ja) * 1990-06-28 1992-02-26 Daihatsu Motor Co Ltd 四輪操舵装置の制御方法
JP2952980B2 (ja) 1990-07-19 1999-09-27 大日本インキ化学工業株式会社 電子部品封止用ポリアリーレンスルフィド樹脂組成物及び電子部品
JPH0459487U (ko) * 1990-09-27 1992-05-21
JPH0476056U (ko) * 1990-11-15 1992-07-02
JPH0513666A (ja) 1991-06-29 1993-01-22 Sony Corp 複合半導体装置
JPH0529406A (ja) * 1991-07-18 1993-02-05 Mitsubishi Electric Corp 半導体検査装置
WO1993007659A1 (en) 1991-10-09 1993-04-15 Ifax Corporation Direct integrated circuit interconnection system
JPH06196626A (ja) 1992-12-24 1994-07-15 Hitachi Ltd 複合電子装置
JPH0794551A (ja) 1993-09-25 1995-04-07 Nec Corp 半導体装置
KR950027550U (ko) 1994-03-07 1995-10-18 정의훈 클로즈 가이드(Cloth guide)의 경사안내로울러 좌. 우 이송장치
US5800184A (en) * 1994-03-08 1998-09-01 International Business Machines Corporation High density electrical interconnect apparatus and method
JPH07335701A (ja) * 1994-06-10 1995-12-22 Advantest Corp プロービング装置
JP3519453B2 (ja) * 1994-06-20 2004-04-12 富士通株式会社 半導体装置
US5466634A (en) 1994-12-20 1995-11-14 International Business Machines Corporation Electronic modules with interconnected surface metallization layers and fabrication methods therefore
US5539246A (en) 1995-03-01 1996-07-23 Lsi Logic Corporation Microelectronic integrated circuit including hexagonal semiconductor "gate " device
US5552633A (en) 1995-06-06 1996-09-03 Martin Marietta Corporation Three-dimensional multimodule HDI arrays with heat spreading
US5675183A (en) * 1995-07-12 1997-10-07 Dell Usa Lp Hybrid multichip module and methods of fabricating same
US5623160A (en) 1995-09-14 1997-04-22 Liberkowski; Janusz B. Signal-routing or interconnect substrate, structure and apparatus
JP3838381B2 (ja) * 1995-11-22 2006-10-25 株式会社アドバンテスト プローブカード
US5838060A (en) 1995-12-12 1998-11-17 Comer; Alan E. Stacked assemblies of semiconductor packages containing programmable interconnect
JP3653131B2 (ja) * 1995-12-28 2005-05-25 日本発条株式会社 導電性接触子
US5696031A (en) 1996-11-20 1997-12-09 Micron Technology, Inc. Device and method for stacking wire-bonded integrated circuit dice on flip-chip bonded integrated circuit dice
JPH09274055A (ja) * 1996-04-05 1997-10-21 Denso Corp 半導体試験装置並びに半導体試験装置用プローブユニット及びその製造方法
JPH1022520A (ja) 1996-06-28 1998-01-23 Nec Corp 半導体受光素子及びその製造方法
JPH10288630A (ja) * 1997-04-16 1998-10-27 Nec Kyushu Ltd 半導体装置の測定装置
JP3012555B2 (ja) 1997-05-29 2000-02-21 神戸日本電気ソフトウェア株式会社 多面体ｉｃパッケージ
US6683376B2 (en) 1997-09-01 2004-01-27 Fanuc Ltd. Direct bonding of small parts and module of combined small parts without an intermediate layer inbetween
US5936840A (en) 1997-11-03 1999-08-10 Texas Instruments Incorporated Stacked passive components
JPH11168172A (ja) 1997-12-04 1999-06-22 Toshiba Tec Corp 半導体チップの製造方法及びその半導体チップによる３次元構造体、その製造方法及びその電気的接続方法
US5952843A (en) * 1998-03-24 1999-09-14 Vinh; Nguyen T. Variable contact pressure probe
US6075288A (en) * 1998-06-08 2000-06-13 Micron Technology, Inc. Semiconductor package having interlocking heat sinks and method of fabrication
JP2000150598A (ja) * 1998-11-07 2000-05-30 Tokyo Electron Ltd コンタクタ及びその製造方法
US6156221A (en) * 1998-10-02 2000-12-05 International Business Machines Corporation Copper etching compositions, processes and products derived therefrom
SG75186A1 (en) * 1998-11-30 2000-09-19 Advantest Corp Method for producing contact structures
CN2351849Y (zh) * 1999-01-15 1999-12-01 富士康(昆山)电脑接插件有限公司 电连接器
JP2000260931A (ja) 1999-03-05 2000-09-22 Hitachi Ltd 半導体装置およびその製造方法
US6023097A (en) 1999-03-17 2000-02-08 Chipmos Technologies, Inc. Stacked multiple-chip module micro ball grid array packaging

Also Published As

Publication number Publication date
US6369445B1 (en) 2002-04-09
JP4647139B2 (ja) 2011-03-09
KR20030036125A (ko) 2003-05-09
DE10129282A1 (de) 2001-12-20
JP2002062315A (ja) 2002-02-28
TW512233B (en) 2002-12-01
CN1305181C (zh) 2007-03-14
KR100502119B1 (ko) 2005-07-19
CN1330435A (zh) 2002-01-09
SG90252A1 (en) 2002-07-23
US6343940B1 (en) 2002-02-05

Similar Documents

Publication Publication Date Title
KR100502119B1 (ko) 접촉 구조물 및 그 조립 기구
JP3343549B2 (ja) シリコン・フィンガ・コンタクタを有するコンタクトストラクチャおよびそれを用いた総合組立構造
JP3343540B2 (ja) フォトリソグラフィで形成するコンタクトストラクチャ
US5811982A (en) High density cantilevered probe for electronic devices
US6255727B1 (en) Contact structure formed by microfabrication process
US6859054B1 (en) Probe contact system using flexible printed circuit board
US6329827B1 (en) High density cantilevered probe for electronic devices
US6436802B1 (en) Method of producing contact structure
US7262610B2 (en) Method for manufacturing and testing semiconductor devices on a resin-coated wafer
KR100430208B1 (ko) 시험조립체
US5914614A (en) High density cantilevered probe for electronic devices
US7332922B2 (en) Method for fabricating a structure for making contact with a device
KR100733945B1 (ko) 실리콘 핑거 접촉기를 갖는 접촉 구조체 및 그 제조 방법
US6707311B2 (en) Contact structure with flexible cable and probe contact assembly using same
US7898276B2 (en) Probe card with stacked substrate
US6722032B2 (en) Method of forming a structure for electronic devices contact locations
KR20010076422A (ko) 접촉 구조 및 그 생산 방법
US7501838B2 (en) Contact assembly and LSI chip inspecting device using the same
JP2000121673A (ja) コンタクタ
JP2681850B2 (ja) プローブボード
JPH09199552A (ja) 微細構造の接触部を有する回路素子のための測定用プローバ
JP2679684B2 (ja) 異方導電フィルム及び異方導電フィルムを用いた半導体ウェハ測定治具
JPH06314757A (ja) 半導体チップテスト用ソケット

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120621

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee