CN1936596B - 接点组装体及其lsi芯片检查装置 - Google Patents

Abstract

本发明提供一种接点组装体及其LSI芯片检查装置，被设置于受试电子设备与电路检查装置之间，且用于两装置间电气导通的接点组装体上；第1端子、第2端子，第1及第2端子间有具备弹性变形部的垂直式探针、以及数个垂直式探针以等间隔被配置于长方向的带状树脂胶膜所构成的接点；在邻接数个前述接点之间，以规定间隔将前述垂直式探针挪往长方向，且以规定间隔隔开重迭于带状树脂胶膜表面方向，并将各接点固定于表面方向定位的定位构件；导块上设有嵌入前述已插入定位构件的沟槽，让垂直式探针的前端在自导块上面及下面位置垂直突出的状态下，定位与支承接点。

Description

接点组装体及其LSI芯片检查装置

技术领域

本发明是有关将芯片电极(焊垫(pad))排列于平面上的半导体集体电路芯片、液晶设备等电路检查、用于连接二种电子设备间等电气连接用的接点组装体、及可用于在平面上配置成格状电路端子的CSP(Chip Size Package)用插座等接触器组装体上，以便支承接点位置精度的接点支承结构。此外，更有关于使用该结构的LSI芯片检查装置、CSP等电路检查装置。

背景技术

为了因应排列于晶圆上的芯片焊垫的狭隘间距，而在接点输出入部之间，让介于对外力呈弹性变形的弹性变形部或弯曲部的薄板材料所构成的数个接点，针对被配置于XY直交坐标上的端子排列X轴进行规定角度，以不相互干涉的方式配置接点组装体，而属日本特开2002-296295号公报(Japan Patent Disclosure No.2002-296295)图3的公开文本(以下将配置结构称为接点组装体)。

一般都采用例如在连接器等上，将用于维持接点位置精度的连接端(一般称为端子侧)，插入于具刚性母材的支承孔内，再由压入予以支承的方法。刚性母材是以一般成形所做成，但遇到细微间距时便难以成形支承孔。

如图29(日本特开2002-296295号公报图5)正视图的公开内容所示，上述传统接点组装体，是在设于板状母材27支承孔中插入接点1输出部端子6以便支承的同时，将输入端子5嵌入于接点1输入接点端则由板状母材所构成的导板(guide sheet)28上的导孔，且通过连结支柱(post)25、支承支柱26的固定，提议电气连接受试电子设备与检查电路基板的接点组装体支承结构，但还不至于提示实用性的结构。

发明内容

本发明的目的在于，通过提供一种接点组装体及其LSI芯片检查装置，对被配置于XY直交坐标上的端子排列X轴进行规定角度，以不相互干涉的方式呈略平行配置的接点组装体，以提高接点位置精度的接点组装体及相关LSI芯片检查装置。

本发明是采用以下技术手段实现的：

本发明的特征在于，在连接受试电子设备与电路检查装置时所用的接点组装体上，具有接触受试电子设备焊垫的第1端子、及接触电路检查装置焊垫的第2端子，第1及第2端子间有具备弹性变形部的垂直式探针、及数个前述垂直式探针以等间隔被配置于长方向的带状(ribbon)树脂胶膜所构成的接点、及在邻接数个接点之间，以规定间隔将前述垂直式探针挪往长方向，且以规定间隔隔开重迭于带状树脂胶膜表面方向，并将各接点固定于表面方向定位的定位构件、及具备可容纳数个被定位于前述定位接点的开口部，及厚度几乎等于前述接点宽幅的框体结构导块，导块上设有嵌入前述已插入定位构件的沟槽，让垂直式探针的前端在自导块上面及下面位置垂直突出的状态下，定位与支承接点。

前述接点具备呈长方形弯曲形状弹性弯曲部，该弹性弯曲部的两个前端，包含朝向垂直方向形成出垂直式探针、及长孔朝被包围于弯曲部而开口的带状树脂胶膜，弯曲部的两个前端则从带状树脂胶膜的长度方向两侧呈垂直突出。

前述垂直式探针属于，弯曲部的前端各从带状树脂胶膜的长度方向两侧垂直突出，一端构成出接触受试电子设备焊垫的输入端子，另一端则构成出接触检查电路板的电路配线焊垫的输出端子。

在前述带状树脂胶膜上呈开口的长孔长边端，而具有宽幅同于垂直式探针的梁结构，此梁是对垂直式探针的接触压力而与垂直式探针进行弹性变形。

将前述接点厚度视为t，将受试电子设备所形成的格状焊垫间距视为p后，前述重迭数片接点的垂直式探针前端部，是对带状树脂胶膜长度方向的直线上，配置具有Sinθ＝t/p关系的角度θ。

前述重迭数片的接点上，在相同位置上设有数个贯穿孔，将属于定位构件的定位棒插入此贯通孔，让垂直式探针的前端与受试电子设备焊垫数及焊垫位置互为一致，以固定数片接点。

与从前述导块突出的输入端子接触的受试电子设备，在检查时是对导块长度方向，仅倾斜前述角度θ以作装配。

设置与从前述导块突出的输出端子接触的电路配线的检查电路板，且于检查电路板的一部份上设有突出部后插入于连接器插座，以电气连接受试电子设备与电路检查装置。

前述检查电路板上设有贯穿孔，当设有数片检查电路板时，则将部分垂直式探针的输出端子插通于此贯穿孔，以接触电路板的电路配线的焊垫。

本发明与现有技术相比，具有以下明显的优势和有益效果：

本发明一种接点组装体及其LSI芯片检查装置，由用导块设置接点组装体支承结构，除了可对配置于XY直交坐标的输出入端子排列的X轴规定角度，以不相互干涉的方式，维持接点组装体的接点位置精度，而力求简易的组装作业。

附图说明

图1：本发明实施例1所用的接点说明图，同图(a)表示正视图、图(b)为平面图；

图2：前述实施例1所用接点的正视图，同图(a)(b)(c)(d)各表示实施例所用的4种接点；

图3：说明前述实施例1所用的接点组装体的构成及功能的部分平面图。

图4：说明前述实施例1所用的接点组装体构成侧视图；

图5：说明前述实施例1所用的接点组装体的构成及功能的平面图；

图6：说明前述实施例1所用的接点组装体支承机构的构成及功能的侧视图；

图7：用于连接前述实施例1所用的接点组装体、与电路检查装置的检查电路基板的侧视图；

图8：说明前述实施例1变更例所用的接点组装体支承机构的构成及功能的侧视图；

图9：用于连接前述实施例1变更例所用的接点组装体、与电路检查装置的检查电路基板的侧视图；

图10：本发明实施例2所用的电子零组件整体侧视图；

图11：图10所示的电子零组件分解图；

图12：前述实施例所用的电子零组件的电气输出端子排列图；

图13：前述实施例所用的电子零组件的各向异性聚合物侧视图；

图14：前述实施例上用于接合树脂状胶膜与探针的探针组装侧视图；

图15：在前述实施例上邻接数个组装探针，而通过接合材予以结合固定状态的侧视图；

图16：本发明实施例3所用的探针装置的控制系统方块图；

图17：本发明实施例3变更例的电气功能检查装置的系统构成方块图；

图18：表示前述实施例所用的接点组装体的部分构成；

图19：前述实施例所用的接点组装体主要部位的放大侧视图；

图20：前述实施例所执行的单轴测试用测试电路的正视图；

图21：从图18的X箭头方向，观看前述实施例所用的接点组装体图；。

图22：从图18的Y箭头方向，观看前述实施例所用的接点组装体图；

图23：依据本发明实施例4的相关接点组装体，构成整体检查系统的侧视图；

图24：构成本发明实施例5的相关电气讯号检查装置系统的概略正视图；

图25：构成本发明实施例5的相关LSI芯片检查装置1000系统电路方块图；

图26：在本发明实施例5上，依据变换坐标电路的变换坐标动作，且在特定芯片上呈晶圆芯片端子配置结构(端子位置)、及针对规定晶圆芯片端子表示变换坐标处理的模式图；

图27：配置图26所示的晶圆芯片端子及变换坐标处理后，表示变换坐标电路讯号到达位置的模式图；

图28：适用于本发明实施例6的相关LSI芯片检查装置1000的整批芯片检查用芯片支承结构侧视图；

图29：传统接点组装体支承机构正视图。

具体实施方式

下面结合附图对本发明的具体实施例加以说明：

整理本发明相关各种检查装置名称后，电路检查装置是指用于检查受试电子设备的装置，属于电气连接接点组装体的装置。此电路检查装置在本案图面中未具体标示在图式。本发明所用受试电子设备，属于将输出入端子排列成格子状的CSP、FPGA(FieldProgrammable Gate Array)等。LSI芯片检查装置是指，同时且完全接触排列于晶圆上LSI芯片的数个焊垫，以测试各种电气特性的检查装置。

以下，请参阅图面说明本发明实施例1。图1(a)(b)表示本发明所用接点1结构的正视图与平面图。本发明所用的接点1是由带状树脂胶膜3、及形成于胶膜面的垂直式探针2所构成。此结构是用聚亚醯胺等树脂胶膜以作为带状树脂胶膜3，上面则黏贴形成垂直式探针2的铜箔，并用众所皆知的光蚀刻法(photolithography)的蚀刻技术予以制作。铜箔材料最好是具备探针所需刚性的铍铜。

让垂直式探针2与带状树脂胶膜3形成出一体型的1片接点1(厚度t、宽w)。垂直式探针2具备宽度几乎同于带状树脂胶膜3所形成的U型水平长度(长度L、宽度W)的弯曲结构，U字型开端部则从带状树脂胶膜3两长边各朝直角突出(高度s)，一端则形成输入端子5，另一端形成输出端子6。输入端子5与受试电子设备的焊垫接触，输出端子6则与检查电路焊垫接触，以成为如图所示导通受试电子设备与检查电路的线路。再者，图1例是在1片接点1上形成2个垂直式探针2，但也可依据受试电子设备的焊垫数予以增减。

此外，垂直式探针2所形成的带状树脂胶膜3上，设有几乎等于被垂直式探针2U字型弹性变形部4所包围的弯曲形状开口面积的长孔7。此部分的带状树脂胶膜3，是藉由宽度几乎同于垂直式探针2的梁(极细的梁结构)所衔接的结构，此梁的部分形成出弹性变形部4。而且在输入端子5、输出端子6上施加接触压力时，不仅是垂直式探针2，也可让带状树脂胶膜3呈一体弹性变形的结构。再者，带状树脂胶膜3设有数个(图1为3个)定位用贯通孔8。此贯通孔将留于后面再作说明。

重迭数片以这种方式所形成的接点1结构者就是接点组装体。但接点1的每一片结构并不完全相同，是以逐一挪动1间距垂直式探针2的位置予以使用。图2是表示这种状态的正视图。图2(a)同于图1所说明的(1a)。图2(b)是以图2(a)为标准，只以间距p挪动垂直式探针2位置的(1b)。图2(c)是以图2(b)为标准，只以间距p挪动的(1c)。图2(d)是以图2(c)为标准，只以间距p挪动的(1d)。图2用于说明当接点1为4片(1a～1d)时的情况，但可依据受试电子设备的焊垫数予以增减。关于p尺寸将留于后述。

以1片接点1而言，若考虑对准受试电子设备的焊垫间距配列，形成数个垂直式探针2的设置间隔时，由于受试电子设备的焊垫间距极微细微，因此会极度缩小垂直式探针2的间隔，而无法获得设置U字型弹性变形部4(弯曲部)空间。本发明是重迭数片具备垂直式探针2的接点1，以构成可对配置于XY直交坐标的受试电子设备的焊垫间距排列X轴的规定角度，以不相互干涉的方式配置接点组装体。接点组装体因呈现出贴合垂直式探针2与带状树脂胶膜3而呈一体化的结构，因此即使重迭时，导电体的垂直式探针2、与绝缘体的带状树脂胶膜3会呈交替配置，以维持整体的绝缘性。

图3是由重迭数片接点1的配置，构成接点组装体时的接点1配置状态平面图。因配置数片接点1，因此也会配置数个输入端子5及输出端子6。而且输入端子5及输出端子6各在XY直交坐标上，被配置成X轴向及Y轴向。此外，输入端子5及输出端子6皆以X轴向及Y轴向为间距p的方式予以配置。

此XY直交坐标用于因应将各轴设定于将受试电子设备的数个焊垫10、或检查回路焊垫11配置成格子状的平面格子行及列方向的XY直交坐标系。此外，XY直交坐标上的X及Y向间距p，用于配置将受试电子设备的数个焊垫10、或检查回路焊垫11配置成格子状平面格子间距的接点1。

此外，图3的角度θ表示让带状结构接点1长度方向直线，呈XY直交坐标系的X轴角度。以藉由重迭数片L＞P关系的接点1，而得以将垂直式探针2端子配置于对X轴呈角度θ的直线上。如图1所示，将接点1的厚度(垂直式探针2与带状树脂胶膜3迭合后的厚度)视为t、将受试电子设备的焊垫间距视为p，那么可从sinθ＝t/p的关系中求出角度θ。

如图3所示，假使对1个受试电子设备，以间距p将4×4＝16个焊垫配制程XY向格子状，那么让各垂直式探针2输入端子5在第1行的焊垫1-1、1-2、1-3、1-4接触的方式，配置垂直式探针2，再将各挪动p的接点1堆栈成4片(1a～1d)，以构成出接点组装体9a，在此p则为p＝/tanθ。

同样的，构成出与第2行焊垫2-1、2-2、2-3、2-4接触的接点组装体9b；及构成出与第3行焊垫3-1、3-2、3-3、3-4接触的接点组装体9c；及构成出与第4行焊垫4-1、4-2、4-3、4-4接触的接点组装体9d。以构成出将接点组装体9a～9d做成一体化的接点组装体9。并藉此以同时接触配置成格子状的16个焊垫的接点组装体。再者，如图1所示藉由拥有2个垂直式探针2的接点1，构成接点组装体9时，可在针对2个受试电子设备，让所有焊垫同时接触接点组装体的状态下进行测量。

以下图4将说明用数个接点组装体予以支承时的组装结构。本实施例是以在1片带状树脂胶膜3上，堆栈4片2个垂直式探针2所形成的接点1为例进行说明。图4是将堆栈4片(1a～1d)接点1所构成的接点组装体9a～9d做成一体化，以构成接点组装体9时的侧视图。再者，图4的带状树脂胶膜3，并以4片构成接点组装体9，而省略标示出12片接点组装体9b～9d。

图4在16片带状树脂胶膜3上则以相同位置，开孔口径相同的贯通孔8。本实施例的贯通孔8开于带状树脂胶膜3的两侧与中央附近3处，组装接点组装体9时则藉由插通定位棒12以定位垂直式探针2，同时发挥固定16个接点1的功能。最好以静合方式嵌合贯通孔8与定位棒12。此时，将定位棒12的一端做成圆锥状比较容易插入。

接点组装体9具有朝上方突出16个输入端子5、与朝下方突出的16个输出端子6，输入端子5则与受试电子设备的焊垫接触，输出端子6则与检查回路的焊垫接触。输入端子5及输出端子6的各16个端子被排列成格子状，同时在格子状的状态下只对XY坐标旋转角度θ以作配置。

以下将以图5及6说明图4支承接点组装体的支承结构。图5表示支承结构的平面图、图6表示侧视图。图5及6表示用于连接检查电路的连接器结构。

如图5及6所示，支承接点组装体9的支承结构，是由包含树脂、陶瓷、石英等电气绝缘材料的板状导块13所构成，导块13具有同于带状树脂胶膜3的宽度尺寸(W)，形成出可刚好收纳接点组装体9的宽幅、及具有长度开口面积的长方形开口部15的框体结构。此外，在框部上组装接点组装体9时，让定位棒12前端形成嵌沟16，嵌沟16则沿着开口部15的长度方向设置于两侧对称位置。

将嵌沟16深度设定为，当接点组装体9进入导块13时，让接点组装体9与导块13面对面接合。以藉此让输入端子5及输出端子6朝导块13的面对面位置突出。以提升接点组装体9的定位精度，同时也简化组装作业。并藉由导块13固定垂直水平延伸的接点组装体9，因此即使细腻的配置受试电子设备的焊垫，也会正确进行调查(probing)，尤其可获得对于热膨胀极具卓越的稳定性。

导块13嵌入接点组装体9时，则设有往配置输入端子5及输出端子6部分的两侧延伸的突出部14及17。突出部14则如后续说明所示，具有绝缘遮盖连接器电路配线功能、或补强检查电路板的功能。

如图6所示，收纳于导块13的接点组装体9，是让数个输入端子5同时接触设于受试电子设备18内面的焊垫10(在此为16个)。此时，受试电子设备18只对XY向的角度θ配置导块13。此配置是由未标示于图示的搬运手段、定位手段、押压手段等所构成，图6表示同时供应2个受试电子设备18的状态。

另一方面，接点组装体9的数个输出端子6则从导块13底端突出，以同时接触检查电路板19电路配线21的配线焊垫11(参阅图7)。检查电路板19是由印刷配线电路板或可挠式配线电路板等所构成，故视其需要将数片堆栈的突出部22插入于连接器插座，再由此与电路检查装置进行电气连接。

图7表示检查电路板例侧视图。检查电路板19是在聚亚醯胺等挠屈度胶膜上，具有形成铜箔图样的电路配线21、及连接端子插座的突出部23。形成出因应输出端子6的电路配线21，图7的3个输出端子6则与3条电路配线21接触。

如图7所示，检查电路板19上有开启贯穿孔24。此贯穿孔无法收纳1片检查电路板时，而如图6所示需要2片检查电路板19、20时，则让输出端子6中的数条通过此贯穿孔24，以接触下方检查电路板20的电路配线21。图7的检查电路板19，是在1区划组件上设有3个贯通孔24，但也可视其需要即以增减，甚至也可在检查电路板20上设置贯通孔的3片检查电路板。

重迭检查电路板19、20时，当重迭电路板厚度在输出端子6高度之内，输出端子6前端可通过贯穿孔而从重迭的检查电路板中突出，故完全没有接触电路配线21的问题。输出端子6接触压力会因检查电路板的上下而出现些微差异，但因采用较大的垂直式探针变形长度，故可在误差范围内进行收纳。

实施例1变更例的目的在于；利用略同于实施例1的结构体，电气连接被排列成格子状的CPLD(Complex Programmable Logic Device)、或改换成FPGA等可程序电子零组件(后述讯号构成电路或)而使用实施例1结构的排列于晶圆上的芯片焊垫，再与例如泛用市售外部连接测试器或所述内建遥控器计算机(于实施例3中作说明)连接，而得以用少数配线以电气连接芯片焊垫。

本实施例1的变更例结构，是从排列成格子状的CPLD或FPGA连接到输出入端子等狭隘间距配在线，因此传统PCB电路板的CPLD或FPGA输出入端子到狭隘间距配线中，则扩大PCB电路板的空穿孔，因此相较于本实施例1的变更例，会面临到无法高密度封装的问题。此外，不利用PCB而得以进行其它高密度封装的陶瓷电路板等，则具有价格昂贵的缺点。

实施例1及本实施例1的变更例中的检查电路板可达成，挠性胶膜所构成厚度为20～30微米，且配线厚度达相同程度。此外，前述各向异性聚合物53厚度也在0.2mm左右，为随时确保接点上的接触力，垂直式探针2的厚度方向约为0.6mm，因此可在缩小CPLD或FPGA输出入端子起到检查电路板距离的情况下进行高密度封装。

依据图面说明实施例1的变更例。图8是用于本实施例1变更例的接点组装体支承机构构成、及说明该功能侧视图。图8所示的接点组装体支承机构构成，略同于实施例1。不同于实施例1的构成，是在检查电路板19、检查电路板20上附加电路配线21并追加配置电路配线21A。此外，替代受试电子设备18(如图6所示)，具有被更换成略类似于该受试电子设备18结构的CPLD或FPGA等可程序电子设备18-1。

图9是用于连接前述第1-1实施例所用接点组装体与外部测试器、或内建内存计算机的检查电路板侧视图。图9的检查电路板19的形状，是在形状不同于实施例1的电路配线21上追加配置电路配线21A。再者，图8及图9的电路配件21及21A，是电气连接可程序电子设备18-1端子。此外，电路配线21及21A可驱动收受来自于高阶检查电路或内建内存计算机讯号、及连接电源线的可程序电子设备18-1。

电路配线21级21A属于可程序电子设备18-1输出入通讯电路，可藉由连接例如排列于芯片上的芯片焊垫，以检查芯片电路。

接着请看图式说明本发明实施例2。此实施例2属于不需在实施例1上使用堆栈接点1堆栈棒12的结构。换言之，藉由部分黏着剂邻接带状树脂胶膜堆栈，以接合前述带状树脂胶膜。而且带状树脂胶膜是藉由部分填充黏着剂的厚度，以确保堆栈间隔。

依照图10乃至图15说明实施例2的构成与功能。图10为实施例2整体侧视图。51属于CSP(Chip Size Package)或BGA(Ball Grid Array)等电气输出端子排列成格子状，以固定电子零组件52的支座。电子零组件52用于因应实施例1的受试设备18。图11为图10分解侧视图。图11是将电子零组件52固定配置于支座51的孔51-1。此外，电子零组件52下方则配置了各向异位聚合物53，且于下方配置接点组装体。

图12表示排列电子零组件52电气输出端子52-1的下方侧视图。图13表示各向异位聚合物例侧视图。此各向异位聚合物53，是在矩形非导电性材料所构成的主体部53-2内外，埋设许多呈细状导电性材料，另一方面，接触电气输出端子后，则从概略接触位置朝反方向通电。探针输入端子直接接触电子零组件52电气输出端子52-1时，当电气输出端子52-1接触部形状为球面时会发生滑移，因而介于各向异位聚合物53。该各向异位聚合物53材料相当于信越化学公司所销售的产品。

图14由接合实施例2上的树脂状胶膜71及探针72，以组装成探针组装70侧视图。图15是朝表面方向整列数列图14所示的探针组装70所设置的侧视图。图15上的80是从黏着剂等高分子有机材料所构成的接合材。邻接探针组装70则通过接合材80，被固定于所需探针组装70间隔上。因此电子零组件52的电气输出端子52-1，是通过各向异位聚合物53而连接探针72输入端子。关于外部配线等电气连接，则同于实施例1。

依据实施例2可在不需要贯通树脂状胶膜71之间的贯通棒，即可获得接点组装体。

接下来将说明本发明实施例3。以往都在远离探针卡位置的市售外界测试器等检查装置，以电气接触被配置于芯片上的许多芯片电极接点，因而难以在晶圆芯片端子上同时接触接点而与检查电路导通。这是因多层电路板在前述探针卡内具有因应许多配线的空间限制。此外，市售外部测试器造价昂贵。因此实施例3便着眼于这种状况下，藉由较低价计算机与内建内存计算机，以解决需要较大配线空间的问题。

以电路板内CPLD或FPGA所构成的可程序系统，授受来自于外界测试器的讯号后，便可与讯号构成电路78通讯，以解决前述多层电路板内配置许多配件的问题。

其特征在于为了前述目的，而在矩形外围使用具有端子的可程序电子设备等以作为讯号构成电路时，由于可程序电子设备大于晶圆上的芯片，因此不将内建内存计算机与前述可程序电子设备配置同一个平面上，而是特别考虑前述可程序电子设备与晶圆配件角度。

图16属于本发明实施例3的相关电气功能检查装置系统构成例方块图。本电气功能检查装置系统，在配线电路板上具有内建内存计算机，不需许多配线便可高速因应检查处理作业。图16中的120表示泛用型计算机，例如：个人计算机。74表示内建电路探针卡，在图16中则用二点虚线予以标示。内建电路探针卡74是由连接于泛用型计算机120的通信接口121、及连接于通信接口121的内建内存计算机122、及连接于内建内存计算机122的讯号构成电路78所构成。

讯号构成电路78，相当于图6所示的比较输出入端子数较少的受试电子设备18、或图8所示的比较输出入端子数较多的可程序电子设备18-1。设置数个讯号构成电路78，并可依据各种目的以启动测试。73表示晶圆芯片端子。附回路探针卡74的讯号构成电路78、及晶圆芯片端子73之间配置了探针100，且以电气连接两构件。个别芯片的检查讯息，则从泛用型计算机120送至通讯接口121。而且通过通讯接口121将检查讯息传输到内建内存计算机122，并于内建内存计算机122与讯号构成电路78中，传输与接收测试内容及结果。讯号构成电路78则生成支持晶圆芯片端子73的检查讯号，并在晶圆芯片端子73之间传输与接收检查时的所需讯号。该讯号构成电路78则接收来自于晶圆芯片端子73的检查结果后传输给内建内存计算机122。内建内存计算机122则通过通讯接口121传输与接收泛用型计算机120与讯息。

此外，讯号构成电路78则因应被配置于晶圆芯片端子78矩形状电极(焊垫)一端的数个讯号构成电路78。例如：在晶圆芯片端子73的一边千鸟排列200个电极时，2个讯号构成电路78则因应2个讯号构成电路78。接下来，从1个讯号构成电路78端子起，将100条配线连接于晶圆芯片端子73的奇数电极，另一个从讯号构成电路78端子开始的100条配线，则连接晶圆芯片端子73的偶数电极。因此因应矩形排列4边时，8个讯号构成电路78则支持1个晶圆芯片73的800个电极。本发明并未限定于特别排列成矩形状的晶圆芯片端子73，而且也可适用于当1个讯号构成电路78支持排列成1个直线状晶圆芯片端子73时。

图17表示本发明实施例3的相关电气功能检查装置系统变更例方块图。本电气功能检查装置系统，则藉由位于电路板外的外部测试器的收受讯号，不需进行复数配线且可因应高速的检查处理。图17的探针卡74讯号构成电路78、及晶圆芯片端子73与探针100，具有同于图16所示的构成及作用。75为可程序系统，76为外部测试器。外部测试器76是以市售LSI测试器连接数百条或甚至超过此数量的数个讯号线79，且包含可检查1个或数个芯片的讯号。但同时对数个晶圆上的芯片进行整批检查上，连接晶圆端子时，因受到附电路探针卡74空间的限制，因此难以对数个晶圆上的芯片同时实施整批检查。

可程序系统75的主要设备则有CPLD与FPGA，可处理具有序列/串行变换功能、或极限扫瞄(boundary scan)功能等多功能系统的讯号。此外，首次设定可程序检查处理内容时或变更时，可依据来自于泛用型计算机120的命令予以处理，还可在短时间内处理内容。因此用可程序系统处理来自于外部测试器76的讯号，以便在附电路探针卡74配线空间做成可配线条数，以便在讯号构成电路78之间传输与接收讯号。

以下将参阅图面详细说明本发明实施例3。图18表示本实施例3相关LSI芯片检查装置1000整体构成的概略侧视图。此LSI芯片检查装置1000，可整合例如内存被排列成线状的数个焊垫，以接触数个探针后再进行高速检查。

图18的709-1表示X向定位构件、710-1表示Y向定位构件。本实施例3的X定位构件709-1、Y向定位构件710-1具有略为相同形状与功能。但X向定位构件709-1则如图18、19所示，具有朝下方开口的切口状第1嵌合沟711。此外，Y向定位构件710-1则如图19所示，具有朝上方开口的切口状第2嵌合沟712。藉此从上方组装X向定位构件709-1、从下方组装Y向定位构件710-1，在各让数个第1嵌合沟711与第2嵌合沟712互为一致后，以构成出整体呈格子状定位结构体。并发挥相互达成正确且确实定位X向定位构件709-1、Y向定位构件710-1的手段与功能。

如上述所组装的X定位构件709-1、Y向定位构件710-1上方，在Y向有数个探针603-1，并藉由与带状胶膜相关的状态进行配置。此外，探针603-1则藉由将与该探针603-1息息相关的带状胶膜排列成数片厚度方向(X向)，以隔开所定间隔以进行堆栈排列。实际上则如第1及实施例2相关说明所示，在胶膜状绝缘膜的胶膜605-1上，基于微影技术在蚀刻及电镀等加工手段上形成与配置Ground Line Pattern 604-1、及导电部606-3。110为单轴用测试电路。120为泛用型计算机，121为通讯接口，122为内建内存计算机，123表示配线电路板，124表示配线电路板上的配线。

图19为图18的放大图，图18为LSI芯片检查装置1000主要部分的侧视图。图19中的110表示单轴测试电路，图16相当于讯号构成电路78。2组单轴测试电路110被坚固黏贴于X向定位构件709-1的侧面。图20表示单轴测试电路110正视图。单轴测试电路包含了挠屈度胶膜111、讯号构成电路112、连接配线113及输出入线114。在邻接挠屈度胶膜111、连接配线113端子的部分上，有形成出切口115。形成于单轴测试电路110的切口115，用于避免该单轴测试电路110与Y向定位构件710-1相互干涉。

可挠式胶膜111在实施例8上，是由同于带状胶膜材质所构成，连接配线113用于发挥略同于铜配线772探针的电气连接功能。讯号构成电路112将来自于前述图16所说明的泛用型计算机120检查讯息，传输到从接口75接收的连接线113。讯号构成电路112可在纸面上下方确保所需空间，因此可对1个芯片配置1各检查电路。图20是将来自于2个讯号结构电路112的连接配线113，连接于芯片上的焊垫602，实际上从一个多数讯号构成电路112，是通过前述连接配线113，再连接于1个芯片上的焊垫602。

图21是从图18箭头Y方向所呈现的图。图22是从图18箭头X方向所呈现的图。将固定插梢109压入图19、21上的X向定位构件709-1上的开孔791-1，再将圆棒109夹住固定于固定插梢109与X向定位构件709-1凸起部的一端。本实施例的圆棒109，被配置于1直线方向(此时仅限来自于X向)。后述的实施例是呈来自于X及Y向的配置。图22上的连接配线113，接触从挠屈度胶膜111若干突出的输出变形部610-1，以藉此达成电气连接。成形于单轴测试电路110的切口115，用于避免该单轴测试电路110与X向定位构件709-1的相互干涉。

本实施例3上的配线电路板123、形成与讯号构成电路78的讯号构成电路112位于不同的平面上，此外讯号构成电路112被配置成和挠屈度胶膜111呈直交配置。因此电子设备111平面状大小及排列数，可藉由增加挠屈度胶膜111配线基板123直交方向高度予以因应。

参阅图面以说明实施例4。实施例4可让比实施例3更多的接点有效因应晶圆芯片端子。系统构成则同于图16所示的方块图。但晶圆芯片端子变多时，将讯号构成电路上的CPLD或FPGA等输出端子排列成格子状的电子设备，则以本实施例4较为有效。

图23表示本实施例4的构成侧视图。图23的120为泛用型计算机、121是通讯接口、122是内建内存计算机、123是配线电路板、124是配线电路板上的配线。800接点组装体，而具有同于实施例1或2的接点组装体的构成。709-1是同于实施例3所说明的Y向定位构件。X向定位构件709-1、及Y向定位构件710-1具有略同的形状与功能。77是晶圆芯片端子，探针用于维持接触晶圆芯片端子77的接触力。

77-1是多数晶圆芯片端子77的芯片。77-2是维持多数芯片77-1的芯片，芯片77-1为芯片77-2的一部份而予以设置成数个。图23是将芯片77-1配置于芯片77-2的下方。

内建内存计算机122起，到连接讯号构成电路112的过程，同于实施例3。

图23上的晶圆77-2面A、及配线电路板123面B呈平行。此外，讯号构成电路112的可程序设备面C与晶圆上的面A为垂直。

只要依据本实施例4，从检查电路直接因应1对芯片的检查电路1，以便在排列于晶圆上的所有芯片焊垫收受检查讯号，便可在不进行序列检查的情况下，同时建构高速晶圆检查系统。此外，实施例3是藉由实施例1级2的电气连接手段达成目的。

从有效利用设备观点来看，泛用型计算机或电路部分，并排列于新芯片的焊垫时，只更换探针组装再进行晶圆检查较具经济效益。可由组合本实施例5的变换坐标电路、及可程序电子设备以达成前述目的。

具体而言，实施例5在于提供，未更换配线电路板123及讯号构成电路78，而在大小与位置不同、且焊垫排列也不同的LSI芯片上，因应更换探针603-1的方法。

本实施例5属于平行配置实施例1变更例的相关图8结构(讯号构成电路78)，让电路配线21通过图26所示的变换坐标电路，由连接图22的610-1接点以便达成。一个可程序电子设备18-1输出入电路配线，即使连接于数个不同芯片的焊垫端子，也会因可程序系统以发挥检查用途。

此外，略同于单轴用测试电路110，并不是以直交单轴用测试电路110状态进行排列，而是平行排列数个单轴用测试电路110，以提供可因应让ASIC等焊垫排列成矩形状的简洁芯片装置。

参阅图面说明实施例5。实施例5犹如实施例3或4般，可让接点因应高密度晶圆芯片端子。图24为本实施例5相关LSI芯片检查装置1000系统构成的概略正视图。图24的110为单轴用测试电路，并将讯号构成电路112(或讯号构成电路78)安装于挠屈度胶膜111。CPLD或FPGA等则用于讯号构成电路112。内部结构则具有实施例1的变更例结构。

125是被检查电路的探针配件。如图22所示，探针配件125包含探针603-1、连接配线113与挠屈度胶膜111等。可藉由在连接配线113与图26端子a1、b1….l1及a2、b2…..l2上连接配线，对变换后的探针603-1进行通电。

126是变换坐标电路。中介连接被检查电路125端子(晶圆芯片端子77等)与单轴测试电路110端子(垂直式探针端子)之间的同时，在两侧子之间修正偏位、或进行用于变更的变换坐标。123是配线电路板，而同于第3及实施例4所述内容。此外，图24上的探针配件125与变换坐标电路126被做成组件，且可对内建电路的探针卡74进行装卸。

图25为构成本发明实施例5相关LSI芯片检查装置1000系统电路的方块图。基本上本实施例的构成系统电路，同于图16方块图所示内容，但在内建电路的探针卡74与晶圆芯片端子73之间所配置的变换坐标电路126则不同。

以下将依据上述构成，说明本实施例5的相关LSI芯片检查装置1000的动作。被检查电路方面，当晶圆芯片被选定时，有时该晶圆芯片端子73的排列结构、与LSI芯片检查装置1000(讯号构成电路78，也就是讯号构成电路112端)的端子排列结构会不同。此时，执行芯片电路检查后，则依据本实施例的变换坐标电路126的动作，在芯片与探针卡74之间执行坐标变化，且在晶圆芯片端子73矩形外围上有端子的排列结构上，则通过变换坐标电路126以电气导通讯号构成电路78的端子排列结构。

图26及27是依据变换坐标电路126以说明变换坐标动作事例的模式图。这两图表示图26或特定芯片上的晶圆芯片端子73的配置结构(端子位置)、或对规定的晶圆芯片端子73表示变换坐标处理的模式图，图27表示上述晶圆芯片端子73的配置位置、及变换坐标处理后的变换坐标电路讯号之到达位置的模式图。

图26上涂黑部位(后续记载成●)，是在上述晶圆芯片上的晶圆芯片端子位置，而称为晶圆芯片端子位置(a1、b1、c1….)等。此外，此●点也属于变换坐标后的讯号到达目标点。将这些晶圆芯片端子位置视为A群后则有(a1)、(b1)、(c1)、(d1)、(e1)、(f1)、(g1)、(h1)、(i1)、(j1)、(k1)、(l1)；B群则有(a2)、(b2)、(c2)、(d2)、(e2)、(f2)、(g2)、(h2)、(i2)、(j2)、(k2)、(l2)。A群用于因应芯片A、B群用于因应芯片B。A群与B群的X向间隔为Smm间隔。关于Y向配列也可省略。A群与B群的讯号排列完全相同、或几乎是由相同排列而成。

图26上则有讯号结构电路78输出的电路配线21的平面图位置坐标，○则称为讯号构成电路配线位置(X1、X2、X3….)等。此外，此○所示点表示应变换坐标的讯号出发点。α群则有(X1)、(X2)、(X3)、(X4)、(X5)、(X6)、(X7)、(X8)、(X9)、(X10)、(X11)、(X12)；β群(Y1)、(Y2)、(Y3)、(Y4)、(Y5)、(Y6)、(Y7)、(Y8)、(Y9)、(Y10)、(Y11)、(Y12)，X及Y向是是以Pmm间隔进行排列。关于Y向排列则省略。α群、β群、γ群具有相同X坐标或Y坐标，而属从数个CPLD输出的讯号构成电路配线位置。图26的α群是从4列的○所构成，因此是由4个可程序电子设备18-1所构成。

γ群的一部份则有Z1、Z2、Z6、Z11、….Z17。α群与β群及γ群讯号排列完全相同、或几乎是由相同排列而成。

A、B群与α、β、γ群并不是一开始就存在特别排列，而是取决于晶圆上芯片端子排列、及讯号构成电路78所输出的电路配线21的配置。

(X1、X2、…、X5、…、Y1、Y2、…、Y5、….、Z1、Z2、….)被排列于检查电路板19、或检查电路板20上。此外(X6、X7、…、X10、…、Y6、Y7、…、Y10、….)被排列于检查电路板19、或检查电路板20上。

以模式表现电路配线21的位置与晶圆芯片端子，图26般的关系则藉由因应晶圆上芯片端子的探针配件125、及标准单轴用测试电路110与配线电路板123，构成LSI芯片检查装置时所出现的相关位置。当位于○与●相关位置时，由于从回路讯号线21开始是位于X1→a1、X2→b1、X4→c1、….、X16→i1、….、X20→i2群组，由于●并未实施来自于其它群组的○讯号线，因此可藉由1个可程序电子设备18-1变换坐标。

如同X5→a2、Y4→b2、….、Z1→d2(跨越配线)….X20→I2所示，跨越3群以进行配线时，则藉由从3个可程序电子设备18-1所得的讯号，以位于检查第2群晶圆上的芯片方式予以配线。

从上述可知，可将可程序电子设备18-1电路配线21，分配配线于晶圆上的芯片端子上。此时的条件就是○数要多于●数。在具体设计上，需筹划用于避免接触配线交叉点的多层配线。

再者，各晶圆芯片的变换坐标对象也可不需如图26所示，此例只不过是将晶圆芯片的配置结构变换成矩形排列的事例之一。而且变换晶圆芯片位置的坐标后，则实施辨识图27所示矩形配置结构的电气功能测试或检查。

先前说明的实施例3中，关于讯号构成电路78方面，则考虑使用矩形状外围上有端子的讯号构成电路112等，大于晶圆77-2上的芯片77-1，而不将内建内存计算机122、与前述讯号构成电路112配置成相同平面上，而是在前述讯号构成电路112与晶圆77-2配置角度上实施特别考虑或筹划，但本实施例5是藉由变换坐标电路126以变换坐标，因此讯号构成电路112与晶圆77-2配置角度上，不需实施特别考虑或筹划，便可采用简易构成。

在说明上述实施例1乃至5时，是在制造半导体时，被检查电路的芯片(LSI)被配设于晶圆的状态下，整体检查数个芯片，以说明本发明的特征态势。但除了一次检查数个芯片的方法，还有例如从晶圆个别切出芯片、或将数个汇总为一个再切出，再将被切出的芯片排列于数个承板(托盘或测试板)上，以由一次检查数个芯片，以进行整体检查。

图28为本发明实施例6，而如前述所言将数个芯片排列配置于测试板上，以便让前述LSI芯片检查装置1000适用于数个芯片上以进行一次检查的维持芯片结构侧视图。图6是将被测试芯片插入于被排列于测试板的数个芯片插座，并将来自于芯片测试器的配线连接于测试板，在以依序测量插入被测试芯片的现行测试方法上，将被排列于测试板上的插座端子插梢，置换于探针组装体的输出端子上后，即成立类似的检查方法。换言之，插入被测试芯片的插座插梢端子，是以个人计算机或工作站控制连接于CPDL的电路网，即可同时并列测量测试板上的数个被测试芯片。对个人计算机输入包含测试图样的测试程序、及规定测量程序的控制程序等，就可用计算机予以替代，而不需用到昂贵的芯片测试器，此外可同时藉由并列检查，以缩短被测试芯片的检查时间，因此可在现行封装芯片测试上，获得大幅削减成本的效果。此外，使用现行芯片测试器，并对个人计算机与工作站等输入包含测试图样的测试信息，同时还可由这台计算机或工作站，同时并列检查被测试芯片，以便将现行芯片测试器视为经营资源予以使用的同时，还可削减检查成本。

即使一次检查排列于测试板上的数个芯片，也可使用实施例5上的变换坐标回路，以处理变换坐标动作。因此即使在测试板上不规则配置芯片，也可辨识为因变换坐标而规则排列(例如：矩形排列)以进行电气功能检查。此外，可由变换坐标电路以更加缩小未来的芯片尺寸(积体密度更高)，即使变更芯片端子位置，LSI芯片检查装置1000的规格，也可由直接处理变换坐标以作因应。

如同前述各种实施例的说明，本发明的被测量物并未限定于封装结构，即使针对形成于半导体晶圆上的数个芯片，或排列于测试板上的数个芯片，也可同时进行一次探针检查。此外，接点组装体支承结构上若使用热膨胀率较小的材料，那么在老化(burn in)测试时，也可对细微化的被测定物的焊垫间距，控制接点组装体的延伸，因此不发生探针位置偏位，而得以在高温下进行特性检查。

再者，即使让大口径芯片更加细微化，也可由将发明的接点组装体支承结构的配置扩及XY方向以作因应。

最后应说明的是：以上实施例仅用以说明本发明而并非限制本发明所描述的技术方案；因此，尽管本说明书参照上述的各个实施例对本发明已进行了详细的说明，但是，本领域的普通技术人员应当理解，仍然可以对本发明进行修改或等同替换；而一切不脱离发明的精神和范围的技术方案及其改进，其均应涵盖在本发明的权利要求范围当中。

Claims (22)

1.一种接点组装体，其特征在于：

该接点组装体被设置于受试电子设备与电路检查装置之间，用于两装置间的电气导通上；

在具有接触前述受试电子设备焊垫的第1端子、及接触前述电路检查装置焊垫的第2端子，第1及第2端子间有具备弹性变形部的垂直式探针、以及数个前述垂直式探针以等间隔被配置于长方向的带状树脂胶膜所构成的接点；

在邻接数个前述接点之间，以规定间隔将前述垂直式探针挪往长方向，且以规定间隔隔开重迭于带状树脂胶膜表面方向，并将各接点固定于表面方向定位的定位构件；

具备可容纳数个被定位于前述定位构件的定位接点的开口部，及厚度几乎等于前述接点宽幅的框体结构导块；及

前述导块上设有嵌入已插入前述定位构件的沟槽，让垂直式探针的前端在自导块上面及下面位置垂直突出的状态下，定位与支承接点。

2.如权利要求1所述的接点组装体，其特征在于：所述接点具备呈长方形弯曲形状弹性弯曲部，该弹性弯曲部的两个前端，包含朝向垂直方向形成出第1及第2端子的垂直式探针、及长孔朝被包围于前述弹性弯曲部而开口的带状树脂胶膜，弯曲部的两个前端则从带状树脂胶膜的长度方向两侧呈垂直突出。

3.如权利要求2所述的接点组装体，其特征在于：所述垂直式探针属于，弯曲部的前端各从带状树脂胶膜的长度方向两侧垂直突出，一端构成出接触受试电子设备焊垫的输入端子，另一端则构成出接触检查电路板之电路配线焊垫的输出端子。

4.如权利要求2所述的接点组装体，其特征在于：其中，所述带状树脂胶膜上呈开口的长孔长边端，而具有宽幅同于垂直式探针的梁结构，此梁是对垂直式探针的接触压力而与垂直式探针进行弹性变形。

5.如权利要求1所述的接点组装体，其特征在于：所述接点厚度视为t，将受试电子设备所形成之格状焊垫间距视为p后，由数片前述接点重迭而成的垂直式探针前端部，是对带状树脂胶膜长度方向的直线上，配置具有Sinθ＝t/p关系的角度θ。

6.如权利要求1所述的接点组装体，其特征在于：将前述的接点，以数片重迭后，在重迭后的数片接点上，于各接点的相同位置处，设置数个贯穿孔，并将属于定位构件的定位棒，插入此贯通孔，让垂直式探针的端子部分，与受试电子设备焊垫数互为一致，以固定重迭后的数片接点。

7.如权利要求5所述的接点组装体，其特征在于：与从前述导块突出之输入端子接触的受试电子设备，在检查时是对导块长度方向，仅倾斜前述角度θ以作装配。

8.如权利要求1所述的接点组装体，其特征在于：设置与从前述导块突出之输出端子接触之电路配线的检查电路板，且于检查电路板的一部份上设有突出部后插入于连接器插座，以电气连接受试电子设备与电路检查装置。

9.如权利要求8所述的接点组装体，其特征在于：所述检查电路板上设有贯穿孔，当设有数片检查电路板时，则将部分垂直式探针的输出端子插通于此贯穿孔，以接触电路板之电路配线的焊垫。

10.如权利要求5所述的接点组装体，其特征在于：所述数片重迭的前述接点之间，是藉由从高分子有机材料所构成的黏着剂以支承间隔。

11.一种LSI芯片检查装置，其特征在于：

如权利要求1所述的接点组装体，被配置于泛用型计算机、受试LSI芯片、及焊垫的晶圆；

具有前述晶圆芯片焊垫面A、与平行面B的配线电路板；

排列于该配线电路板上的通讯手段、与以该通讯手段进行电气连接的内建内存计算机；

排列于前述内建内存计算机、前述焊垫面A、与数个垂直面C上的内建电子设备电气连接装置；

接触前述受试LSI芯片焊垫的第1端子、与接触前述内建电子设备电气连接装置焊垫的第2端子，在第1及第2端子之间具备拥有弹性变形部的垂直式探针；及

前述内建电子设备电气连接装置的输出入线，被用于电气连接前述内建内存计算机及垂直式探针，垂直式探针的输入端，被电气连接排列于晶圆上的LSI芯片焊垫。

12.如权利要求11所述的LSI芯片检查装置，其特征在于：垂直式探针与LSI芯片之间有装配变换坐标装置，以整合前述垂直式探针与LSI芯片之间的端子排列。

13.一种LSI芯片检查装置，其特征在于：

如权利要求1所述的接点组装体，具有设置数个LSI芯片的测试板；

配置于此测试板、且具端子插梢的数个芯片插座；及

用于将芯片插座的端子插梢，连接于CPLD的电路网；

透过前述CPLD连接于内置含测试图样的测试程序计算机，以同时并列检查插入于上述芯片插座的数个受试LSI芯片。

14.如权利要求13所述的LSI芯片检查装置，其特征在于：将计算机连接于芯片测试器，再从此芯片测试器，验收处理包含测试图样的测试讯息。

15.一种接点系统，其特征在于：

该具有如权利要求1所述的接点组装体的接点系统，设在一大于该接点系统、且与该接点系统电气连接的芯片焊垫上，并与被直线平行配置成数列的数个电路检查装置的输出入配线端子电气连接，再与所需电极呈对向的接点端子连接，以作配线的变换坐标电路网。

16.一种接点系统，其特征在于：

该具有如权利要求1所述的接点组装体的接点系统，设在一大于该接点系统、且与该接点系统电气连接的芯片焊垫上，并与被直线平行配置成数列的数个电路检查装置的输出入配线端子电气连接，再与排列成概略矩形的电极呈对向的接点端子连接，以作配线的变换坐标电路网。

17.一种接点系统，其特征在于：

该具有如权利要求1所述的接点组装体的接点系统，设在一大于该接点系统、且与该接点系统电气连接的芯片焊垫上，并与被直线平行配置成数列的数个电路检查装置的输出入配线端子电气连接，再与排列成概略为格状的电极呈对向的接点端子连接，以作配线的变换坐标电路网。

18.如权利要求16至17所述的接点系统，其特征在于：一个电路检查装置内，装配了具备内建内存计算机，而连接于电路板的可程序电子设备，此可程序电子设备与数个芯片焊垫，呈对向接触与连接。

19.如权利要求18所述的接点系统，其特征在于：电路检查装置内的可程序电子设备，具有讯号分散与讯号比较功能。

20.如权利要求18所述的接点系统，其特征在于：可程序电子设备具有比较电路，可将判定合格与否的结果，记忆于被传输到设置于电路板上的内建内存计算机的内存内。

21.如权利要求18所述的接点系统，其特征在于：电路检查装置内的可程序电子设备，具有可程序芯片检查功能，可透过前述内建内存计算机，从支持芯片种类的外部计算机改写程序。

22.如权利要求15所述的接点系统，其特征在于：具有电路检查装置输出入配线端子、接点及变换坐标电路一体结构，而得以和电路检查装置分离。

Images