KR20130051843A - 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드 - Google Patents

프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드 Download PDF

Info

Publication number
KR20130051843A
KR20130051843A KR1020110117219A KR20110117219A KR20130051843A KR 20130051843 A KR20130051843 A KR 20130051843A KR 1020110117219 A KR1020110117219 A KR 1020110117219A KR 20110117219 A KR20110117219 A KR 20110117219A KR 20130051843 A KR20130051843 A KR 20130051843A
Authority
KR
South Korea
Prior art keywords
probe
connector
assembly
substrate
probe assembly
Prior art date
Application number
KR1020110117219A
Other languages
English (en)
Inventor
김세종
남인철
Original Assignee
솔브레인이엔지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 솔브레인이엔지 주식회사 filed Critical 솔브레인이엔지 주식회사
Priority to KR1020110117219A priority Critical patent/KR20130051843A/ko
Publication of KR20130051843A publication Critical patent/KR20130051843A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드가 개시된다. 본 발명의 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드는, 복수의 프로브(probe)를 포함하는 프로브 유닛; 상기 프로브 유닛에 결합된 기판(substrate); 및 상기 복수의 프로브에 연결된 복수의 배선이 연결된 복수의 커넥터단자를 포함하는 것을 특징으로 한다. 본 발명에 의하면, 기판의 일 영역에 마련된 레이어가 적층되어 형성된 적층부 및 이에 위치하는 커넥터단자를 포함하여, 프로브 어셈블리의 유지보수를 용이하게 할 수 있다.

Description

프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드{PROBE, PROBE ASSEMBLY AND PROBE CARD COMPRISING IT}
본 발명은 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드에 관한 것으로서, 보다 구체적으로는 기판의 일 영역에 마련된 레이어가 적층되어 형성된 적층부 및 이에 위치하는 커넥터단자를 포함하여, 프로브 어셈블리의 유지보수를 용이하게 할 수 있으며, 프로브 어셈블리의 조립 및 유지보수를 용이하게 할 수 있는 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드에 관한 것이다.
일반적으로, 반도체 디바이스는 웨이퍼(wafer) 상에 패턴(pattern)을 형성하는 패브리케이션(Fabrication) 공정과, 패턴이 형성된 웨이퍼를 각각 에폭시 수지로 봉지하고 개별화하기 위한 패키지 조립 공정을 통해 제조된다. 나아가, 패브리케이션 공정과 어셈블리 공정 사이에는 웨이퍼에 형성된 반도체 디바이스의 전기적 특성을 검사하는 EDS(Electrical Die Sorting) 공정을 진행할 수 있다.
EDS 공정은 웨이퍼를 구성하고 있는 각 반도체 디바이스 중에서 설계 조건을 만족하지 못하는 칩을 판별하기 위한 공정으로서, 웨이퍼를 구성하는 칩에 인가한 전기적 신호로부터 체크되는 신호를 통하여 불량을 판단할 수 있다.
웨이퍼를 구성하는 각 반도체 디바이스의 전기적 검사는 이들 각 반도체 디바이스의 패턴과 접촉되어 전기적 신호를 인가하는 니들(needle) 형태의 다수의 프로브(probe)를 구비하는 프로브 카드드(probe card)를 이용할 수 있다.
프로브 카드를 이용한 테스트결과 반도체 디바이스가 양품으로 판정되면, 패키지 조립 공정 등 후 공정을 통하여 완성품으로 제작될 수 있다.
프로브 카드를 이용한 반도체 웨이퍼에 대한 전기적 특성검사는, 웨이퍼상에 형성된 각 반도체 디바이스의 전극패드에 프로브 카드의 니들을 접촉시킨 상태에서 접촉한 니들을 통하여 통전시킨 전류의 출력특성을 측정하며 이루어질 수 있다.
최근의 반도체 디바이스는 고집적화, 극소화되고 있는 추세이므로 이러한 반도체 디바이스의 검사를 위해서는 그에 적절한 검사장치가 필요하다.
종래에는, 프로브에서 연장된 단자가 접속체에 연결되었으며, 접속체가 메인기판의 단자에 연결되어 있다. 따라서 구조가 복잡해짐은 물론, 특정 프로브의 수리 및 교체가 곤란한 문제점이 있다.
본 발명은 기판의 일 영역에 마련된 레이어가 적층되어 형성된 적층부 및 이에 위치하는 커넥터단자를 포함하여, 프로브 어셈블리의 유지보수를 용이하게 할 수 있으며, 프로브 어셈블리의 조립 및 유지보수를 용이하게 할 수 있는 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드에 관한 것이다.
상기한 과제를 실현하기 위한 본 발명의 일 실시예에 따른 프로브 어셈블리는, 기판의 일 영역에 마련된 레이어가 적층되어 형성된 적층부 및 이에 위치하는 커넥터단자를 포함하여, 프로브 어셈블리의 유지보수를 용이하게 할 수 있다.
상기 기판의 적어도 일 영역에 적어도 하나의 레이어가 적층되어 형성된 적층부를 더 포함하며, 상기 적층부에는, 상기 복수의 배선이 배치되어 상기 커넥터단자가 결합될 수 있다.
상기 적층부에는, 상기 배선이 복수의 층으로 배치될 수 있다.
상기 복수의 커넥터 단자 중 상호 인접한 적어도 두 개의 커넥터 단자는, 실질적으로 동일한 간격으로 이격되어 배치될 수 있다.
상기 적층부는, 적어도 하나의 FPCB(Flexible Printed Circuit Board)가 상기 기판의 외주(外周) 중 적어도 일부 영역에 적층될 수 있다.
상기 커넥터단자에 결합되어 상기 복수의 프로브와 전기 신호를 교환하는 경로를 제공하는 커넥터라인과, 상기 커넥터라인과 전기적으로 연결된 적어도 하나의 접속체를 더 포함할 수 있다.
상기 기판에는, 상기 복수의 프로브가 삽입되는 복수의 슬릿이 마련되며, 상기 프로브 유닛은, 상기 프로브 유닛의 적어도 일측에서 연장되어, 상기 기판의 일면에 접촉되는 복수의 리브(rib)를 더 포함할 수 있다.
상기 복수의 리브와 상기 복수의 배선을 연결하는 결합체를 더 포함할 수 있다.
상기 복수의 프로브는, 상기 프로브 유닛의 베이스(base)에서 연장된 포스트(post)와, 상기 포스트가 굴절되며 연장된 복수 개의 빔(beam)과, 상기 빔의 끝단에서 외측으로 굴절되며 형성된 팁(tip)을 포함할 수 있다.
상기 복수의 프로브는, 에칭 공정과 프레스 공정 중 적어도 하나의 공정을 통하여 제작된 2차원 박판 형태일 수 있다.
또한, 상기한 과제를 실현하기 위한 본 발명의 일 실시예에 따른 프로브 카드는, 복수의 슬릿(slit)이 마련된 가이드 플레이트;
상기 복수의 슬릿에 삽입되는 복수의 프로브를 포함하는 프로브 유닛과, 상기 프로브 유닛에 결합되는 기판과, 상기 기판의 적어도 일 영역에 적어도 하나의 레이어가 적층되어 형성된 적층부와, 상기 적층부의 일 면에 위치하며, 상기 복수의 프로브에 연결된 복수의 배선이 연결된 복수의 커넥터단자를 포함하는 프로브 어셈블리; 및 상기 프로브 어셈블리에서 연장된 접속체와 전기적으로 연결된 회로패턴을 포함하는 메인기판을 포함할 수 있다.
상기 접촉체는, 상기 커넥터단자에 전기적으로 연결되어 상기 복수의 프로브와 전기 신호를 교환하는 경로를 제공하는 커넥터라인와 연결될 수 있다.
상기 복수의 커넥터 단자 중 상호 인접한 적어도 두 개의 커넥터 단자는, 실질적으로 동일한 간격으로 이격되어 배치될 수 있다.
상기 적층부는, 적어도 하나의 FPCB(Flexible Printed Circuit Board)가 적층되어 형성될 수 있다.
또한, 상기한 과제를 실현하기 위한 본 발명의 일 실시예에 따른 프로브는, 커넥터단자에 연결되는 배선이 연장된 베이스(base); 상기 베이스(base)에서 연장된 포스트(post); 상기 포스트가 굴절되며 연장된 복수 개의 빔(beam); 및 상기 빔의 끝단에서 외측으로 굴절되며 형성된 팁(tip)을 포함할 수 있다.
본 발명에 따른 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드는, 기판의 일 영역에 마련된 레이어가 적층되어 형성된 적층부 및 이에 위치하는 커넥터단자를 포함하여, 프로브 어셈블리의 유지보수를 용이하게 할 수 있는 효과가 있다.
또한, 본 발명에 따른 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드는, 다층으로 적층부로 인하여 배선 설계의 자유도를 높일 수 있는 효과가 있다.
또한, 본 발명에 따른 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드는, 박판 현태의 프로브로 인하여 공정을 단순화 및 제작단가를 절감할 수 있는 효과가 있다.
또한, 본 발명에 따른 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카다는, 프로브 어셈블리의 유지보수를 용이하게 할 수 있으며, 프로브 어셈블리의 조립 및 유지보수를 용이하게 할 수 있는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 프로브 어셈블리의 사시도이다.
도 2는 도 1 프로브 어셈블리의 측단면도이다.
도 3은 도 1 프로브 어셈블리의 저면도이다.
도 4는 본 발명의 다른 실시예에 따른 프로브 어셈블리의 저면도이다.
도 5는 도 1 프로브 어셈블리의 결합관계를 도시한 도면이다.
도 6은 도 1 프로브 어셈블리의 프로브를 도시한 도면이다.
도 7은 도 1 프로브 어셈블리를 포함하는 프로브 카드를 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 프로브 어셈블리의 측단면도이다.
도 9는 도 8 프로브 어셈블리의 결합관계를 도시한 도면이다.
도 10은 도 8 프로브 어셈블리의 저면도이다.
도 11은 본 발명의 다른 실시예에 따른 실시예에 따른 프로브 어셈블리의 측단면도이다.
도 12는 도 10 프로브 어셈블리의 결합관계를 도시한 도면이다.
도 13은 본 발명의 또 다른 실시예에 따른 프로보 어셈블리의 측단면도이다.
본 발명의 상술한 목적, 특징들 및 장점은 첨부된 도면과 관련된 다음의 상세한 설명을 통해 보다 분명해질 것이다. 다만, 본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시예들을 가질 수 있는 바, 이하에서는 특정 실시예들을 도면에 예시하고 이를 상세히 설명하고자 한다. 명세서 전체에 걸쳐서 동일한 참조번호들은 원칙적으로 동일한 구성요소들을 나타낸다. 또한, 본 발명과 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 본 명세서의 설명 과정에서 이용되는 숫자(예를 들어, 제1, 제2 등)는 하나의 구성요소를 다른 구성요소와 구분하기 위한 식별기호에 불과하다
이하, 본 발명과 관련된 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드에 대하여 도면을 참조하여 보다 상세하게 설명한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 프로브 어셈블리의 절단 분해사시도이다.
이에 도시한 바와 같이, 본 발명의 일 실시예에 따른 프로브 어셈블리(10)는, 복수의 프로브(22)를 포함하는 프로브 유닛(20), 프로브 유닛(20)에 결합되는 기판(30), 적어도 하나의 레이어가 적층되어 프로브(20)에서 연장된 배선이 연결된 커넥터라인(60)을 포함할 수 있다. 도 1은 도 3의 I-I 단면을 도시한 도면이다.
프로브(22)는, 반도체 디바이스가 형성되어 있는 웨이퍼에 접촉되는 니들(needle) 형태로 마련될 수 있다. 프로브(22)는, 복수개가 일정한 위치에 정렬되어 있을 수 있다. 예를 들어, 프로브(22)는, 검사할 웨이퍼에 형성된 반도체 디바이스의 각 전극패드에 대응된 위치에 접촉되도록 정렬되어 있을 수 있음을 의미한다. 프로브(22)는, 프로브(22)의 끝단으로서 웨이퍼에 접촉되는 팁(tip, 도 2의 27)이 프로브 유닛(20)의 중앙 측에 정렬되어 있을 수 있다. 다만, 프로브(22)의 정렬 형태가 이에 한정되는 것은 아니며, 팁(도 2의 27)이 프로브 유닛(20)의 외측에 정렬되어 있을 수도 있다. 프로브(22)는 텅스텐(W), 구리(Cu), 니켈-코발트(Ni-Co) 합금, 베릴륨-구리(Be-Cu) 등의 재질을 포함할 수 있다.
기판(substrate, 30)은, 프로브 유닛(20)의 상측면을 차폐하는 한편, 프로브(22)의 베이스(base, 도 2 의 21)와 결합되어 있을 수 있다. 도1 에서는 프로브(22)를 보이기 위하여 기판(30)의 상측면을 흐리게 표현하였으나, 실재로는 기판(30)의 상측면은 프로브(22)가 삽입되는 슬릿 부분을 제외하고는 기판(30)이 차폐하고 있다. 프로브(22)의 상면을 차폐하는 있는 기판의 영역을 가이드 플레이트(36)로 볼 수 있다.
커넥터 유닛(110)은 프로브 유닛(20)의 각 프로브(22)로 전기신호를 인가하거나 각 프로브(22)로부터 메인기판(도 7의 120)으로 전기신호를 전달하는 경로일 수 있다. 본 발명의 일 실시예에 따른 프로브 어셈블리(10)는, 커넥터 유닛(110)을 포함하여 유지관리가 용이할 수 있다. 예를 들어, 프로브(22) 내지는 커넥터 유닛(110)의 특정 부분을 수리해야 할 경우에, 해당하는 부분만을 선별적으로 수리 내지 교환할 수 있는 효과를 기대할 수 있음을 의미한다.
커넥터 유닛(110)은 적층부(40)와, 적층부(40)의 일측에 위치한 커넥터단자(50)와, 커넥터단자(50)에 연결된 커넥터라인(60)과, 커넥터라인(60)과 연결된 커넥터(70)와, 커넥터(70)에 연결된 접속체(80)를 포함할 수 있다.
적층부(40)는 FPCB(Flexible PCB) 내지는 PCB가 적층된 부분일 수 있다. 예를 들어, 얇은 두께의 FPCB를 순차적으로 적층함으로 인하여 적층부(40)는 기판(30)보다 돌출되어 있는 구조일 수 있다. 예를 들어, 도 1에 도시한 방향에 의하는 경우에는, 적층된 높이만큼 하방으로 돌출될 수 있음을 의미한다.
적층부(40)가 다층으로 구성됨으로 인하여, 배선의 설계도 다층으로 구현할 수 있다. 따라서 배선 설계의 자유도를 확보할 수 있다. 예를 들어, 제1 층부터 제n 층까지 적층되어 있는 경우라면, 배선도 n개의 층으로 구분하여 설계할 수 있음을 의미한다.
적층부(40)가 H 높이 만큼 적층되어 있음으로 인하여, 프로브(22)가 프로브 어셈블리(10)의 다른 구조물과 간섭될 가능성을 낮출 수 있다. 예를 들어, 와이어 형태의 커넥터라인(60)의 일부가 프로브(22)의 베이스(도 2의 21) 등에 접촉되는 현상을 방지할 수 있음을 의미한다.
커넥터단자(50)는 각 프로브(22)와 전기적으로 연결된 도체일 수 있다. 예를 들어, 커넥터단자(50)의 일측은 프로브(22)에 맞닿아있고, 커텍터 단자(50)의 타측은 적층부(40)의 하측면에 위치할 수 있음을 의미한다. 커넥터단자(50)와 프로브(22)는 결합체(90)에 의하여 연결될 수 있다. 결합체(90)는 납땜(soldering) 및/또는 접착(bonding)을 통하여 커넥터단자(50)와 프로브(22)를 결합할 수 있다.
커넥터라인(60)은 일측은 커넥터단자(50)에 맞닿아 있고, 타측은 커넥터(70)에 연결되어 있을 수 있다. 각 커넥터라인(60)은 각 프로브(22)에 대응될 수 있다. 즉, 각 프로브(22)로 신호를 전달하거나 각 프로브(22)로부터의 신호를 전달하는 경로가 될 수 있음을 의미한다.
커넥터(70)는 커넥터라인(60)과 접속체(80)를 연결하는 구조물일 수 있다. 즉, 각 커넥터(70)를 각 커넥터라인(60)과 연결하는 컨버터의 역할을 할 수 있음을 의미한다.
접속체(80)는 각 커넥터라인(60)에 대응된 전도성 배선이 마련된 유연 재질의 FPCB일 수 있다. 접속체(80)에 마련된 복수의 전도성 배선 중 하나의 배선에는 하나 또는 복수의 커넥터라인(60)이 연결될 수 있다.
접속체(80)가 유연재질의 FPCB로 마련됨으로 인하여, 프로브 카드(도 7의 100) 내에서 메인기판(도 7의 120)으로 용이하게 연결할 수 있다.
도 2는 도 1 프로브 어셈블리의 측단면도이다.
이에 도시한 바와 같이, 본 발명의 일 실시예에 따른 프로브 어셈블리(10)는, 기판(30)에 적어도 하나의 레이어가 적층되어 형성된 적층부(40)를 포함할 수 있다.
적층부(40)는, 제1 레이어(40a) 내지 제2 레이어(40n)이 적층되어 형성될 수 있다. 각 레이어는, 상대적으로 두께가 얇은 FPCB일 수 있다. 즉, 얇은 두께의 FPCB를 적층하여 H 높이의 적층부(40)를 형성할 수 있음을 의미한다.
적층부(40)에는 커넥터단자(50)가 마련되어 있을 수 있다.
커넥터단자(50)는 제1 단자부(52)와 제2 단자부(54)를 포함할 수 있다.
제1 단자부(52)는, 적층부(40)의 일 측면에서 프로브(22)의 베이스(21)에서 연장되어 있을 수 있다. 베이스(21)와 제1 단자부(52)는 결합체(90)에 의하여 연결될 수 있다.
제2 단자부(54)는, 제1 단자부(52)에서 연장되어 적층부(40)의 타 측면에 마련되어 있을 수 있다. 제2 단자부(54)에는 커넥터라인(60)이 연결될 수 있다.
커넥터라인(60)은, 제2 단자부(54)와 커넥터(70) 사이에 위치하여, 프로브(22)와의 전기신호가 전달되는 경로가 될 수 있다. 프로브(22)로부터의 전기신호가 전달되는 경로상에 커넥터라인(60)을 구성함으로써 프로브 어셈블리(10)의 일부에 대한 수리를 보다 용이하게 수행할 수 있다. 예를 들어, 특정 프로브(22)에 이상이 발생한 경우에, 커넥터라인(60)을 제2 단자부(54)에서 접합해제 시킨 후에 이상이 발생한 특정 프로브(22)만을 제거할 수 있다. 또는, 특정 프로브(22)와 연결된 커넥터라인(60)만을 제거할 수 있다. 즉, 프로브 어셈블리(10)의 각 부분을 모듈화할 수 있음으로 인하여, 이상이 발생한 부분만을 선택적으로 교환 내지 수리할 수 있음을 의미한다. 따라서 유지보수가 용이함은 물론 그에 소요되는 비용도 절감할 수 있다.
커넥터라인(60)은 프로브(22)에서 C 만큼 이격될 수 있다. 커넥터라인(60)은 적층부(40)의 제2 단자부(54)에 결합될 수 있다. 따라서 적층부(40)의 높이인 H에 비례하여 프로브(22)에서 C 만큼 이격될 수 있다. 따라서 커넥터라인(60)과 프로브(22) 간의 간섭으로 인하여 발생할 수 있는 노이즈, 합선 등을 방지할 수 있다.
프로브(22)는, 상호 대칭적으로 위치하고 있는 제1,2 프로브(22a, 22b)를 포함할 수 있다. 제1,2 프로브(22a, 22b)는 그 위치를 제외하고는 구성이 유사하다. 따라서 이하에서는, 특별한 언급이 없는한 제1,2 프로브(22a, 22b)를 프로브(22)로 나타내도록 한다.
프로브(22)는, 베이스(base, 21)와, 베이스(21)에서 상방을 향하여 연장된 포스트(post, 23)와, 포스트(23)에서 외팔보(cantilever beam)와 같이 연장된 빔(25)과 빔(25)의 끝단이 단면적이 좁아지며 상방으로 굴절된 팁(tip, 27)을 포함할 수 있다. 빔(25)과 베이스(21) 사이에는 장공(29)이 위치할 수 있다. 따라서 웨이퍼에 접촉된 팁(27)이 장공(29)의 공간 만큼 하방으로 탄성변형 될 수 있다.
도 3은 도 1 프로브 어셈블리의 저면도이다.
이에 도시한 바와 같이, 본 발명의 일 실시예에 따른 프로브 어셈블리(10)에서, 프로브(22)와, 기판(30)과, 적층부(40) 부분을 저면에서 관찰하면, 기판(30)의 외주를 따라 소정의 폭을 가지는 폐곡선을 형성하는 적층부(40)를 관찰할 수 있다. 이해의 편의를 위하여, 도 3에는 좌우에 3개씩 6개의 프로브(22)가 위치하는 경우를 도시하였으나, 프로브(22)의 개수는 변경될 수 있다.
제1,2 단자부(52, 54)가 프로브(22)와 전기적으로 연결되어 있을 수 있다.
제2 단자부(54)는 적층부(40)의 위에 위치하고 있을 수 있다.
복수의 제2 단자부(54) 사이의 거리인 D1 내지 D4는 실질적으로 동일할 수 있다. 즉, 각 커넥터라인(도 2의 60)과 연결되는 각 커넥터 단자인 제2 단자부(54) 사이의 간격이 동일할 수 있음을 의미한다.
제2 단자부(54) 사이의 간격이 동일한 점은, 각 프로브(22) 사이의 간격인 D5 내지 D8이 서로 다를 수 있다는 점과 상이하다. 즉, 각 프로브(22) 사이의 간격은, 웨이퍼에 형성되어 있는 반도체 디바이스 패턴에 따라 달라질 수 있다.
제2 단자부(54) 사이의 간격이 동일하므로, 커넥터라인(도 2의 60)을 각 제2 단자부(54)에 결합하는 공정이 용이하게 진행될 수 있다. 예를 들어, 서로 다른 간격으로 형성된 각 프로브(22)에 배선을 연결하는 경우보다 쉽게 커넥터라인(도 2의 60)을 제2 단자부(54)에 접합할 수 있음을 의미한다. 나아가, 프로브(22) 사이의 간격과 관계없이 일정한 간격을 가지는 커넥터라인(도 2의 60)을 사용할 수 있음으로 인하여, 프로브(22)의 설계가 변경되어도 동일한 커넥터라인(도 2의 60)을 사용할 수 있다. 따라서 제작 비용의 절감을 기대할 수 있다.
도 4는 본 발명의 다른 실시예에 따른 프로브 어셈블리의 저면도이다.
이에 도시한 바와 같이, 본 발명의 다른 실시예에 따른 프로브 어셈블리(10)는, 기판(30)의 일 모서리측인 제1 영역(41)과, 타 모서리측인 제2 영역(42)에 적층부(40)가 위치할 수 있다.
적층부(40)는, 전술한 바와 같이, 커넥터단자(50)가 위치하도록 다층의 레이어로 형성될 수 있다. 따라서 커넥터단자(50)가 위치하는 지점에만 선택적으로 적층부(40)가 형성할 수 있다.
커낵터단자(50)가 위치하는 지점에만 적층부(40)를 선택적으로 적층할 수 있음으로 인하여, 적층부(40) 공정의 단순화 및 제작 단가 절감의 효과를 기대할 수 있다.
도 5는 도 1 프로브 어셈블리의 결합관계를 도시한 도면이다.
이에 도시한 바와 같이, 본 발명의 일 실시예에 따른 프로브 어셈블리(10)는, 기판(30)에 프로브(20)와, 척층부(40)가 결합될 수 있다.
기판(30)의 중앙영역에는, 프로브(22)의 빔(25)이 삽입되는 슬릿(32)이 마련되어 있을 수 있다. 따라서 기판(30)을 상방에서 바라보는 경우에는, 프로브(22) 에서 빔(25)에 해당하는 부분만이 외부로 노출되어 관찰될 수 있다.
프로브(22)에는 리브(26)가 마련되어 있을 수 있다.
리브(26)는 프로브(22)의 베이스(21)가 외측으로 연장된 부분일 수 있다. 프로브(22)가 기판(30)에 결합되면, 리브(26)가 기판(30)의 접촉면(33)에 결합될 수 있다. 따라서 외력이 가해져도 프로브(22)가 안정적으로 기판(30)에 결합될 수 있다. 기판(30)과 프로브(22)는 솔더링 및/또는 본딩 방법을 통하여 결합될 수 있다.
기판(30)에는 적층부(40)의 각 레이어(40a 내지 40n)가 적층될 수 있다. 레어이(40a 내지 40n)의 개수를 변경함으로써 적층부(40)의 높이를 조절할 수 있다.
도 6은 도 1 프로브 어셈블리의 프로브를 도시한 도면이다.
이에 도시한 바와 같이, 본 발명의 일 실시예에 따른 프로브(22)는 다양한 형태로 구성될 수 있다.
프로브(22)는, 에칭 공정, 프레스 공정 등을 거친 박판(薄板)형태 일 수 있다. 예를 들어, 에칭 공정을 통한 선택적 식각 및/또는 프레스 공정을 통해 프로브(22) 형상의 제작이 가능할 수 있음을 의미한다. 따라서 3차원 형상 등인 경우에 비하여 상대적으로 공정을 단순화할 수 있음은 물론, 제작 단가를 절감할 수 있는 효과를 거둘 수 있다.
도 6의 (a)에 도시한 바와 같이, 프로브(22)는 베이스(21)와 빔(25) 사이에 하나의 장공(29)이 마련되어 있을 수 있다. 웨이퍼에 팁(27)이 접촉되면, 빔(25)은 장공(29)의 공간으로 탄성변형될 수 있다.
도 6의 (b)에 도시한 바와 같이, 프로브(22)는 복수의 빔(25)을 포함할 수 있다. 즉, 포스트(23)에서 제1,2,3 빔(25a, 25b, 25c)이 연장될 수 있음을 의미한다.
빔(25)이 복수개 마련됨으로 인하여, 베이스(21)와 제1 빔(25a)의 사이에는 복수의 장공(29)이 마련되어 있을 수 있다. 즉, 제1,2,3 장공(29a, 29b, 29c)이 마련되어 있을 수 있음을 의미한다.
복수의 장공(29)이 마련되면, 웨이퍼이 접촉된 팁(27)이 후퇴하며 발생하는 스크럽(scrub)의 양이 감소될 수 있다. 즉, 팁(27)이 후퇴하며 발생하는 x방향 변형이 제1,2,3 장공(29a, 29b, 29c)에 의하여 분산되어, 팁(27)이 y방향으로만 이동하는 효과를 거둘 수 있음을 의미한다. 따라서 보다 정확한 측정이 가능할 수 있다.
도 7은 도 1 프로브 어셈블리를 포함하는 프로브 카드를 도시한 도면이다.
이에 도시한 바와 같이, 본 발명의 일 실시예에 따른 프로브 카드(100)는, 제1,2 보강판(120, 140)과, 메인기판(130)을 포함할 수 있다.
제1,2 보강판(120, 140)은 메인기판(130)의 하부면 및 상부면에 결합될 수 있다. 메인기판(130)의 각 면에 제1,2 보강판(120, 140)이 결합됨으로 인하여, 메인기판(130)의 변형이 방지될 수 있다. 제1,2 보강판(120, 140)은, 알루미늄 합금과 같이 경량이면서도 일정한 강도를 가지는 재질일 수 있다.
메인기판(130)은 원형의 평판 형태일 수 있다. 메인기판(130)의 일면에서는 회로패턴(135)이 마련되어 있을 수 있다. 회로패턴(135)에는 프로브 어셈블리(10)로부터 연장된 연성 재질의 접속체(80)가 연결될 수 있다. 접속체(80)를 통하여, 회로패턴(135)과 프로브(10)는 전기신호를 교환할 수 있다.
프로브 어셈블리(10)는, 제1 보강판(120) 내부의 안착부(122)에 위치할 수 있다. 제1 보강판(120)에는 복수의 안착부(122)가 마련되어 있을 수 있다.
안착부(122)에 위치하고 있는 각 프로브 어셈블리(10)는 웨이퍼의 반도체 디바이스에 접촉할 수 있다. 회로패턴(135)은 반도체 디바이스에 접촉된 프로브 어셈블리(10)와 전기신호를 교환하여, 특정 반도체 디바이스의 불량 여부를 판단할 수 있는 데이터를 획득할 수 있다.
도 8은 본 발명의 일 실시예에 따른 프로브 어셈블리의 측단면도이다.
도 9는 도 8 프로브 어셈블리의 결합관계를 도시한 도면이다.
도 10은 도 8 프로브 어셈블리의 저면도이다.
도 11은 본 발명의 다른 실시예에 따른 실시예에 따른 프로브 어셈블리의 측단면도이다.
도 12는 도 10 프로브 어셈블리의 결합관계를 도시한 도면이다.
도 13은 본 발명의 또 다른 실시예에 따른 프로보 어셈블리의 측단면도이다.
본 발명은 기재된 실시예들에 한정되는 것이 아니고, 본 발명의 사상 및 범위를 벗어나지 않고 다양하게 수정 및 변형할 수 있음은 이 기술의 분야에서 통상의 지식을 가진 자에게 자명하다. 따라서, 그러한 수정예 또는 변형예들은 본 발명의 특허청구범위에 속한다 하여야 할 것이다.
10 : 프로브 어셈블리 20 : 프로브 유닛
30 : 기판 40 : 적층부
50 : 커넥터단자 60 : 커넥터라인
70 : 커넥터 80 : 접속체
90 : 결합체 100 : 프로브 카드

Claims (3)

  1. 결합부가 마련된 기판(substrate); 및
    복수의 프로브(probe)를 포함하며, 상기 결합부에 결합되는 프로브 유닛을 포함하되,
    상기 프로브 유닛은,
    상기 결합부에 끼움결합되는 것을 특징으로 하는 프로브 어셈블리.
  2. 제1 항의 프로브 어셈블리를 포함하는 프로브 카드.
  3. 커넥터단자에 연결되는 배선이 연장된 베이스(base);
    상기 베이스(base)에서 연장된 포스트(post);
    상기 포스트가 굴절되며 연장된 복수 개의 빔(beam); 및
    상기 빔의 끝단에서 외측으로 굴절되며 형성된 팁(tip)을 포함하는 것을 특징으로 하는 프로브.
KR1020110117219A 2011-11-10 2011-11-10 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드 KR20130051843A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020110117219A KR20130051843A (ko) 2011-11-10 2011-11-10 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110117219A KR20130051843A (ko) 2011-11-10 2011-11-10 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드

Publications (1)

Publication Number Publication Date
KR20130051843A true KR20130051843A (ko) 2013-05-21

Family

ID=48661699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110117219A KR20130051843A (ko) 2011-11-10 2011-11-10 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드

Country Status (1)

Country Link
KR (1) KR20130051843A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102367167B1 (ko) * 2022-01-07 2022-02-25 이시훈 프로브 블록

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102367167B1 (ko) * 2022-01-07 2022-02-25 이시훈 프로브 블록

Similar Documents

Publication Publication Date Title
US7692435B2 (en) Probe card and probe device for inspection of a semiconductor device
US7898276B2 (en) Probe card with stacked substrate
KR20130047933A (ko) 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드
US20150061719A1 (en) Vertical probe card for micro-bump probing
US8723545B2 (en) Probe card
US7948253B2 (en) Probe assembly
US7501838B2 (en) Contact assembly and LSI chip inspecting device using the same
KR101120405B1 (ko) 프로브 블록 조립체
KR200450813Y1 (ko) 스페이스 트랜스포머 인쇄회로 기판을 사용한 프로브 카드
KR20180092027A (ko) 프로브 카드 어셈블리
KR102007261B1 (ko) 양방향 도전성 모듈
KR100720122B1 (ko) 반도체 웨이퍼 검사기의 프로브 장치
TWI484192B (zh) Probe card, inspection device and inspection method
JP4962929B2 (ja) プローバ装置及びこれに用いるプローブ組立体
KR20130051843A (ko) 프로브, 프로브 어셈블리 및 이를 포함하는 프로브 카드
US7559773B2 (en) Electrical connecting apparatus
KR20090027865A (ko) 검사 탐침 장치
US8476919B2 (en) Prober unit
KR101250306B1 (ko) 프로브카드
KR101363368B1 (ko) 인쇄회로기판 검사장치
JP6110117B2 (ja) プローブ組立体及びプローブ基板
JP2013089464A (ja) Ｉｃソケット
KR20110097529A (ko) 프로버 장치
JP5333829B2 (ja) プローブ組立体
JP6815176B2 (ja) プローブカード

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination