WO2007029422A1

WO2007029422A1 - 半導体装置の検査装置及び電源供給ユニット

Info

Publication number: WO2007029422A1
Application number: PCT/JP2006/314292
Authority: WO
Inventors: Michinobu Tanioka; Shigeki Hoshino; Toru Taura
Original assignee: Nec Corporation
Priority date: 2005-09-07
Filing date: 2006-07-19
Publication date: 2007-03-15
Also published as: CN101258416A; US7852101B2; US20080265933A1; JPWO2007029422A1

Abstract

　本発明に係る半導体装置の検査装置は、検査用ＬＳＩと、電源供給ユニットと、検査用ＬＳＩ及び電源供給ユニットとテスターと間の接続用に設けられた中間基板とから構成される。検査用ＬＳＩは、検査回路及び波形整形回路と、被検査半導体装置と対向するように設けられた誘電体材料層と、この誘電体材料層の前記被検査半導体装置と対向する面における被検査半導体装置の外部端子電極の位置に対応する位置に配置された電極と、誘電体材料層を貫通すると共に前記電極に接続されて外部と信号送受信するための第１の貫通電極と、を有する。前記電源供給ユニットは、前記被検査半導体装置の電源電極に対応する位置に配置されその先端に金属突起を備えた弾性を有する相互に独立したプローブピンと、このプローブピンに電気的に接続され第１の配線層が形成された基材と、この基材を貫通した第２の貫通電極と、を有する。

Description

明細書

半導体装置の検査装置及び電源供給ユニット

技術分野

[0001] 本発明は、半導体装置をウェハ状態で検査するための検査装置に関し、特に半導体装置の電極ピッチが狭ぐ且つ高速大容量伝送が必要な半導体装置の検査に好適な検査装置及びそれに使用する電源供給ユニットに関する。

背景技術

[0002] 近時、半導体装置の高密度化、高速大容量伝送化の要求が急速に高まりつつある。特に、半導体装置の微細化という観点からみると、 2003年度版の ITRS (Internatio nal Technology Roadmap for Semiconductors^半導体技術国際ロードマップ)のロードマップにおいて、周辺配置電極のピッチが 2004年の 35 μ m力ら 2009年には 20 μ mへ、エリ酉己置電極のピッチ力 2004年の 150 μ m力ら 2009年に ίま 100 μ mへと、夫々急速な微細化の進展が予測されている（図 14参照)。このような状況において、微細ピッチ電極を有する半導体装置の検査技術が一つのキーテクノロジ一になつている。特に、半導体装置製造において、ウェハ状態での素子の電気検査であるウェハ検査をどのように実施するかという問題は、ウェハ製造工程への問題の迅速なフィードバックによる品質向上に寄与し、確実に不良品を除去し半導体装置の量産時における生産直行率を高め、更に生産性向上による低コストィ匕を図る上で極めて重要である。

[0003] 従来のウェハ検査は、信号の送受信を行う上で接触方式と非接触方式に大別される。現在、主流で使用されている接触方式は、ウェハとテスター間の信号の送受信を行うためのインターフェースとして、プローブカードを用いて半導体装置電極に何らかの接触子をコンタクトさせる方式である。最も汎用的に用いられている接触子力力ンチレバー方式と呼ばれるプローブカードであり、金属針を半導体装置電極に接触させる方式である。この他の接触方式として、金属突起 (バンプ)付きのメンブレンシート、 TCP (Tape Carrier Package)リード付きのメンブレンシート、シリコンゥイス力にめっきを施したピン状のシリコンプローブを使用したものがある。 [0004] 非接触方式は、半導体装置に通信用コイルを配置して外部と無線により信号の入出力を行う方式、及び半導体装置とミラー構造のチップを用いて半導体装置の信号配線とミラーチップの配線とを近接させることにより非接触の容量結合により信号取り出しを行う方式等が知られている。そして、金属針を用いたカンチレバー方式が特許文献 1に、金属突起付きのメンブレンシート方式が特許文献 2に、 TCPリード付きのメンブレンシート方式が特許文献 3に、シリコンウイスカを用いた方式が特許文献 4に夫々開示されている。また、通信用コイルを用いた方式が特許文献 5に、非接触の容量結合により信号取り出しを行う方式が特許文献 6に夫々開示されている。以下、先ず、接触方式の従来技術について説明する。

[0005] (1)金属針を用いたカンチレバー方式 (特許文献 1) (第 1の従来技術）

この方式ではタングステン、レニウムタングステン等の金属針を加工し、接触子として用いる。金属針の狭ピッチ化を図るため、図 17に示すように根元直径 190 /z mの金属針 150の先端を極細線加工する。加工された複数の金属針 150を、遮蔽版 151 を用いて夫々の間の絶縁をとりつつ、 4段積み重ねている。このような構造により、接触子の先端ピッチを 50 μ m迄狭ピッチ化することを可能として、る。

[0006] (2)金属突起 (バンプ)付きのメンブレンシートを用いた方式 (特許文献 2) (第 2の従来技術）

特許文献 2の他に、特許文献 7の「バンプ接点付き薄膜プローブ緩衝システム」、及び特許文献 8の「プローブカード」が知られている。これらは、半導体装置の外部電極に対向した位置に金属突起 (バンプ)を有するコンタクトシートを用 V、た方式のプロ一ブ構造である。代表例として、図 18に特許文献 2に記載のプローブカード構造体の一部及びその製法を示す。

[0007] 図 18において、プローブカードを構成するフレキシブルな絶縁フィルム 160の片面に所望の検査回路パターン（図示せず）、及び電極リード 161が形成されている。電極リード 161の先端には、半導体装置 165の外部端子電極 166に対向した位置に金属突起 (バンプ） 162が形成されている。プローブカードは、この金属突起 162を介して半導体装置 165の外部端子電極 166と接触する。

[0008] (3) TCPリード付きのメンブレンシートを用いた方式 (特許文献 3) (第 3の従来技術 )

特許文献 3に類似する従来技術は、特許文献 9、特許文献 10、及び特許文献 11 にも開示されている。これらは、半導体装置の外部電極に対向した位置に、金属リードを有するフレキシブル基板を使用した方式のプローブ構造を有する。

[0009] 代表例として、図 19に、特許文献 3に開示されたプローブカードの構造図を示す。

図 19 (a)はプローブカードの一辺における要部の断面図であり、図 19 (b)はプロ一ブカードの一部を破断して示した斜視図である。フレキシブルなフィルム 171の片面に所望の検査回路パターン（図示せず）、及びプローブピン 172が形成されている。このプローブピン 172が半導体装置 175の外部電極と接触する。

[0010] プローブピン 172は検査回路パターンの先端部にあり、その配線パターンはフィルム 171で支持されている。これらの配線パターン、プローブピン 172、及びフィルム 17 1は一体としてフレキシブル基板 (FPC) 170を構成している。フレキシブル基板 170 が薄いため、単体では所望の接触力を得ることができない。このため、プローブカードは、フレキシブル基板 170をその両面において支持するクランパ 173a、 173b及び支持体 174を備えている。これにより、プローブピン 172が半導体装置 175の外部電極に確実に接触するようになって!/ヽる。

[0011] なお、支持体 174はステンレス製又は真鍮製である。支持体 174は、フレキシブル基板 170のうちプローブピン 172に近い部分を受ける傾斜面を前方（図 19 (a)では右方）に有し、カード基板（図示せず)への水平な取り付け面を後方（図 19 (a)では左方）に有する。この傾斜面は、図 19 (b)からわ力るように、上から見ると前端部を短辺とする台形状である。

[0012] プローブカードは、更に、ステンレス製のハードな補強プレート 176と、上面に配線パターンを有するプリント基板 177とを備える。プリント基板 177が補強プレート 176 によって補強されてハードなカード基板が構成される。クランパ 173aも前端部を短辺とする台形プレートである（図 19 (b)参照)。クランパ 173aは、支持体 174の傾斜面上に重ねられた絶縁シート 178とフレキシブル基板 170との上に重ねられた状態でボルト 179aによって支持体 174に取り付けられる（図 19 (a)参照）。グランパ 173bは、フレキシブル基板 170を間に挟んで、支持体 174の水平面上に重ねられた状態で、ボルト 179bにより支持体 174に取り付けられている。

[0013] これにより、クランパ 173aがフレキシブル基板 170のうちプローブピン 172側の部分を上方力も支持体 174の傾斜面に固定すると共に、その前縁部でプローブピン 17 2を上方から支持する。

[0014] (4)シリコンウイスカを接触子に活用したウェハ検査用プローブ (特許文献 4) (第 4 の従来技術）

特許文献 12に記載の従来技術に類似する技術は、特許文献 13、特許文献 14にも開示されている。代表例として、図 20に、特許文献 12に開示されたプローブピン及びそれを有するコンタクターの構造図を示す。

[0015] 図 20に示すプローブピンは、シリコン基板 180に針状単結晶 181を成長させ、その後、この針状単結晶 181の面の表面に更に Ni下地膜 182及び Au膜 183を形成し、 Au膜 183の先端に Pd膜 184を形成した構造を持つ。つまり、シリコン基板 180上に Auの種を配置し、 VLS成長させることによりシリコンの針状単結晶 181が形成される。図示のプローブピンは、針状単結晶 181の表面に導電膜を設けた半導体計測用プローブであり、先端部のみを接点材料により被覆したプローブピン構造である。

[0016] 次に非接触方式の従来技術について説明する。

[0017] (5)通信用コイルを用いた非接触検査方式 (特許文献 5) (第 5の従来技術）

本方式による構造と検査方法を図 21 (a)乃至 (c)を参照して説明する。図 21 (a)はウェハ 190の平面図であり、ウェハ 190に複数の半導体チップ 196力 S形成されてヽる。図 21 (b)は、（a)におけるウェハ 190上の半導体チップ 196が設けられた丸枠部分の拡大図である。図 21 (b)に示すように、半導体チップ 191A、 191Bに夫々半導体検査専用の通信用コイル 192A、 192Bが形成され、通信用コイル 192A、 192Bと接続端子 193A、 193Bとが夫々配線 194A、 194Bにより接続されている。通信用コィル 192A、 192Bは夫々矩形スパイラル形状のコイルであり、半導体チップ 191A、 191 Bの回路面側に絶縁性の表面保護膜を介して形成されてヽる。各通信用コイルには 2本の配線が形成されており、それらのうちの 1本の配線は半導体チップの内部で接続端子に接続されており、他の 1本はスクライブライン上を経由して接続端子と接続されている。 [0018] この構造の半導体チップを使用し、図 21 (c)に示すように、検査を実施する。即ち、半導体検査装置のヘッド 195から半導体チップ 191 Aの通信コイル 192Aに対して検査信号を無線により出力する。それに対する半導体チップ 191 Aからの出力信号を受信することにより、半導体チップ 191 Aの機能検査を行う。このヘッド 195又は半導体チップを移動させることにより、各半導体チップに対して順次検査を行う。

[0019] (6)容量結合を用いた非接触検査方式 (特許文献 6) (第 6の従来技術）

図 22に、特許文献 6に開示された発明の構造図を示す。電圧プローブチップ 210 においては、 LSIチップ 200におけるモニタ対象である信号線 201に相対向する位置にセンサー部 211が配置されており、この電圧プローブチップ 210により、半導体チップ 200の電圧変化を静電誘導による誘起電圧として検出する。

[0020] 詳細には、電圧プローブチップ 210は、シリコン基板 212上に形成された増幅回路等の信号処理回路部 213と、 LSIチップ 200における信号線 201に相対向する位置に配列されたセンサー部 211と、センサー部 211上面の膜厚 0. 5 mのシリケートガラス (誘電体材料層） 214とで構成されている。誘電体材料層 214の表面は平滑になるように研磨が施されて、る。

[0021] LSIチップ 200は、シリコン基板 202表面に配線層 203が形成されており、この配線層 203上に形成された層間絶縁膜 204の表面に信号線 201が一定間隔で配置されている。そして、配線層 203は層間絶縁膜 204に設けたスルーホールを介して信号線 201の信号線電極に接続されている。信号線電極が露出している層間絶縁膜 20 4の表面は CMP (化学的機械研磨)法等により平坦化処理が施されて!/、る。

[0022] LSIチップ 200の信号線 201の電極と、電圧プローブチップ 210のセンサー部 211 との位置合わせを行い、真空吸引しつつ加圧し、直接接合により固定する。この状態で LSIチップ 200の外部取り出し端子（図示せず）に電圧を印加して駆動する。そして、このときの誘導電圧を電圧プローブチップ 210のセンサー部 211で検出し、信号処理回路部 213を介してモニタする。

[0023] 特許文献 1 :米国特許第 5,969,533号

特許文献 2：特開平 5 - 226430号公報

特許文献 3：特開平 6— 334006号公報特許文献 4：特開平 11 190748号公報

特許文献 5：特開 2003— 273180号公報

特許文献 6：特開 2003 - 344448号公報

特許文献 7：特開平 5-243344号公報

特許文献 8:W098Z58266

特許文献 9：特開平 6— 334005号公報

特許文献 10:特開平 6— 331655号公報

特許文献 11：特開平 6— 324081号公報

特許文献 12 :特開平 10— 038918号公報

特許文献 13：特開平 2002— 257859号公報

特許文献 14：特開平 5— 198636号公報

発明の開示

発明が解決しょうとする課題

[0024] し力しながら、上述の従来技術には以下に示すような問題点がある。

[0025] 先ず、接触方式による第 1乃至第 3の従来技術の問題点について、狭ピッチ化と高速信号伝送の観点から説明する。

[0026] 第 1の従来技術では、金属針と遮蔽板で 4段に積層したプローブを構成しており、 4 段積層して接触子の先端ピッチは 50 mピッチである。更なる狭ピッチ化を図るためには、以下の問題点がある。

[0027] 1.金属針の極細加工、材質変更が必要になるため、加工が極めて困難であり、製造コストが高くなる。

[0028] 2.加工できたとしても、金属針の剛性不足のため、十分な耐久性能を確保できない。

[0029] 3.金属針の長さが長いため、抵抗による信号の伝送損失が増大し、信号遅延が大きぐ高周波信号の伝送が困難になる。

[0030] 第 2の従来技術は、メンブレンシートを用いた構造であるため、裏面にグラウンドを形成し、インピーダンス整合を図ることが可能であり、高速信号伝送には有利な構造である。しかしながら、半導体装置の外部電極との接触は金属突起 (バンプ)を介して行われている。金属突起は、コンタクト時に半導体装置の回路面と接触しないように、ある一定高さ以上に保つ必要がある。また、基材にフィルム状のメンブレンシートを用いていること、及びめつきによる製造方法を用いるため、金属突起のピッチは最少で

60 μ m程度であり、これ以下の狭ピッチにすることが困難である。

[0031] 第 3の従来技術は、第 2の従来技術と同様にメンブレンシートを使用するため高速信号伝送には有利である。しかしながら、基材として、フィルム状のフレキシブル材料を使用しているため、フィルム基板製造プロセスの熱履歴により、 40 /z mピッチ以下の微細ピッチの場合、金属リードピッチ方向の位置精度を所望の値（± 1.0 m以下 )に制御することが困難である。また、プローブピンは弾性を有する金属材料である単一の材料で形成されており、コンタクト対象材料によっては選択を行って、な、ため良好な接触特性を得ることが困難な場合がある。

[0032] 第 1乃至第 3の従来技術は、上記のような問題点を有しており、特に狭ピッチ化という観点から 40 mピッチが限界であるという問題点を有している。

[0033] 次に、半導体装置の電極に対する接触痕の観点から第 1乃至第 3の従来技術の問題点について説明する。

[0034] 図 23 (a)乃至 (d)に、夫々第 1乃至第 4の従来技術により半導体装置の電極にプロ一ビングした場合の、電極上に発生する接触痕の写真を示す。第 1乃至第 3の従来技術は、接触子が電極に接触した後、オーバードライブ (接触子が電極に接触した点を基準として、半導体装置を接触子に対して上昇させた量 =押し込み量)を負荷することにより、アルミニウム電極表面の酸ィ匕皮膜を突き破り、接触を得るというメカ- ズムに基づいており、図 23 (a)乃至 (c)に示すような接触痕が発生する。

[0035] 図 24 (a)に半導体装置の電極 220の微細化と実接合面積に関する相関図を示す。図 24 (a)の左図に示すように、電極パッドピッチが大きい場合、円で示した接合面積 (圧着面積 221)に対してプロ一ビングによる接触痕 222の割合は小さい。しかし、図 24 (a)の右図に示すように、電極パッドピッチが小さくなると、接触痕 222の比率が大きくなる。例えば、図 24 (a)の左から右へ電極パッドピッチが 100、 80、 75 mであるとし、接合面積 (圧着面積 221)とプロ一ビングによる接触痕面積の差分を接合面積で除した値を実接合面積と定義すると、接触痕 222の比率は夫々 86、 79、 75 %となり、接触痕 222の比率が大きくなることがわかる。このように実接合面積が減少すると、次工程のワイヤボンディング及びフリップチップ実装用のバンプ形成にぉヽて、剥がれの発生という接合不良が発生する。この問題点は、接触痕が発生する第 1 乃至第 3の従来技術に共通した課題である。

[0036] この課題に対する対策として、半導体装置の電極 223を図 24 (b)に示すように、長方形形状とし、プロ一ビングエリア 224とボンディングエリア (接続エリア 225)に分けること、及びアルミニウム電極 231の表面の酸ィ匕膜の影響を除去するために、アルミ -ゥム電極 231の上に無電解メツキにより Ni膜 232、 Au膜 233を成膜して接圧を低くすること等が行われている。し力しながら、電極形状の長方形化は、チップサイズの大型化を引き起こし、ウェハ内でのチップ数量が減少するため、コスト高になると共に、チップサイズの小型化のネックとなる。また、アルミニウム電極 231上の表面処理は、プロセスの追カ卩により製造コストが上昇するといつた問題点を有している。これらの問題点も、第 1乃至第 3の従来技術に共通した課題である。

[0037] 第 4の従来技術に関して、上記の狭ピッチ化、高速信号伝送、及び接触痕の観点より問題点を説明する。第 4の従来技術は、半導体装置の外部電極との接触をシリコンの針状単結晶にめっきを施したピンで行うものであり、半導体装置電極に対して垂直にプロ一ビングし、座屈変形を活用して接触を得ている。このため、図 23 (d)に示すように、接触痕は極めて小さく維持できるが、接触圧力が小さいため、表面酸化膜があるアルミニウム及び銅と!/、つた材質に対して、良好な接触を得ることが困難である。狭ピッチ化の観点からは、 40 mピッチ以下の領域になると、ピン直径 10 m程度のピンを形成する必要がある。この場合、ピン成長させる前の Siメサへ金バンプを搭載する技術が著しく困難になり、金属膜を付与したときの応力及びピン形成後の先端トリミング工程によるダメージ発生により、半導体装置の電極ピッチに対応した位置精度の確保が困難となる。また、ピン直径が極細線になっているため、オーバードライブをかけたときにピン強度の不足により、ピンの破壊が発生すると!、う問題点を有する。

[0038] 以上、接触方式による第 1乃至第 4の従来技術の問題点を述べた。次に、非接触方式である第 5及び第 6の従来技術の問題点について説明する。第 5及び第 6の従来技術は!ヽずれも非接触式であることから、半導体装置電極への接触痕をなくすことができるという利点を有している力以下の問題点が存在する。

[0039] 第 5の従来技術は、通信用コイルをチップ内部に形成する必要があるため、以下の問題点を有する。

[0040] 1.コイル形成プロセスの追加とチップ内部にコイル形成領域確保が必要になり、チップサイズの大型化を引き起こし、コスト高になる。

[0041] 2.通信コイルと接続端子との間が配線されているため、検査終了後に配線を切断する必要がある。このとき、スクライブライン上の配線は従来プロセスで切断できるため問題ないが、チップ内部配線の切断は、プロセス追カ卩になるため、コスト高の要因となる。

[0042] 3.ウェハ上のチップは近接して並んでいるため、検査対象である所望のチップに隣接するチップへも信号が送受信される可能性がある。

[0043] 4.電源供給方法に関する記載がないため、仮に電源供給を無線で行うと考えると

、供給能力が不足して半導体チップを駆動できない可能性がある。

[0044] 第 6の従来技術においては、 LSIチップの電源供給は、使用時に実際に用いる電圧を外部取り出し端子に印加して駆動するものであるが（明細書段落 0062)、特にどのようなプローブを使用するかまでは不明であるため、汎用のカンチレバー方式のプローブを使用するものと推察される。この場合、以下の問題点がある。

[0045] 1.電源供給電極上に接触痕が大きく残り、接合不良が発生する。

2.電圧プローブチップ力外部への信号取り出し構造力 TAB又はワイヤを用いて行うため、高速信号伝送において伝送損失による遅延が発生する。

[0046] 3.電圧プローブチップ及び LSIチップはいずれも研磨された平面であり、誘電体材料層もシリケートガラスであって、極めて固いため、両者を接触させるときに極めてシビアな平行度調整が必要になる。

[0047] 4.多少でも平行度調整がずれた場合に、どちらかのチップに損傷が発生する。

[0048] 5.更に、 LSIチップの配線層は 10 μ m以下のピッチであり、このレベルの位置合わせを行うためには、汎用のウェハプローバを使用することは不可能であり、特別な装置が必要になり、コスト高になる。 [0049] 以上、上記の問題点をまとめると、接触方式の従来技術には、接触痕を小さくし、 4 O /z m以下の狭ピッチ化への対応が困難であるという問題点がある。一方、非接触方式の従来技術には、電源供給電極の接触痕を小さくし、汎用装置を用いた検査を行うことが困難であるという問題点がある。

[0050] 本発明は力かる問題点に鑑みてなされたものであって、半導体装置の検査に際して、その電極上の接触痕レス化を実現することで、次工程の接続プロセスにおける高信頼性接続の実現とデバイスの狭ピッチ化及び低コスト化を可能にする半導体装置の検査装置及びそれに使用する電源供給ユニットを提供することを目的とする。課題を解決するための手段

[0051] 本発明に係る半導体装置の検査装置は、検査用 LSIと、電源供給ユニットと、前記検査用 LSI及び前記電源供給ユニットとテスターとの間の接続用に配置された中間基板とを有し、前記検査用 LSIは、検査回路及び波形整形回路と、被検査半導体装置と対向するように設けられた誘電体材料層と、この誘電体材料層の前記被検査半導体装置と対向する面における前記被検査半導体装置の外部端子電極の位置に対応する位置に配置された電極と、前記誘電体材料層を貫通すると共に前記電極に接続されて外部と信号送受信するための第 1の貫通電極と、を有し、前記電源供給ユニットは、前記被検査半導体装置の電源電極に対応する位置に配置されその先端に金属突起を備えた弾性を有する相互に独立したプローブピンと、このプロ一ブピンに電気的に接続され第 1の配線層が形成された基材と、この基材を貫通した第 2の貫通電極と、を有することを特徴とする。

[0052] 前記プローブピンにおける前記金属突起は 1層以上の金属層からなり、前記金属突起の表面には前記被検査半導体装置の前記電源電極の材料に応じて接触特性の良い材料力なる 1層以上の金属層が形成され、前記第 1の配線層上には 1層以上の金属層からなる第 2の配線層が形成され、前記金属突起の表面に形成された前記 1層以上の金属層と前記第 2の配線層とが分離された構造であることが好ましい。

[0053] 前記誘電体材料層は、高ヽ比誘電率及び弾性を有する材料から形成されてヽることが好ましい。

[0054] 前記検査用 LSIと前記電源供給ユニットとを連結する連結部材と、前記連結部材により連結された前記検査用 LSI及び前記電源供給ユニットと前記中間基板との間に配置されその電極部に導電性粒子を集中化した異方性導電シート又は金属細線を埋設した異方性導電シートと、前記電源供給ユニットの前記第 1の配線層側から前記電源ユニットを介して前記異方性導電シートを支持することにより前記異方性導電シートを前記中間基板に固定する固定部材と、を有するように構成してもよい。

[0055] 前記検査用 LSIは、高密度配線基板と検査専用 LSIとに分離され、前記高密度配線基板は、前記被検査半導体装置と対向する面における前記被検査半導体装置の前記外部端子電極の位置に対応する位置に配置された表面電極と、前記被検査半導体装置と対向する面とは反対側の面に形成された裏面電極と、前記表面電極と前記裏面電極とを接続する配線層とを有し、前記検査専用 LSIは、前記検査回路及び前記波形整形回路を有し、前記高密度配線基板と前記検査専用 LSIとを電気的に接続するように構成してもよ、。

[0056] 前記第 2の配線層の体積抵抗率は、前記第 1の配線層の体積抵抗率よりも小さいことが好ましい。

[0057] 前記電源供給ユニットにおける前記第 1の配線層と前記基材との間に、 1層以上の金属層からなる第 3の金属層が形成されて!、てもよ!/、。

[0058] 前記第 3の金属層の体積抵抗率は、前記第 1の配線層の体積抵抗率よりも小さいことが好ましい。

[0059] 前記金属突起の形状は、前記被検査半導体装置と対向する面の形状を長方形状とする角柱形状であり、その幅は、前記プローブピンの幅以下であり、その長さは、前記プローブピンが前記半導体装置の電源電極と接触して力の前記プローブピンの先端部の移動量と前記プローブピンの長手方向の位置公差及び前記半導体装置の電源電極の寸法公差を考慮した長さとを加えた寸法以上であり、その高さは、前記第 1の配線層の表面を基準として、前記被検査半導体装置の電源電極が前記金属突起と接触してからの押込み量と前記金属突起の高さ公差及び前記被検査半導体装置の電源電極の高さ公差を考慮した高さとを加えた寸法以上とすることができる。

[0060] 前記金属突起の表面に形成された前記 1層以上の金属層は、金又は金合金層であってもよい。 [0061] 前記金属突起の表面に形成された前記 1層以上の金属層は、その表面に微細凹凸形状を有するものであってもよ、。

[0062] 前記微細凹凸形状は、凹部及び凸部がストライプ状に形成され且つストライプの延伸方向が前記プローブピンの移動方向と同一方向に形成された形状、凹部及び凸部がストライプ状に形成され且つストライプの延伸方向が前記プローブピンの移動方向と垂直方向に形成された形状、碁盤目形状、やすりの目形状、又はランダムな形状であってもよい。

[0063] 前記微細凹凸形状は、表面の粗さが 1 m以下の微細凹凸形状であることが好ましい。

[0064] 本発明に係る電源供給ユニットは、半導体装置の検査装置用の電源供給ユニットであって、被検査半導体装置の電源電極に対応する位置に配置されその先端に金属突起を備えた弾性を有する相互に独立したプローブピンと、このプローブピンに電気的に接続され第 1の配線層が形成された基材と、この基材を貫通した貫通電極と、を有することを特徴とする。

[0065] 前記プローブピンにおける前記金属突起は 1層以上の金属層からなり、前記金属突起の表面には前記被検査半導体装置の前記電源電極の材料に応じて接触特性の良い材料力なる 1層以上の金属層が形成され、前記第 1の配線層上には 1層以上の金属層からなる第 2の配線層が形成され、前記金属突起の表面に形成された前記 1層以上の金属層と前記第 2の配線層とが分離された構造であることが好ましい。

[0066] 前記第 2の配線層の体積抵抗率は、前記第 1の配線層の体積抵抗率よりも小さいことが好ましい。

[0067] 前記第 1の配線層と前記基材との間に、 1層以上の金属層からなる第 3の金属層が形成されていてもよい。

[0068] 前記第 3の金属層の体積抵抗率は、前記第 1の配線層の体積抵抗率よりも小さいことが好ましい。

発明の効果

[0069] 本発明によれば、半導体装置、即ち被検査 LSIの電極上の接触痕レス化を実現することができ、これにより、次工程の接続プロセスにおける高信頼性接続の実現とデバイスの狭ピッチ化及び飛躍的な低コストィ匕が可能となる。また、検査用 LSIを使用することにより、従来と比較して高速検査が可能になり、半導体装置をベアチップの状態でパッケージ品と同等レベルの選別検査を実施することが可能となる。従って、ベアチップを使用した Sip (System in a Package)構造の生産直行率を高め、大幅に生産コストを低減できる。

図面の簡単な説明

[図 1]本発明の第 1の実施形態に係る半導体装置の検査装置を示す断面図である。

[図 2]図 1に示された検査用 LSIの製造方法の流れを説明するための断面図である。

[図 3]図 2に続ぐ検査用 LSIの製造方法の流れを説明するための断面図である。

[図 4]図 3に続ぐ検査用 LSIの製造方法の最後の工程を説明するための断面図である。

[図 5]検査用 LSIから被検査 LSIに信号が伝搬する信号経路における送受信部のブロック図である。

[図 6]図 1に示された電源供給ユニットを説明するための図であり、（a)は、電源供給ユニット 20の平面図及び A— A線に沿った断面図、（b)は、（a)に示すプローブ部 36 の平面図、（c)は、（a)に示すプローブ部 36の断面図である。

[図 7]第 1の実施形態の電源供給ユニットにおけるプローブ部の別の例を示した図である。

[図 8]第 1の実施形態の電源供給ユニットにおけるプローブ部の更に別の例を示した図である。

[図 9]本発明の第 2の実施形態に係る半導体装置の検査装置を示す断面図である。

[図 10]本発明の第 3の実施形態に係る半導体装置の検査装置を示す断面図である

[図 11]本発明の第 4の実施形態に係る半導体装置の検査装置を示す断面図である

[図 12]図 1に示された電源供給ユニットの製造方法の流れを説明するための断面図である。

[図 13]図 12に続ぐ電源供給ユニットの製造方法の流れを説明するための断面図である。

[図 14]図 13に続ぐ電源供給ユニットの製造方法の流れを説明するための断面図である。

[図 15]図 14に続ぐ電源供給ユニットの製造方法の流れを説明するための断面図である。

[図 16]LSIの電極ピッチの微細化ロードマップを説明するための図である。

[図 17]第 1の従来技術を説明するための斜視図である。

[図 18]第 2の従来技術を説明するための断面図である。

[図 19]第 3の従来技術を説明するための (a)側面図及び (b)斜視図である。

[図 20]第 4の従来技術を説明するための断面図である。

[図 21]第 5の従来技術を説明するための図である。

[図 22]第 6の従来技術を説明するための断面図である。

[図 23]第 1乃至第 4の従来技術の課題について説明するための図である。

[図 24]従来技術の別の課題について説明するための図である。

符号の説明

10 ;検査用 LSI

10A、 20B ;貫通電極

20 ;電源供給ユニット

21 ;プローブピン

22 ;基材

23 ;第 1の配線層

24A;第 1の金属層

24B ;第 2の金属層

25 ; ；第 2の配線層

26 ; ；カバー膜

27 ; ；第 3の配線層

28 ; ；第 3の金属層

30 : ；中間基板 40 ;異方性導電シート

50 ;被検査 LSI (半導体装置）

発明を実施するための最良の形態

[0072] 以下、本発明の実施形態について添付の図面を参照して詳細に説明する。

[0073] (第 1の実施形態）

図 1は、本発明の第 1の実施形態に係る半導体装置の検査装置を示す断面図であり、特に、電源供給ユニットとそのプローブ部分の詳細を示す。先ず、本実施形態の全体構成を説明する。図 1に示すように、本実施形態に係る半導体装置の検査装置は、検査用 LSI10と、電源供給ユニット 20と、中間基板 30とから構成されている。

[0074] 被検査物である半導体装置 (被検査 LSI50と、う）は、ウェハステージ 300上に載置されている。検査用 LSI10は、 LSIウェハ 101を有し、この LSIウェハ 101上における被検査 LSI50の外部端子電極 52の位置に対応する位置には、被検査 LSI50と同じ電極 51が配置されている。また、検査用 LSI10は、検査信号の入出力を行う検查回路（図示せず)と、信号の入出力の際に波形整形するための波形整形 (コンパレータ）回路（図示せず)と、テスター等の外部との信号入出力及び電源供給のための貫通電極 (第 1の貫通電極） 10Aと、回路面に形成された誘電体材料層 117とを有している。

[0075] 電源供給ユニット 20においては、基材 22上に第 1の配線層 23が形成されており、この第 1の配線層 23には複数の弾性を有するプローブピン 21が電気的に接続されている。これらの複数のプローブピン 21は夫々独立した形状を有しており、また、その先端部が被検査 LSI50の電源電極の位置に対応するようにプローブピン 21が配置されている。プローブピン 21においては、その先端部における被検査 LSI50の電源電極と接触する箇所に金属突起が形成されており、この金属突起の表面には、被検査 LSI50の電源電極材料に応じて接触特性に優れた材料カゝらなると共に、 1層以上の金属層力もなる第 2の金属層 24Bが形成されている。また、第 1の配線層 23の表面には、 1層以上の金属層からなる第 2の配線層 25が形成され、更に、第 2の配線層の表面には、保護膜 (カバー膜) 26が形成されている。更にまた、基材 22には、外部への信号取り出しのための貫通電極（第 2の貫通電極） 20Bが設けられて!/、る。本実施形態は、基材 22上に形成された第 1の配線層 23上に、 1層以上の金属層からなる第 2の配線層 25が形成され、し力も、前記金属突起表面の第 2の金属層 24Bと第 2の配線層 25とが分離された構造であることを特徴としている。

[0076] 中間基板 30の下面の所定の箇所には複数の電極 31が設けられており、これらは検査用 LSI10に設けられた貫通電極 10A及び電源供給ユニット 20に設けられた貫通電極 20Bに接続される。また、中間基板 30の上面には、プローブカードにおけるパフォーマンスボードの電極配置に対応する位置に電極 32が設けられており、中間基板 30の内部には基板の上面及び下面に夫々設けられた電極 31及び 32を接続する配線層 33が設けられている。検査用 LSI10及び電源供給ユニット 20と中間基板 3 0との間は、電極 31と貫通電極 10A及び貫通電極 20Bとの間に設けられた、例えば、はんだボール 34で接続される。

[0077] 次に、図 2乃至図 4を参照して、検査用 LSIの製造方法について詳細に説明する。

[0078] 先ず、図 2 (a)に示すように、拡散プロセスが完了し、表面に外部電極としてのアルミニゥム電極 102を形成した LSIウェハ（検査用 LSI) 101を用意する。

[0079] 次に、図 2 (b)に示すように、 LSIウェハ 101の表面に CVDによりカバー膜 103を 1 0乃至 15 μ mの厚さで形成した後、表面を CMP (化学的機械研磨)法により平坦ィ匕処理し、その上にレジスト 104を全面塗布により形成する。

[0080] 次に、図 2 (c)に示すように、貫通電極 10A (図 1)を形成する部分のレジスト 104、カバー膜 103をフォトリソグラフィ一により除去する。除去部分の寸法は、アルミニウム電極 102のサイズの 50%程度とする。即ち、アルミニウム電極 102のサイズが 100 mであれば、除去部分のサイズは 50 μ mとする。

[0081] 次に、図 2 (d)に示すように、除去部分に対応するアルミニウム電極 102をウエットェツチング又はドライエッチングにより除去する。

[0082] 次に、図 2 (e)に示すように、 RIE (Reactive Ion Etching)により LSIウエノ、 101に 20 0乃至 300 μ mの深さの貫通孔 101aを形成する。

[0083] 次に、図 2 (f)に示すように、貫通孔 101aの内壁を含む表面全域に CVDにより絶縁膜 105を 0.2 mの厚さで形成する。

[0084] 更に、図 2 (g)に示すように、ステップ（f)に引続いて、 TiNによる 10nm厚のノリア層と Cuによる 0. 15 m厚のシード層とによるバリア/シード層 106を形成した後、貫通孔 101a内を Cuめっき 107により埋め込む。これにより貫通電極 10Aが形成される

[0085] 次に、図 2 (h)に示すように、表面に堆積した Cuをウエットエッチング又は CMP法を用いて除去し、更にアルミニウム電極 102の表面が露出するまでカバー膜 103をドライエッチングにより除去する。

[0086] 次に、図 2 (i)、 (j)に示すように、レジスト 108を塗布した後、貫通電極部分のレジストをエッチング処理により除去する。

[0087] 次に、図 3 (k)、 (1)に示すように、アルミニウム電極 102と貫通電極 10Aの導通を得るために、その表面に無電解 NiZAuめっき 109を施し、レジスト 108を除去する。

[0088] 次に、図 3 (m)、 (n)に示すように、ガラス等を材質とする支持体 110と LSIウェハ 1 01とを接着剤 111で張り合わせ、貫通電極 10Aの底面側より 10乃至 30 m程度 Si が残るまで裏面から研削処理を行った後、ドライエッチングを用いて貫通電極 10A部分の頭出しを実施する。

[0089] 次に、図 3 (o)に示すように、 CVDを用いて LSIウェハ 101の裏面へ絶縁膜（SiN 又は SiO等） 112を形成する。

2

[0090] 次に、図 3 (p)乃至 (r)に示すように、絶縁膜 112を CMP又はドライエッチングにより除去した後、裏面電極形成のため、ノリア層とシード層によるノリア/シード層 113 を形成し、不要な部分はレジスト 114を用いてミリングにより除去する。続いてレジストを除去して貫通電極 10Aの裏面側に裏面電極 115を形成する。

[0091] 次に、図 3 (s)、（t)に示すように、保護膜 (パッシベーシヨン膜） 116を表面側と同様に形成し、支持体 110を剥離する。

[0092] 次に、図 4に示すように、回路面上にシリコーンゲル (誘電体材料層） 117を塗布して 2乃至 5 mの厚さで形成する。シリコーンゲル 117は、例えば東レダウコーユングシリコーン社の SE44445CV (登録商標）、 SE4440 (登録商標）等の比誘電率が 4 乃至 7の比較的高いものを用いることが好ましい。また、シート状のエラストマ一を接着剤で貼り付けることも可能である。

[0093] なお、検査用 LSI10と被検査 LSI50と間のインターフェース構造は、検査用 LSI1 0及び被検査 LSI50の各外部信号電極を近接させて容量結合により信号伝送を行う構造であるため、送信側から送られる信号はインターフェース部分で波形が微分された状態で受信側に伝搬する。従って、受信側ではこの微分された波形を元の信号波形に戻す為の波形整形回路を搭載する必要がある。例えば、検査用 LSI10から被検査 LSI50に信号が伝搬する信号経路には前記波形整形回路を被検査 LSI50側に搭載し、被検査 LSI50から検査用 LSI10に信号が伝搬する信号経路には前記波形整形回路を検査用 LSI50側に搭載する。また、双方向の信号を扱う信号経路には検査用 LSI10側及び被検査 LSI50側の両方に波形整形回路を搭載する。

[0094] 図 5は、検査用 LSI10と被検査 LSI50との間のインターフェース構造の一例として、検査用 LSI10から被検査 LSI50に信号が伝搬する信号経路における送受信部を示したブロック図である。図 5 (a)及び (b)においては、検査用 LSI10と被検査 LSI5 0との間に容量 504が形成されており、検査用 LSI10及び被検査 LSI50の各外部信号電極を近接させて容量結合により信号伝送を行う構造となって、る。波形の復元処理は、図 5 (a)では比較器 501により、また、図 5 (b)ではプリアンプ 502及び保持素子 503により行う。なお、被検査 LSI50においては、この回路をチップ間のスクライブライン上に形成することも可能である。この場合、回路規模を増加させることなぐ本発明の検査装置を適用することができる。

[0095] 次に、図 6 (a)乃至 (c)を参照して、電源供給ユット 20の各部位の使用材料と詳細構造について説明する。図 6 (a)は、電源供給ユニット 20の平面図及び A— A線に沿った断面図、（b)は、（a)に示すプローブ部 36の平面図、（c)は、（a)に示すプローブ部 36の断面図である。

[0096] 図 6 (a)に示すように、基材 22の表面には第 1の配線層 23が形成され、この第 1の配線層のピッチ間隔は、被検査半導体装置の電源用電極に対応するプローブ部における小さなピッチ間隔から、中間基板 30の電極に接続できる大きなピッチ間隔まで平面的にピッチ拡張されて！ヽる。

[0097] 基材 22は、半導体材料として汎用的に使用されているシリコン、又はシリコンと熱膨張係数の近い材料であるガラスセラミックス、若しくはガラス等を使用する。これは、電源供給ユニット 20の製造時の熱履歴によるピン位置精度の劣化を抑制すること、及びバーンイン試験時の温度差による被検査半導体装置の電源電極とプローブピン 2 1間の位置ずれを抑制するためである。これらの材料の中でも加工容易性及び電気特性の観点から、ガラスセラミックスを使用することが好ま、。

[0098] 図 6 (b)及び (c)に示すように、第 1の配線層 23はプローブピン 21に接続されており、そのため製造容易性を考慮してプローブピン 21の基部である第 1の金属層 24A と同一材料である Ni (ニッケル)又は Ni合金を用いる。第 1の配線層 23の幅は、製造時にショートが発生せず、リークも発生しな、レベルである被検査半導体装置の電源電極ピッチの 50乃至 60%程度とする。厚さは、製造容易性を考慮してプローブピン 21の第 1の金属層 24Aの厚さと同等とする。

[0099] 第 2の配線層 25は、配線部分の導電率を高めて導体損失を低減することを目的として第 1の配線層 23の上に形成する。材質は、第 1の配線層 23の材質である Ni又は Ni合金と比較して体積抵抗率が小さぐ体積抵抗率が 1 X 10_⁸乃至 4 X 10^_8 Ω πιの範囲の金属（例えば、金、金 Ζ銅合金、金 Ζパラジウム合金、銅）を用いる。図 6 (b) に示すように、第 2の配線層 25の形成領域は、プローブピン 21の根元部分が設置された基材 22の端部力も製造時の公差 2 m程度基材 22側に入った位置から、第 1 の配線層 23の幅力も製造公差分を差し引、た幅で第 1の配線層 23の全表面に形成する。従って、第 1の配線層 23の幅が 30 mの場合は、第 2の配線層 25は 28 m幅で全面に形成する。

[0100] プローブピン 21は、電気めつきによる製造が可能であり、 lOOGPa以上のヤング率を有する金属（例えば、 Ni、 NiZ鉄合金、 NiZコバルト合金、 NiZマンガン合金）を材料として用いる。プローブピン 21の幅は、被検査半導体装置の電源用電極ピッチの 50乃至 60%とする。プローブピン 21の厚さと長さは、弾性限界内で所望の接触圧力を得ることができ、所定のオーバードライブ量 (被検査半導体装置の電極がプロ一ブピンと接触した点を基準として被検査半導体装置を押込む量を示す。以下、 OD量という。）を負荷したときに、被検査半導体装置とプローブピンとが干渉しないことを制約条件として決定する。

[0101] 被検査半導体装置の電源用電極との接点となる金属突起 35の材質は、金属突起 35の表面に形成される第 2の金属層 24B以外の部分を、第 1の金属層 24Aとの密着性を考慮して、プローブピン 21の母材金属である第 1の金属層 24Aと同じ材質である Ni又は Ni合金とする。もちろん、 Niと同等以上の硬度を有するその他の材料を使用することも可能である。図 6 (b)及び (c)に示すように、金属突起 35の幅 Wはプロ一ブピン 21の幅以下とし、金属突起の長さ L2は、プローブピン 21が被検査半導体装置の電源電極と接触してからのプローブピン 21の先端部の移動量と、プローブピンの移動方向の位置公差及び被検査半導体装置の電極寸法の公差を考慮した長さとを加えた寸法以上とし、その形状は例えば長方形状とする。金属突起 35の高さ H2 は、第 1の配線層 23の表面を基準として、被検査半導体装置の電源電極が金属突起 35と接触してからの押込み量と金属突起 35の高さ公差及び被検査半導体装置の電源電極の高さ公差を考慮した高さとを加えた寸法以上とする。

[0102] 金属突起 35の表面形状は、コンタクト対象に応じて適正な形状に加工する。被検查半導体装置の電源電極が金バンプの場合は、金属突起の表面形状は凹凸の無いフラットな形状とする。電気めつき終了後の表面の粗さが 0. 05 /z m以下であれば、フラット形状を形成するための特別な加工は不要である。表面の粗さが、 0. 05 m を越える場合は、表面の研磨を実施する。被検査半導体装置の電源電極がアルミ- ゥム又は銅の場合は、この電源電極上に自然酸化皮膜が表面に存在するので、これを突き破るために金属突起 35の表面に、粗さが 1 μ m以下のレベルで微細凹凸を形成する。この微細凹凸の形状は、図 6 (b)の右上図に例示するように、凹部及び凸部力 Sストライプ状に形成され且つストライプの延伸方向がプローブピン 21の移動方向と同一方向に形成したもの、凹部及び凸部カ Sストライプ状に形成され且つストライプの延伸方向がプローブピン 21の移動方向と垂直方向に形成したもの、碁盤目形状のもの、やすりの目形状のもの等の種々の形状とすることができ、更に、ランダムな形状のちのを採用することちでさる。

[0103] 金属突起 35の表面には、金属突起の酸化防止を目的として第 2の金属層 24Bが形成されている。第 2の金属層 24Bは、例えば 0. 05乃至 3 mの厚さの金又は金合金 (Au (金）— Pd (パラジウム）、 Au— Co (コバルト）、 Au— Cu (銅)等）により形成される。なお、図示例では、第 2の金属層 24Bの形状は、平板状となっている。

[0104] 図 6 (a)に示すように、貫通電極 20Bを基材 22の内部を貫通するように形成し、また、第 3の配線層 27を基材 22の第 1の配線層が形成されている面とは反対側の面上に形成し、貫通電極 20Bを介して第 3の配線層 27と第 1の配線層 23と接続することにより、基材 22の裏面への配線引き出しが可能になり、外部 IF信号の高速伝送が可會になる。

[0105] 貫通電極 20Bの寸法は、基材 22の外部端子ピッチにより決まる。例えば 0.5mmピツチの場合は、 Φ (直径）は 200乃至 300 μ m、長さ（深さ）は 100乃至 300 μ mである。第 3の配線層 27は、例えば 20 /z m以下の厚さの Ni膜とその上層に厚さ 2 /z m以下の Auめっきで構成されている。配線部の形状が円形の場合、その直径は 200乃至 300 μ mである。

[0106] 図 6 (a)に示すように、基材 22の中央部には貫通孔 22aが形成されており、この貫通孔 22aはプローブピン 21を独立化し、検査用 LSI10を配置するために必要である。貫通孔 22aは、基材 22の機械的強度を考慮して深さ 200 m以上とし、外形サイズは被検査 LSI50上に形成された最外周の電極により囲まれた領域のサイズに、プローブピン 21の長さ及びその公差分力も決まるサイズをカ卩えた領域サイズとする。

[0107] 次に、電源供給ユニット 20の寸法について、被検査 LSI50の電源電極ピッチが 50 μ mの場合を一例として説明する。

[0108] プローブピン 21の幅 Wは、製造上ショートが発生しない最大の 35 μ mであり、厚さ HIは、 1回の電気めつきで形成可能である 35 mとする。プローブピン 21の長さ L1 は、 120 mの OD量をプローブピン 21に負荷したときに弾性限界内であり、且つ導体損失及びクロストークノイズの最小化のために長さを極力短くすると、う条件から 8 00 μ mとする。

[0109] 金属突起 35の高さ H2は、被検査 LSI50を 80 μ m押込んだときに、被検査 LSI50 とプローブピン 21とが接触しないこと及び製造精度を考慮して、最小 100 mとする。第 1の配線層 23の上に形成する第 2の配線層 25は、プローブピン 21の根元部分が設置された基材 22の端部から製造時の公差 2 μ mほど基材 22側に入った位置から第 1の配線層 23全面に幅 32 mで形成する。金属突起 35の表面に形成する第 2 の金属層 24Bの長さ L2は、押込み量 80 /z mのときに、第 2の金属層 24Bが被検査 L SI50の電源電極に必ず接するために必要な長さ 27 mと、製造精度 ± 2 /z mと、位置精度 ± 1 μ mとを考慮して、 30 μ m以上必要である。また、第 2の金属層 24Bの厚さは、製造性を考慮して 2 mとする。

[0110] なお、図 7に示すように、第 2の金属層 24Bに代えて、角錐形状の第 4の金属層 24 B'を設けることも可能である。角錐形状の金属層 24B'は、シリコンに KOH (水酸ィ匕カリウム)溶液を使用した異方性エッチングを施すことにより所望の角錐形状を形成し、更に、金属めつきを施すことにより得ることができる。この角錐バンプを第 1の金属層 24 Aに形成した金属突起部に転写接続することにより、図 7に示す第 4の金属層 24 B'を形成することができる。

[0111] 次に、本実施形態の効果について説明する。本実施形態に係る半導体装置の検查装置は、以下のような効果を奏する。

[0112] 1.被検査 LSI50の電極上の接触痕を飛躍的に低減できる。

[0113] 2. 40 μ mピッチ以下の超微細ピッチ対応が可能である。

[0114] 3.電源供給ユニット 20において大幅なピン数削減が可能である。

[0115] 4.検査用 LSI10と被検査 LSI50との平行度調整の許容度を大きくできる。

[0116] 5.電源供給ユニット 20のプローブピン 21の長期信頼性を確保でき、十分な実用性を有する。

[0117] これらの効果を奏する理由を、以下に順次説明する。本実施形態においては、被検査 LSI50の電極上の接触痕を飛躍的に低減できる理由は 2点ある。 1点目は、非接触の容量結合による信号伝送を用いる点である。これにより、信号電極の接触痕を皆無にできる。 2点目は、電源電極の接触子として、コンタクト対象に応じて電気接点部の構造を最適化したフィンガーリード方式のプローブを使用することにより、超低圧で安定した接触を得ることができる力もである。例えば、 50 /z mピッチのアルミニウム電極に対しては、 OD量 50 /ζ πι、 0. 3gZpin以上の接圧で安定した接触を実現できる。この値は、従来のカンチレバー方式の 1Z20以下の接圧であり、接触痕もサブミクロンオーダーレベルに小さくできる。また、電源電極を数個まとめて 1箇所で接触するようにすれば、更に接触痕を皆無にできる電極数が増加する。

[0118] 次に、 40 mピッチ以下の超微細ピッチ対応が可能である理由は、主に 3点ある。

1点目は、基材 22としてガラスセラミックス、ガラス、シリコン等の PI (ポリイミドフィルム）と比較して熱膨張係数が小さい材料を使用したことにより、製造工程の熱履歴における精度劣化を防止できる力もである。 2点目は、電铸技術の適用により、極めて微細なピン幅で一定レベルの厚さを確保できるため、十分な接圧を確保できるからである。例えば、 10 μ mのピン幅で 10 μ mのピン厚が形成できる。 3点目は、マイクロマシン技術の適用により、アディティブ工法によりプローブピン 21及び基材 22上の配線層を形成できるからである。

[0119] 電源供給ユニット 20において大幅なピン数削減が可能である理由は、信号電極への接触が不要であること、更に、電源電極を一定数まとめて 1箇所で接触するからである。

[0120] 検査用 LSI10と被検査 LSI50との平行度調整の許容度を大きくできる理由は、検查用 LSI10の回路面に弾性を有する誘電体材料を用いることにより、若干の平行度のばらつきであれば、そのばらつきを誘電体材料層 117により吸収することができる力である。

[0121] 電源供給ユニット 20にお、てプローブピン 21の長期信頼性が確保できる理由は以下の通りである。即ち、プローブピン 20における被検査 LSI50の電源電極に接触する面に形成された第 2の金属層 24Bと、第 1の配線層 23の上に形成された第 2の配線層 25とが分離され、第 2の金属層 24Bを除くプローブピン 21を単一の弾性材料から形成する構造としたためである。また、金属突起を被検査 LSI50の電源電極との接触部分に設けることにより、ウェハステージ 300を上昇させて被検査 LSI50をプロ一ブピン 21と接触させたときに、被検査半導体装置の電源電極部分のみを金属突起と接触させることができる。金属突起を設けないか、又は厚さの小さな金属層を設ける場合は、被検査 LSI50の電源電極部以外にプローブピン 21が接触するため、接圧が減少し、 OD量の増加を招き、仮に初期接触を確保できたとしても長期信頼性の劣化に繋がる。従って、金属突起を設けることは、小さな OD量で安定接触を実現し、長期信頼性を維持する極めて有効な手段である。

[0122] 次に、プローブ部の他の構成例について、図 8を参照して説明する。図 8のプロ一ブ構造が図 1のプローブ構造と異なる点は、第 1の配線層 23と基材 22との間に、第 3 の金属層 28を備えている点である。第 3の金属層 28は、第 1の配線層 23の材料である Ni又は Ni合金と比較して体積抵抗率が小さぐ体積抵抗率が 1 X 10_⁸乃至 4 X 1 0^_8 Ω πιの範囲の金属（例えば、金、金/銅合金、金/パラジウム合金、銅）を材料として形成されている。このような構造により、第 1の実施形態における電源供給ユニット 20の配線層構造と比較して、更に高い導電性を獲得できるため、高速信号伝送時の導体損失を小さくすることができ、飛躍的な信号透過特性向上を図ることができる。なお、本構造は、 1GHz以上の信号伝送が必要な場合に特に有効である。 1GHz以下の場合は、第 1の実施形態における配線構造により、十分な信号伝送特性を得ることができる。また、図 7に示すように、第 3の配線層 28は、図 7のプローブ部に適用されても良い。

[0123] (第 2の実施形態）

図 9は、本発明の第 2の実施形態に係る半導体装置の検査装置を示す断面図である。本実施形態と第 1の実施形態との違いは、電源供給ユニット 20における基材 22 の裏面側（基材 22の上面側）に検査用 LSI10の方向に伸びる突出部 37を設け、この突出部 37と検査用 LSI10の裏面 (検査用 LSI10の上面）の端部とを接着剤 41により連結固定している点である。カロえて、検査用 LSI10及び電源供給ユニット 20と中間基板 30との間に、異方性導電シート 40を配置している。この異方性導電シート 40 は、その所定の箇所に形成された電極 42に導電性粒子を集中化したもの、又は金属細線を埋設したものである。そして、電極 42は、中間基板 30の下面に設けられた電極 31に接続され、更に、検査用 LSI10、電源供給ユニット 20及び異方性導電シート 40は、中間基板 30に着脱可能に設けられた固定手段である押さえ治具 45により、電源供給ユニット 20のカバー膜 26の表面を下方力も支持することにより、中間基板 30に取り付けられた構造となっている。また、検査用 LSI10の貫通電極 10Aと異方性導電シート 40の電極 42とは、バンプ 43を介して接続されている。このような構成により、着脱容易性の向上と、被検査 LSI50と検査用 LSI10及び電源供ユニット 20 との間の平行度の調整を行うことが容易となり、平行度のばらつきを吸収することができると、うメリットを有して、る。

[0124] (第 3の実施形態）

図 10は、本発明の第 3の実施形態に係る半導体装置の検査装置を示す断面図である。本実施形態と第 1及び第 2の実施形態との違いは、被検査 LSI50におけるゥェノ、 511内部に、全チップに共通の共通電源層 512を設けることにより、電源供給ュ- ット 20のプローブピン数を削減した点である。共通電源層 512は、ウェハ 511全体を共通化するものではなぐウェハ 511を 1Z8又は 1Z4分割等の一定のエリアに分けて共通化することも可能である。更に、本実施形態においては、不良チップが発生した場合に、即座に電源ラインを他のチップと切断できる構造も有している。このような構造により、検査中に不良チップが発生した場合も、他の被検査 LSIを検査することが可能になる。

[0125] 更にまた、ウェハ 511内部に共通電源層 512を設けることにより、プローブピン 21と接触する電源電極はチップ間のスクラブライン上、又はウェハ 511の周辺部に配置できる。従って、電源ユニットのプローブピン 21の位置を、上記ウェハ 511の電源電極 513位置に対応させることにより、プローブピン 21は被検査 LSI50上の電源電極に接触せずに被検査 LSI50への電源供給及び検査が実施でき、電源電極を含めた被検査 LSI50の全電極の接触痕を皆無にすることが可能となるため、検査後の接続信頼性が飛躍的に高まる。

[0126] (第 4の実施形態）

図 11は、本発明の第 4の実施形態に係る半導体装置の検査装置を示す断面図である。本実施形態と第 1乃至第 3の実施形態との違いは、検査用 LSIの代わりに、高密度配線基板 60と検査専用 LSI70とを備える点にある。

[0127] 図 11に示すように、高密度配線基板 60は、検査用 LSIの代わりに、被検査 LSI50 の信号電極に対応する位置に電極を有しており、この電極により被検査 LSI50と容量結合による信号送受信を行う。更に、高密度配線基板 60は、この信号を検査専用 LSI70に伝送するための配線層及び電極を有している。また、検査専用 LSI70の外部電極は、高密度配線基板 60の電極と接続されている。

[0128] 本実施形態は、検査用 LSIを検査専用 LSI70と被検査 LSI50に対して容量結合を行う高密度配線基板 60とに分離することにより、検査専用 LSI70に貫通電極の形成が不要になるというメリットを有している。但し、検査信号が高密度配線基板 60の配線を経由するので、信号伝送損失が発生して高速検査では不利になるため、検査内容に応じて第 1乃至第 3の実施形態との使い分けが必要になる。

[0129] (電源供給ユニットの製造方法）

次に、図 1における電源供給ユニット 20の製造方法について、図 12及び図 15を参照して詳細に説明する。

[0130] 基材 22として所望寸法を有するガラスセラミックス又はガラス等の絶縁性材料を準備する（図 12 (a) )。次に、基材 22における被検査 LSIの電源電極位置にプローブピンの長さをカ卩えた領域に、深さ 200 μ m以上で座ぐり部 321を形成する（図 12 (b) )。基材 22の外形寸法は、電源電極、外部 IFのピン数、及び貫通電極 10Aのピッチに依存する。例えば、ピン数が 200ピン、貫通電極 10Aのピッチを 0. 5mmとすると、基材 22は 27mmの外形となる。この後、波長 355nmのハイパワー LD (Laser Diode)励起タイプの YAG(Yttrium Aluminium Garnet)レーザ又は RIE (Reactive Ion Etching) により、貫通孔 322を、 Φ (直径） 200 /ζ πι、深さ 270 m以上の領域に形成する（図 12 (c) )。次に、プラズマ CVD (Chemical Vapor Deposition)法又はスパッタ法を用いて、銅のシード層 323を 100乃至 300nmの厚さで全面に膜付けする（図 12 (d) )。

[0131] 次に、図 12 (e)に示すように、座ぐり部 321と貫通孔 322に電気めつきにより銅層を完全に充填して、犠牲層 324及び貫通電極 20Bを形成する。貫通孔 322内を完全充填する場合、当然ながら表面上に数乃至数十； z mの銅層が堆積するため、銅めつき完了後に CMP (Chemical Mechanical Polishing)法により、表面に堆積する銅層を除去してフラットな状態を形成する。引続いて、犠牲層 324及び貫通電極 20Bの露出している表面に、 0. 3 /z m程度の厚さの銅によるシード層 326を成膜する（図 12 (f ) )。そして、シード層 326の表面にレジスト 327を 20 mの厚さで接着又は塗布（図 12 (g) )した後に、露光、現像を行うフォトリソグラフィーを用いてプローブピン及び第 1の配線層に相当する部分のレジストが除去された凹部形状を形成する（図 13 (h) ) 。そして、この凹部に電解めつきにより弾性を有する第 1の金属層 24Aと第 1の配線層 23を成長させる（図 13 (i) )。

[0132] 引続いて、レジストと金属面とが同一平面になるように研磨を行い、その表面に厚さ 40 /z mのレジスト 328を塗布して（図 13 (j) )、露光、現像を行い、金属突起を形成する領域に凹部 329を形成する（図 13 (k) )。次に、この凹部 329に第 1の金属層 24A をめつきにより形成する。このプロセスを 3回繰り返すことにより、高さ 100 m以上の金属突起を確保できる（図 12 (1) )。なお、 100 m以上の金属突起の高さ H2が必要な場合は、凹部形成とめっきによる埋め込みのプロセスを繰り返す（図 13 (m)、図 13 (n)、図 14 (o)、図 14 (p) )ことにより、順次高さを積み上げることができる。ここで、図 13 (m)にお!/、て、 330ίまシード層を、図 13 (η)にお!/、て、 331ίまレジス卜を表す。

[0133] 次に、金属突起表面を研磨する工程に入るが、この段階でコンタクト対象、即ち被検査半導体装置の電源電極材料に応じて加工方法を使ヽ分ける。コンタクト対象が金電極又は金バンプの場合、 CMP (Chemical Mechanical Polishing)加工による研磨を実施し、表面の粗さが 0. 05 m以下のレベルを確保するように処理を行う。コンタクト対象がアルミニウム電極又は銅電極の場合は、 CMP力卩ェを実施した後に金属突起表面層に 0. 1乃至 0. 7 mの凹凸を設ける。

[0134] 凹凸形成方法の一例を説明する。微細金属粒子を有する # 2000のラッピングシート (研磨紙)を準備し、これをプローブピンの移動方向にプローブピンの先端力 3 00 /z mの間の領域で 50回程度移動させることにより、 0. 1乃至 0. 7 mの凹凸構造を設けることができる。他の凹凸形成方法として、適正な空孔率を有するセラミック材料又は適正な凹凸を事前に形成したシリコン基板を用いることも可能である。凹凸形状は、図 6で説明したように、プローブピンの移動方向のみでなぐ移動方向と垂直方向、碁盤目形状、斜め形状、やすりの目形状やランダム形状等の様々な形成を採ることができる。この微細凹凸により、アルミニウムや銅表面の自然酸ィ匕膜を突き破り安定した接触を実現できる。

[0135] 引続いて、シード層 333を形成し、レジスト 332を塗布し（図 14 (q) )、露光、現像により凹部を形成し、第 2の金属層 24Bをめつきにより 0. 01 m以上の厚さで成膜する (図 14 (r) )。これにより、第 1の金属層 24Aである Ni又は Ni合金上の酸ィ匕膜の影響を排除することができるため、より安定した接触を実現できる。

[0136] この工程が終了した段階で基材裏面の加工を行う（図 14 (s) )。まず、グラインダーを用いて基材 22の厚さが 250 m程度になるまで薄型化し、必要に応じてダメージ層を除去するためにドライエッチングを実施する。次に、貫通電極 20Bが露出した裏面全面にスパッタにより 0. 3 μ m程度の銅によるシード層 334を形成する（図 14 (t) ) 。この表面に 20 /z mの厚さのレジスト 335を塗布し、露光、現像により第 2の配線層 2 5に相当する部分のレジストが除去された凹部形状を形成する。凹部に 5乃至 15 m厚の Ni又は Ni合金を電気めつきにより形成して第 3の配線層 27を形成する。引続いて、表層に無電解めつきにより Au又は Au合金めつきを 0. 01 m以上の厚さで形成する（図 14 (u) )。次に、裏面のレジスト層、シード層を夫々ウエットエッチング、ミリングにより除去し、表面のレジスト層、シード層も同様の手法で除去する（図 15 (V)乃至図 15 (y) )。最後に犠牲層 324をウエットエッチングで除去する（図 15 (z) )。

[0137] 以上のようにして、コンタクト対象に応じて接触特性の良い材料と構造を有する金属突起部を先端に備えたプローブピン 21と、金属突起表面の第 2の金属層 24Bと第 1の配線層 23の表層に形成する第 2の配線層 25とが分離されたことを特徴とする電源供給ユニット 20を得ることができる（図 13 (zz) )。

[0138] 以上、詳細に説明したように、本発明に係る半導体装置の検査装置は、検査用 LS Iと、電源供給ユニットと、検査用 LSI及び電源供給ユニットとパフォーマンスボードとの間に配置され、ピッチ拡張配線層を有する中間基板とから構成されている。そして、検査用 LSIは、検査回路と、波形整形 (コンパレータ）回路と、被検査 LSIの信号電極パッドに対応した位置に設けられた電極と、電源駆動及び外部インターフェース用の貫通電極と、被検査 LSIに対向する面に形成された誘電体材料とを有する。一方、電源供給ユニットは、被検査 LSIの電源電極に対応した位置に配置され、弾性を有する相互に独立したプローブピンと、このプローブピンと電気的に接続され第 1の配線層が形成された基材とを有する。また、プローブピンの先端部には被検査 LSIの電源電極をプローブするための 1層以上の金属層からなる金属突起が形成されており、更に、この金属突起の表面には、被検査 LSIの電極材料に応じて接触特性の良い材料力もなる 1層以上の金属層が形成されている。第 1の配線層の上には、 1層以上の金属層からなる第 2の配線層が形成されており、金属突起の表面に形成された 1層以上の金属層と、第 2の配線層とは分離された構造となっている。

[0139] このような構成によれば、電源供給ユニットが、被検査 LSIの電源電極部に対応した位置に、金属突起を備えた相互に独立したリード形状のプローブピンを有して、るため、被検査 LSIを検査用 LSIに十分近接させることができ、信号電極の容量結合による非接触の信号伝送が可能となる。また、電源供給ユニットのプローブピンは、その金属突起における被検査 LSIの電源電極との接触面に、被検査 LSIの電極材料に応じて接触特性の良い金属層を有しているため、安定した接触を超低圧で実現することができる。従って、被検査 LSIの電極の接触痕は、信号電極では皆無となり、電源電極では極めて小さくできる。

[0140] また、本発明の電源供給ユニット構造により、電源電流が流れる経路における伝送損失を低減出来るため、より効率の良い電源供給が可能となる。

[0141] また、プローブピンの先端部における金属突起に設けられた第 2の金属層を金又は金合金とすることにより、酸化による接触抵抗の増大を低減できる。また、金又は金合金は抵抗が比較的に小さい金属であるため、電源供給において大容量の電流が流せるなど、効果が大きい。

[0142] その結果、以下の効果を奏する。

[0143] 1.検査後の接続信頼性が飛躍的に高まる。

[0144] 2.被検査 LSIの電極形状を長方形力正方形にすることができるため、チップサイズの小型化に伴う狭ピッチ化と低コストィ匕を実現できる。

[0145] 3.信号送受信が検査用 LSIと被検査 LSIとの間で行われるので、従来のテスターからプローブピンまでの配線距離と比較すると、信号伝送距離を極短距離化でき、より実動作レベルに近い高速検査が可能になる。

[0146] 4.検査用 LSIの回路面に比誘電率が比較的高ぐ弾性を有する誘電体材料を配置するので、ウェハプローバのウェハステージと本発明の検査装置間の平行度に対するマージンを大きくとることができる。

[0147] 以上から、本発明に係る半導体装置の検査装置は、被検査 LSIの電極上の接触痕レス化により、次工程の接続プロセスにおける高信頼性接続の実現、デバイスの狭ピッチ化、及び飛躍的な低コストィ匕を可能にする。また、検査用 LSIを使用することにより、従来と比較して高速検査が可能になり、半導体装置をベアチップの状態でパッケージ品と同等レベルの選別検査を実施することが可能となる。従って、ベアチップを用いた Sip構造の生産直行率を高め、大幅に生産コストを低減できる。

産業上の利用可能性 [0148] 本発明は、半導体装置の検査に好適に利用することができる。

Claims

請求の範囲

[1] 検査用 LSIと、電源供給ユニットと、前記検査用 LSI及び前記電源供給ユニットとテスターとの間の接続用に配置された中間基板とを有し、前記検査用 LSIは、検査回路及び波形整形回路と、被検査半導体装置と対向するように設けられた誘電体材料層と、この誘電体材料層の前記被検査半導体装置と対向する面における前記被検査半導体装置の外部端子電極の位置に対応する位置に配置された電極と、前記誘電体材料層を貫通すると共に前記電極に接続されて外部と信号送受信するための第 1 の貫通電極と、を有し、前記電源供給ユニットは、前記被検査半導体装置の電源電極に対応する位置に配置されその先端に金属突起を備えた弾性を有する相互に独立したプローブピンと、このプローブピンに電気的に接続され第 1の配線層が形成された基材と、この基材を貫通した第 2の貫通電極と、を有することを特徴とする半導体装置の検査装置。

[2] 前記プローブピンにおける前記金属突起は 1層以上の金属層からなり、前記金属突起の表面には前記被検査半導体装置の前記電源電極の材料に応じて接触特性の良い材料力なる 1層以上の金属層が形成され、前記第 1の配線層上には 1層以上の金属層からなる第 2の配線層が形成され、前記金属突起の表面に形成された前記 1層以上の金属層と前記第 2の配線層とが分離された構造であることを特徴とする請求項 1に記載の半導体装置の検査装置。

[3] 前記誘電体材料層は、高ヽ比誘電率及び弾性を有する材料から形成されてヽることを特徴とする請求項 1又は 2に記載の半導体装置の検査装置。

[4] 前記検査用 LSIと前記電源供給ユニットとを連結する連結部材と、前記連結部材により連結された前記検査用 LSI及び前記電源供給ユニットと前記中間基板との間に配置されその電極部に導電性粒子を集中化した異方性導電シート又は金属細線を埋設した異方性導電シートと、前記電源供給ユニットの前記第 1の配線層側から前記電源ユニットを介して前記異方性導電シートを支持することにより前記異方性導電シートを前記中間基板に固定する固定部材と、を有することを特徴とする請求項 1乃至 3の、ずれか 1項に記載の半導体装置の検査装置。

[5] 前記検査用 LSIは、高密度配線基板と検査専用 LSIとに分離され、前記高密度配線基板は、前記被検査半導体装置と対向する面における前記被検査半導体装置の前記外部端子電極の位置に対応する位置に配置された表面電極と、前記被検査半導体装置と対向する面とは反対側の面に形成された裏面電極と、前記表面電極と前記裏面電極とを接続する配線層とを有し、前記検査専用 LSIは、前記検査回路及び前記波形整形回路を有し、前記高密度配線基板と前記検査専用 LSIとを電気的に接続したことを特徴とする請求項 1乃至 3のいずれか 1項に記載の半導体装置の検査装置。

[6] 前記第 2の配線層の体積抵抗率は、前記第 1の配線層の体積抵抗率よりも小さいことを特徴とする請求項 2乃至 5のいずれか 1項に記載の半導体装置の検査装置。

[7] 前記電源供給ユニットにおける前記第 1の配線層と前記基材との間に、 1層以上の金属層からなる第 3の金属層が形成されていることを特徴とする請求項 2乃至 6のいずれか 1項に記載の半導体装置の検査装置。

[8] 前記第 3の金属層の体積抵抗率は、前記第 1の配線層の体積抵抗率よりも小さいことを特徴とする請求項 7に記載の半導体装置の検査装置。

[9] 前記金属突起の形状は、前記被検査半導体装置と対向する面の形状を長方形状とする角柱形状であり、その幅は、前記プローブピンの幅以下であり、その長さは、前記プローブピンが前記半導体装置の電源電極と接触して力の前記プローブピンの先端部の移動量と前記プローブピンの長手方向の位置公差及び前記半導体装置の電源電極の寸法公差を考慮した長さとを加えた寸法以上であり、その高さは、前記第 1の配線層の表面を基準として、前記被検査半導体装置の電源電極が前記金属突起と接触してからの押込み量と前記金属突起の高さ公差及び前記被検査半導体装置の電源電極の高さ公差を考慮した高さとを加えた寸法以上であることを特徴とする請求項 1乃至 8のいずれか 1項に記載の半導体装置の検査装置。

[10] 前記金属突起の表面に形成された前記 1層以上の金属層は、金又は金合金層であることを特徴とする請求項 2乃至 9のいずれか 1項に記載の半導体装置の検査装置。

[11] 前記金属突起の表面に形成された前記 1層以上の金属層は、その表面に微細凹凸形状を有することを特徴とする請求項 2乃至 10のいずれか 1項に記載の半導体装置の検査装置。

[12] 前記微細凹凸形状は、凹部及び凸部がストライプ状に形成され且つストライプの延伸方向が前記プローブピンの移動方向と同一方向に形成された形状、凹部及び凸部がストライプ状に形成され且つストライプの延伸方向が前記プローブピンの移動方向と垂直方向に形成された形状、碁盤目形状、やすりの目形状、又はランダムな形状であることを特徴とする請求項 11に記載の半導体装置の検査装置。

[13] 前記微細凹凸形状は、表面の粗さが 1 m以下の微細凹凸形状であることを特徴とする請求項 11又は 12に記載の半導体装置の検査装置。

[14] 半導体装置の検査装置用の電源供給ユニットであって、被検査半導体装置の電源電極に対応する位置に配置されその先端に金属突起を備えた弾性を有する相互に独立したプローブピンと、このプローブピンに電気的に接続され第 1の配線層が形成された基材と、この基材を貫通した貫通電極と、を有することを特徴とする電源供給ユニット。

[15] 前記プローブピンにおける前記金属突起は 1層以上の金属層からなり、前記金属突起の表面には前記被検査半導体装置の前記電源電極の材料に応じて接触特性の良い材料力なる 1層以上の金属層が形成され、前記第 1の配線層上には 1層以上の金属層からなる第 2の配線層が形成され、前記金属突起の表面に形成された前記 1層以上の金属層と前記第 2の配線層とが分離された構造であることを特徴とする請求項 14に記載の電源供給ユニット。

[16] 前記第 2の配線層の体積抵抗率は、前記第 1の配線層の体積抵抗率よりも小さいことを特徴とする請求項 15に記載の電源供給ユニット。

[17] 前記第 1の配線層と前記基材との間に、 1層以上の金属層からなる第 3の金属層が形成されていることを特徴とする請求項 14乃至 16のいずれか 1項に記載の電源供給ユニット。

[18] 前記第 3の金属層の体積抵抗率は、前記第 1の配線層の体積抵抗率よりも小さいことを特徴とする請求項 17に記載の電源供給ユニット。