JP5542720B2 - 伝送装置、sパラメータ測定方法、およびゲイン調整方法 - Google Patents
伝送装置、sパラメータ測定方法、およびゲイン調整方法 Download PDFInfo
- Publication number
- JP5542720B2 JP5542720B2 JP2011047843A JP2011047843A JP5542720B2 JP 5542720 B2 JP5542720 B2 JP 5542720B2 JP 2011047843 A JP2011047843 A JP 2011047843A JP 2011047843 A JP2011047843 A JP 2011047843A JP 5542720 B2 JP5542720 B2 JP 5542720B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- adapter board
- terminal group
- adapter
- board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R35/00—Testing or calibrating of apparatus covered by the other groups of this subclass
- G01R35/005—Calibrating; Standards or reference devices, e.g. voltage or resistance standards, "golden" references
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0433—Sockets for IC's or transistors
- G01R1/0441—Details
- G01R1/045—Sockets or component fixtures for RF or HF testing
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2822—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere of microwave or radiofrequency circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
- G01R31/2889—Interfaces, e.g. between probe and tester
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Tests Of Electronic Circuits (AREA)
Description
上述の伝送装置におけるアダプタ基板である第1のアダプタ基板の端子群と、評価装置のプローブ端子群もしくはソケット端子群である測定器側端子群とを圧接し、第1のアダプタ基板の端子群と第1のアダプタ基板のコネクタとの間の信号線路についてのSパラメータを評価装置により測定する第1の測定ステップと、
上述の伝送装置におけるアダプタ基板であって第1のアダプタ基板とは異なるさらなるアダプタ基板の端子群と、測定器側端子群とを圧接し、さらなるアダプタ基板の端子群とさらなるアダプタ基板のコネクタとの間の信号線路についてのSパラメータを評価装置により測定する第2の測定ステップと、
第2の測定ステップにおいてSパラメータを測定したさらなるアダプタ基板の中から、第1のアダプタ基板と同じSパラメータを有するものを第2のアダプタ基板として選定する選定ステップと、
第1のアダプタ基板からベース基板を取り外して、ベース基板の突起部がフレキ基板部の端子群が形成された面をベース基板が取り外される前の押上げ方向とは逆方向に押し上げるよう、リジッドフレキ基板の該ベース基板が取り付けられていた側とは反対側に取り付けることでペアアダプタ基板を生成するペアアダプタ基板生成ステップと、
第2のアダプタ基板の端子群とペアアダプタ基板の端子群とを圧接し、第2のアダプタ基板のコネクタとペアアダプタ基板のコネクタとの間の信号線路についてのSパラメータを評価装置により測定する第3の測定ステップと、
第3の測定ステップにおいて測定されたSパラメータを用いて第2のアダプタ基板のSパラメータを演算処理装置により算出する算出ステップと、
を備える。
上述のSパラメータ測定方法により測定されたSパラメータを有するアダプタ基板である基準アダプタ基板の端子群と、この基準アダプタ基板とは異なる、上述のSパラメータ測定方法により測定されたSパラメータをそれぞれ有する2つのアダプタ基板のベース基板同士が結合されて形成されたアダプタ装置のうちの一方のアダプタ基板の端子群とを圧接する圧接ステップと、
圧接ステップにおいて圧接した基準アダプタ基板のコネクタに、基準信号発生源で生成した基準信号を信号補償装置を介して入力したときに、基準アダプタ基板の端子群が圧接された端子群を有するアダプタ基板のコネクタから出力されて信号補償装置に入力される信号と、基準信号と同じ信号パターンおよび信号レベルを有する信号補償装置内において発生される信号と、が同じ信号レベルとなるように、信号補償装置内のイコライザ回路のゲインを設定するイコライザ調整ステップと、
基準信号と同じ信号パターンおよび信号レベルを有する信号補償装置内において発生される信号と、この信号を基準アダプタ基板の端子群が圧接された端子群を有するアダプタ基板のコネクタに入力したときに、アダプタ基板のコネクタから出力され信号補償装置のイコライザ回路を経由した信号と、が同じ信号レベルとなるように、信号補償装置内のプリエンファシス回路のゲインを設定するプリエンファシス調整ステップと、
を備える。
11 アダプタ装置
11−P、11−S アダプタ基板
12、12−P、12−S 信号補償装置
13 マルチ同軸ケーブル
21 第1の端子群
22 第2の端子群
31 リジッドフレキ基板
31−F フレキ基板部
31−R リジッド基板部
32 ベース基板
41 開口部
42 突起部
43 ビス
A エアダクト
Port−PA1−21、Port−PA1−2n コネクタ
S ストリップ線路
T 端子
V 貫通ビア
Claims (10)
- 伝送線路の伝送特性を評価する評価装置をジッタ校正する際に、前記評価装置のプローブ端子群とソケット端子群との間に接続される伝送装置であって、
前記プローブ端子群と同じピッチで端子群が設けられた第1の面と、前記ソケット端子群と同じピッチで端子群が設けられた、前記第1の面とは反対側の面である第2の面とを有するアダプタ装置と、
該アダプタ装置に接続され、前記第1の面上の前記端子群から前記第2の面上の前記端子群までの対応する端子間の信号経路ごとの伝送損失がそれぞれゼロとなるように信号を補償する信号補償装置と、
を備えることを特徴とする伝送装置。 - 前記アダプタ装置は、
両面上に前記端子群が設けられ、前記端子群の各端子ごとに貫通ビアおよび当該貫通ビアから引き出されるストリップ線路を有するフレキ基板部と、該フレキ基板部を収容する開口部が設けられ、外部出力のためのコネクタに接続されるように前記ストリップ線路が内部に形成されるリジッド基板部と、を備えるリジッドフレキ基板と、
一方の面に前記リジッドフレキ基板に装着されたときに前記開口部において前記フレキ基板部の前記端子群が形成された面が前記リジッド基板部の面よりも上方に押し上げられる厚さを有する突起部を有する絶縁性のベース基板と、
を有し、当該端子群から前記ストリップ線路についての伝送特性が同じであるアダプタ基板を2つ備え、
各前記アダプタ基板の前記ベース基板同士が結合されることで形成される請求項1に記載の伝送装置。 - 前記ベース基板は、その内部に、前記突起部が前記フレキ基板部に接触する上面に設けられた第1のダクト開口端と前記ベース基板の側面に設けられた第2のダクト開口端と間を結ぶエアダクトを備え、
前記エアダクトを介して前記第1のダクト開口端から前記第2のダクト開口端に向けて空気を吸入することにより前記フレキ基板部は前記ベース基板の前記突起部に吸着され、前記エアダクトを介して前記第2のダクト開口端から前記第1のダクト開口端に向けて空気を排出することにより前記装着されたフレキ基板部は前記ベース基板の前記突起部から離れる請求項2に記載の伝送装置。 - 前記信号補償装置は、
信号を受信する一方の前記端子群から前記信号補償装置までの信号線路における伝送損失を補償するイコライザ回路と、
前記信号補償装置から前記信号を送信するもう一方の前記端子群までの信号線路における伝送損失を事前補償するプリエンファシス回路と、
を備える請求項1に記載の伝送装置。 - 前記信号補償装置は、前記端子群間において前記信号の送受信方向を切り替える切替えスイッチを備える請求項4に記載の伝送装置。
- 前記アダプタ基板である基準アダプタ基板の前記端子群と、該基準アダプタ基板と同じ伝送特性をそれぞれ有する2つの前記アダプタ基板の前記ベース基板同士が結合されて形成された前記アダプタ装置のうちの一方の前記アダプタ基板の前記端子群とを圧接したときに、
前記イコライザ回路は、前記基準アダプタ基板の前記コネクタに、基準信号発生源で生成した基準信号を前記信号補償装置を介して入力したときに、前記基準アダプタ基板の前記端子群が圧接された前記端子群を有する前記アダプタ基板の前記コネクタから出力されて前記信号補償装置に入力される信号と、前記基準信号と同じ信号パターンおよび信号レベルを有する前記信号補償装置内において発生される信号と、が同じ信号レベルとなるようゲインが調整され、
前記プリエンファシス回路は、前記基準信号と同じ信号パターンおよび信号レベルを有する前記信号補償装置内において発生される信号と、該信号を前記基準アダプタ基板の前記端子群が圧接された前記端子群を有する前記アダプタ基板の前記コネクタに入力したときに、前記アダプタ基板の前記コネクタから出力され前記信号補償装置の前記イコライザ回路を経由した信号と、が同じ信号レベルとなるようゲインが調整される請求項4に記載の伝送装置。 - 請求項3に記載の伝送装置における前記アダプタ基板である第1のアダプタ基板の前記端子群と、前記評価装置の前記プローブ端子群もしくは前記ソケット端子群である測定器側端子群とを圧接し、前記第1のアダプタ基板の前記端子群と前記第1のアダプタ基板の前記コネクタとの間の信号線路についてのSパラメータを前記評価装置により測定する第1の測定ステップと、
請求項3に記載の伝送装置における前記アダプタ基板であって前記第1のアダプタ基板とは異なるさらなる前記アダプタ基板の前記端子群と、前記測定器側端子群とを圧接し、前記さらなるアダプタ基板の前記端子群と前記さらなるアダプタ基板の前記コネクタとの間の信号線路についてのSパラメータを前記評価装置により測定する第2の測定ステップと、
前記第2の測定ステップにおいてSパラメータを測定した前記さらなるアダプタ基板の中から、前記第1のアダプタ基板と同じSパラメータを有するものを第2のアダプタ基板として選定する選定ステップと、
前記第1のアダプタ基板から前記ベース基板を取り外して、前記ベース基板の前記突起部が前記フレキ基板部の前記端子群が形成された面を前記ベース基板が取り外される前の押上げ方向とは逆方向に押し上げるよう、前記リジッドフレキ基板の該ベース基板が取り付けられていた側とは反対側に取り付けることでペアアダプタ基板を生成するペアアダプタ基板生成ステップと、
前記第2のアダプタ基板の前記端子群と前記ペアアダプタ基板の前記端子群とを圧接し、前記第2のアダプタ基板の前記コネクタと前記ペアアダプタ基板の前記コネクタとの間の信号線路についてのSパラメータを前記評価装置により測定する第3の測定ステップと、
前記第3の測定ステップにおいて測定されたSパラメータを用いて前記第2のアダプタ基板のSパラメータを演算処理装置により算出する算出ステップと、
を備えることを特徴とするSパラメータ測定方法。 - 前記算出ステップは、
前記第3の測定ステップにおいて測定されたSパラメータを、Tパラメータに変換する第1の変換ステップと、
前記Tパラメータの行列平方根を算出する平方根算出ステップと、
前記平方根算出ステップで算出された前記Tパラメータの行列平方根を、Sパラメータに変換し、これを前記第2のアダプタ基板のSパラメータとする第2の変換ステップと、
を備える請求項7に記載のSパラメータ測定方法。 - 請求項7または8に記載のSパラメータ測定方法により測定されたSパラメータを有する前記アダプタ基板である基準アダプタ基板の前記端子群と、該基準アダプタ基板とは異なる、請求項7または8に記載のSパラメータ測定方法により測定されたSパラメータをそれぞれ有する2つの前記アダプタ基板の前記ベース基板同士が結合されて形成された前記アダプタ装置のうちの一方の前記アダプタ基板の前記端子群とを圧接した状態において、
前記イコライザ回路は、前記基準アダプタ基板の前記コネクタに、基準信号発生源で生成した基準信号を前記信号補償装置を介して入力したときに、前記基準アダプタ基板の前記端子群が圧接された前記端子群を有する前記アダプタ基板の前記コネクタから出力されて前記信号補償装置に入力される信号と、前記基準信号と同じ信号パターンおよび信号レベルを有する前記信号補償装置内において発生される信号と、が同じ信号レベルとなるようゲインが調整され、
前記プリエンファシス回路は、前記基準信号と同じ信号パターンおよび信号レベルを有する前記信号補償装置内において発生される信号と、該信号を前記基準アダプタ基板の前記端子群が圧接された前記端子群を有する前記アダプタ基板の前記コネクタに入力したときに、前記アダプタ基板の前記コネクタから出力され前記信号補償装置の前記イコライザ回路を経由した信号と、が同じ信号レベルとなるようゲインが調整されることを特徴とする伝送装置。 - 請求項7または8に記載のSパラメータ測定方法により測定されたSパラメータを有する前記アダプタ基板である基準アダプタ基板の前記端子群と、該基準アダプタ基板とは異なる、請求項7または8に記載のSパラメータ測定方法により測定されたSパラメータをそれぞれ有する2つの前記アダプタ基板の前記ベース基板同士が結合されて形成された前記アダプタ装置のうちの一方の前記アダプタ基板の前記端子群とを圧接する圧接ステップと、
前記圧接ステップにおいて圧接した前記基準アダプタ基板の前記コネクタに、基準信号発生源で生成した基準信号を前記信号補償装置を介して入力したときに、前記基準アダプタ基板の前記端子群が圧接された前記端子群を有する前記アダプタ基板の前記コネクタから出力されて前記信号補償装置に入力される信号と、前記基準信号と同じ信号パターンおよび信号レベルを有する前記信号補償装置内において発生される信号と、が同じ信号レベルとなるように、前記信号補償装置内の前記イコライザ回路のゲインを設定するイコライザ調整ステップと、
前記基準信号と同じ信号パターンおよび信号レベルを有する前記信号補償装置内において発生される信号と、該信号を前記基準アダプタ基板の前記端子群が圧接された前記端子群を有する前記アダプタ基板の前記コネクタに入力したときに、前記アダプタ基板の前記コネクタから出力され前記信号補償装置の前記イコライザ回路を経由した信号と、が同じ信号レベルとなるように、前記信号補償装置内の前記プリエンファシス回路のゲインを設定するプリエンファシス調整ステップと、
を備えることを特徴とする伝送装置のゲイン調整方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011047843A JP5542720B2 (ja) | 2011-03-04 | 2011-03-04 | 伝送装置、sパラメータ測定方法、およびゲイン調整方法 |
US13/408,232 US9075097B2 (en) | 2011-03-04 | 2012-02-29 | Transmission device and method of testing transmission characteristic of DUT |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011047843A JP5542720B2 (ja) | 2011-03-04 | 2011-03-04 | 伝送装置、sパラメータ測定方法、およびゲイン調整方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012185017A JP2012185017A (ja) | 2012-09-27 |
JP5542720B2 true JP5542720B2 (ja) | 2014-07-09 |
Family
ID=46752934
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011047843A Expired - Fee Related JP5542720B2 (ja) | 2011-03-04 | 2011-03-04 | 伝送装置、sパラメータ測定方法、およびゲイン調整方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US9075097B2 (ja) |
JP (1) | JP5542720B2 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101581762B1 (ko) * | 2014-06-27 | 2016-01-04 | 엘지전자 주식회사 | 백라이트유닛 및 이를 구비하는 디스플레이 장치 |
US10530422B2 (en) * | 2016-02-18 | 2020-01-07 | International Business Machines Corporation | Behavioural circuit jitter model |
US9984188B2 (en) | 2016-02-18 | 2018-05-29 | International Business Machines Corporation | Single ended-mode to mixed-mode transformer spice circuit model for high-speed system signal integrity simulations |
US11559943B1 (en) | 2021-08-12 | 2023-01-24 | International Business Machines Corporation | Narrow passage repair using 3D printing |
JP7260605B2 (ja) * | 2021-09-09 | 2023-04-18 | アンリツ株式会社 | 波形観測装置及び透過特性取得方法 |
US11835576B2 (en) * | 2022-01-13 | 2023-12-05 | Dell Products L.P. | Compensating for signal loss at a printed circuit board |
CN117347840A (zh) * | 2023-12-06 | 2024-01-05 | 深圳市易检车服科技有限公司 | 用于均衡仪的校准测试方法、装置、设备及存储介质 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS626138A (ja) * | 1985-07-02 | 1987-01-13 | Sumitomo Electric Ind Ltd | 光フアイバ校正器 |
US5841810A (en) * | 1997-01-30 | 1998-11-24 | National Semiconductor Corporation | Multiple stage adaptive equalizer |
US6036502A (en) * | 1997-11-03 | 2000-03-14 | Intercon Systems, Inc. | Flexible circuit compression connector system and method of manufacture |
JP3277325B2 (ja) * | 1999-02-09 | 2002-04-22 | アンリツ株式会社 | ジッタ伝達特性測定装置 |
JP4372330B2 (ja) * | 2000-10-30 | 2009-11-25 | 富士通株式会社 | 分布型光増幅装置、光通信用の局および光通信システム |
JP3938135B2 (ja) * | 2003-10-28 | 2007-06-27 | 日本電気株式会社 | 送受信器及び送受信システム |
KR100584962B1 (ko) * | 2004-07-26 | 2006-05-29 | 삼성전기주식회사 | 액정 중합체로 커버레이 성형된 경연성 인쇄회로기판 및그 제조 방법 |
JP4679244B2 (ja) * | 2005-05-26 | 2011-04-27 | 株式会社アドバンテスト | 測定用コンタクト端子、測定装置、プローブカードセット、およびウエハプローバ装置 |
JP4979214B2 (ja) * | 2005-08-31 | 2012-07-18 | 日本発條株式会社 | プローブカード |
CN101258416A (zh) * | 2005-09-07 | 2008-09-03 | 日本电气株式会社 | 半导体器件测试装置以及供电单元 |
US7345492B2 (en) * | 2005-12-14 | 2008-03-18 | Microprobe, Inc. | Probe cards employing probes having retaining portions for potting in a retention arrangement |
US7557592B2 (en) * | 2006-06-06 | 2009-07-07 | Formfactor, Inc. | Method of expanding tester drive and measurement capability |
JP4972418B2 (ja) * | 2007-01-29 | 2012-07-11 | 株式会社アドバンテスト | 試験装置およびプローブカード |
KR100817083B1 (ko) * | 2007-01-30 | 2008-03-26 | 삼성전자주식회사 | 프로브 카드 |
JP5276420B2 (ja) * | 2008-01-31 | 2013-08-28 | 大日本スクリーン製造株式会社 | 基板処理装置および基板処理方法 |
KR101185970B1 (ko) * | 2008-05-29 | 2012-09-26 | 가부시키가이샤 어드밴티스트 | 시험용 기판 제조 장치, 시험용 기판 제조 방법, 및 프로그램 |
WO2009147721A1 (ja) * | 2008-06-02 | 2009-12-10 | 株式会社アドバンテスト | 試験用ウエハユニット、および、試験システム |
JP5151771B2 (ja) * | 2008-07-28 | 2013-02-27 | 富士通株式会社 | 信号伝送装置、信号伝送装置制御方法 |
KR101493871B1 (ko) * | 2008-11-11 | 2015-02-17 | 삼성전자주식회사 | 웨이퍼 검사장치의 인터페이스 구조 |
JP5404345B2 (ja) * | 2008-12-02 | 2014-01-29 | 新光電気工業株式会社 | アダプタ装置および伝送路評価システム |
JP2010141527A (ja) * | 2008-12-10 | 2010-06-24 | Renesas Electronics Corp | 伝送路損失補償回路及び伝送路損失補償方法 |
JP5369955B2 (ja) * | 2009-07-15 | 2013-12-18 | ミツミ電機株式会社 | 無線通信用デバイス及び移動通信端末 |
-
2011
- 2011-03-04 JP JP2011047843A patent/JP5542720B2/ja not_active Expired - Fee Related
-
2012
- 2012-02-29 US US13/408,232 patent/US9075097B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20120223732A1 (en) | 2012-09-06 |
US9075097B2 (en) | 2015-07-07 |
JP2012185017A (ja) | 2012-09-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5542720B2 (ja) | 伝送装置、sパラメータ測定方法、およびゲイン調整方法 | |
CN107850642B (zh) | 用于校准自动化测试设备的mem继电器组件 | |
US8816713B2 (en) | Probe card having adjustable high frequency signal transmission path for transmission of high frequency signal | |
TW201539637A (zh) | 測試分選機及其推進裝置、測試托盤以及測試機用接口板 | |
US20110178751A1 (en) | Method for correcting measurement errors and electronic component characteristics measuring device | |
US7965092B2 (en) | Differential signal transmitting apparatus and a test apparatus | |
JP2003098222A (ja) | 検査用基板、検査装置及び半導体装置の検査方法 | |
US20100253374A1 (en) | Method and apparatus for Terminating A Test Signal Applied To Multiple Semiconductor Loads Under Test | |
CA2928579C (en) | Time domain measuring method with calibration in the frequency domain | |
US20120197577A1 (en) | Calibration Method for Radio Frequency Scattering Parameter Measurements | |
CN110716120B (zh) | 芯片自动测试设备的通道延时偏差的校准方法 | |
US10041986B2 (en) | Balanced bridge | |
US20120098617A1 (en) | Wilkinson Coupler Integrated into a Printed Circuit and Microwave Device Comprising Such a Coupler | |
TWI500936B (zh) | Rf探針 | |
US20080010034A1 (en) | Method for network analyzer calibration and network analyzer | |
Adamian et al. | A novel procedure for characterization of multiport high-speed balanced devices | |
WO2015133265A1 (ja) | 測定誤差の補正方法及び電子部品特性測定装置 | |
US8008933B2 (en) | System and method for baseband calibration | |
JP2009014385A (ja) | 誤差基準値検出装置 | |
TWI607225B (zh) | 測試設備、用以操作測試設備之方法及電腦程式 | |
US6510392B2 (en) | In-situ test for embedded passives | |
US20240077519A1 (en) | Probe card, method for designing probe card, method for producing tested semiconductor device method for testing unpackaged semiconductor by probe card, device under test and probe system | |
Shang et al. | Introductory guide to making planar S-parameter measurements at millimetre-wave frequencies | |
Hayden | Modal calibration of GSSG probes | |
Pan et al. | High speed SerDes design verification |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130926 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140320 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140408 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140507 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5542720 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |