JP4741949B2 - 検査プローブ - Google Patents

Description

技術分野：
本発明は、半導体装置であるＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ）あるいは裸のＬＳＩ（ベアチップ）の電極に接触するプローブに関し、特に電極ピッチが狭いＬＳＩやベアチップの検査に適するプローブ構造および半導体装置とプローブの接触方法、半導体装置の検査方法に関する。
背景技術：
従来においては、次のようにして、半導体装置の検査を実施している。まず、検査対象である半導体装置の外部端子電極に検査基板のプローブを接触させる。次に、半導体装置と検査基板間との電気的接触を得る。これにより半導体装置の検査を実施する。プローブとしては、フレキシブル基板に支持された金属リード、シリコンウィスカにめっきを施したピン、金属ピンなどが用いられている。
第一の従来例として金属リード（ＴＡＢ）付きのメンブレンシート方式がある。
第一の従来例は、例えば、特開平６−３３４００６号公報、特開平６−３３４００５号公報、特開平６−３３１６５５号公報、および特開平６−３２４０８１号公報に記載されている。これらは、半導体装置の外部電極に対向した位置に金属リードを有するフレキシブル基板を用いた方式のプローブ構造である。
代表例として、図１に特開平６−３３４００６号公報に開示された“プローブカード”の構造図を示す。図１において、（Ａ）はプローブカードの一辺の要部の断面図、（Ｂ）はプローブカードの一部断面斜視図である。
図示のプローブカードは、フレキシブルなフィルム２３の片面に所望の検査回路パターン、プローブピン３が形成されており、このプローブピン３が半導体装置１の外部電極と接触を行う構造をしている。プローブピン３は配線パターン（図示せず）の先端部にあり、その配線パターンはフィルム２３で支持されている。これら配線パターン、プローブピン３、フィルム２３は一体としてフレキシブル基板（ＦＰＣ）６を構成している。フレキシブル基板６が薄いため、単体では所望の接触力を得ることが出来ない。このため、プローブカードは、フレキシブル基板６の両面を支持するクランパ２５および支持体２９を備えている。これにより、プローブピン３として所望の接触を得る構造を採っている。
尚、支持体２９はステンレス製又は真鍮製である。支持体２９は、フレキシブル基板６のうちプローブピン３に近い部分を受ける傾斜面を前方（図１（Ａ）では右方）に有し、カード基板への水平な取り付け面を後方（図１（Ａ）では左方）に有する。この傾斜面は、上から見ると前方を短辺とする台形である（図１（Ｂ）参照）。
プローブカードは、さらに、ステンレス製のハードな補強プレート２８と、上面に配線パターンを有するプリント基板２７とを備える。プリント基板２７が補強プレート２８によって補強されてハードなカード基板が構成される。クランパ２５は前方を短辺とする台形プレートである（図１（Ｂ）参照）。クランパ２５は、支持体２９の傾斜面上に重ねられた絶縁シート２４とフレキシブル基板６との上に重ねられた状態でボルト２６によって支持体２９に取り付けられる（図１（Ａ）参照）。これにより、フレキシブル基板６のうちプローブピン３側の部分を上方から支持体２９の傾斜面に固定するとともに、その全縁部でプローブピン３を上方から支承する。
また、第二の従来例としてシリコンウィスカを用いた方式がある。第二の従来例は、例えば、特開平１０−０３８９１８号公報、特開平２００２−２５７８５９号公報、および特開平５−１９８６３６号公報に記載されている。
代表例として、図２に特開平１０−０３８９１８号公報に開示された“プローブピン及びそれを有するコンタクター”の構造図を示す。
図示のプローブピンは、シリコンの針状単結晶３１を成長させたものにＮｉ下地膜３２、Ａｕ膜３３、先端にＰｄ膜３４を形成した構造のプローブピン３を用いた方式のプローブ構造である。シリコン基板３０上にＡｕの種を配置し、ＶＬＳ成長させることによりシリコンの針状単結晶３１が形成できる。図示のプローブピンは、この表面に導電膜を設けた半導体計測用プローブであり、先端部のみを接点材料により被覆したプローブピン構造である。
さらに、第三の従来例として金属ピンを用いた方式がある。第三の従来例は、例えば、特開平６−１４０４８２号公報に記載されている。
図３に特開平６−１４０４８２号公報に開示された“プローブ装置”の構造図を示す。図３において、（Ａ）はプローブ装置の要部を説明するための斜視図、（Ｂ）はプローブ装置の要部を説明するための断面図である。
図示のプローブ装置は、タングステン等の金属ピンを極細線に加工したワイヤープローブ針３５と水晶プローブ針３８を併用するプローブ構造であり、狭ピッチ化と低コスト化を兼ね備えた構造である。
図３に示すように、プリント基板２７に、例えば、半導体装置の電極ピッチが広い（３００〜４００μｍピッチ）部分にタングステンよりなるワイヤープローブ針３５を設けると共に、半導体装置の電極ピッチが狭い（４５〜６５μｍピッチ）部分は水晶プローブ針３８を用いる。水晶プローブ針３８は水晶板３６の先端部をエッチングしてその表面に金めっき処理することにより電極パターンを形成して構成される。水晶プローブ針３８を用いているため４０μｍピッチレベルの微細ピッチ対応が可能である。また、電極ピッチによりプローブを使い分けることにより、全面水晶プローブを使用した場合と比較して低コスト化を図ることが出来る。
尚、プリント基板２７には、その中央に覗き窓３７を備えている。フレキシブル基板６のパターン配線は、プリント基板２７のコンタクトピン３９に夫々対応して電気的に接続されている。
しかしながら、上述した第一乃至第三の従来例には、それぞれ、次に述べるような問題点がある。
第一の従来例は、基材としてフィルム状のフレキシブル材料を用いた構成であるため、次に述べるような問題点がある。
（Ｉ−１）フィルム基板製造プロセスの熱履歴により、４０μｍピッチ以下の微細ピッチの場合、金属リードピッチ方向の位置精度を所望の値（±１．０μｍ以下）に制御することが困難であること。
（Ｉ−２）ウエハ状態で８０〜１００℃の高温検査を行う場合、半導体装置材料のシリコンの熱膨張係数（２〜３ｐｐｍ）に比較してフィルム材料の熱膨張係数（数十ｐｐｍ）が大きいため、金属リードと半導体装置の電極間で位置ずれが生じる。
さらに、第一の従来例では、プローブピンは弾性を有する金属材料である単一の材料で形成されており、コンタクト対象材料によっては選択を行っていないため次のような問題点がある。
（Ｉ−３）良好な接触特性を得ることが困難な場合がある。
第二の従来例は、半導体装置の外部電極との接触をシリコンの針状単結晶にめっきを施したピンで行う構造であるため、次に述べるような問題点がある。
４０μｍピッチ以下に適合する径、例えば２０μｍピッチであればピン直径１０μｍ程度のピンを形成したとする。この場合、ピン成長させる前のＳｉメサへ金バンプを搭載する技術が飛躍的に困難になること、金属膜を付与したときの応力やピン形成後の先端トリミング工程によるダメージ発生により、次のような問題点がある。
（ＩＩ−１）半導体装置の電極ピッチに対応した位置精度の確保が困難である。
（ＩＩ−２）ピン直径が、極細線になっているため、オーバードライブをかけた時にピン強度の不足により、ピンの破壊が発生する。
また、第二の従来例では、導通を得るためにＳｉピンの全面に金属膜を形成し、さらに先端に金属膜を形成するため次のような問題点がある。
（ＩＩ−３）コスト高になる。
さらに、第三の従来例は、半導体装置の外部電極との接触を電極ピッチの大小に応じてタングステンのワイヤープローブピンと水晶プローブを併用する構造である。そのため、第三の従来例では、電極ピッチの小さい部分、例えば、４０μｍピッチ以下の場合、ワイヤープローブピン径は、２０μｍ以下にする必要があるため、次に述べる問題点がある。
（ＩＩＩ−１）製造が非常に困難である。仮に製造できたとしても精度良くピンを配列することが困難である。さらに、ピン耐性が不足するという問題点がある。
また、第三の従来例では、水晶プローブも第二の従来例のシリコンピンと同様に金属膜を付与した時の応力により次のような問題点がある。
（ＩＩＩ−２）半導体装置の電極ピッチに対応した位置精度の確保が困難である。
（ＩＩＩ−３）ピン直径が、極細線になっているため、オーバードライブをかけた時にピン強度の不足により、ピンの破壊が発生する。
さらに、第三の従来例では、水晶プローブを全面に使用した場合、次のような問題点がある。
（ＩＩＩ−４）コスト高になる。
さらに、第二の従来例と第三の従来例に共通する問題点として、ピン破壊が発生しないオーバードライブで使用した場合でも次のような問題点がある。
（ＩＩＩ−５）実用レベルの耐久性を確保することができない。
したがって、本発明の目的は、狭ピッチ化した半導体装置の検査に適する実用性のある検査プローブを提供することである。
発明の開示：
本発明による検査プローブは、被検査物である半導体装置の外部端子電極に接触するプローブピンと、電極ピッチを拡張するための配線層を有する基材と、基材を設置するバックアップ板と、検査基板と、柔軟性を有する基板とで構成された検査プローブであって、プローブピン先端部分に半導体装置の電極材料に応じた接触特性の良い材料を形成し、配線層部分には低抵抗金属層を配置した検査プローブである。

図１は第一の従来の検査プローブを示す図で、（Ａ）はその一辺の要部の断面図、（Ｂ）は一部断面の斜視図である。
図２は第二の従来の検査プローブのプローブピンを示す断面図である。
図３は第三の従来の検査プローブを示す図で、（Ａ）はその要部を説明するための斜視図、（Ｂ）はその要部を説明するための断面図である。
図４は本発明の第一の実施の形態による検査プローブを示す断面図（Ａ）および平面図（Ｂ）であり、（Ｃ）は（Ｂ）の口部分の拡大平面図である。
図５は図４（Ａ）のＡ部を拡大したプローブ部分のプローブ先端構造および配線層の構成を示す詳細断面図で、（Ａ）は第１の構成例を示し、（Ｂ）は第２の構成例を示す図である。
図６はプロービング時の状態を横方向から観察した図面であり、オーバードライブ量とスクラブ量を説明するための図である。
図７は図４（Ａ）のＢ部を拡大して示すプロービング模式図であって、（Ａ）は側面図、（Ｂ）は上面図、（Ｃ）は斜視図である。
図８（Ａ）、（Ｂ）、（Ｃ）は３種類のプローブピンを示す断面図である。
図９（Ａ）、（Ｂ）、（Ｃ）は３種類のプローブピンの耐久性評価結果を示す図である。
図１０（Ｂ）、（Ｃ）は接触特性測定結果を示す図である。
図１１は本発明の第二の実施の形態による検査プローブを示す断面図（Ａ）および平面図（Ｂ）である。
図１２は基材が薄いときの反り量測定結果を示す図である。
図１３（Ａ）、（Ｂ）、（Ｃ）は基材が薄いときの反り低減対策を基材の裏面側から見た状態で示す図である。
図１４（Ａ）〜（Ｑ）は本発明の第一の実施の形態による検査プローブの製造方法を説明するための工程断面図である。
図１５（Ａ）〜（Ｓ）は本発明の第二の実施の形態による検査プローブの製造方法を説明するための工程断面図である。
発明を実施するための最良の形態：
以下、本発明の実施の形態について図面を参照して詳細に説明する。
（第一の実施の形態）
図４（Ａ）、図４（Ｂ）および図４（Ｃ）は、それぞれ、本発明の第一の実施形態によるプローブ構造を示す断面図、平面図とプローブピン部分の拡大平面図である。図５は図４のＡ部を拡大したプローブ部分の詳細断面図である。
図４および図５に示すように、本発明の第一の実施形態によるプローブ構造は、被検査物である半導体装置１の外部端子電極２に接触するプローブピン３と、電極ピッチを拡張するための配線層５と、配線層を保持する基材４と、この基材４を設置するバックアップ板７と、検査基板８と、ポリイミドをベースとする柔軟性を有するＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）６とで構成されている。基材４は、プローブ製造の熱履歴によるピン位置精度の劣化を抑制することとウエハ検査実施時の高温状態での検査の時に半導体電極とプローブピンの位置ずれを抑制することを目的として半導体材料として汎用的に使用されているシリコンと熱膨張係数の近い材料であるガラスセラミックス、ガラス、シリコンを使用する。これらの材料の中でも加工容易性、電気特性の観点からガラスセラミックを使用することが好ましい。
プローブピン３は半導体装置１の外部端子電極２形成面に対して０〜４５°の角度で各々独立に配置され、弾性を有する。弾性を有する材料としては、プローブピン自身のヤング率と測定対象である半導体装置の電極とプローブ間の接圧とから１００ＧＰａ以上のヤング率を有する材料が望ましく、１５０〜２５０ＧＰａの範囲が好ましい。配線層５はプローブピン３と電気的に接続されている。ＦＰＣ６は配線層５を検査基板８へ引き出すためのものである。バックアップ板７は検査基板８上に搭載されている。
図５を用いて、プローブピン３および基材４上の配線層５の構成について説明する。図５において、（Ａ）は第１の構成例を示し、（Ｂ）は第２の構成例を示す。
基材上に１００ＧＰａ以上のヤング率を有する金属層（例えばニッケル、ニッケル／鉄合金、ニッケル／コバルト合金、ニッケル／マンガン合金）でプローブピンと配線層が、電気めっきにより同時に形成される。寸法は、２０μｍの電極ピッチでショートが発生しない最大の幅１０μｍとし、厚さは、１回のめっき工程で形成可能な最大の厚さ１０μｍとした。プローブピン部分は、基材から突出して設けられている。プローブピン部分の長さは、７０μｍのオーバードライブ（被検査物である半導体電極がプローブピン先端に接触した位置を基準として、この位置から半導体電極が上昇する量＝プローブピンが押し込まれる量）をプローブピンに負荷した時に弾性限界内であり、極力短くするという条件から４００μｍとした。引き続きプローブピン部分以外の配線層の上に導体損失による信号伝送特性の劣化を抑制するために前記配線層であるＮｉあるいはＮｉ系合金と比較して体積抵抗率が小さく、１〜４×１０^−８Ω・ｍの範囲の低抵抗金属層９（例えば金、金／パラジウム合金、金／銅合金）を電気めっきあるいはスパッタ法により形成する。形成領域は、プローブピン根元と基材の境界から製造公差１μｍ基材側に入った部分から配線層５全面に８μｍの幅である。
その後、プローブピン先端部分の半導体電極との接触面側に金属層１０（例えば金合金）をめっきあるいはスパッタ法により形成する。なお、プローブピン先端部分の金属層と配線層上の体積抵抗率の小さい金属層は、同一材料の場合は同時に形成することが可能であり、工程数が削減されるため製造コスト低減につながる。
先端部分の金属層１０形成領域の寸法は次の通りである。例えばコンタクト対象が、２０μｍピッチ、電極サイズ１２μｍであり、検査プローブの半導体電極形成面に対する接触角度１５°、オーバードライブ量（被検査物である半導体電極がプローブピン先端に接触した位置を基準として、この位置から半導体電極が上昇する量＝プローブピンが押し込まれる量）７０μｍとしたとする。この場合、先端部分の金属層１０形成領域のプローブピン３長手方向は、スクラブ量（プローブピン先端が、オーバードライブにより電極上を擦りながら移動する量：１４μｍ）と、電極サイズ（１２μｍ）と、プローブピン３の長手方向位置公差（±５μｍ）と、半導体装置１の電極２の位置公差（±１μｍ）とを合算した長さ、すなわち３８μｍ以上必要になる。先端部分の金属層１０形成領域の幅方向は、プローブピン３の幅の半分以上が必要になる。長手方向に必要な長さについて各々説明を加える。
図６に接触点とオーバードライブ７０μｍの半導体装置１の電極２とプローブピン３の状態を側面から観察した図を示す。
図６からわかるようにスクラブ量は、電極２にプローブピン３が接触してから電極上をプローブピン３が擦りながら移動する量である。電極サイズは、オーバードライブ終了時（検査時点）にプローブピン３と接触する部分である。プローブピン３の長手方向位置と電極位置各々の公差は、電極２とプローブピン３の初期の位置関係を維持するために考慮する必要がある。もちろん、プローブピンの長手方向の位置精度を考慮して、最初から電極の半分程度（６μｍ）プローブピンを突出させておくことも可能である。
また、プローブピン先端部分の金属層１０と基材上の配線層に形成される低抵抗金属層９は、同一材料であってもよく、異種材料であっても良い。例えば、半導体装置の電極が金の場合、プローブ先端に形成する金属層１０を金とし、低抵抗金属層９を金とすることができる。この場合、プローブピン先端部分の金属層１０と配線層上の低抵抗金属層９を同時に形成できるので、工程が省略できるため製造コスト低減が可能となる。また、プローブ先端に形成する金属層１０を金合金、パラジウムやロジウムとし、低抵抗金属層９を金とすることも可能である。すなわち、プローブピンは、繰り返し使用するため、プローブ先端金属層の硬度が半導体電極材料と同じあるいは低い場合、連続プロービングにより、プローブピン先端の金属層が剥がれる可能性がある。これを抑制し、プローブピンの長期信頼性を確保するためには、プローブ先端に形成する金属層１０は、半導体装置１の外部端子電極２より高い硬度を有する材料で構成することが好ましい。但し、使用頻度が少ない場合は、金属層１０、低抵抗金属層９の両者が同一材料（例えば金）であっても良い。
次に、プローブピン先端部分の金属層１０と配線層上の低抵抗金属層９を分離することの有効性について実験結果を用いて説明する。
最初に、プロービングのメカニズムについて、図７のプロービングの模式図を用いて説明する。図７（Ａ）、（Ｂ）、および（Ｃ）は、それぞれ、コンタクト対象を金属突起電極２とした場合のプロービング前後の側面図、上面図、および斜視図である。なお、（Ｃ）の○印は半導体電極の形状が確認できるよう、ピン先端を割愛して記載している。
プローブピン３はオーバードライブをかけることにより、ピン自身が弾性変形し金属突起電極２上にスクラブが発生し電気接触を得ることができる。
このようなメカニズムで接触を得るプローブ構造において、例えば半導体装置の電極を金バンプとした場合に、図８（（Ａ）：プローブピンと配線層との全面に金属層を形成した場合、（Ｂ）：プローブピン母材と配線層のみの場合、（Ｃ）：プローブピン先端のみと配線層に金属層を形成した場合）に示す３種類のプローブピンを用いた時のプローブピンの機械的特性を調査した結果を図９（Ａ），（Ｂ），（Ｃ）に示す。
プローブピンの詳細構造について図８を用いて説明する。（Ｂ）は、幅１０μｍ、厚さ１０μｍ、長さ４００μｍの弾性を有する単一金属で形成したプローブピンである。（Ａ）は、（Ｂ）の半導体装置電極に接触する面に金合金めっきをプローブピン先端から根元まで幅８μｍ、厚さ２μｍで設けたプローブピンである。（Ｃ）は、（Ｂ）のプローブピンに金合金めっきを先端から１００μｍの長さ、幅８μｍ、厚さ２μｍで形成したプローブピンであり、本発明のプローブ構造である。
図９において、縦軸はオーバードライブ（μｍ）を、横軸は荷重（ｍｇ／ｐｉｎ）を示す。
図９は、プローブピンに対して一定量のオーバードライブを繰り返しかけた場合の繰り返し回数とプローブピンにかかる荷重を測定した結果である。図９（Ａ）からわかるように、金属層をプローブピンと配線層との全面に形成した場合、１，０００回からプローブピンがもとの位置にもどらなくなり、十万回では、初期の位置から２０μｍ変形が発生していることがわかる。すなわち、プロービング時にプローブピン根元にかかる応力により、金めっき層が塑性変形し、その影響によりプローブピンの変形が発生したものと推定できる。これに対し、他のプローブピンは荷重変化が小さく変形が発生していない。
図１０（Ｂ）および（Ｃ）に前記の繰り返しプロービング後も荷重変化の小さい２種類のプローブピンを用いた場合の接触特性を示す。図１０において、（Ｂ）は弾性を有する単一金属で形成したプローブピンを、（Ｃ）は本発明のプローブピンを示す。図１０において、縦軸は抵抗値（Ω／２ｐｉｎ）を、横軸はオーバードライブ（μｍ）を示す。
図１０より明らかなように、プローブピン先端に金合金めっき層を形成した構造の方が、接触抵抗値のばらつきが小さく良好な接触特性を示している。ここで、プローブピンの先端に金合金めっき層を形成し、配線層状の金属層と分離した場合には、プローブピンの一部に金属層が形成されていないことになり、導体損失が懸念される。しかし、図１からもわかるように配線層の長さに比較してプローブピンの露出長さは、十分に短いため、露出部分でも導体損失は無視できるほどに小さいと考えられることは、図１０の結果からも明らかである。
以上の実験結果が示すように、電気接点部分となるプローブピン３先端部分のみに金属層１０を形成し、基材４の配線層５上の低抵抗金属層５とを分離することにより、良好な接触特性と耐久性の両者の特性を満足することができる。従って、プローブピン３先端部分の金属層１０と配線層５上の低抵抗金属層９とを分離することが非常に大きいメリットとなる。
本発明の検査プローブにおいて、４０μｍ以下の電極ピッチに対応可能である理由は、主に３点ある。１点目は、基材にガラスセラミックス、ガラス、シリコン等のＰＩ（ポリイミドフィルム）と比較して熱膨張係数が小さい材料を使用したことにより、製造工程の熱履歴における精度劣化を防止できること。２点目は、電鋳技術の適用により非常に微細なピン幅で一定レベルの厚さを確保できるため接圧が確保できること。例えば１０μｍのピン幅で１０μｍのピン厚さが形成できる。３点目は、マイクロマシン技術の適用により、アディティブ工法によりプローブピンと基材上の配線層を形成できること。である。詳細については、後述の製造方法の項で示す。
（第二の実施の形態）
図１１（Ａ）および（Ｂ）は、それぞれ、本発明の第二の実施形態にかかる検査プローブ構造を示す断面図および平面図である。
前述した本発明の第一の実施形態は、図４に示す構造体に組み上げる時に４枚の基材の位置を高精度に合わせる必要があることや、バックアップ板７に非常に高い精度が必要となる。
そこで、本発明の第二の実施形態に示す構造を採ることにより、更に接触信頼性を向上させるとともに、本発明の第一の実施形態の構造体組立て容易化を図ることができる。また、バックアップ板７の精度緩和も可能になり、低コスト化を図ることが出来るものである。当然ながらプローブピン先端部分と低抵抗金属層は、本発明の第一の実施形態と同様の構成である。以下では、本発明の第一の実施形態との構成の違う点について説明する。
基材材料としてガラスセラミックスを使用し、プローブピン、配線層形成面の裏面から基材４を１００μｍ程度まで薄く研削する。研削後の表面状態に応じて加工変質層を除去するためにドライエッチングを行うことも可能である。基材厚さが２００μｍ以上の厚さ場合、バックアップ板装着時に曲げることが困難であり、５０μｍ以下の厚さの場合は、研削加工やバックアップ板装着時に基材の割れが発生する。このため、厚さの適正範囲は、７５〜１７５μｍであり、曲げの容易性を考慮すると中間値より薄い１００μｍ程度が最適値である。プローブ基材４外周部の剛性確保のため厚さ６００μｍ以上のプローブ基材４と同じ材料（ガラスセラミックス、ガラス、シリコン）で形成したサポート基板１４を接着材１３で貼り付ける。この貼り付けたものを検査基板８に取り付ける。検査基板８中央部分には、凸形状の支持体（バックアップ板）７が取り付けられており、この端面で支持する。この支持点とプローブ基材４の曲げ起点により、半導体装置１の電極形成面に対するプローブピン３の角度を所望の値が得られるようにした構造である。
このように本発明の第一の実施形態と異なり、本発明の第二の実施形態では、四辺に一括でプローブピン３を形成し、これを検査基板８へ装着するため、組立て後のプローブピン３の位置精度を高めることが出来、ひいては接触信頼性の向上を図ることが出来る。また、プローブピン３に損傷が生じた場合、プローブ基材４ごと交換できるようプローブ基材４は、検査基板８にネジ止めや位置決めピンにより着脱可能な固定方法により取り付けられている。
さらに、図１１に示すように検査基板８と凸状支持体（バックアップ板）７には、貫通孔１５を設けている。この貫通孔１５は、第二の実施形態の構造体をプローバに装着した後、前記構造体の上面にカメラを設置し、プローブピン３と半導体装置１の電極２との接触状態の可視化を可能にしている。なお、貫通孔１５は、プローブピン３と半導体装置１の電極２を観察できるサイズで１箇所あれば良いが、ＸＹθ方向の位置関係を把握するためには各辺に１箇所づつ設ける方がより好ましい。
このように貫通孔１５を設けることにより、検査プローブをプローバへ装着した後の位置合わせ確認が容易になり、段取り時間短縮を図ることができる。
プローブカードユニットをバックアップ板に装着する時に曲げが容易でかつ割れが発生しない厚さとして１００μｍが適正であることを本実施例の冒頭に述べた。基材厚さを適正値の１００μｍ程度に薄化した場合、割れ無しで容易に曲げが可能であるが、反りが発生するという問題点が存在する。図１２にプローブカードユニットをバックアップ板に装着したときの基材の反り測定結果を示す。使用したプローブカードユニットの台形部分（基材部分）の寸法は、プローブピンが形成されている辺（上辺）が１０ｍｍ、曲げの起点となる下辺が３６ｍｍ、高さが１３ｍｍである。図は、プローブピン根元と基材の境界から基材側に１ｍｍ入った部分の左端から１ｍｍの部分を０として右端までの８ｍｍの区間を、非接触レーザ測定器を用いてバックアップ板の凸部表面を基準に高さを測定した結果である。基材のプローブピンが並ぶ辺の寸法は、プローブピンが４００本必要であるため、４００×０．０２ｍｍ＝８ｍｍに両側１ｍｍの合計１０ｍｍになる。測定は、両側１ｍｍ空けて中央部の８ｍｍで実施した。図の横軸が測定開始点からの距離、縦軸がバックアップ板の凸部表面からの高さを示す。中央部（左端から４ｍｍの場所）が５μｍ凹む形の反りが発生していることがわかる。このように反りが発生した場合、プローブピン３に高さばらつきが生じるため、良好な接触性を得るためのオーバードライブ量を大きくする必要が生じ、プローブピン根元に負荷される曲げ応力が大きくなり、ひいてはプローブピン３の耐久性劣化につながる。
従って、図１３に示すように反りを低減する対策が必要になる。対策としては３通り考えられる。なお、図１３（Ａ），（Ｂ），（Ｃ）は基材４を裏面側からみた図である。
一つ目は、図１３（Ａ）に示すように、基材４の裏面に反り強制用板４１を貼り付ける、あるいは基材４の端面に切り欠き４２を形成する。反り強制用板４１の取り付け位置、切り欠き４２の形成位置は極力プローブピン３に近い方が好ましい。
二つ目は、図１３（Ｂ）に示すように、基材４の裏面に表面の配線に悪影響を及ぼさないレベルの深さで複数本の切れ込み４３を形成した構造である。横一方向、縦一方向、或いは横方向および縦方向の両方の３通りが考えられるが、反りの度合いに応じて選択すればよい。
三つ目は、図１３（Ｃ）に示すように、基材４の裏面を研削した後に、曲げの起点になる部分に表面の配線に悪影響を及ぼさないレベルの深さで切れ込み４３を形成した構造である。
これらの構造を採ることにより、プローブピン３と配線層５を有する基材４の研削後の厚さが薄い場合も反りを低減することができる。また、良好な接触をえるためのオーバードライブ量を小さく保てるため、プローブピン３の高寿命化を図ることができる。
以上、説明したように、本発明の第二の実施形態に示す構造を採ることにより、更なる接触信頼性向上と、本発明第一の実施形態の構造体組立て容易化を図ることができる。また、バックアップ板７の精度緩和も可能になり、低コスト化を図ることが出来る。
（製造方法について）
次に、図１４および図１５を参照して、本発明の第一および第二の実施の形態に係る検査プローブ構造およびプローブ先端構造の製造方法について詳細に説明する。尚、本例では、図５（Ｂ）に示す第２の構成例を製造する場合を例に挙げて説明する。
まず、図１４を参照して、本発明第一の実施形態のプローブピン３と配線層５を有するプローブ基材４の製造方法および検査基板８への取り付け方法について説明する。
最初に図１４（Ａ）に示されるように、プローブピン形成エリアに座ぐりを形成した後に強度が維持できるように５００μｍ以上の厚さの基材４を準備する。プローブ製造の熱履歴によるピン位置精度の劣化を抑制することとウエハ検査実施時の高温状態での検査の時に半導体電極とプローブピンの位置ずれを抑制することを目的として半導体材料として汎用的に使用されているシリコンと熱膨張係数の近い材料であるガラスセラミックス、ガラス、シリコンを使用する。これらの材料の中でも加工容易性、電気特性の観点からガラスセラミックを使用することが好ましい。次に図１４（Ｂ）に示されるように、基材４のプローブピン３を形成する領域にグラインダーにより、外形カット工程のグラインダーの精度を考慮して１５０μｍ以上の深さで座ぐり１６を形成する。引き続いて、図１４（Ｃ）に示されるように、基材４の表面およびこの座ぐり１６にシード層１８をスパッタ又は蒸着で０．３μｍ成膜させた後、図１４（Ｄ）に示されるように、犠牲層１７となる金属層（例えば、銅）を座ぐり部分の犠牲層表面が基材４の表面以上になるまで電気めっきにより形成する。プローブ基材４表面にめっきする。そして図１４（Ｅ）に示されるように、めっき後研磨を行うことにより、座ぐり１６にのみ犠牲層１７が充填された構造になる。
次に図１４（Ｆ）に示されるように、犠牲層１７が露出した面に０．３μｍ程度の厚さのシード層１８を形成する。引き続いて、図１４（Ｇ）に示されるように、この面にレジスト１９を２０μｍ程度の厚さに塗布あるいは接着し、図１４（Ｈ）に示されるように、露光／現像によりプローブピン３および配線層５にあたる部分のレジスト１９が抜けた形状を形成する。そして図１４（Ｉ）に示されるように、この凹部にめっきによりバネ性を有する金属層２０を成長させる。引き続き図１４（Ｊ）に示されるように、この上面にレジスト塗布／露光／現像を行い、プローブピン先端部分と配線層の上に凹部を形成する。次に図１４（Ｋ）に示されるように、この凹部に、先端には接触特性の良い金属層１０を、配線部には低抵抗金属層９をめっきあるいはスパッタする。
この後、図１４（Ｌ）に示されるように、ウエットエッチングによりレジスト１９を除去しプローブピン及び配線層を残す。次に図１４（Ｍ）に示されるように、露出したシード層１８をミリング等で除去し、最後に図１４（Ｎ）に示されるように、犠牲層１７をウエットエッチングで除去してプローブピンを形成する。そして、図１４（Ｏ）に示されるように、所望の外形形状に基板４をカッティングすることによりプローブピン３と配線層５を有する基材４が完成する。続いて、図１４（Ｐ）に示されるように、ＦＰＣ６あるいはＴＣＰを基材４の配線層の先端にある外部端子にＡＣＦ熱圧着により接続する。さらに図１４（Ｑ）に示されるように、検査基板８上のバックアップ板７に取り付ける。
半導体装置１の電極２に対するプローブピン３の接触角度は、バックアップ板７の傾斜角によって決定される。従って、バックアップ板７は非常に高い製造精度を必要とし、組立てには高い技能を必要とする。最後に検査基板８とＦＰＣ６あるいはＴＣＰの他方の端子をＡＣＦ等により接続する。
次に、図１５を参照して、本発明の第二の実施の形態のプローブピン３と配線層５を有するプローブ基材４の製造方法について説明する。
最初に図１５（Ａ）に示されるように、５００μｍ以上の厚さの基材４を準備する。基材４は、例えば、セラミックス、ガラスセラミックス、ガラス、シリコンから成る。次に図１５（Ｂ）に示されるように、基材４のプローブピン３を形成する領域にグラインダーにより、１５０μｍ以上の座ぐり１６を形成する。引き続いて、図１５（Ｃ）〜（Ｅ）に示されるように、座ぐり１６に犠牲層１７となる金属層（例えば、銅）をめっきにより充填する。
次に図１５（Ｆ）に示されるように、犠牲層１７が露出した面に０．３μｍ厚さのシード層１８を形成する。そして図１５（Ｇ）に示されるように、この面にレジスト１９を２０μｍ程度の厚さに塗布あるいは接着し、図１５（Ｈ）に示されるように、露光／現像によりプローブピン３および配線層５にあたる部分のレジスト１９が抜けた形状のレジストパターンを形成する。引き続いて、図１５（Ｉ）に示されるように、この凹部にめっきによりバネ性を有する金属膜２０を成長させる。さらに、図１５（Ｊ）に示されるように、レジスト塗布／露光／現像を行い、プローブピン先端部分とピッチ拡張配線上に凹部を形成する。
引き続き図１５（Ｋ）に示されるように、凹部の先端には接触特性の良い金属層１０を、凹部の配線部には低抵抗金属膜９をめっきあるいはスパッタする。
また、先にプローブピン先端部分にのみ凹部を形成し、この凹部に接触特性の良い金属層１０をめっきあるいはスパッタし、次にピッチ拡張配線上にのみ凹部を形成し、この凹部に低抵抗金属膜９をめっきあるいはスパッタしても良い。
この後、図１５（Ｌ）、（Ｍ）に示されるように、ウエットエッチングによりレジスト１９と、シード層１８の除去を行う。ここまでの動作は、前述した本発明の第一の実施の形態と同様である、
続いて図１５（Ｎ）に示されるように、プローブピン３および配線層５を有する面を水平面の出た定盤２２にワックス２１あるいは接着材で取り付ける。引き続いて、図１５（Ｏ）に示されるように、裏面側から犠牲層１７が露出するまで、例えば基材４を１５０μｍ以下まで削り込む。その後、図１５（Ｐ）に示されるように、定盤２２から取り外す。
図１５（Ｑ）に示されるように、犠牲層１７を除去する。その後、図１５（Ｒ）に示されるように、厚さが５００μｍ以上、大きさがプローブピン３と配線層５を有する基材４と同じで曲げの起点になる部分から中央方向をくり貫いた形状のサポート基板１４とプローブピン３と配線層５を有する基材４を接着材１３により貼り合わせる。図１５（Ｓ）に示されるように、プローブと配線層を有する基材の研削後の厚さが１００μｍよりも薄い場合、第二の実施の形態で示した３通りの対策を採った構造を検査基板８取り付け前に基材４に形成する。
切り欠き４１、切れ込み４３の形成は、基材４裏面を研削した後の工程でダイシングソーやレーザを用いて加工を施す。反り強制板４１の貼り付けは、基材４と同じ材質で所望のサイズに切断し、これを接着材により基材裏面へ取り付ける。
以上の説明から明らかなように、本発明では、弾性を有する金属層をコアとし、半導体装置の電極材料に応じて先端部分の構造を最適化したプローブピンと、配線層を有する基材と、検査基板への配線引き出しを行う配線層を有する柔軟な基板と、検査基板中央部に半導体装置の電極とプローブピンの接触角度を決める基材を設置するバックアップ板と、を有する構造体であって、プローブピンが半導体装置の電極と接触する面に半導体装置の電極材料に応じて接触特性の良い材料を一層配置した構造とし、電極ピッチ拡張変換のために基材上に形成される配線層の上に形成した低抵抗金属層とを有しており、接触特性の良い材料層と低抵抗金属層とが分離された検査プローブ構造を採る。このような構成を採用することにより、半導体装置の電極と検査プローブの安定した確実な電気的接触を得ることができ、実用レベルの耐久性を実現することができる。さらに、プローブピンと配線層を有する基材を四辺一括で製造し、これに貫通孔を有する凸形状のバックアップ板を有する検査基板に装着する検査プローブ構造とすることにより、より高い接触信頼性を得ることができる。

Claims (17)

1. 半導体装置（１）の電気的特性を検査する検査プローブにおいて、
   基材（４）と、
   前記基材上に設けられた配線層（５）と、
   前記配線層と電気的に接続され、基材から突出して設けられたプローブピン（３）と、
   前記プローブピンの先端に設けられた第１金属層（１０）と、
   前記配線層の上に形成された第２金属層（９）とを有し、
   前記第１金属層（１０）と前記第２金属層（９）とが分離された構造であり、
   前記半導体装置の電極は周辺に配置された多数のピン ( ２ ) から成り、前記半導体装置の電気的特性を検査するために、前記多数のピン（２）を検査基板（８）へ接続することが必要である場合、
   前記基材（４）と前記検査基板（８）との間に電気的に接続される柔軟性を有する配線基板（６）と、
   前記検査基板（８）上に搭載されて前記基材（４）を設置するバックアップ板（７）とを備え、
   前記多数のピン（２）は、前記プローブピン（３）、前記配線層（５）、および前記配線基板（６）を介して前記検査基板（８）に接続されており、
   前記基材（４）の周辺部分は接着材を介して前記基材と同じ材質のサポート基板（１４）と一体化され、該サポート基板は前記検査基板（８）上に搭載されており、
   前記バックアップ板（７）は、前記プローブピン（３）が前記半導体装置（１）の電極（２）に対して所定の角度が得られるように前記検査基板の中央部分に凸形状に形成されていることを特徴とする検査プローブ。
2. 前記第１金属層が、前記半導体装置の外部電極端子材料に応じて接触特性の良い材料で選択されていることを特徴とする請求項１に記載の検査プローブ。
3. 前記第２金属層が、前記配線層の体積抵抗率よりも小さい体積抵抗率である請求項１に記載の検査プローブ。
4. 前記基材に前記プローブピンが複数設けられている請求項１に記載の検査プローブ。
5. 前記第１金属層（１０）と前記第２金属層（９）とが同一材料から成る、請求項１に記載の検査プローブ。
6. 前記第１金属層（１０）と前記第２金属層（９）とが異種材料から成る、請求項１に記載の検査プローブ。
7. 前記第１金属層（１０）が、前記半導体装置の外部端子電極（２）より高い硬度を有することを特徴とする、請求項１〜６のいずれか１つに記載の検査プローブ。
8. 前記プローブピンの半導体装置電極形成面に対する角度が０〜４５°であることを特徴とする請求項１〜６のいずれか１つに記載の検査プローブ。
9. 前記バックアップ板（７）と前記検査基板（８）の一部に貫通孔（１５）を有している、請求項１に記載の検査プローブ。
10. 前記基材（４）に発生する反りを低減する反り低減手段（４１，４２，４３）を有する、請求項１に記載の検査プローブ。
11. 前記反り低減手段が、前記基材（４）の裏面に貼り付けられた反り強制用板（４１）である、請求項１０に記載の検査プローブ。
12. 前記反り低減手段が、前記基材（４）の端面に形成された切り欠き（４２）である、請求項１０に記載の検査プローブ。
13. 前記反り低減手段が、前記基材（４）の曲げの起点になるエッジ部分に形成された切れ込み（４３）である、請求項１０に記載の検査プローブ。
14. 前記反り低減手段が、前記基材（４）の裏面に、前記基材の表面および配線部に影響ない深さに、形成された複数本の切れ込み（４３）である、請求項１０に記載の検査プローブ。
15. 前記複数本の切れ込み（４３）が横方向に入っている、請求項１４に記載の検査プローブ。
16. 前記複数本の切れ込み（４３）が縦方向に入っている、請求項１４に記載の検査プローブ。
17. 前記複数本の切れ込み（４３）が横方向および縦方向の両方向に入っている、請求項１４に記載の検査プローブ。

Images