JP3658334B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3658334B2 JP3658334B2 JP2001091643A JP2001091643A JP3658334B2 JP 3658334 B2 JP3658334 B2 JP 3658334B2 JP 2001091643 A JP2001091643 A JP 2001091643A JP 2001091643 A JP2001091643 A JP 2001091643A JP 3658334 B2 JP3658334 B2 JP 3658334B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- semiconductor device
- semiconductor
- semiconductor element
- contact terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【産業上の利用分野】
本発明は、対接する電極に接触した接触端子を通して電極に電気信号を伝送する接続装置およびその製造方法、ならびに、それを用いた試験装置に関し、特に、半導体素子検査用の多数で高密度の電極に対して接触することに好適な接続装置に関するものである。
また、上記接続装置により半導体素子の電気的特性を検査し、製造する方法を提供するものである。
【0002】
【従来の技術】
図17(A)に示したウエハ1は、その面上に多数のLSI用の半導体素子(チップ)2が設けられ、切り離して使用に供される。図17(B)は、上記半導体素子2の内の1個を拡大して示した斜視図である。該半導体素子2の表面には、その周囲に沿って多数の電極3が列設されている。
【0003】
こうした半導体素子2を工業的に多数生産し、その電気的性能を検査するには、図18および図19に示すような構造の接続装置が用いられている。この接続装置は、プローブカード4と、これから斜めに出たタングステン針からなるプローブ5とで構成される。この接続装置による検査では、プローブ5のたわみを利用した接触圧により前記電極3をこすって接触をとり、その電気特性を検査する方法が用いられている。
【0004】
また、半導体素子の高密度化が進み、図20に示したように、はんだ接続に供するはんだバンプ6をその電極上に有するチップ状の半導体素子2が開発されている。このような半導体素子2についての検査として、図21に示すように、半導体素子2を、配線基板7の表面の電極8に対向させ、上記はんだバンプ6を介して接続する方法がある。この方法は、高密度実装、歩留まりの高い一括接続に適することから、その応用が拡大している。
【0005】
上記のような半導体素子の高密度化、狭ピッチ化がさらに進み、高速信号による動作試験が必要になった場合の半導体素子の特性検査を可能とする検査方法および検査装置として、特開昭64−71141号公報に記載された技術がある。この技術は、互いに反対方向に突出するようにバネで付勢された2本の可動ピンを、チューブに出没自在に嵌め込んだ形状のスプリングプローブを用いるものである。すなわち、このスプリングプローブの一端側の可動ピンを、検査対象物の電極に当接させ、他端側の可動ピンを、測定回路側の基板に設けられた端子に当接することにより、検査を行う。
【0006】
スプリングプローブ以外の極細プローブの例として、1988年度のITC(インターナショナル テスト コンファレンス)の講演論文集の601頁から607頁に記載された技術がある。図22は、その構造概略図、図23は同じく要部拡大斜視図である。ここで用いられる導体検査用のプローブは、フレキシブルな誘電体膜20の上面にリソグラフ技術で配線21を形成し、被検査対象の半導体の電極に対応する位置に設けた誘電体膜20のスルーホール22にめっきにより、半円形のバンプ23を形成したものを接触端子として用いるものである。この技術は、誘電体膜20の表面に形成した配線21および配線基板24を通じて検査回路(図示せず)に接続されているバンプ23を、板ばね25によって、検査対象の半導体素子の電極に押し当てて、信号の授受を行って検査する方法である。
【0007】
また、特開平5−211218号公報に記載されるものがある。これは、金属板、例えば、ステンレス板に、テフロン等の非導電皮膜物で部分的に覆い、覆われていない金属部分に、先端が尖った形状である突起を有する窪みツールを用いて、その突起を押しつけることにより、突起の形状に相当する形状の窪みを形成し、これに、金属を鍍金して金属層を形成し、さらに、それに、誘電体基体が積層される。そして、金属層を含む誘電体基体を金属板から剥がして、構成される。すなわち、このものは、基体上に、尖った接触部分を有するコネクタパッドが複数個配置されたものである。そして、この尖った接触部分を集積回路パッドに押しつけて、検査を行う。また、公知例として、特開昭51―148358号公報、特開平3―135702号公報、特開平1―184477号公報がある。
【0008】
【発明が解決しようとする課題】
ところで、近年、半導体素子の高密度化に伴って、検査用のプローブの高密度多ピン化が進み、半導体素子の電極と検査回路間で電気信号を伝送するための簡便な接続装置の開発が望まれている。また、それらを用いた半導体装置の検査方法、製造方法の開発が望まれている 。そこで、このような観点から、上記従来の技術について検討する。
【0009】
図17、図18に示した従来のプローブカードの検査方法では、プローブ5の形状から、そこでの集中インダクタンスが大きく、高速信号での検査に限界がある。すなわち、プローブカード上での信号線の特性インピーダンスをR、プローブの集中インダクタンスをLとすると、時定数はL/Rとなり、R=50ohm、L=50nHの場合で1nsで、この程度の高速信号を扱うと、波形がなまり、正確な検査ができない。従って、通常は、直流的な特性検査に限られている。また、上記のプロービング方式では、プローブの空間的な配置に限界があり、半導体素子の電極の高密度化、総数の増大に対応できなくなっている。
【0010】
一方、2個の可動ピンからなるスプリングプローブを用いる方法は、プローブの長さが比較的短いため高速電気特性を検査することが可能である。但し、自己インダクタンスは、裸のプローブ長にほぼ比例する。したがって、直径0.2mm、長さ10mmのプローブの場合、そのインダクタンスは、9nH程度となる。高速電気信号を乱すクロストークノイズおよびグランドレベルの変動(グランドのリターン電流)は、上記自己インダクタンスの関数となり、裸のプローブ長にほぼ比例する。このため、数百MHz以上の高速信号を用いる場合は、10mm以下の短いプローブが必要である。しかし、このようなスプリングプローブを製作することは、困難であり、現実的ではない。
【0011】
また、図22、図23に示した銅配線の一部にめっきにより形成したバンプをプローブとする方法は、バンプの先端部が平坦あるいは半円形となるため、アルミニウム電極やはんだ電極などの材料表面に酸化物を生成する被接触材料に対しては、接触抵抗が不安定になり、接触時の荷重を数百mN以上にする必要がある。しかし、接触時の荷重を大きくしすぎることには問題がある。すなわち、半導体素子の高集積化が進み、高密度多ピン、狭ピッチの電極が半導体素子表面に形成されている。そのため、電極直下に多数の能動素子が形成されているため、半導体素子検査時のプローブの電極への接触圧が大き過ぎると、電極およびその直下の能動素子に損傷を与えるおそれがある。
【0012】
また、特開平5−211218号公報に開示される方法は、成形型とする金属板に、窪みツールを押しつけることにより、機械的に穴をあけるため、穴あけ精度が悪いという問題がある。すなわち、機械的な操作で行われるため、位置決め精度に限界がある。また、穴のあき方にもばらつきを生じる。この結果、突起の位置、形状および大きさにばらつきが生じるという問題がある。
【0013】
さらに、特開平5−211218号公報に開示される方法には、各突起の接触圧を適度な値とすることが配慮されていない。特に、特開平5−211218号公報に開示される方法には、突起の形状等にばらつきが生じることが予想されるため、接触が不十分な突起を完全に接触させるには、全体として大きな接触圧が必要となり、部分的には、過大な接触圧となってしまうという問題がある。
【0014】
本発明の第1の目的は、被検査対象について、多点かつ高密度で接触できる接触端子を有する接続装置およびその製造方法を提供することにある。
【0015】
本発明の第2の目的は、プローブの長さを短くできて、高周波数まで対応できる電気特性を有する接続装置およびその製造方法を提供することにある。
【0016】
本発明の第3の目的は、加工精度が高く、しかも、微細な組立て作業を要せずに製造できる接続装置およびその製造方法を提供することにある。
【0017】
本発明の第4の目的は、小さな接触圧で、接触特性が安定な接触端子を実現させる接続装置およびその製造方法を提供することにある。
【0018】
また、本発明の第5の目的は、高密度かつ多ピンで、電気特性の優れた接続装置を有する検査装置を提供することにある。
その他の目的として、上記接続装置により狭ピッチの電極を有する半導体素子の電気的特性を検査し、製造する方法を提供することにある。
【0019】
【課題を解決するための手段】
上記目的を達成する手段として、本願で開示する発明の一例を挙げると次の通りである。半導体ウエハの位置決めを行う工程と、接触端子を前記半導体ウエハ上に設けられた半導体素子の電極に接触させる工程と、前記半導体素子とテスタとの間で電気信号の授受を行い、前記半導体素子を検査する工程とを有する半導体装置の製造方法であって、型材を異方性エッチングして形成した穴に導電性材料を充填し、前記型材を除去することにより形成された接触端子を前記半導体素子の電極と接触させることを特徴とする半導体装置の製造方法である。
【0027】
【作用】
上記の構成によれば、接触端子を、型材の異方性エッチング穴を型として形成される突起で構成することができる。異方性エッチングによれば、例えば、角錐形状の先端が尖った形状の穴が得られる。この穴を型とすることにより、先端側になるほど断面積が小さくなり、かつ、基端側から先端側に向かう複数本の稜を有する形態の突起が得られる。また、エッチング条件を管理することにより、微細で、高密度の接触端子を、多数個、高精度に配置することができる。従って、測定対象物の高密度化に対応することができる。
【0028】
また、異方性エッチングによる穴を利用することにより、接触端子の長さを、接触端子をシリコンのエッチング工程で形成しうる程度に短く(0.001〜0.5mm)形成することができる。これにより、高速信号の乱れを小さくすることができる。
【0029】
また、高密度多ピン、狭ピッチの半導体素子の表面電極を全ピン接触することにより、半導体素子全面で電源供給可能な電圧変動の少ない安定した動作状態での検査が実現できる。その結果、高速AC検査が可能となり、半導体素子の高速動作の確認と出力波形の詳細な観察が可能となり、半導体素子の特性マージンを把握することができることにより、半導体素子の設計への効率の良いフィードバックが可能となる。
【0030】
また、緩衝層を設けることにより、電極と接触端子の間隔のばらつきを吸収することができる。すなわち、絶縁フィルムの材料、膜厚、および、緩衝層の弾性率を適宜に設定することにより、接触端子は、プロービング時に電極およびその直下の能動素子に損傷を与えない適度な値に容易に設定することが可能である。また、接触対象である電極に多少の段差があっても、絶縁フィルムのたわみおよび緩衝層の弾性により、所定の力にて電極に接触することができる。
【0031】
電極パターンの変更に対しては、エッチングパターンを取り換えるのみで容易に対応することができる。
【0032】
絶縁フィルムの材料として、ポリイミドのような高温で使用できる材料を用いることにより、高温での動作試験が可能となり、検査対象がシリコン系の半導体素子の場合は、接触端子を形成した上記絶縁膜をシリコン基板に固着することにより、線膨張率の差による変位が少ない接続装置が実現でき、例えば、ウエハ状態でも容易に高温で検査可能である。
【0033】
また、上記接続装置の接続端子の先端位置を、製造時の温度と実使用時での温度との差を考慮して、製造時に材料間の線膨張率の差による先端位置の変位をあらかじめ設計値に入れて設計したホトレジストマスクを用いて接続端子を形成することにより、高温でも接続端子の先端位置精度が極めて良好な接続装置が実現できる。
【0034】
従って、半導体素子の電極を被接触対象とした高密度、超多ピンで高速信号による動作試験が可能で、高温でも接触端子の先端位置精度が良好で電極パターンの変更にも容易に対応できる接触装置が製作可能である。
【0035】
なお、本発明の接続装置は、接触対象が半導体素子に限定されることなく、対向する電極の接触装置としても対応でき、狭ピッチ、多ピンであっても製作可能である。
【0036】
【実施例】
以下、本発明に係る接続装置、接触端子、および検査装置およびそれを用いた半導体装置の検査方法、製造方法について、実施例に基づいて説明する。
【0037】
図14は、本発明の接続装置の第1実施例の要部を示す。本実施例の接続装置は、基板109と、その上に設けられた緩衝層108と、絶縁フィルム104と、接触端子103と、絶縁フィルム104に設けられ、該接触端子103から引出された引出し用配線105とを有する。基板109は、配線基板107に搭載され、絶縁フィルム104は、その周縁部が基板109より外側に延長するように設けられ、延長部104aは、基板109の外側で滑らかに折り曲げられて、配線基板107上に固定されている。その際、引出し用配線105が、配線基板107に設けられている電極110aに、電気的に接続される。接続は、例えば、はんだ111を用いて行われる。なお、図14では、簡単のため、接触端子103を1つのみ示す。
【0038】
配線基板107は、例えば、ポリイミド樹脂、ガラスエポキシ樹脂等の樹脂材からなり、内部配線107aおよび接続端子107bを有している。前記電極110aは、例えば、内部配線107aの一部に接続されるスルーホール110bで構成される。配線基板107と基板109とは、例えば、シリコン系接着剤を用いて接着される。
【0039】
絶縁フィルム104は、可撓性があり、好ましくは、耐熱性がある樹脂で形成する。本実施例では、ポリイミド樹脂が用いられる。緩衝層108は、エラストマ等の弾性を有する物質で構成される。具体的には、シリコーンゴム等が用いられる。接触端子引103および出し用配線105は、導電性材料で構成される。これらの詳細については、後述する。また、図14では、接触端子103および引出し用配線105は、説明の簡単のため、1の接触端子分のみ示すが、もちろん、実際には、後述するように複数個が配置される。
【0040】
図15に本発明の接続装置の第2実施例の要部を示す。図15に示す接続装置は、接触端子112および引出し用配線114の構造が異なる他は、上記図14に示す接続装置と同様に構成される。すなわち、本実施例では、絶縁フィルム113に突起部を設け、これに導体膜を設けて、接触端子112を構成したのものである。本実施例では、導体膜は、引出し用配線114と、同じ材料で、同じプロセスで一体的に設けられる。また、引出し用配線114は、上記図14の例とは異なり、配線基板107とは対向しない面に設けられる。従って、配線基板107の電極110aと接続するために、絶縁フィルム114に、金属めっきで充填されたビア115が設けてある。なお、ビアでなく、ワイヤボンディングによって接続するようにしてもよい。
【0041】
図16に本発明の接続装置の第3実施例の要部を示す。図16に示す接続装置は、接触端子116および引出し用配線114の構造が異なる他は、上記図14および図15に示す接続装置と同様に構成される。すなわち、本実施例では、絶縁フィルム117に図14に示す実施例と同様の突起部を設け、これに導体膜を設けて、接触端子116を構成したものである。導体膜は、引出し用配線114と共に、図15に示す実施例と同様にして設けられる。
【0042】
上述した第1実施例および第3実施例は、接触端子103および116を、導電性材料で構成している。そのため、この部分が他の部分より硬くなるため、測定対象物の電極に当接させた際に、接触がより良好となる。また、第2実施例および第3実施例は、接触端子112および116の導電性被覆と配線とを同じプロセスで形成できるので、製造が簡単となる。
【0043】
これらの接続装置における接触端子の配置および引出し用配線の配線パターンは、測定対象物、例えば、半導体集積回路の電極パターンに対応して種々構成される。図12および図13に、それらの例を示す。
【0044】
図12(a)は、本発明の接続装置における接触端子の配置および引出し用配線の一例を示す平面図である。図12(b)は、その配線が設けられている絶縁フィルムを折り曲げた状態を示す斜視図である。また、図13(a)は、本発明の接続装置における接触端子の配置および引出し用配線の他の例を示す平面図である。図13(b)は、その配線が設けられている絶縁フィルムを折り曲げた状態を示す斜視図である。なお、これらの図において、接触端子および引出し配線は、図示および説明の簡単のため、数を少なくし、また、密度を低くして表示してある。実際には、さらに、多数の接触端子を設けることができ、また、高密度で配置できることはいうまでもない。
【0045】
図12(a)、(b)、および、図13(a)、(b)に示すように、接続装置は、例えば、ポリイミド膜で構成される絶縁フィルム104上に、測定対象の電極に対応する位置に配置された接触端子103と、これらの接触端子103に一端が接続され、他端が絶縁フィルム104の周縁部104aに設けられる端子部105aまで引き回される引出し用配線105とが設けられる。引出し用配線105は、種々の態様で配線できる。例えば、各配線を一方向に引出して配線したり、放射状に配線したりすることができる。具体的にいえば、図12(a)および(b)の例は、絶縁フィルム104を長方形状に形成し、両端部に端子部105aを配置してある。また、図13(a)、(b)の例は、絶縁フィルム104を八角形状に形成し、八角形の各辺に設けられる端子部105aまで引出し用配線105が設けられる。
【0046】
次に、これらの接続装置の製造の概要について説明する。なお、接触端子の製造の詳細については、後述する。
【0047】
検査装置本体へ電気信号を伝送するための接続装置における配線の引き出し方法として、例えば、検査対象がウエハに形成されたLSI表面の電極である場合は、次のように行う。まず、図12(a)または図13(a)に示したように、該LSI形成ウエハの領域101よりもひと回り大きな接触端子形成用型材102を用いて、該LSI形成ウエハと同じ領域101に、接触端子103を形成するための穴を、異方性エッチングにより形成して、型を製作する。そして、この型を用いて、接触端子103を構成するための突起を設ける。さらに、接触端子形成用型材102の表面に、ポリイミド膜よりなる絶縁フィルム104、および、引き出し用配線105を形成する。また、必要に応じて、絶縁フィルム104に、図13(a)に示したように、切れ目106を入れる。そして、絶縁フィルム104を、型から外した後、図12(b)あるいは図13(b)に示すように、該LSI形成ウエハの領域101に対応する、接触端子103を形成した領域を、多角形で囲うように折り曲げる。さらに、図14に示したように、該絶縁フィルム104と配線基板107との間に、緩衝層108となるエラストマ、および、基板109となるシリコンウエハを挾みこんで、該配線基板107の電極110aに、引き出し用配線105をはんだ111で接続する。
【0048】
なお、この例では、絶縁フィルム104を、型から外してから、折り曲げて、配線基板107上に載置する例を示したが、本発明は、これに限られない。後述するように、型から外す前に、緩衝層108および基板109を一体的に取り付けてから、配線基板に載置することができる。
【0049】
次に、上記第1実施例の接続装置の接触端子部分の構造および製造方法について説明する。
【0050】
図2に示す接続装置は、絶縁フィルム104としてポリイミド膜32を有し、かつ、これに接触端子103とが設けられている。接触端子103は、突起を構成するためのバンプ35と、その先端部に被着された導電性被覆31およびめっき膜31bとで構成される。また、この接続装置は、ポリイミド膜32の一方の面(基板対向面)に、引出し用配線105を構成する、配線38およびめっき膜39が、その一端を前記バンプ35に接触させて設けられている。さらに、この上に、緩衝層108を構成するエラストマとしてシリコーンゴム41と、基板109を構成するシリコンウェハ40とが配置される。導電性被覆31は、本実施例では、金膜で構成される。また、めっき膜31bは、ロジウム膜で構成される。めっき膜31bとして、ロジウムを用いる理由は、ロジウム膜の硬度が金膜より大きいことによる。
【0051】
図2に、本実施例の接続装置の各部の代表的な寸法を示す。図2に示す寸法例から明らかなように、本実施例では、底面の一辺が40μmの四角錐形状の接触端子が実現できる。しかも、この四角錐は、型材について、フォトリソグラフィによりパターニングされるので、位置および大きさが高精度に決められる。また、異方性エッチングにより形成されるので、形状がシャープに形成できる。すなわち、断面積が先端側ほど小さくなり、かつ、稜を持つ形状とすることができる。特に、先端を、後述する表に示すように、尖った形状とすることができる。これらの特徴は、他の実施例においても共通する。
【0052】
また、本実施例の接続装置における、このような接触端子の寸法および加工精度の一例を、表1に示す。なお、寸法および配置は、一例であって、本発明は、これに限定されるものではない。また、本実施例に限らず、他の実施例においても、同様の寸法および加工精度が実現できる。
【0053】
【表1】
【0054】
接触端子の先端を尖った形状とするのは、次の理由からである。
【0055】
測定対象の電極がアルミニウムの場合、表面に酸化膜が形成されていて、接触時の抵抗が不安定となる。このような電極に対して、接触時の抵抗値の変動が0.5Ω以下の安定した抵抗値を得るためには、接触端子の先端部が、電極表面の酸化膜をつき破って、良好な接触を確保する必要がある。そのためには、例えば、接触端子の先端が半円形の場合、1ピン当たり300mN以上の接触圧で、各接触端子を電極に擦りつける必要がある。一方、接触端子の先端部が、直径10μm−30μmの範囲の平坦部を有する形状の場合には、1ピン当たり100mN以上の接触圧で、各接触端子を電極に擦りつける必要がある。
【0056】
一方、上記した数値で示される形状を持つ本実施例の接続装置の接触端子の場合には、1ピン当たり5mN以上の接触圧があれば、電極に擦り突けることなく、単に押圧するだけで、安定した接触抵抗で、通電を行うことができる。その結果、低針圧で電極に接触すればよいため、電極、または、その直下にある素子に損傷を与えることが防止できる。また、全接触端子にピン圧をかけるために必要な力を小さくすることができる。その結果、この接続装置を用いる試験装置におけるプローバ駆動装置の耐荷重を軽減し、製造コストを低減することができる。
【0057】
なお、1ピン当たり100mN以上の荷重をかけることができる場合には、例えば、底面の一辺が40μmの四角錐台の突起であれば、先端部は、一辺を30μmより小さくするならば、点のように尖っていなくともよい。ただし、上述した理由から、可能な限り、先端部の面積は小さくすることが好ましい。
【0058】
次に、図14に示す接続装置を形成するための製造プロセスについて、図1を参照して説明する。
【0059】
図1は、図14に示す接続装置を形成するための製造プロセスのうち、特に、型材であるシリコンウエハに異方性エッチングで形成した四角錐の穴を用いて、四角錐の接触端子先端部を薄膜で形成するための製造プロセスを工程順に示したものである。
【0060】
図1(a)は、厚さ0.2〜0.4mmのシリコンウエハ26の(100)面の両面に熱酸化により二酸化シリコン膜27を形成する工程を示す。シリコンウエハ26の酸化は、例えば、ウェット酸素中で酸化温度1000℃で100分の熱酸化により行なう。これにより、二酸化シリコン膜27を0.5μm程度形成する。
【0061】
図1(b)は、上記二酸化シリコン膜27の表面にホトレジストマスク28を形成し、二酸化シリコン膜27をエッチングする工程を示す。ホトレジストマスク28の形成およびパターニングは、次のように行う。まず、二酸化シリコン膜27の表面に、OFPR800(東京応化工業製)を塗布する。ついで、接触端子を形成する位置に、一辺が数十μmの正方形の開口部29のパターンを露光し、NMD3(東京応化工業製)により現像する。次に、開口部29により露出した二酸化シリコン膜27を、フッ化水素酸とフッ化アンモニウム液の1:7混液に浸漬してエッチングする。
【0062】
図1(c)は、上記ホトレジストマスク28を除去し、二酸化シリコン膜27をマスクとして、シリコンウエハ26を異方性エッチングして、(111)面に囲まれた四角錐のエッチング穴26aを形成する工程を示す。ホトレジストマスク28は、剥離剤としてS502a(東京応化工業製)を用いて除去する。シリコンウエハ26のエッチングは、例えば、水酸化カリウムと水の混液に浸漬することにより行う。なお、この液に代えて、水酸化カリウムとイソプロパノールと水の混液を用いてもよい。
【0063】
図1(d)は、異方性エッチングしたシリコンウエハ26の(111)面に、ウェット酸素中での熱酸化により、二酸化シリコン膜30を、0.5μm程度形成する工程を示す。
【0064】
図1(e)は、異方性エッチングしたシリコンウエハ26の表面の二酸化シリコン膜30の表面に、下地膜31aおよび導電性被覆31を形成する工程を示す。導電性被覆31形成工程、ここでは、金膜の形成は、薄膜形成プロセス、例えば、スパッタリング法あるいは蒸着法で形成される。具体的には、スパッタリングにより、下地膜31aとなる金属として、二酸化シリコンと密着性のよいクロムを0.02μm被着した後、スパッタリングにより、導電性被覆31となる金を0.5μm被着して、形成される。
【0065】
なお、導電性被覆31は、スパッタリング法あるいは蒸着法で、下地膜31aとして、二酸化シリコンと密着性のよいチタンを0.02μm被着した後、導電性被覆31となる金を0.5μm被着して、形成することもできる。また、導電性被覆31は、金、ロジウムなどの貴金属を0.1〜0.2μm程度、蒸着法あるいはスパッタリング法で被着した膜に、ニッケルを1〜2μm程度スパッタリング法あるいは蒸着法により被着して形成してもよい。
【0066】
図1(f)は、上記導電性被覆31の表面に、絶縁フィルムとなるポリイミド膜32を膜状に形成し、ついで、接触端子を形成すべき位置33にあるポリイミド膜32を、上記導電性被覆31の表面に至るまで除去する工程を示す。ポリイミド膜32は、例えば、感光性ポリイミドを10〜30μm程度塗布し、露光、現像することにより形成される。この際、ポリイミド膜32の、接触端子を形成すべき位置33に、開口部34が、予め定めたマスクパターンを用いて、露光、現像することにより形成される。
【0067】
なお、開口部34の形成は、他の方法で行ってもよい。例えば、次のように行う。上記導電性被覆31の表面に、ポリイミドを10〜30μm程度塗布してベークし、露光、現像して、ポリイミド膜を形成する。または、熱硬化したポリイミドの下面に、熱硬化前のポリイミドを塗布した二層のポリイミド膜を、上記導電性被覆31の表面に真空中で接着して、加熱硬化してポリイミド膜32を形成する。そのポリイミド膜32の表面に、接触端子を形成すべき位置33に開口部を設けたアルミニウムのマスクを形成する。そして、ドライエッチングにより、ポリイミド膜32を、酸素プラズマ異方性ドライエッチングあるいはエキシマレーザアブレーションにより、導電性被覆31の表面に至るまで除去し、上記アルミニウムのマスクを除去して、開口部34を形成する。
【0068】
図1(g)は、接触端子を形成すべき位置33に形成したポリイミド膜32の開口部34に露出した導電性被覆31に、導電性被覆31を電極として、ニッケルのような硬度の高い材料を電気めっきして、接触端子とするバンプ35を形成する工程を示す。
【0069】
ここで、めっき材料としては、例えば、周期表第VIII属あるいはIB属の金属およびそれらの合金が挙げられる。これらの金属または合金を電気めっきするか、ニッケルボロン、ニッケルリン等を無電解めっきすればよい。合金めっきとしては、例えば、Ni−Pd、Ag−Pd、Au−Cu、Au−Ag、Au−Niを用いる。
【0070】
図1(h)は、上記ポリイミド膜32およびバンプ35の表面に、銅を、スパッタリング法あるいは蒸着法により成膜することにより、厚さ1μm程度の導電膜36を形成して、その表面に配線形成用のホトレジストマスク37を形成する工程を示す。ホトレジストマスク37は、銅の導電膜36の表面に、感光性ポリイミドを塗布し、配線パターンを露光、現像することにより、形成する。
【0071】
図1(i)は、上記ホトレジストマスク37を用いて導電膜36(図1(h)参照)をエッチングすることにより、配線38を形成し、ホトレジストマスク37を除去して、配線38に厚さ数十μmの銅のめっき膜39を形成する工程を示す。
【0072】
図1(j)は、めっき膜39による配線を形成した上記ポリイミド膜32の表面とシリコン基板40との間にシリコーンゴム41を挟みこんで、一体化する工程を示す。
【0073】
なお、めっき膜39による配線を形成した上記ポリイミド膜32の表面に、配線の保護膜として、ポリイミドを一層形成して、そのポリイミド層の表面とシリコン基板40との間に、シリコーンゴム41を挟みこんで一体化しても良い。また、必要に応じて、シリコーンゴム41を省略することもできる。本実施例では、例えば、厚さが0.5〜3mmで、硬さ(JISA)が15〜70程度のシリコーンゴムを、エラストマとして用いている。しかし、エラストマは、これに限定されない。なお、ポリイミド膜32とシリコン基板40との接着は、シリコーンゴム41自体に接着能力があるので、格別に接着剤を用いることがない。なお、接着剤を用いて接着するようにしてもよい。
【0074】
図1(k)は、二酸化シリコン膜30およびシリコンウエハ26を導電性被覆31の表面に至るまで、それぞれエッチングして除去した後、さらに、下地膜31aをエッチングして除去して、導電性被覆31を露出させ、この導電性被覆31の表面の接触端子先端部となる部分を覆うようにホトレジストマスク42を形成する工程を示す。例えば、下地膜31aとして、クロムを用いた場合には、クロムの除去には、フェリシアン化カリウムと水酸化ナトリウムの混液を用いる。
【0075】
また、導電性被覆31として、金、ロジウム等の貴金属膜を用いて、該導電性被覆31を、下地膜31aを形成せずに、二酸化シリコン膜30の表面に形成した場合は、二酸化シリコン膜30とその表面に形成した貴金属膜との界面を剥離して、貴金属膜の表面の接触端子先端部となる部分を覆うようにホトレジストマスク42を形成してもよい。この方法によれば、二酸化シリコン膜30およびシリコンウエハ26をエッチングする工程およびクロムあるいはチタンをエッチングする工程を除くことができるので、製造時間を短縮することができる。
【0076】
図2は、上記導電性被覆31をポリイミド膜32の表面に至るまでエッチングして、個々の四角錐形状を有する導電性被覆31を必要に応じて電気的に分離し、ホトレジストマスク42を除去する工程を示す。
【0077】
この後に、接触端子先端部の四角錐形状を有する導電性被覆31の表面に、金あるいはロジウムからなるめっき膜31bを形成する。これにより、図2に示す構造の接触端子が形成される。金あるいはロジウムをめっきすることにより、電気的な接触特性を安定にし、かつ、向上させることができる。なお、金またはロジウムのめっきを省略してもよい。
【0078】
なお、導電性被覆31より硬度が大きいめっき膜を設けると、接触端子を接触させる電極の酸化膜等を突き破ることに好都合である。例えば、導電性被覆31が金である場合、それより硬度が大きいロジウムを用いてめっき膜を形成する。
【0079】
本実施例によれば、電極パッド部のピッチとして、10μm程度の接触端子まで容易に形成できる。また、接触端子の高さの精度として、±2μm以内の精度を達成できる。
【0080】
次に、図14に示す接続装置を形成するための他の製造プロセスについて、図3を参照して説明する。なお、図1に示すプロセスと同じ工程については、説明を省略する。
【0081】
図3(a)は、前記の図1(c)の異方性エッチングしたシリコンウエハ26の表面に、下地膜31a形成し、その上に導電性被覆31を形成する工程を示す。この工程では、下地膜31aとして、シリコンと密着性のよい材料、例えば、クロムを用いている。また、導電性被覆31として、例えば、金を用いている。クロムおよび金を、順次、スパッタリング法あるいは蒸着法で被着する。なお、下地膜31aとして、クロムに代えて、チタンを用いていもよい。
【0082】
なお、導電性被覆31として、金、ロジウムなどの貴金属を、0.1〜0.2μm程度、蒸着法あるいはスパッタ法で被着した膜に、ニッケルを1〜2μm程度、スパッタリング法あるいは蒸着法で被覆した膜を用いてもよい。
【0083】
次に、図1(f)から図1(j)と同様な製造工程を実施し、図3(b)に示すように、銅のめっき膜39による配線を形成した上記ポリイミド膜32の表面とシリコン基板40の間にシリコーンゴム41を挟みこんで一体化する。
【0084】
その後、図3(c)に示すように、二酸化シリコン膜27およびシリコンウエハ26を導電性被覆31の表面に至るまで、それぞれエッチングして除去する。さらに、導電性被膜31の表面にある下地膜31aをエッチングして除去して、導電性皮膜31の、接触端子先端部となる部分を覆うように、ホトレジストマスク42を形成する。その後、導電性被膜31をポリイミド膜32の表面に至るまでエッチングする。これにより、個々の四角錐形状を有した導電性被覆31を必要に応じて電気的に分離する。
【0085】
次に、ホトレジストマスク42を除去して、図3(d)に示す接続装置を形成する。
【0086】
なお、この後に、接触端子先端部の四角錐形状を有する導電性被覆31の表面に、金やロジウムをめっきしてもよい。これにより、電気的な接触特性を安定にし、かつ、向上させることができる。
【0087】
次に、図15に示す接続装置を形成するための製造プロセスについて、図4を参照して説明する。
【0088】
図4は、図15に示す接続装置を形成するための製造プロセスのうち、特に、型材であるシリコンウエハに異方性エッチングで形成した四角錐の穴を用いて、四角錐の接触端子先端部を薄膜で形成するための製造プロセスを工程順に示したものである。なお、図1に示す工程と同じ工程については、説明を省略する。
【0089】
図4(a)は、前記の図1(e)の異方性エッチングしたシリコンウエハ26の表面の二酸化シリコン膜30の表面に、下地膜31aおよび導電性被覆31を形成する工程を示す。下地膜31aは、例えば、スパッタリング法あるいは蒸着法で、クロムを0.02μm被着して形成する。導電性被覆31は、例えば、スパッタリング法あるいは蒸着法で、下地膜31a上に、金を0.2μm被着して形成される。また、下地膜31aは、クロムに代えて、チタンを、スパッタリング法あるいは蒸着法で、0.02μm被着してもよい。さらに、導電性被覆31は、金膜上に、ニッケルを1〜2μm程度、スパッタリング法あるいは蒸着法で成膜し、その表面に、ニッケル、銅または両者を、2〜40μm程度電気めっきするようにしてもよい。
【0090】
なお、導電性被覆31として、金、ロジウムなどの貴金属を、0.1〜0.02μm程度、スパッタ法あるいは蒸着法で被着した膜に、ニッケルを1〜2μm程度、スパッタ法あるいは蒸着法で被着した膜を用いてもよい。
【0091】
次に、図4(b)に示すように、上記の導電性被覆31の表面に、絶縁フィルム113(図15参照)を構成するポリイミド膜43を形成し、そのポリイミド膜43の表面とシリコン基板40の間にシリコーンゴム45を挟みこんで一体化する。ポリイミド膜43としては、例えば、ポリイミドを10〜30μm程度塗布して、加熱硬化して形成したものを用いることができる。また、熱硬化したポリイミドの下面に熱硬化前のポリイミドを塗布した二層のポリイミド膜を、上記導電性被覆31の表面に真空中で接着して、加熱硬化して形成したものを用いることができる。
【0092】
図4(c)は、二酸化シリコン膜30およびシリコンウエハ26をそれぞれエッチングして除去した後、下地膜31aをエッチングして除去し、さらに、導電性被膜31表面の接触端子先端部となる部分および配線部分を覆うように、ホトレジストマスク46を形成する工程を示す。
【0093】
なお、導電性被覆31として、金、ロジウム等の貴金属膜を用いた場合は、二酸化シリコン膜30とその表面に形成した貴金属膜との界面を剥離して、貴金属膜の表面の接触端子先端部となる部分および配線部分を覆うように、ホトレジストマスク46を形成してもよい。この場合には、上述したように、エッチング工程を省略できて、製造時間を短縮することができる。
【0094】
図4(d)は、上記導電性被覆31をポリイミド膜43の表面に至るまでエッチングして、個々の四角錐形状を有する導電性被覆31を、必要に応じて電気的に分離して配線を形成し、ホトレジストマスク46を除去する工程を示す。
【0095】
なお、この後に、接触端子先端部の四角錐形状を有した導電性膜31の表面に、金やロジウムをめっきしてもよい。それにより、電気的な接触特性を安定にし、かつ、向上させることができる。
【0096】
次に、図15に示す接続装置を形成するための他の製造プロセスについて、図5を参照して説明する。なお、図4に示すプロセスと同じ工程については、説明を省略する。
【0097】
図5(a)は、前記の図1(c)の異方性エッチングしたシリコンウエハ26の表面に、下地膜31aおよび導電性被覆31を形成する工程を示す。下地膜31aは、例えば、シリコンと密着性のよい、クロムまたはチタンを、スパッタリング法あるいは蒸着法で被着して形成される。導電性被覆31としては、例えば、金を、下地膜上31aに、スパッタリング法あるいは蒸着法で被着して形成される。
【0098】
次に、図5(b)に示すように、上記導電性被覆の表面に、ポリイミド膜43を形成し、この上に、緩衝層であるシリコーンゴム45をはさんで、シリコン基板40を一体的に固定する。この工程は、図4(b)に示す工程と同様である。
【0099】
この後、図5(c)に示すように、二酸化シリコン膜27およびシリコンウエハ26を、それぞれエッチングして除去する。さらに、導電性被覆31の接触端子先端部となる部分および配線となる部分を覆うように、ホトレジストマスク46を形成する。
【0100】
その後、図4(d)に示すプロセスと同様にして、図5(d)に示す接続装置を形成する。
【0101】
なお、この後に、接触端子先端部の四角錐形状を有する導電性被覆31の表面に、金やロジウムをめっきしてもよいことは、前述したとおりである。
【0102】
次に、図16に示す接続装置を形成するための製造プロセスについて、図6を参照して説明する。
【0103】
図6は、図16に示す接続装置を形成するための製造プロセスのうち、特に、型材であるシリコンウエハに異方性エッチングで形成した四角錐の穴を用いて、四角錐の接触端子先端部を薄膜で形成するための製造プロセスを工程順に示したものである。なお、図1または図4に示す工程と同じ工程については、説明を省略する。
【0104】
図6(a)は、前記の図1(c)の異方性エッチングした後、二酸化シリコン膜30を形成した図1(d)に示す状態にあるシリコンウェハ26の、二酸化シリコン膜30の表面に、下地膜31aおよび導電性被覆31を形成する工程を示す。下地膜31aは、上記した各実施例と同様に、例えば、スパッタリング法または蒸着法で、二酸化シリコン膜30の密着性のよい、クロムまたはチタンを0.02μm被着して形成することができる。導電性被覆31は、上記した各実施例と同様に、例えば、スパッタリング法または蒸着法で、下地膜31a上に、金を0.2μm被着して形成することができる。また、導電性被覆31は、その上に、ニッケルを1〜2μm程度、スパッタリング法または蒸着法により被着し、その表面に、ニッケル、銅または両者を、2〜40μm程度めっきするようにしてもよい。それにより、電気的な接触特性を安定にし、かつ、向上させることができる。
【0105】
なお、導電性被覆31として、金、ロジウムなどの貴金属を0.1〜0.2μm程度、蒸着法またはスパッタリング法で被着した膜に、ニッケルを1〜2μm程度スパッタリング法または蒸着法で被着し、さらに、ニッケル、銅または両者を2〜40μm程度めっきして形成される膜を用いることもできる。
【0106】
次に、図6(b)に示すように、上記の導電性被覆31の表面に、絶縁フィルム117(図16参照)を構成するためのポリイミド膜32を膜状に形成する。このポリイミド膜32に、図1(f)および(g)に示すように、導電性被覆31を電極として、ニッケルのような硬度の高い材料を電気めっきして、バンプ35を形成する。
【0107】
そのポリイミド膜32の表面とシリコン基板40の間にシリコーンゴム41を挟みこんで一体化する。ポリイミド膜32としては、例えば、ポリイミドを10〜30μm程度塗布して加熱硬化したもの、または、熱硬化したポリイミドの下面に熱硬化前のポリイミドを塗布した二層のポリイミド膜を上記導電性被覆31の表面に真空中で接着して加熱硬化したものを用いることができる。
【0108】
図6(c)は、二酸化シリコン膜30およびシリコンウエハ26をそれぞれエッチングして除去した後、下地膜31aをエッチングして除去して、導電性被覆31の接触端子先端部となる部分および配線となる部分を覆うようにホトレジストマスク46を形成する工程を示す。
【0109】
図6(d)は、上記ホトレジストマスク46で覆われていない導電性被覆31を、ポリイミド膜32の表面に至るまでエッチングして、個々の四角錐形状を有した導電性被覆31を電気的に分離して、配線を形成し、ホトレジストマスク46を除去し、導電性被覆31の表面に金属めっきする工程を示す。すなわち、ここでは、導電性被覆31の上に、ロジウムからなるめっき膜31bが形成される。これにより、これにより、電気的な接触特性を安定にし、かつ、向上させることができる。
【0110】
なお、図6(d)には、各部の寸法の一例と、導電性被覆31の膜構造とを示している。導電性被覆31は、絶縁フィルム側から、金、ロジウムの順に積層されている。
【0111】
次に、図16に示す接続装置を形成するための他の製造プロセスについて、図7を参照して説明する。なお、図6に示すプロセスと同じ工程については、説明を省略する。
【0112】
図7(a)は、前記の図1(c)の異方性エッチング後、上記図6に示す導電性被覆31と同じようにして、導電性被覆31をシリコンウェハ26に被着する。
【0113】
次に、図7(b)に示すように、上記の導電性被覆31の表面に、絶縁フィルム117(図16参照)を構成するためのポリイミド膜32を膜状に形成する。このポリイミド膜32の接触端子を形成すべき位置33に、図1(f)および(g)に示すように、導電性被覆31を電極として、ニッケルのような硬度の高い材料を電気めっきして、バンプ35を形成する。
【0114】
これに引き続いて、バンプ35を形成したポリイミド膜32の表面と、シリコン基板40の間にエラストマ41を挟みこんで一体化する工程を示す。
【0115】
なお、バンプ35を形成した上記ポリイミド膜32の表面に、保護膜として、ポリイミドを一層形成して、その表面とシリコン基板40の間にシリコーンゴム41を挟みこんで一体化しても良い。また、必要に応じて、シリコーンゴム41を省略することもできる。
【0116】
図7(c)は、二酸化シリコン膜27およびシリコンウエハ26を、それぞれエッチングして除去した後、下地膜31aをエッチングして除去し、露出した導電性被覆31の表面の接触端子先端部となる部分および配線となる部分を覆うようにホトレジストマスク46を形成する工程を示す。
【0117】
図7(d)は、上記導電性被覆31をポリイミド膜32の表面に至るまでエッチングして、個々の四角錐形状を有した導電性被覆31を必要に応じて電気的に分離して配線を形成し、ホトレジストマスク46を除去する工程を示す。
【0118】
なお、この後に、接触端子先端部の四角錐形状を有した導電性被覆31の表面に金やロジウムをめっきしてもよい。これにより、電気的な接触特性を安定にし、かつ、向上させることができる。
【0119】
上記の図1ないし図7に示した実施例では、前記の図1(e)の異方性エッチングしたシリコンウエハ26の表面の二酸化シリコン膜30の表面に形成する導電性被覆31の形成工程として、スパッタリング法あるいは蒸着法で導電材料を被着して形成する工程を示したが、異方性エッチングしたシリコンウエハ26の表面の二酸化シリコン膜30の表面に、下地膜31aを形成せずに、導電性被覆31として、有機導電性膜を形成してもよい。例えば、有機系導電性ポリマーとして、ポリピロールを塗布した後、希硫酸溶液に浸漬して導電性膜を形成すればよい。また、前記導電性被覆31として、カーボン膜、パラジウム膜等を用いてもよい。すなわち、カーボンブラック懸濁液に異方性エッチングした前記シリコンウエハを浸漬することにより、カーボン膜を導電性被覆31として形成するか、あるいは、塩化パラジウムと塩化錫の塩酸水溶液に異方性エッチングした前記シリコンウエハを浸漬した後、硫酸水溶液に浸漬してパラジウムを導電性被覆31として形成すればよい。また、金属の無電解めっき膜を設けてもよい。
【0120】
また、図1(h)および図1(i)に示した実施例では、ホトレジストマスク37を用いて導電膜36をエッチングすることにより、配線38を形成し、ホトレジストマスク37を除去して、配線38に銅のめっき膜39を形成したが、配線38を形成する他の方法として、前記の図1(g)のポリイミド膜32の開口部34に接触端子とするバンプ35を形成した後、図24(h)に示すように、ポリイミド膜32およびバンプ35の表面に導電膜36を形成し、その表面に配線形成用のホトレジストマスク47を形成し、図24(i)に示すように、上記ホトレジストマスク47に被覆されていない導電膜36の表面に、銅のめっき膜39を形成し、ホトレジストマスク47を除去した後、銅のめっき膜39で被覆されていない導電膜36を選択エッチングにより除去して、配線38を形成してもよい。ここで、ホトレジストマスク47としては、例えば、導電膜36の表面にポジ型ホトレジストLP−10(ヘキストジャパン製)を塗布し、配線パターンを露光、現像することにより形成する。
【0121】
その後は、図1(j)、図1(k)および図2と同様な製造工程を実施して、図24(j)に示す接続装置を形成すればよい。
【0122】
なお、上記導電膜36を形成する工程として、ポリイミド膜32およびバンプ35の表面に導電膜36をウェット処理により形成してもよい。すなわち、導電膜36はポリピロールを塗布した後、希硫酸溶液に浸漬して導電性膜を形成する。
【0123】
なお、図1ないし図7あるいは図24に示した実施例は、図8(a)に示すような二酸化シリコン膜50の正方形のマスク51を用いて、シリコンウエハ52の(100)面を異方性エッチングして、四角錐の接触先端部を有する接触端子を形成する例である。しかし、本発明は、これに限られない。例えば、図8(b)に示すような二酸化シリコン膜50の正方形のマスク51を用いて、シリコンウエハ52の(100)面を異方性エッチングして、先端部に(100)面の平坦部を有し、四角錐状の(111)面で囲まれた接触先端部を有する接触端子を形成することができる。図8(c)に示すような二酸化シリコン膜53の長方形のマスク54を用いて、シリコンウエハ55の(100)面を異方性エッチングして、接触端子の接触先端形状を形成することができる。図8(d)に示すような二酸化シリコン膜53の長方形のマスク54を用いて、シリコンウエハ55の(100)面を異方性エッチングして、先端部に(100)面の平坦部を有し、四角錐状の(111)面で囲まれた接触端子の接触先端形状を形成することができる。また、図8(e)に示すような二酸化シリコン膜56の正方形のマスク57を用いて、シリコンウエハ58の(110)面を異方性エッチングして、接触端子の接触先端形状を形成することができる。さらに、図8(f)に示すような二酸化シリコン膜59の長方形のマスク60を用いて、シリコンウエハ61の(110)面を異方性エッチングして、接触端子の接触先端形状を形成してもよい。
【0124】
なお、これまで述べた例では、接触端子を形成するための型材として、シリコンウエハを用いている。しかし、本発明は、これに限定されない。異方性エッチングによって、先端が尖った形状の穴が形成できる結晶であれば、他の結晶を用いてもよい。
【0125】
また、上記各例では、接触端子として設けられたものは、全て配線が接続され、有効に使用できるものである。しかし、配線が接続されない、単なる突起としてのみ機能するダミー接触端子を設けることができる。すなわち、接触端子の高さと同じか、または、適宜に設定した高さで、ダミーの接触端子を、必要に応じて適度に配置することができる。これにより、接触端子の高さばらつき、または、被接触対象への押し付け圧力の調整が容易になり、接触特性および信頼性を向上することができる。
【0126】
図9は、本発明の接続装置を用いた一実施例である検査装置の要部を示す説明図である。
【0127】
本実施例において、検査装置は、半導体素子の製造におけるウエハプローバとして構成されている。この検査装置は、被検査物を支持する試料支持系160と、被検査物に接触して電気信号の授受を行なうプローブ系100と、試料支持系160の動作を制御する駆動制御系150と、測定を行なうテスタ170とで構成される。なお、被検査物としては、半導体ウエハ1を対象としている。この半導体ウエハ1の表面には、外部接続電極としての複数の電極1aが形成されている。
【0128】
試料支持系160は、半導体ウエハ1が着脱自在に載置される、ほぼ水平に設けられた試料台162と、この試料台162を支持する、垂直に配置される昇降軸164と、この昇降軸164を昇降駆動する昇降駆動部165と、この昇降駆動部165を支持するX−Yステージ167とで構成される。X−Yステージ167、筐体166の上に固定される。昇降駆動部165は、例えば、ステッピングモータなどからなる。X−Yステージ167の水平面内における移動動作と、昇降駆動部165による上下動などを組み合わせることにより、試料台162の水平および垂直方向における位置決め動作が行われるものである。また、試料台162には、図示しない回動機構が設けられており、水平面内における試料台162の回動変位が可能にされている。
【0129】
試料台162の上方には、プローブ系100が配置される。すなわち、当該試料台162に平行に対向する姿勢で接続装置100aおよび配線基板107が設けられる。この接続装置100aには、接触端子103を有する絶縁フィルム104と、緩衝層108および基板109が一体的に設けられている。各々の接触端子103は、該接続装置100aの絶縁フィルム104に設けられた引出し用配線105を介して、配線基板107の下部電極110aおよびスルーホール110bと、内部配線107aとを通して、該配線基板107に設けられた接続端子107bに接続されている。なお、本実施例では、接続端子107bは、同軸コネクタで構成される。この接続端子107bに接続されるケーブル171を介して、テスタ170と接続される。ここで用いられる接続装置は、図14に示した構造のものであるが、これに限定されない。図15あるいは図16に示す構造のものを用いることもできる。
【0130】
駆動制御系150は、ケーブル172を介してテスタ170と接続されている。また、駆動制御系150は、試料支持系160の各駆動部のアクチュエータに制御信号を送って、その動作を制御する。すなわち、駆動制御系150は、内部にコンピュータを備え、ケーブル172を介して伝達されるテスタ170のテスト動作の進行情報に合わせて、試料支持系160の動作を制御する。また、駆動制御系150は、操作部151を備え、駆動制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。
【0131】
以下、本実施例の検査装置の動作について説明する。試料台162の上に、半導体ウエハ1を固定し、X−Yステージ167および回動機構を用いて、該半導体ウエハ1に形成された電極1aを、接続装置100aに形成された接触端子103の直下に位置決めするため、調整する。その後、駆動制御系150は、昇降駆動部165を作動させ、試料台162を所定の高さまで上昇させることによって、複数の接触端子103の各々の先端を目的の半導体素子における複数の電極1aの各々に所定圧で接触させる。ここまでは、操作部151からの操作指示に従って、駆動制御系150により実行される。なお、これらの位置決め等の調整を自動的に行なうようにしてもよい。例えば、半導体ウェハ1に基準位置のマークを予め付しておき、これを読み取り装置で読み取って、座標の原点を設定するようにして、行なうことができる。この場合、電極の位置は、予め設計データを受け取ることにより、駆動制御部150において既知となる。
【0132】
この状態で、ケーブル171、配線基板107、絶縁フィルム104、および接触端子103を介して、半導体ウエハ1に形成された半導体素子とテスタ170との間で、動作電力や動作試験信号などの授受を行い、当該半導体素子の動作特性の可否などを判別する。上記の一連の試験動作が、半導体ウエハ1に形成された複数の半導体素子の各々について実施され、動作特性の可否などが判別される。
【0133】
次に、本発明の接続装置を用いた一実施例である半導体素子のバーンイン工程での検査装置の一例について説明する。
【0134】
図10は、本発明の接続装置を用いた一実施例である半導体素子のバーンイン工程での検査装置の要部を示す斜視図、図11は、バーンイン用の半導体素子検査装置の断面図である。
【0135】
本実施例は、ウエハ状態の半導体素子に電気および温度ストレスを高温状態で加え、半導体素子の特性検査を実施するウエハプローバとして構成されている。また、本実施例は、一度に複数枚のウエハ1を恒温槽(図示せず)に入れた状態で、特性検査が行なえるようになっている。
【0136】
すなわち、本実施例は、図11に示すように、恒温槽(図示せず)に置かれる支持具190に垂直に取り付けられるマザーボード181と、これに垂直に、すなわち、前記支持具190に並行にマザーボード181に取り付けられる、複数の個別プローブ系180とで構成される。
【0137】
マザーボード181は、各個別プローブ系180ごとに設けられるコネクタ183と、マザーボード181を介して前記コネクタ183と通じているケーブル182とを有する。ケーブル182は、本実施例では図示していないが、前記図9に示すテスタ170と同様なテスタに接続される。
【0138】
個別プローブ系180は、被検査物ごとに設けられる。この個別プローブ系180は、上記した接続装置100aと、この接続装置が固定される配線基板107と、被検査物である半導体ウェハ1を支持するウェハ支持基板185と、このウェハ支持基板185が載置され、個別プローブ系自体をマーザーボード181に取り付けるための支持ボード184と、前記接続装置100aを半導体ウェハ1に当接させるための押さえ基板186とを有する。
【0139】
ウェハ支持基板185より上方にある各部は、図10に示す構造となっている。すなわち、ウェハ支持基板185は、例えば、金属板で形成され、半導体ウェハ1を着脱自在に収容するための凹部185aと、位置決めのためのノックピン187を有する。
【0140】
接続装置100aは、上述したように、絶縁フィルム104、およびこれに設けられている接触端子103群と、緩衝層108および基板109とで構成される。この接続装置100aは、配線基板107に搭載され、各接触端子103から引出される配線が、配線107dを介して、コネクタ端子107cに接続される。このコネクタ端子107cは、前記コネクタ183と嵌合するようになっている。なお、この例は、接続装置100aとして、図14に示すものを用いているが、これに限定されない。例えば、図15および図16に示すものを用いることができる。
【0141】
この接続装置100aの上方には、押さえ基板186が装着される。この押さえ基板186は、チャネル状に形成され、そのチャネル186a内に、配線基板107が収容される。また、この押さえ基板186の周縁部には、前記ノックピン187と嵌合する穴188が設けられている。
【0142】
次に、本実施例の測定動作について、説明する。
【0143】
ウエハ支持基板185の凹部185aに、半導体ウエハ1を固定し、ノックピン187を用いて、該半導体ウエハ1に形成された各電極を、接続装置100aに形成された各接触端子103の直下に位置決めして、複数の接触端子103の各々の先端を、半導体素子における複数の電極のうち目的の電極の各々に、所定圧で接触させる。この状態で、ケーブル182、マザーボード181、コネクタ183、配線基板107、絶縁フィルム104に設けられた図10には示していない引出し用配線105(図14参照)、および、接触端子103を介して、半導体ウエハ1に形成された半導体素子とテスタとの間で、動作電力や動作試験信号などの授受を行い、当該半導体素子の動作特性の可否などを判別する。上記の一連の操作が、恒温槽(図示せず)内に設置された支持具190に固定されたマザーボード181に固定されたウエハ支持基板185に搭載された半導体ウエハ1の各々について実施され、動作特性の可否などが判別される。
【0144】
なお、接続装置の接触端子を電極に接触させる場合、上記実施例では、接触端子と電極とを一対一対応に接続させているが、これに限られない。すなわち、1の電極について、複数個の接触端子を接触させるようにしてもよい。これにより、より確実な接触を確保できる。
【0145】
上記の例では、マザーボード181を用いているが、これを用いないで、個別プローブ系180にケーブルを介してテスタに接続することにより検査を行なうようにしてもよい。この場合、個別プローブ系180は、マザーボード181に取り付けられるものと異なる構造であってもよい。例えば、マザーボード181に取り付けるための部材等を省略することができる。
【0146】
また、上記接続装置の接触端子の先端位置を、製造時の温度と実使用時での温度との差を考慮して、製造時に材料間の線膨張率の差による先端位置の変位をあらかじめ設計値に入れて設計したホトレジストマスクを用いて接触端子を形成することにより、高温でも接触端子の先端位置精度が極めて良好な接続装置が実現できる。その一例を次に述べる。
【0147】
ポリイミドの線膨張率が4×10-5/℃で、検査対象の電極を形成したシリコンウェハの線膨張率が2.9×10-6/℃であり、マスク形成時の温度が20℃で、実使用時の温度が150℃であった場合について、膨張率および温度差を考慮したポリイミドパターン設計する場合の計算は、次式で行なう。例えば、8インチウェハ表面の中心から100mmの電極位置用ホトレジストマスクは、次式により、ホトレジストマスクの中心から99.520195mmの位置として設計すればよい。言い換えれば、20℃でのシリコンウェハの電極位置の設計値に対して、その設計値の0.99520195倍の尺度でホトレジストマスクの電極位置を設計すればよい。
【0148】
【数1】
【0149】
上記各実施例では、引出し用配線105および114を通常の集中定数系での配線として扱ってきたが、本発明は、これに限定されない。接地層を設けることによって、各引出し用配線105および114を、マイクロストリップ線路とする構成としてもよい。
【0150】
これより、DC検査、高周波域、例えば、数GHz帯までのAC検査等の、半導体素子の特性検査が可能となる。
【0151】
上記の特性検査が可能な接続装置100aを用いることにより、例えば、図10に示した前記個別プローブ系180、および、図11に示した半導体素子検査装置を、前述のバーンイン検査に限ることなく、半導体素子の製造における特性検査用のウェハプローバとして用いることができる。この場合、半導体素子とテスタ170との間の動作電力や動作試験信号などの授受が、特性検査用とバーンイン用とで異なる場合でも、テスタからの信号の切り換え、または、マザーボードを交換することにより、前記の個別プローブ系180に一旦ウェハを装着すれば、一連の検査項目が終了するまで、個別プローブ系180に装着したままで検査することが可能となる。
【0152】
以上説明した実施例によれば、異方性エッチングにより、深さおよび形態のそろった穴を形成でき、その穴を型にして、接触端子のための突起を形成できる。従って、接触端子を、フォトリソグラフィ技術により、高密度かつ高精度に形成することができる。しかも、多数個の接触端子を、位置精度よく一括して形成できる。また、穴を形成する際、電極位置を定める設計情報を利用することにより、接触端子を、検査対象物の電極位置に正確に対応させることができる。
【0153】
以上に説明した各実施例は、シリコンウェハを用いているが、本発明は、これに限定されない。結晶性の他の材料を用いることもできる。
【0154】
また、上記図14、15および16に示す各実施例では、基板109を介して配線基板に接続装置を搭載しているが、基板を介さずに、緩衝層を介して絶縁フィルムを配線基板に固定するようにしてもよい。
以上、上記で説明した本実施例によれば、接続装置の接触端子を、多点、かつ、高密度化できる。しかも、多端子化において、配線基板の電極パッド部に高密度かつ高精度に先端部が尖った接続端子を一括形成することができるので接続装置の組立性を大幅に向上させる効果がある。
また、接触端子を薄膜プロセスで微細形状に形成できるので、プローブの長さを短くできて、高周波数まで対応できる電気特性を持たせることができる。
さらに、接続端子の高さ方向ばらつきは、シリコンの(100)面の異方性エッチングによる(111)面で囲まれた四角錐の形状を形成することにより、横方向ばらつきと同様に、ホトレジストマスクパターンの寸法精度に近いレベルにもっていくことができる。これにより、接続端子の先端部位置精度を大幅に向上させる効果がある。しかも、薄膜プロセスで形成するので、加工精度が高く、しかも、微細な組立て作業を要せずに製造できる。
また、上記で説明した本実施例の構成による緩衝層の弾性力によって接続端子を対向した電極に接触させる接続装置においては、接触端子と電極とのあいだの距離のばらつきを吸収して、小さな荷重で、各接触端子に均等の圧力が加わるようにすることができる。それにより、全ピンの接触を確実に行うことができる。また、検査対象物に過大な荷重をかけることを防ぐことができる。
【0155】
【発明の効果】
本発明によれば、狭ピッチの電極を有する半導体素子の電気的特性を検査し、製造する方法を提供することができる。
【図面の簡単な説明】
【図1】図1(a)−(k)は、本発明に関わる接続装置を形成する製造プロセスの一実施例の工程の一部を示す断面図である。
【図2】図2は、本発明に関わる接続装置を形成する製造プロセスの一実施例の工程の残部を示す断面図である。
【図3】図3(a)−(d)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程を示す断面図である。
【図4】図4(a)−(d)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程を示す断面図である。
【図5】図5(a)−(d)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例を示す断面図である。
【図6】図6(a)−(d)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例を示す断面図である。
【図7】図(a)−(d)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例を示す断面図である。
【図8】図(a)−(f)は、本発明に関わる接続装置の接触端子を形成するための各種形状の型を示す斜視図である。
【図9】半導体素子検査装置の駆動部の構成図である。
【図10】バーンイン用の半導体素子検査装置の個別プローブの要部を示す斜視図である。
【図11】バーンイン用の半導体素子検査装置の断面図である。
【図12】図12(a)は、本発明に関わる半導体素子検査装置の接触端子および引き出し用配線を形成したポリイミド膜の一実施例を示す平面図、図12(b)は、斜視図である。
【図13】図13(a)は、本発明に関わる半導体素子検査装置の接触端子および引き出し用配線を形成したポリイミド膜の一実施例を示す平面図、図13(b)は、斜視図である。
【図14】本発明の接続装置の第1実施例の要部を示す断面図である。
【図15】本発明の接続装置の第2実施例の要部を示す断面図である。
【図16】本発明の接続装置の第3実施例の要部を示す断面図である。
【図17】ウエハの斜視図および半導体素子の斜視図である。
【図18】従来の検査用プローブの断面図である。
【図19】従来の検査用プローブの平面図である。
【図20】はんだボールを電極上に有する半導体素子を示す斜視図である。
【図21】はんだ溶融接続をした半導体素子の実装状態を示す斜視図である。
【図22】従来のめっきによるバンプを用いた半導体素子検査装置の要部断面図である。
【図23】図22のめっきによるバンプ部分を示す斜視図である。
【図24】図24(h)、(i)、(j)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程の一部を示す断面図である。
【符号の説明】
1…ウエハ、2…半導体素子、3…電極、4…プローブカード、5…プローブ、6…はんだバンプ、7…配線基板、8…電極、20…誘電体膜、21…配線、22…ビア、23…バンプ、24…配線基板、25…板ばね、26…シリコンウエハ、27…二酸化シリコン膜、28…ホトレジストマスク、29…開口部、30…二酸化シリコン膜、31…導電性被覆、32,43…ポリイミド膜、33…接触端子、34…開口部、35…バンプ、36…導電膜、37、42、46、47…ホトレジストマスク、38…配線、39…めっき膜、40…シリコン基板、41、45…シリコーンゴム、50…二酸化シリコン膜、51…正方形のマスク、52…シリコンウエハ、53…二酸化シリコン膜、54…長方形のマスク、55…シリコンウエハ、56…二酸化シリコン膜、57…正方形のマスク、58…シリコンウエハ、59…二酸化シリコン膜、60…長方形のマスク、100…プローブ系、100a…接続装置、101…LSI形成ウエハの領域、102…接触端子形成用ウエハ、103、112、116…接触端子、104、113、117…絶縁フィルム、104a…絶縁フィルムの周縁部、105、114…引き出し用配線、105a…絶縁フィルムの端子部、106…ポリイミド膜の切れ目、107…配線基板、107a…内部配線、107b…接続端子、107c…コネクタ端子、107d…配線、108…緩衝層、109…基板、110a…電極、110b…スルーホール、111…はんだ、115…ビア、150…駆動制御系、151…操作部、160…試料支持系、162…試料台、164…昇降軸、165…昇降駆動部、166…筐体、167…X−Yステージ、170…テスタ、171、172…ケーブル、180…個別プロ−ブ、181…マザ−ボ−ド、182…ケ−ブル、183…コネクタ、184…支持ボ−ド、185…ウエハ支持基板、185a…ウエハ支持基板の凹部、186…押え基板、186a…チャンネル、187…ノックピン、188…ノックピンと嵌合する穴。
Claims (29)
- 半導体ウエハの位置決めを行う工程と、
接触端子を前記半導体ウエハ上に設けられた半導体素子の電極に接触させる工程と、
前記半導体素子とテスタとの間で電気信号の授受を行い、前記半導体素子を検査する工程とを有する半導体装置の製造方法であって、
型材を異方性エッチングして形成した穴に選択的に導電性材料を充填し、前記型材を除去することにより形成された接触端子を前記半導体素子の電極と接触させることを特徴とする半導体装置の製造方法。 - 半導体ウエハの位置決めを行う工程と、
接触端子を前記半導体ウエハ上に設けられた半導体素子の電極に接触させる工程と、
前記半導体素子とテスタとの間で電気信号の授受を行い、前記半導体素子を検査する工程とを有する半導体装置の製造方法であって、
型材を異方性エッチングして形成した穴に選択的に導電性材料を充填し、前記型材を剥離することにより形成された接触端子を前記半導体素子の電極と接触させることを特徴とする半導体装置の製造方法。 - 半導体ウエハに複数の半導体素子を設ける工程と、
前記半導体素子の電極に接触させる接触端子を介して、前記半導体素子とテスタとの間で電気信号の授受を行い、前記半導体素子を検査する工程と、
前記半導体ウエハから半導体素子を切り出す工程とを有する半導体装置の製造方法であって、
前記半導体素子を検査する工程では、
型材を異方性エッチングして形成した穴に選択的に導電性材料を充填し、前記型材を除去することにより形成された接触端子を前記半導体素子の電極と接触させて検査することを特徴とする半導体装置の製造方法。 - 半導体ウエハに複数の半導体素子を設ける工程と、
前記半導体素子の電極に接触させる接触端子を介して、前記半導体素子とテスタとの間で電気信号の授受を行い、前記半導体素子を検査する工程と、
前記半導体ウエハから半導体素子を切り出す工程とを有する半導体装置の製造方法であって、
前記半導体素子を検査する工程では、
型材を異方性エッチングして形成した穴に選択的に導電性材料を充填し、前記型材を剥離することにより形成された接触端子を前記半導体素子の電極と接触させて検査することを特徴とする半導体装置の製造方法。 - 請求項1から4のいずれかに記載の半導体装置の製造方法であって、
前記導電性材料はめっきにより充填することを特徴とする半導体装置の製造方法。 - 請求項1から5のいずれかに記載の半導体装置の製造方法であって、
前記導電性材料は、ニッケルであることを特徴とする半導体装置の製造方法。 - 請求項1から6のいずれかに記載の半導体装置の製造方法であって、
前記接触端子は、前記半導体素子の電極上に形成された酸化膜を突き破って前記電極と電気的に接続されることを特徴とする半導体装置の製造方法。 - 請求項1から7のいずれかに記載の半導体装置の製造方法であって、
前記テスタと電気的に接続された配線基板と、前記配線基板の一方の面側に設けられた絶縁フィルム上に形成され、かつ前記配線基板の電極と電気的に接続された配線と、前記配線と電気的に接続された前記接触端子とを介して、前記半導体素子と前記テスタとの間で電気信号の授受を行うことを特徴とする半導体装置の製造方法。 - 請求項8記載の半導体装置の製造方法であって、
前記半導体素子を検査する工程では、
前記配線と電気的に接続されないダミー接触端子が前記半導体素子と接触していることを特徴とする半導体装置の製造方法。 - 請求項8又は9記載の半導体装置の製造方法であって、
前記接触端子は、前記絶縁フィルムの間隙部に形成されていることを特徴とする半導体装置の製造方法。 - 請求項8から10のいずれかに記載の半導体装置の製造方法であって、
前記配線は、前記絶縁フィルムと前記配線基板との間に設けられていることを特徴とする半導体装置の製造方法。 - 請求項8から11のいずれかに記載の半導体装置の製造方法であって、
前記配線は、前記絶縁フィルムの前記配線基板と対向する面の裏面側に形成されていることを特徴とする半導体装置の製造方法。 - 請求項8から12のいずれかに記載の半導体装置の製造方法であって、
前記絶縁フィルムは、ポリイミド膜であることを特徴とする半導体装置の製造方法。 - 請求項1から13のいずれかに記載の半導体装置の製造方法であって、
前記半導体素子の1つの電極に対して、複数個の接触端子を接触させることを特徴とする半導体装置の製造方法。 - 請求項1から14のいずれかに記載の半導体装置の製造方法であって、
前記接触端子は、角錐形状であることを特徴とする半導体装置の製造方法。 - 請求項1から15のいずれかに記載の半導体装置の製造方法であって、
前記接触端子は、底面が正方形または長方形であり、先端が点または線の形状であることを特徴とする半導体装置の製造方法。 - 請求項1から16のいずれかに記載の半導体装置の製造方法であって、
前記接触端子は、四角錐形状又は四角錐台形状であることを特徴とする半導体装置の製造方法。 - 請求項17記載の半導体装置の製造方法であって、
前記接触端子は、その底面と側面とのなす角度がシリコンの(100)面と(111)面とのなす角度と等しいことを特徴とする半導体装置の製造方法。 - 半導体ウエハの位置決めを行う工程と、
接触端子を前記半導体ウエハ上に設けられた半導体素子の電極に接触させる工程と、
前記半導体素子とテスタとの間で電気信号の授受を行い、前記半導体素子を検査する工程とを有する半導体装置の製造方法であって、
型材を異方性エッチングして形成した穴に導電性材料を充填し、前記型材を除去することにより形成されたものであり、かつ先端に平坦部を有する接触端子を、前記半導体素子の電極と接触させることを特徴とする半導体装置の製造方法。 - 半導体ウエハの位置決めを行う工程と、
接触端子を前記半導体ウエハ上に設けられた半導体素子の電極に接触させる工程と、
前記半導体素子とテスタとの間で電気信号の授受を行い、前記半導体素子を検査する工程とを有する半導体装置の製造方法であって、
型材を異方性エッチングして形成した穴に導電性材料を充填し、前記型材を剥離することにより形成されたものであり、かつ先端に平坦部を有する接触端子を前記半導体素子の電極と接触させることを特徴とする半導体装置の製造方法。 - 半導体ウエハに複数の半導体素子を設ける工程と、
前記半導体素子の電極に接触させる接触端子を介して、前記半導体素子とテスタとの間で電気信号の授受を行い、前記半導体素子を検査する工程と、
前記半導体ウエハから半導体素子を切り出す工程とを有する半導体装置の製造方法であって、
前記半導体素子を検査する工程では、
型材を異方性エッチングして形成した穴に導電性材料を充填し、前記型材を除去することにより形成されたものであり、かつ先端に平坦部を有する接触端子を前記半導体素子の電極と接触させて検査することを特徴とする半導体装置の製造方法。 - 半導体ウエハに複数の半導体素子を設ける工程と、
前記半導体素子の電極に接触させる接触端子を介して、前記半導体素子とテスタとの間で電気信号の授受を行い、前記半導体素子を検査する工程と、
前記半導体ウエハから半導体素子を切り出す工程とを有する半導体装置の製造方法であって、
前記半導体素子を検査する工程では、
型材を異方性エッチングして形成した穴に導電性材料を充填し、前記型材を剥離することにより形成されたものであり、かつ先端に平坦部を有する接触端子を前記半導体素子の電極と接触させて検査することを特徴とする半導体装置の製造方法。 - 請求項1から22のいずれかに記載の半導体装置の製造方法であって、
前記型材は、シリコンを用いることを特徴とする半導体装置の製造方法。 - 請求項1から18のいずれかに記載の半導体装置の製造方法であって、
前記接触端子の先端に平坦部を有することを特徴とする半導体装置の製造方法。 - 請求項1から22、又は24のいずれかに記載の半導体装置の製造方法であって、
前記平坦部の一辺は30μm未満であることを特徴とする半導体装置の製造方法。 - 請求項1から25のいずれかに記載の半導体装置の製造方法であって、
前記接触端子の表面に導電性被覆を有することを特徴とする半導体装置の製造方法。 - 請求項26記載の半導体装置の製造方法であって、
前記導電性被覆は、金又はロジウムであることを特徴とする半導体装置の製造方法。 - 請求項1から27のいずれかに記載の半導体装置の製造方法であって、
前記半導体素子を検査する工程では、複数の半導体素子を検査することを特徴とする半導体装置の製造方法。 - 請求項1から28のいずれかに記載の半導体装置の製造方法であって、
前記半導体素子の検査する工程では、ウエハ毎に一括検査することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001091643A JP3658334B2 (ja) | 1994-02-21 | 2001-03-28 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6-22885 | 1994-02-21 | ||
JP2288594 | 1994-02-21 | ||
JP2001091643A JP3658334B2 (ja) | 1994-02-21 | 2001-03-28 | 半導体装置の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP02689595A Division JP3658029B2 (ja) | 1994-02-21 | 1995-02-15 | 接続装置およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005023985A Division JP2005197757A (ja) | 1994-02-21 | 2005-01-31 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001330628A JP2001330628A (ja) | 2001-11-30 |
JP3658334B2 true JP3658334B2 (ja) | 2005-06-08 |
Family
ID=26360182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001091643A Expired - Fee Related JP3658334B2 (ja) | 1994-02-21 | 2001-03-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3658334B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008185596A (ja) * | 1994-02-21 | 2008-08-14 | Renesas Technology Corp | 接続装置 |
KR200448132Y1 (ko) | 2009-09-18 | 2010-03-18 | 에스엔티코리아 주식회사 | 충격 완충수단이 구비된 표면실장기판 검사기 |
JP4716454B2 (ja) * | 2010-07-29 | 2011-07-06 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置の製造方法 |
WO2019043856A1 (ja) * | 2017-08-31 | 2019-03-07 | 三菱電機株式会社 | 光送受信装置および光送受信方法 |
CN112280439B (zh) * | 2020-12-29 | 2021-05-14 | 山东奇川建材有限公司 | 仿铜拉丝蚀刻铝单板及其制备方法及具有装饰效果的墙板 |
-
2001
- 2001-03-28 JP JP2001091643A patent/JP3658334B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001330628A (ja) | 2001-11-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3658029B2 (ja) | 接続装置およびその製造方法 | |
JP3502874B2 (ja) | 接続装置およびその製造方法 | |
JP3553791B2 (ja) | 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法 | |
JP4465995B2 (ja) | プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法 | |
JP4560292B2 (ja) | シリコンフィンガーコンタクタを有するコンタクトストラクチャ | |
EP0999451A2 (en) | Connecting apparatus, method of fabricating wiring film with holder, inspection system and method of fabricating semiconductor element | |
JP2001091539A (ja) | マイクロファブリケーションで形成するコンタクトストラクチャ | |
JPH07114227B2 (ja) | ウエハ試験用探触板 | |
JPWO2004092749A1 (ja) | 検査プローブ | |
JP3677027B2 (ja) | 接続装置 | |
JP3658334B2 (ja) | 半導体装置の製造方法 | |
JP3645203B2 (ja) | 半導体素子の製造方法並びに半導体素子へのプロービング方法及びその装置 | |
JP3502875B2 (ja) | 接続装置およびその製造方法 | |
JP2002071719A (ja) | プローブカード及びその製造方法 | |
JP3718133B2 (ja) | 半導体装置の製造方法 | |
JP4343853B2 (ja) | 接続装置および接続装置の製造方法 | |
JPH10239348A (ja) | 接続装置、その製造方法および検査装置 | |
JP3563361B2 (ja) | 半導体装置の製造方法 | |
JP2008185596A (ja) | 接続装置 | |
TW200532209A (en) | Multi-signal single beam probe | |
JP3825290B2 (ja) | 半導体素子の製造方法 | |
JP2005197757A (ja) | 半導体装置の製造方法 | |
WO1995034000A1 (fr) | Dispositif de connexion et sa fabrication | |
JP4246558B2 (ja) | プローブ用配線基板及び半導体素子の製造方法 | |
JP3581677B2 (ja) | 接続装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040309 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040511 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040712 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040831 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050131 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050311 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080318 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090318 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100318 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110318 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120318 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130318 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |