JP3825290B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP3825290B2 JP3825290B2 JP2001266381A JP2001266381A JP3825290B2 JP 3825290 B2 JP3825290 B2 JP 3825290B2 JP 2001266381 A JP2001266381 A JP 2001266381A JP 2001266381 A JP2001266381 A JP 2001266381A JP 3825290 B2 JP3825290 B2 JP 3825290B2
- Authority
- JP
- Japan
- Prior art keywords
- manufacturing
- semiconductor
- protrusion
- silicon
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【産業上の利用分野】
本発明は、対接する電極に接触して電気信号を伝送する接触端子を有する接続装置およびその製造方法、並びに、それを用いた試験装置に関し、特に、半導体素子検査用の多数で高密度の電極に対して接触することに好適な接続装置に関するものである。
【0002】
【従来の技術】
LSI用の半導体素子は、半導体ウェハ上に、多数個が設けられ、それぞれがチップに切り別けられる。例えば、図28(A)に示したウェハ1は、その面上に多数のLSI用の半導体素子(チップ)2が設けられ、切り離して、それぞれがLSIとして使用に供される。図28(B)は、上記半導体素子2の内の1個を拡大して示した斜視図である。該半導体素子2の表面には、その周囲に沿って多数の電極3が列設されている。
【0003】
こうした半導体素子2を工業的に多数生産し、その電気的性能を検査するには、図29および図30に示すような構造の接続装置が用いられている。この接続装置は、プローブカード4と、これから斜めに出たタングステン針からなるプローブ5とで構成される。この接続装置による検査では、プローブ5のたわみを利用した接触圧により前記電極3をこすって接触をとり、その電気特性を検査する方法が用いられている。
【0004】
また、半導体素子の高密度化が進み、図31に示したように、はんだ接続に供するはんだバンプ6をその電極上に有するチップ状の半導体素子2が開発されている。このような半導体素子2の接続方法として、図32に示すように、半導体素子2を、配線基板7の表面の電極8に対向させ、上記はんだバンプ6を介して接続する方法がある。この方法は、高密度実装、歩留まりの高い一括接続に適することから、その応用が拡大している。
【0005】
上記のような半導体素子の高密度化、狭ピッチ化がさらに進み、高速信号による動作試験が必要になった場合の半導体素子の特性検査を可能とする検査方法および検査装置として、特開昭64−71141号公報に記載された技術がある。この技術は、互いに反対方向に突出するようにバネで付勢された2本の可動ピンを、チューブに出没自在に嵌め込んだ形状のスプリングプローブを用いるものである。すなわち、このスプリングプローブの一端側の可動ピンを、検査対象物の電極に当接させ、他端側の可動ピンを、測定回路側の基板に設けられた端子に当接することにより、検査を行う。
【0006】
スプリングプローブ以外の極細プローブの例として、1988年度のITC(インターナショナル テスト コンファレンス)の講演論文集の601頁から607頁に記載された技術がある。図33は、その構造概略図、図34は同じく要部拡大斜視図である。ここで用いられる導体検査用のプローブは、フレキシブルな誘電体膜10の上面にリソグラフ技術で配線11を形成し、被検査対象の半導体の電極に対応する位置に設けた誘電体膜10のビア12に、めっきにより、半円形のバンプ13を形成したものを接触端子として用いるものである。この技術は、誘電体膜10の表面に形成した配線11および配線基板14を通じて検査回路(図示せず)に接続されているバンプ13を、板ばね15によって、検査対象の半導体素子の電極に押し当てて、信号の授受を行って検査する方法である。
【0007】
また、特開平5−211218号公報(対応米国出願1991年750842号)に記載されるものがある。これは、金属板、例えば、ステンレス板に、テフロン等の非導電皮膜物で部分的に覆い、覆われていない金属部分に、先端が尖った形状である突起を有する窪みツールを用いて、その突起を押しつけることにより、突起の形状に相当する形状の窪みを形成し、これに、金属を鍍金して金属層を形成し、さらに、それに、誘電体基体が積層される。そして、金属層を含む誘電体基体を金属板から剥がして、構成される。すなわち、このものは、基体上に、尖った接触部分を有するコネクタパッドが複数個配置されたものである。そして、この尖った接触部分を集積回路パッドに押しつけて、検査を行う。
【0008】
【発明が解決しようとする課題】
ところで、近年、半導体素子の高密度化に伴って、検査用のプローブの高密度多ピン化が進み、半導体素子の電極と検査回路間で電気信号を伝送するための簡便な接続装置の開発が望まれている。そこで、このような観点から、上記従来の技術について検討する。
【0009】
図29、図30に示した従来のプローブカードの検査方法では、プローブ5の形状から、そこでの集中インダクタンスが大きく、高速信号での検査に限界がある。すなわち、プローブカード上での信号線の特性インピーダンスをR、プローブの集中インダクタンスをLとすると、時定数はL/Rとなる。従って、R=50ohm、L=50nHの場合で、時定数は1nsとなる。この程度の高速信号を扱うと、波形がなまり、正確な検査ができない。従って、通常は、直流的な特性検査に限られている。また、上記のプロービング方式では、プローブの空間的な配置に限界があり、半導体素子の電極の高密度化、総数の増大に対応できなくなっている。
【0010】
一方、2個の可動ピンからなるスプリングプローブを用いる方法は、プローブの長さが比較的短いため高速電気特性を検査することが可能である。但し、自己インダクタンスは、裸のプローブ長にほぼ比例する。したがって、直径0.2mm、長さ10mmのプローブの場合、そのインダクタンスは、9nH程度となる。高速電気信号を乱すクロストークノイズおよびグランドレベルの変動(グランドのリターン電流)は、上記自己インダクタンスの関数となり、裸のプローブ長にほぼ比例する。このため、数百MHz以上の高速信号を用いる場合は、10mm以下の短いプローブが必要である。しかし、このようなスプリングプローブを製作することは、困難であり、現実的ではない。
【0011】
また、図31、図32に示した銅配線の一部にめっきにより形成したバンプをプローブとする方法は、バンプの先端部が平坦あるいは半円形となるため、アルミニウム電極やはんだ電極などの材料表面に酸化物を生成する被接触材料に対しては、接触抵抗が不安定になり、接触時の荷重を数百mN以上にする必要がある。しかし、接触時の荷重を大きくしすぎることには問題がある。すなわち、半導体素子の高集積化が進み、高密度多ピン、狭ピッチの電極が半導体素子表面に形成されている。そのため、電極直下に多数の能動素子が形成されているため、半導体素子検査時のプローブの電極への接触時の荷重が大き過ぎると、電極およびその直下の能動素子に損傷を与えるおそれがある。
【0012】
また、特開平5−211218号公報に開示される方法は、成形型とする金属板に、窪みツールを押しつけることにより、機械的に穴をあけるため、穴あけ精度が悪いという問題がある。すなわち、機械的な操作で行われるため、位置決め精度に限界がある。また、穴のあき方にもばらつきを生じる。この結果、突起の位置、形状および大きさにばらつきが生じるという問題がある。
【0013】
さらに、特開平5−211218号公報に開示される方法は、各突起の接触圧を適度な値とすることが配慮されていない。特に、特開平5−211218号公報に開示される方法は、突起の形状等にばらつきが生じることが予想されるため、接触が不十分な突起を完全に接触させるには、全体として大きな荷重が必要となり、部分的には、過大な接触圧となってしまうという問題がある。
【0018】
本発明の目的は、高密度に電極が形成された半導体素子を提供することにある。
【0019】
【課題を解決するための手段】
本発明の第1の態様によれば、半導体素子を半導体ウエハに形成する工程と、接続装置の突起部を該半導体素子の電極に接触させ、該半導体素子とテスタとの間で試験信号の授受を行う検査工程と、前記半導体ウエハを切り分ける工程と、を有する半導体素子の製造方法であって、前記検査工程では、絶縁層をシリコンからなる第1の基材と単結晶のシリコンからなる第2の基材とで挟んでなるSOI(Silicon on Insulator)基板の前記第2の基材を異方性エッチングして形成した突起の表面に導電性部分を有する前記接続装置の突起部であって、前記第1の基材の当該突起部の後方に形成される穴の縁の一部に、絶縁層で形成された突起支持部によって支持される突起部を前記半導体素子の電極に接触させ、テスタとの間で試験信号の授受を行うことを特徴とする半導体素子の製造方法が提供される。
【0020】
また、本発明の第2の態様によれば、半導体素子を半導体ウエハに形成する工程と、接続装置の突起部を該半導体素子の電極に接触させ、該半導体素子とテスタとの間で試験信号の授受を行う検査工程と、前記半導体ウエハを切り分ける工程と、を有する半導体素子の製造方法であって、前記検査工程では、絶縁層をシリコンからなる第1の基材と単結晶のシリコンからなる第2の基材とで挟んでなるSOI基板の、前記第1の基材に設けられた穴内部で露出した前記絶縁層に設けられた開口を介して前記第2の基材を異方性エッチングして形成した穴を導電性材料により被覆し、該SOI基板の前記第2の基材を除去することにより形成した前記接続装置の突起部であって、絶縁層で形成された突起支持部によって支持される突起部を前記半導体素子の電極に接触させ、テスタとの間で試験信号の授受を行うことを特徴とする半導体素子の製造方法が提供される。
【0021】
また、本発明の第3の態様によれば、半導体素子を半導体ウエハに形成する工程と、接続装置の突起部を該半導体素子の電極に接触させ、該半導体素子とテスタとの間で試験信号の授受を行う検査工程と、前記半導体ウエハを切り分ける工程と、を有する半導体素子の製造方法であって、前記検査工程では、絶縁層をシリコンからなる第1の基材と単結晶のシリコンからなる第2の基材とで挟んでなるSOI基板の前記第2の基材をエッチングして形成した角錐形状の突起の表面に形成された導電性部分を有する前記接続装置の突起部であって、前記第1の基材の当該突起部の後方に形成される穴の縁の一部に、絶縁層で形成された突起支持部によって支持される突起部を前記半導体素子の電極に接触させ、テスタとの間で試験信号の授受を行うことを特徴とする半導体素子の製造方法が提供される。
【0022】
本発明の第4の態様によれば、半導体素子を半導体ウエハに形成する工程と、接続装置の突起部を該半導体素子の電極に接触させ、該半導体素子とテスタとの間で試験信号の授受を行う検査工程と、前記半導体ウエハを切り分ける工程と、を有する半導体素子の製造方法であって、前記検査工程では、絶縁層をシリコンからなる第1の基材と単結晶のシリコンからなる第2の基材とで挟んでなるSOI基板の、前記第1の基材に設けられた穴内部で露出した前記絶縁層に設けられた開口を介して前記第2の基材をエッチングして形成した穴を導電性材料により被覆し、該SOI基板の前記第2の基材を除去することにより形成した前記接続装置の角錐形状の突起部であって、絶縁層で形成された突起支持部によって支持される突起部を前記半導体素子の電極に接触させ、テスタとの間で試験信号の授受を行うことを特徴とする半導体素子の製造方法が提供される。
【0029】
【作用】
上記の構成によれば、接触端子を、基材の異方性エッチングにより形成される突起と、この突起に導電性材料で被覆することにより構成することができる。異方性エッチングによれば、例えば、角錐形状ないし角錐台形状の先端が尖った形状が得られる。しかも、エッチング条件を管理することにより、微細で、高密度の接触端子を、多数個、高精度に配置することができる。従って、測定対象物の高密度化に対応することができる。
【0030】
また、異方性エッチングによる突起を利用することにより、接触端子の長さを、接触端子をエッチング工程で形成しうる程度に短く(0.001〜0.5mm)形成することができる。これにより、高速信号の乱れを小さくすることができる。
【0031】
また、高密度多ピン、狭ピッチの半導体素子の表面電極を全ピン接触することにより、半導体素子全面で電源供給可能な電圧変動の少ない安定した動作状態での検査が実現できる。その結果、高速AC検査が可能となり、半導体素子の高速動作の確認と出力波形の詳細な観察が可能となり、半導体素子の特性マージンを把握することができることにより、半導体素子の設計への効率の良いフィードバックが可能となる。
【0032】
また、前記絶縁膜は、突起を支持する部分の突起後方部分に穴が設けられている。そのため、絶縁膜は、突起後方部分が穴の開口部に位置して、第2の基材により支持されないため、たわみやすくなる。そのため、接続装置に複数個の突起が設けられる場合に、それぞれの突起において、絶縁膜がたわんで、電極と突起の間隔のばらつきを吸収することができる。穴の縁で一端が支持される片持ち梁状に形成された絶縁膜、穴の縁で両端が支持されるブリッジ状に形成された絶縁膜、穴の縁全周で支持される絶縁膜を、片持ち梁、あるいは、絶縁膜の表面に形成し、必要に応じて、緩衝層を設けることにより、電極と接触端子の間隔のばらつきを吸収することができる。すなわち、片持ち梁あるいは、絶縁性膜の材料、膜厚、サイズ、および、緩衝層の弾性率を適宜に設定することにより、接触端子は、プロービング時に電極およびその直下の能動素子に損傷を与えない適度な値に、容易に設定することが可能である。また、接触対象である電極に多少の段差があっても、片持ち梁あるいは、絶縁性膜のたわみ、および、緩衝層の弾性により、所定の力にて電極に接触することができる。
【0033】
電極パターンの変更に対しては、エッチングパターンを取り換えるのみで電極パターンの変更に容易に対応することができる。
【0034】
基材として、シリコンウェハを用いた場合は、必要に応じて、一般の半導体素子の製造工程を応用して、上記接触端子を形成したシリコンの表面に、コンデンサ、抵抗あるいは集積回路を形成して、電気特性を改善したり、検査回路を形成することができ、信号の乱れの少ない高速のAC検査が可能になる。
【0035】
基材として、シリコンウェハを用いることにより、検査対象がシリコン系の半導体素子の場合は、線膨張率の差による変位が少ない接続装置が実現でき、例えば、ウェハ状態でも容易に高温で検査可能である。
【0036】
従って、半導体素子の電極を被接触対象とした高密度、超多ピンで高速信号による動作試験が可能で、高温でも接触端子の先端位置精度が良好で電極パターンの変更にも容易に対応できる接触装置が製作可能である。
【0037】
なお、本発明の接続装置は、接触対象が半導体素子に限定されることなく、対向する電極の接触装置としても対応でき、狭ピッチ、多ピンであっても製作可能である。
【0038】
【実施例】
以下、本発明に関わる接続装置、接触端子、および、検査装置について、実施例に基づいて説明する。
【0039】
なお、本実施例では、まず、突起の形状として角錐形状ないし角錐台形状の代表例として、四角錐ないし四角錐台の形状を形成した実施例について説明する。もちろん、突起の形状は、これに限られない。突起の形状は、後述するように、異方性エッチングにおける、エッチング液の成分比、液温、エッチング時間等を適宜設定することにより変化する。例えば、八角錐ないし八角錐台などの他の形状とすることができる。
【0040】
図1は、本発明の接続装置の第1実施例の要部を示す。本実施例の接続装置は、複数個の接触端子42が配置された端子配列体20と、この端子配列体20を支持する支持部材45と、支持部材45と端子配列体20との間に装填される緩衝層46と、支持部材45を搭載する配線基板70と、各接触端子42を配線基板70の配線と接続するための延長配線シート71とを備える。
【0041】
端子配列体20は、第1の基材を構成するシリコンウェハ28と、絶縁膜を構成する二酸化シリコン膜26、30と、接触端子42と、二酸化シリコン膜26に設けられ、該接触端子42から引き出された引き出し用配線40とを有する。接触端子42は、接触端子となる突起部35と、これを支持する突起支持部43とで構成される。突起部35は、後述するように、第2の基材であるシリコンウェハを異方性エッチングすることにより形成される突起34と、この突起34を覆う絶縁膜36と、絶縁膜36上に設けられる導電性被覆37とで構成される。突起支持部43は、二酸化シリコン膜26で構成される。
【0042】
シリコンウェハ28の、突起部35の後方部分に、穴28aが設けられている。上記突起支持部43は、この穴28aの一部を覆うように、穴の開口に位置する。この実施例では、突起支持部43は、穴28aの周辺の1ヶ所に固定され、片持ち梁状に形成されている。従って、突起部35は、穴28aの開口面部に位置する状態で、突起支持部43により支持される。
【0043】
延長配線シート71は、絶縁フィルム71aと、この上に設けられた引き出し用延長配線72とで構成される。この延長配線シート71は、シリコンウェハ28の外側で滑らかに折り曲げられて、一端が端子配列体20の周縁部に固定され、他端が、配線基板70の上に固定される。引き出し用延長配線72は、引き出し用配線40、および、配線基板70に設けられている電極73に、それぞれ電気的に接続される。接続は、例えば、はんだ74を用いて行われる。
【0044】
なお、引き出し用配線40の周縁部と電極73との接続は、絶縁フィルム71aに設けられた引き出し用延長配線72ではなく、ワイヤボンディングによって、接続するようにしてもよい。
【0045】
配線基板70は、例えば、ポリイミド、ガラスエポキシ等の樹脂材料からなり、上述した電極73の他、内部配線70a、接続端子70b等を有している。配線基板70と支持部材45とは、例えば、シリコン系接着剤を用いて接着される。
【0046】
絶縁フィルム71aは、可撓性があり、好ましくは、耐熱性がある樹脂で形成する。本実施例では、ポリイミド樹脂が用いられる。緩衝層46は、エラストマ等の弾性を有する物質で構成される。具体的には、シリコンゴム等が用いられる。接触端子42および引き出し用配線40は、導電性被覆で構成される。これらの詳細については、後述する。また、図1では、接触端子42および引き出し用配線40は、説明の簡単のため、1つの接触端子分のみ示すが、もちろん、実際には、後述するように複数個が配置される。
【0047】
図2に、本発明の接続装置の第2実施例の要部を示す。図2に示す接続装置は、シリコンウェハ28に設けられている穴28aのエッチング形状が異なること、および、これに関連して、接触端子75の構造が異なることの他は、上記図1に示す接続装置と同様に構成される。すなわち、本実施例では、端子配列体20において、穴28aがシリコンウェハ28および二酸化シリコン膜30を貫通する状態で設けられている。また、本実施例では、突起支持部43は、穴28aの開口部の全周で固定支持される。従って、接触端子75は、穴28aの開口部をふさぐ状態で設けられている。この接触端子75の詳細については、後述する。
【0048】
図3に、本発明の接続装置の第3実施例の要部を示す。図3に示す接続装置は、端子配列体20における、穴28aの構造および接触端子76の構造が異なる他は、上記図2に示す接続装置と同様に構成される。この接触端子76の詳細については、後述する。
【0049】
図4に、本発明の接続装置の第4実施例の要部を示す。図4に示す接続装置は、引き出し用配線77の表面に絶縁材料78を設けた接触端子79の構造が異なる他は、上記図1および図2および図3に示す接続装置と同様に構成される。ただし、引き出し用配線77の周縁部には、絶縁フィルム71aに設けられた引き出し用延長配線72が接続され、該絶縁フィルム71aに設けられたビア80を通して、該引き出し用延長配線72が、配線基板70に設けられている電極73に、電気的に接続される。この接触端子79の詳細については、後述する。
【0050】
図23(b1)に、本発明の第5実施例の要部を示す。図23(b1)に示す接続装置は、基本的な構造は、図3に示す第3実施例と同じである。相違する点は、突起支持部43が、穴26aの開口部周縁の対向する2辺で支持され、接触端子76aがブリッジ構造となっている点である。本実施例の接触端子76aの詳細については、後述する。
【0051】
次に、上記第1実施例の接続装置の接触端子部分の構造および製造方法について説明する。
【0052】
図7に示す接続装置は、片持ち梁構造の突起支持部43としての二酸化シリコン膜26を有し、かつ、これに接触端子42とが設けられている。接触端子42は、突起34と、これを被覆する二酸化シリコン36とからなる突起状形成物と、その先端部に被着された、導電膜39およびめっき膜44とからなる導電性被覆とで構成される。また、この接続装置は、二酸化シリコン膜26の表面に、引き出し用配線40が、その一端を接触端子42の先端部に被着された導電膜39と接続されると共に、一体に形成されている。さらに、この突起支持部43を表面に形成したシリコンウェハ28の他方の面に、緩衝層46を構成するエラストマとしてのシリコンゴムと、支持部材45を構成するシリコンウェハとが配置される。導電膜39は、本実施例では、クロム膜39aに金膜39bを被着した二層構造で構成される。また、めっき膜44は、ロジウム膜で構成される。めっき膜44として、ロジウムを用いる理由は、ロジウムの硬度が金の硬度より大きいことによる。
【0053】
また、図7に、本実施例の接続装置の各部の代表的な寸法を示す。図7に示す寸法例は、底面の一辺が30μmの四角錐形状の接触端子についてのものである。この接触端子は、シリコンウェハをフォトリソグラフ技術によりパターニングして形成されるので、位置および大きさが高精度に決められる。また、異方性エッチングにより形成されるので、形状がシャープに形成できる。特に、先端を、尖った形状とすることができる。これらの特徴は、他の実施例においても共通する。なお、寸法および配置は、一例であって、本発明は、これに限定されるものではない。また、本実施例に限らず、他の実施例においても、同程度の寸法および加工精度が実現できる。
【0054】
接触端子の先端を尖った形状とするのは、次の理由からである。
【0055】
測定対象の電極がアルミニウムの場合、表面に酸化膜が形成されていて、接触時の抵抗が不安定となる。このような電極に対して、接触時の抵抗値の変動が0.5Ω以下の安定した抵抗値を得るためには、接触端子の先端部が、電極表面の酸化膜をつき破って、良好な接触を確保する必要がある。そのためには、例えば、接触端子の先端が、半円形の場合、1ピン当たり300mN以上の荷重となる接触圧で、各接触端子を電極に擦りつける必要がある。一方、接触端子の先端部が、直径10μm〜30μmの範囲の平坦部を有する形状の場合には、1ピン当たり100mN以上の荷重となる接触圧で、各接触端子を電極に擦りつける必要がある。
【0056】
一方、上記した数値で示される形状を持つ本実施例の接続装置の接触端子の場合には、1ピン当たり5mN以上の荷重となる接触圧があれば、電極に擦りつけることなく、単に押圧するだけで、安定した接触抵抗で、通電を行うことができる。その結果、低針圧で電極に接触すればよいため、電極、または、その直下にある素子に損傷を与えることが防止できる。また、全接触端子にピン圧をかけるために必要な力を小さくすることができる。その結果、この接続装置を用いる試験装置におけるプローバ駆動装置の耐荷重を軽減し、製造コストを低減することができる。
【0057】
なお、1ピン当たり100mN以上の荷重をかけることができる場合は、例えば、接触端子が四角錐台の突起であれば、該四角錐台の先端平坦部の一辺を30μmより小さくするならば、点のように尖ってなくてもよい。ただし、上述した理由から、可能な限り、先端部の面積は、小さくすることが好ましい。
【0058】
次に、図1に示す接続装置を形成するための製造プロセスについて、図5および図6を参照して説明する。図5および図6は、本発明の第1実施例の接続装置について、片持ち梁からなる接触端子を有する端子配列体20を形成するための製造プロセスを工程順に示したものである。
【0059】
本実施例では、二酸化シリコン26を、単結晶のシリコンウェハ27および28に挟みこんだ構造のSOI基板を用いて構成される。すなわち、シリコンウェハ27に異方性エッチングで突起34を形成して、シリコンウェハ28にエッチングで穴28aを形成し、かつ、穴28aの開口部に、二酸化シリコン膜26を片持ち梁状に残して、突起支持部43を形成して、接触端子42を形成する。
【0060】
図5(a)は、厚さ0.5〜5μm程度の二酸化シリコン26をシリコン単結晶27および28に挟みこんだ構造のSOI基板において、シリコン単結晶27および28の(100)面に熱酸化により二酸化シリコン膜29および30を形成する工程を示す。シリコン単結晶27および28の酸化は、例えば、ウェット酸素中で酸化温度1000℃で100分の熱酸化により、二酸化シリコン膜29および30を0.5μm程度形成する。
【0061】
図5(b)は、上記二酸化シリコン膜29および30の表面にホトレジストマスク31および32を形成し、二酸化シリコン膜29をエッチングして、二酸化シリコン膜33のマスクを形成する工程を示す。ホトレジストマスク31および32の形成は、次のように行う。まず、二酸化シリコン膜29および30の表面に、ホトレジストとしてOFPR800(東京応化工業製)を塗布する。ついで、接触端子を形成する位置に、一辺が10〜40μm程度の正方形のパターンを露光し、現像液NMD3(東京応化工業製)により現像する。次に、ホトレジストマスク31および32から露出した二酸化シリコン膜29を、フッ化水素酸とフッ化アンモニウム液の1:7混液に浸漬してエッチングする。
【0062】
図5(c)は、上記ホトレジストマスク31および32を除去し、二酸化シリコン膜33をマスクとして、シリコン単結晶27の(100)面を異方性エッチングして先端が尖った形状の突起部34を形成する途中の段階の工程を示す。シリコン単結晶27のエッチングは、例えば、水酸化カリウムとイソプロパノールと水とを含むエッチング液に浸漬することにより行う。エッチング終了後、ホトレジストマスク31および32は、剥離液S502a(東京応化工業製)で除去する。
【0063】
図5(d)は、異方性エッチングして、先端が尖った形状の突起34を形成した後、突起34の表面に熱酸化により、二酸化シリコン膜36を形成して、突起部36を形成する工程を示す。シリコンから成る突起34の酸化は、例えば、ウェット酸素中での熱酸化により行なう。これによって、二酸化シリコン膜36を0.5μm程度形成する。なお、図5(d1)は、図5(d)の突起部35を下方より見た場合の平面図である。
【0064】
図5(e)は、上記突起部35の表面の二酸化シリコン膜36の表面に、導電性被覆37を形成し、突起部35の表面および配線形成用のパターンとなるように導電性被覆37の表面を覆うようにホトレジストマスク38を形成した工程を示す。導電性被覆37としては、例えば、スパッタリング法あるいは蒸着法で、二酸化シリコンと密着性のよいクロムを0.02μm被着した後、金を0.2〜0.5μm被着した膜を形成するか、または、スパッタリング法あるいは蒸着法で、チタンを0.02μm被着した後、金を0.2〜0.5μm被着した膜を形成すればよい。
【0065】
図5(f)は、上記導電性被覆37を上記ホトレジストマスク38を介してエッチングして、突起部35の導電膜39および配線40を形成した後、ホトレジストマスク41により、二酸化シリコン26の、突起部35を支持する絶縁膜として残すべき部分を、他の二酸化シリコン膜26から分離するための溝部26aとなる部分を、エッチングにより除去する工程を示す。この工程では、ホトレジストとしてOFPR800(東京応化工業製)を塗布して、突起部35の周辺の二酸化シリコン26の表面のOFPR800(東京応化工業製)を、長方形の長手方向の2辺と、これと直交する短い1辺の部分を帯状に露光する。すなわち、コの字に似た形状(なお、本明細書では、説明の便宜上、この形状をコ字形状ということにする。)の露光パターンを形成する。そして、NMD3(東京応化工業製)によって現像することにより、ホトレジストマスク41を形成する。次に、ホトレジストマスク41から露出した二酸化シリコン膜26を、フッ化水素酸とフッ化アンモニウム液の1:7混液に浸漬してエッチングする。
【0066】
図6(g)、(h)および(i)は、片持ち梁構造の突起支持部43を形成する工程を段階的に示したものである。すなわち、ここでは、ホトレジストマスク41を除去し、残った二酸化シリコン膜26をマスクとして、溝部26aから上記シリコン単結晶28の(100)面をエッチングする。これにより、二酸化シリコン膜26で構成され、導電膜39を設けた突起部35をその表面で支持する片持ち梁状の突起支持部43が得られる。なお、図6(g1)は(g)を下方から見た平面図、図6(i1)は(i)を下方から見た平面図、図6(i2)は(i)を下方から見た斜視図である。
【0067】
ここで、ホトレジストマスク41は、S502a(東京応化工業製)を用いて除去する。シリコン単結晶28のエッチングは、例えば、水酸化カリウムと水とを含むエッチング液に浸漬することにより行う。なお、この液に代えて、水酸化カリウムとイソプロパノールと水とを含むエッチング液を用いてもよい。また、この工程に、接触端子先端部の四角錐形状を有した導電膜39の表面に、金あるいはロジウム等を0.2〜2μm程度めっきして、めっき膜44を設けることにより、電気的な接触特性を安定にすることができる。
【0068】
図7は、接触端子42を形成した上記シリコン単結晶28および二酸化シリコン26、30からなる基板を、支持部材45に固定する工程を示す。ここでは、支持部材45として、シリコン基板が用いられる。二酸化シリコン膜30の表面と支持部材45との間に緩衝層46を挟みこんで、一体化する。本実施例では、例えば、厚さが0.2〜3mmで、硬さ(JISA)が15〜70程度のシリコンゴムを、緩衝層46として用いている。しかし、緩衝層46は、これに限定されない。なお、二酸化シリコン膜30およびシリコン支持部材45の接着は、シリコンゴム自体に接着力があるので、格別に接着剤を必要としない。なお、接着剤を用いて接着するようにしてもよい。
【0069】
本実施例によれば、電極パッド部のピッチとして10μm程度の接触端子まで容易に形成できる。また、接触端子の高さの精度として、±2μm以内の精度を達成できる。また、本実施例では、接触端子が片持ち梁状に構成されているので、その可撓性が大きくなる。そのため、測定対象物の電極の凹凸の影響を吸収しやすい。
【0070】
次に、図1に示す接続装置を形成するための他の製造プロセスについて、図8および図9を参照して説明する。本実施例は、複数絶縁層を1層ずつ間に挟んだ構造のSOI基板を用いた例である。なお、図5および図6に示すプロセスと同じ工程については、説明を省略する。
【0071】
図8(a)は、厚さ0.5〜5μmの二酸化シリコン26および47をシリコン単結晶27、28および48に挟みこんだ構造のSOI基板において、シリコン単結晶27および48の(100)面に、熱酸化により二酸化シリコン膜29および30を形成した工程を示す。シリコン単結晶27および48の酸化は、例えば、ウェット酸素中での熱酸化により、二酸化シリコン膜29および30を0.5μm程度形成する。この後、二酸化シリコン膜29およびシリコン単結晶27および二酸化シリコン26について、前記図5(b)から(e)までの工程と同様の工程により、突起部35の導電膜39および配線40を形成する。
【0072】
図8(b)は、二酸化シリコン26の、突起部35を支持する絶縁膜として残すべき部分を、他の二酸化シリコン膜26から分離するための溝部26aとなる部分を、ホトレジストマスク41により開口させ、その部分の二酸化シリコン26を、ホトエッチングにより除去する工程を示す。
【0073】
図8(c)、(d)および図9(e)は、ホトレジストマスク41を除去し、上記シリコン単結晶28の(100)面を二酸化シリコン層47が露出するまでエッチングすることにより、突起部35を表面に有する、二酸化シリコン膜26の片持ち梁構造の突起支持部43を形成する工程を段階的に示したものである。なお、図8(c1)は(c)を下方から見た平面図、図9(e1)は(e)を下方から見た平面図、図9(e2)は(e)を下方から見た斜視図である。
【0074】
なお、この実施例において、接触端子先端部の四角錐形状を有した導電膜39の表面に金あるいはロジウム等をめっきすることにより、電気的な接触特性を安定にすることができる。
【0075】
なお、本製造方法は、二酸化シリコン層47が存在することにより、シリコン単結晶28の異方性エッチングを、該二酸化シリコン層47で確実に停止させることができる。これにより、図5および図6の製造方法と比較して、加工精度の向上と、エッチング工程管理が容易となる利点がある。
【0076】
次に、図1に示す接続装置を形成するための、さらに他の製造プロセスについて、図10を参照して説明する。なお、図5および図6に示すプロセスと同じ工程については、説明を省略する。
【0077】
図10(a)は、前記の図5(a)から(f)までの工程と同様の工程により、突起部35の導電膜39および配線40を形成した後、ホトレジストマスク41により、突起部35の周辺の二酸化シリコン26をコの字形にエッチングにより除去した工程を示す。
【0078】
図10(b)、(c)および(d)は、ホトレジストマスク41を除去し、上記シリコン単結晶28の(100)面をエッチングすることにより、穴28aを形成する工程、および、二酸化シリコン膜26の片持ち梁構造の突起支持部43を形成する工程を段階的に示したものである。なお、図10(d1)は(d)を下方から見た斜視図である。シリコン単結晶28のエッチングは、例えば、エチレンジアミンとピロカテコールと水とを成分に含むエッチング液に浸漬することにより行う。なお、この液に代えて、水酸化カリウムと水とを含むエッチング液を用いてもよい。あるいは、水酸化カリウムとイソプロパノールと水とを含むエッチング液を用いてもよい。
【0079】
なお、この実施例において、接触端子先端部の四角錐形状を有した導電膜39の表面に金あるいはロジウム等をめっきすることにより、電気的な接触特性を安定にすることができる。
【0080】
次に、図1に示す接続装置を形成するための他の製造プロセスについて、図11を参照して説明する。なお、図5および図6に示すプロセスと同じ工程については、説明を省略する。
【0081】
図11(a)は、厚さ1〜10μmの二酸化シリコン26をシリコン単結晶27および28に挟みこんだ構造のSOI基板において、前記図5(c)までの工程と同様な工程により、二酸化シリコン膜33をマスクとして、シリコン単結晶27の(100)面を異方性エッチングして先端が概ね尖った形状の突起34を形成する工程を示す。すなわち、本実施例は、四角錐台状の突起を形成する例である。
【0082】
図11(b)は、上記二酸化シリコン膜33のマスクが、まだ突起部34に付着して残っている状態で、シリコン単結晶27の異方性エッチングを中止し、上記二酸化シリコン膜33をエッチングにより除去する工程を示す。なお、本エッチングでは、二酸化シリコン膜26および二酸化シリコン膜30も同時に部分的あるいは全体がエッチングされる。
【0083】
図11(c)は、熱酸化により、突起34およびシリコン単結晶28の表面に二酸化シリコン膜49および50を形成した工程を示す。シリコンの酸化は、例えば、ウェット酸素中での熱酸化により、二酸化シリコン膜を0.5μm程度形成する。
【0084】
図11(d)は、片持ち梁構造の突起支持部43を形成する工程である。すなわち、この工程では、前記の図5(e)〜図6(i)までの工程と同様な工程により、シリコン単結晶28の(100)面をエッチングすることにより、穴28aを形成する。これにより、先端が概ね尖った形状の突起部35を表面に有する、二酸化シリコン膜49の片持ち梁構造の突起支持部43を形成する。なお、図11(d1)は、(d)を下方から見た斜視図である。
【0085】
なお、この実施例において、接触端子先端部の導電膜39の表面に金あるいはロジウム等をめっきすることにより、電気的な接触特性を安定にすることができる。
【0086】
なお、本製造方法は、図5および図6の製造方法と比較して、突起部34の先端部に、任意の大きさの平坦部を形成することができる。この手法は、図11に示した基板構成に限定されることなく、二酸化シリコン膜をマスクにして、シリコン単結晶を異方性エッチングすることにより、任意の大きさの平坦部を有する突起部を形成する工程において有効である。
【0087】
次に、図2に示す接続装置を形成するための製造プロセスについて、図12、図13および図14を参照して説明する。
【0088】
図12(a)は、厚さ0.5〜5μmの二酸化シリコン26を、単結晶のシリコンウェハ27および51に挟みこんだ構造のSOI基板において、シリコンウェハ27の(100)面およびシリコンウェハ51の(110)面に、熱酸化により二酸化シリコン膜29および30を形成する工程を示す。シリコンウェハ27および51の酸化は、例えば、ウェット酸素中での熱酸化により、二酸化シリコン膜29および30を0.5μm程度形成する。
【0089】
図12(b)は、上記二酸化シリコン膜29および30の表面にホトレジストマスク31および32を形成し、二酸化シリコン膜29をエッチングする工程を示す。
【0090】
図12(c)は、上記ホトレジストマスク31および32を除去し、二酸化シリコン膜33をマスクとして、シリコンウェハ27の(100)面を異方性エッチングして先端が尖った形状の突起部34を形成する途中の段階の工程を示す。
【0091】
図12(d)は、異方性エッチングして、先端が尖った形状の突起34を形成した後、突起34の表面に熱酸化により、二酸化シリコン膜36を形成して、突起部35を形成する工程を示す。シリコンから成る突起34の酸化は、例えば、ウェット酸素中での熱酸化により、二酸化シリコン膜36を0.5μm程度形成する。
【0092】
図12(e)は、突起部35を形成した上記二酸化シリコン膜36および二酸化シリコン膜30の表面にホトレジストマスク52および53を形成し、二酸化シリコン膜30をエッチングする工程を示す。
【0093】
図12(f)は、上記ホトレジストマスク52および53を除去し、二酸化シリコン膜30をマスクとして、シリコンウェハ51の(110)面を、二酸化シリコン層26に至るまで異方性エッチングして穴51aを形成する工程を示す。
【0094】
なお、図12(f1)に示したように、上記シリコンウェハ51の(110)面を、二酸化シリコン層26の表面に若干残して、二酸化シリコン層26およびシリコンウェハ51からなる膜で突起支持部43を形成することができる。この場合、シリコンウェハ51の厚さによって、突起支持部43の強さおよび可撓性を調節するようにしてもよい。その後の工程は、図12(f)に引き続いた工程と同様であるため、説明を省略する。
【0095】
上記した手法は、図12に示した基板構成に限定されることなく、以下に述べるシリコンウェハ51の(110)面あるいは、シリコンウェハ28の(100)面を、二酸化シリコン層26の方向へ異方性エッチングすることにより、任意の厚さのシリコンウェハおよび二酸化シリコン層26からなる膜を形成する工程において有効である。
【0096】
図13(g)は、上記突起部35の表面の二酸化シリコン膜36の表面に導電性被覆37を形成し、突起部35の表面および配線形成用のパターンとなるように、導電性被覆37の表面を覆うホトレジストマスク38を形成する工程を示す。導電性被覆37としては、例えば、スパッタリング法あるいは蒸着法で、クロムを0.02μm被着した後、金を0.2〜0.5μm被着した膜を形成するか、または、スパッタリング法あるいは蒸着法で、チタンを0.02μm被着した後、金を0.2〜0.5μm被着した膜を形成すればよい。
【0097】
図13(h)は、上記導電性被覆37を上記ホトレジストマスク38でエッチングして、突起部35の導電膜39および配線40を形成する工程を示す。なお、図13(h1)および(h2)は(h)を下方から見た平面図である。ここで、図(h1)は、シリコンウェハ51を、突起部35を形成した二酸化シリコン層26に至るまで異方性エッチングした部分の一部に、導電膜39を形成した例である。(h2)は、該異方性エッチングした部分の全部を覆おうように導電膜39を形成した例である。
【0098】
また、この例では、シリコンウェハ51に設けられた穴51aの開口部全周で二酸化シリコン膜26が支持され、穴51aの開口が、二酸化シリコン膜26で塞がれる。このため、この例は、突起支持部43について、片持ち梁構造の場合と比べて、可撓性が小さいが、逆に、剛性が大きくなるという特徴がある。
【0099】
なお、この工程後に、接触端子先端部の四角錐形状を有した導電膜39の表面に、金あるいはロジウム等を0.2〜2μm程度めっきすることにより、電気的な接触特性を安定にすることができる。
【0100】
図14(i)および(j)は、上記の突起部35を表面に有した二酸化シリコン膜26を形成した上記シリコンウェハ51および二酸化シリコン30からなる基板の二酸化シリコン膜30の表面と支持部材45との間に緩衝層46を挟みこんで、一体化する工程を示す。図14(j)の実施例では、緩衝層46は、シリコンウェハ51に設けられる穴51aにも充填される。緩衝層46としては、例えば、厚さが0.2〜3mmで、硬さ(JISA)が15〜70程度のシリコンゴムが用いられる。しかし、緩衝層用の材料は、これに限定されない。なお、二酸化シリコン膜30および支持部材45の接着は、シリコンゴム46自体に接着力があるので、格別に接着剤を必要としない。なお、接着剤を用いて接着するようにしてもよい。また、本実施例では、他の実施例と同様に、支持部材45として、シリコン基板を用いる。
【0101】
図14(k)は、上記の突起部35を表面に有した二酸化シリコン膜26を形成した上記シリコンウェハ51および二酸化シリコン30からなる基板の表面に絶縁膜54を被着して用いる例である。
【0102】
また、図14(l)は、この絶縁膜54を、二酸化シリコン膜30と支持部材45との間に挟みこんで、一体化して用いる例である。本実施例では、例えば、厚さが5〜20μmのポリイミドを、絶縁膜54として用いている。しかし、絶縁膜は、これに限定されない。なお、該絶縁膜54と支持部材45の間に緩衝層を挟み込む構造にしてもよい。
【0103】
上記のように、エラストマおよびシリコン基板を付けた構造、あるいは、絶縁膜を付けた構造にすることにより、接触端子部分の強度向上と、弾性率の制御ができる。
【0104】
次に、図2に示す接続装置を形成するための他の製造プロセスについて、図15を参照して説明する。なお、図12−14に示すプロセスと同じ工程については、説明を省略する。
【0105】
図15(a)は、二酸化シリコン膜33をマスクとして、シリコンウェハ27の(100)面を、異方性エッチングして先端が概ね尖った形状の突起部34を形成する工程を示す。基板として、厚さ1〜10μmの二酸化シリコン26を、シリコン単結晶からなるシリコンウェハ27および51の間に挟みこんだ構造のSOI基板を用いて、前記の図12(a)−(c)までの工程と同様な工程により、異方性エッチングを行う。
【0106】
図15(b)は、上記二酸化シリコン膜33のマスクが、まだ突起部34に付着して残っている状態で、シリコンウェハ27の異方性エッチングを中止し、上記二酸化シリコン膜33をエッチングにより除去する工程を示す。なお、本エッチングでは、二酸化シリコン26および二酸化シリコン膜30も同時に部分的あるいは全体がエッチングされる。
【0107】
図15(c)は、熱酸化により、突起34およびシリコン単結晶51の表面に二酸化シリコン49および50を形成して、突起部35を形成する工程を示す。シリコンの酸化は、例えば、ウェット酸素中での熱酸化により、二酸化シリコン膜を0.5μm程度形成する。
【0108】
図15(d)は、前記の図12(e)〜図13(h)までの工程と同様な工程により、シリコンウェハ51の(110)面をエッチングすることにより、穴51aを形成すると共に、先端が概ね尖った形状の突起部35の表面の二酸化シリコン膜49に、導電膜39および配線40を形成する工程を示す。
【0109】
なお、この工程後に、接触端子先端部の導電膜39の表面に金あるいはロジウム等をめっきすることにより、電気的な接触特性を安定にすることができる。
【0110】
なお、本製造方法は、図12−14の製造方法と比較して、突起34の先端部に、任意の大きさの平坦部を形成することができる。この手法は、図15に示した基板構成に限定されることなく、二酸化シリコン膜をマスクにして、シリコン単結晶を異方性エッチングすることにより突起部を形成する工程において、有効である。また、本実施例では、穴51aの開口の全体が、二酸化シリコン膜26で覆われる構造となる。従って、上記図13(h1)または(h2)で示した構造と同じ特徴を有する。特に、この例では、突起部35が四角錐台形状であるので、先端の面積が、四角錐形状のものと比べて大きい。したがって、突起支持部43の剛性が大きいことは、突起の接触圧を上げることに役立つことが期待できる。
【0111】
次に、図3に示す接続装置を形成するための製造プロセスについて、図16および図17を参照して説明する。なお、図12−14に示すプロセスと同じ工程については、説明を省略する。
【0112】
図16(a)は、厚さ0.5〜5μmの二酸化シリコン26をシリコンウェハ27および28に挟みこんだ構造のSOI基板において、シリコンウェハ27の(100)面およびシリコンウェハ28の(100)面に熱酸化により二酸化シリコン膜29および30を形成する工程を示す。シリコンウェハ27および28の酸化は、例えば、ウェット酸素中での熱酸化により、二酸化シリコン膜29および30を0.5μm程度形成する。
【0113】
図16(b)は、二酸化シリコン膜26上に突起34を形成し、シリコンウェハ28に穴28aを形成すると共に、突起部35に導電性被覆を形成する工程を示す。すなわち、この工程では、図12(b)〜(d)までの工程と同様な工程により、二酸化シリコン膜26上に、先端が尖った形状の突起34を形成し、次に、図12(e)〜13(h)までの工程と同様な工程により、シリコンウェハ28の(100)面をエッチングすることにより、シリコンウェハ28に、穴28aを形成する。この穴28aの開口部は、二酸化シリコン膜26で覆われた状態にある。そして、開口部を覆っている二酸化シリコン膜26上に形成した突起34および二酸化シリコン膜26上に、導電膜39および引き出し用配線40を形成する工程を示す。
【0114】
なお、図16(b1)および(b2)は、(b)を下方から見た平面図である。ここで、図16(b1)は、シリコンウェハ28を、突起34を形成した二酸化シリコン層26に至るまで異方性エッチングした部分の一部に、導電膜39を形成した例である。
【0115】
(b2)は、該異方性エッチングした部分の全部を覆おうように導電膜39を形成した例である。
【0116】
なお、この工程後に、接触端子先端部の四角錐形状を有した導電膜39の表面に金あるいはロジウム等を0.2〜2μm程度めっきすることにより、電気的な接触特性を安定にすることができる。
【0117】
なお、前記の図14(i)〜(l)までの工程と同様に、図17(c)〜(f)に示したように、緩衝層46、および、支持部材45としてシリコン基板を付けた構造、あるいは、絶縁膜54を付けた構造にすることにより、接触端子部分の強度向上と、弾性率の制御ができる。
【0118】
図18に、図16(b)の突起部35を支持する二酸化シリコン層26を、片持ち梁の構造にするための製法を示す。なお、図16および図17に示すプロセスと同じ工程については、説明を省略する。
【0119】
図18(a)は、突起部35を形成した二酸化シリコン層26を、ホトレジストマスク55および56により、突起部35の周辺の二酸化シリコン26を、上述したように、コ字形状にエッチングすることにより除去する工程を示す。ホトレジストとしてOFPR800(東京応化工業)を塗布し、突起部35の周辺の二酸化シリコン26の表面のOFPR800(東京応化工業)を、コ字形状に露光し、NMD3(東京応化工業)により現像することによりホトレジストマスク55を形成する。次に、ホトレジストマスク55に覆われない、すなわち、露出した二酸化シリコン膜26を、フッ化水素酸とフッ化アンモニウム液の1:7混液に浸漬してエッチングする。
【0120】
図18(b)は、ホトレジストマスク55および56を除去し、突起部35を表面に有した二酸化シリコン膜26の片持ち梁構造の突起支持部43を形成する工程を示したものである。なお、第1図(b1)は(b)を下方から見た平面図である。ホトレジストマスク55および56は、S502a(東京応化工業)を用いて除去する。
【0121】
なお、この例において、接触端子先端部の四角錐形状を有した導電膜39の表面に金あるいはロジウム等を0.2〜2μm程度めっきすることにより、電気的な接触特性を安定にすることができる。
【0122】
図18(c)は、片持ち梁構造の突起支持部43を形成した上記シリコンウェハ28および二酸化シリコン26、30からなる基板の二酸化シリコン膜30の表面とシリコン基板45との間に緩衝層46を挟みこんで、一体化する工程を示す。
【0123】
次に、図4に示す接続装置を形成するための製造プロセスについて、図19を参照して説明する。
【0124】
図19は、基材となるシリコンウェハに異方性エッチングにより四角錐の穴を形成し、このシリコンウェハを型として用いて、四角錐の接触端子先端部を薄膜で形成するための製造プロセスを工程順に示したものである。
【0125】
図19(a)は、厚さ0.5〜5μm程度の二酸化シリコン26をシリコンウェハ27および28に挟みこんだ構造のSOI基板において、シリコンウェハ27および28の(100)面に、熱酸化により二酸化シリコン膜29および30を形成する工程を示す。シリコンウェハ27および28の酸化は、例えば、ウェット酸素中での熱酸化により、二酸化シリコン膜29および30を0.5μm程度形成する。
【0126】
図19(b)は、上記二酸化シリコン膜29および30の表面にホトレジストマスク31および32を形成し、二酸化シリコン膜30をエッチングする工程を示す。
【0127】
図19(c)は、上記ホトレジストマスク31および32を除去し、二酸化シリコン膜30をマスクとして、シリコンウェハ28の(100)面を、二酸化シリコン層26に至るまで異方性エッチングして穴28aを形成した後、シリコンウェハ28の表面に熱酸化により、二酸化シリコン膜57を形成する工程を示す。シリコンの酸化は、例えば、ウェット酸素中での熱酸化により、二酸化シリコン膜57を0.5μm程度形成する。
【0128】
図19(d)は、上記二酸化シリコン膜57の表面にホトレジストマスク58を形成し、二酸化シリコン膜26をエッチングして、開口26bを形成する工程を示す。
【0129】
図19(e)は、上記ホトレジストマスク58を除去し、二酸化シリコン膜26をマスクとして、開口26bからシリコンウェハ27の(100)面を異方性エッチングして、四角錐の形状のエッチング穴59を形成する工程を示す。
【0130】
図19(f)は、導電性被覆37を形成する工程を示す。すなわち、この工程では、まず、前記エッチング穴59および二酸化シリコン膜26、57および30の表面に、導電性被覆37を形成する。この後、上記エッチング穴59の表面を覆うと共に、配線形成用のパターンとなるように、該導電性被覆37の表面にホトレジストマスク60を形成して、該ホトレジストマスク60から露出している該導電性被覆37をエッチングする。導電性被覆37は、例えば、スパッタリング法あるいは蒸着法で、金を0.2〜0.5μm被着して形成される。また、導電性被覆37は、金膜上に、ニッケルを1〜2μm程度、スパッタリング法あるいは蒸着法で成膜し、その表面に、ニッケル、銅または両者を、2〜40μm程度めっきするようにしてもよい。
【0131】
なお、導電性被覆37として、金、ロジウムなどの貴金属を、0.1〜0.5μm程度、スパッタリング法あるいは蒸着法で被着した膜に、ニッケルを1〜2μm程度、スパッタリング法あるいは蒸着法で被着した膜を用いてもよい。
【0132】
図20(g)は、上記の導電性被覆37の表面に被着したホトレジストマスク60および二酸化シリコン膜30の表面と、支持部材45であるシリコン基板との間に、緩衝層46を充填して、一体化する工程を示す。緩衝層46としては、例えば、シリコンゴムを使用する。また、ポリイミドを塗布して、加熱硬化して形成したものを用いることができる。また、熱硬化したポリイミドの下面に熱硬化前のポリイミドを塗布した二層のポリイミド膜を、上記導電性被覆37の表面に接着して、加熱硬化して形成したものを用いることができる。
【0133】
図20(h)は、二酸化シリコン膜31およびシリコンウェハ27を、それぞれエッチングして除去して、突起部35を形成する工程を示す。この例は、突起部35をシリコンの単結晶の突起34で構成される上記した例と異なり、突起部35は、シリコン単結晶では構成されていない。
【0134】
なお、この例において、接触端子先端部の四角錐形状を有した導電性被覆37の表面に金あるいはロジウム等を0.2〜2μm程度めっきすることにより、電気的な接触特性を安定にすることができる。
【0135】
次に、図4に示す接続装置を形成するための他の製造プロセスについて、図21を参照して説明する。なお、図19および図20に示すプロセスと同じ工程については、説明を省略する。
【0136】
図21(a)は、厚さ0.5〜5μm程度の二酸化シリコン26をシリコンウェハ27および28に挟みこんだ構造のSOI基板において、前記の図19(e)までの工程と同様な工程により、二酸化シリコン膜26をマスクとして、シリコンウェハ27の(100)面を異方性エッチングして、四角錐の形状のエッチング穴59を形成した後、該シリコンウェハ27のエッチング穴59の表面に、二酸化シリコン膜61を形成する工程を示す。
【0137】
図21(b)は、導電性被覆37を形成する工程を示す。まず、二酸化シリコン膜61、26、57および30の表面に、下地膜37aおよび導電性被覆37を形成する。
【0138】
この後、上記エッチング穴59の二酸化シリコン膜61の表面を覆い、配線形成用のパターンとなるように、前記導電性被覆37の表面を覆うホトレジストマスク62を形成して、該ホトレジストマスク62から露出している該導電性被覆37および該下地膜37aをエッチングする。下地膜37aは、例えば、スパッタリング法あるいは蒸着法で、クロムを0.02μm被着して形成する。導電性被覆37は、例えば、スパッタリング法あるいは蒸着法で、下地膜37a上に、金を0.2〜0.5μm被着して形成される。
【0139】
また、下地膜37aは、クロムに代えて、チタンを、スパッタリング法あるいは蒸着法で、0.02μm被着してもよい。さらに、導電性被覆37は、金膜上に、ニッケルを1〜2μm程度、スパッタリング法あるいは蒸着法で成膜し、その表面に、ニッケル、銅または両者を、2〜40μm程度めっきするようにしてもよい。
【0140】
なお、導電性被覆37として、金、ロジウムなどの貴金属を、0.1〜0.5μm程度、スパッタリング法あるいは蒸着法で被着した膜に、ニッケルを1〜2μm程度、スパッタリング法あるいは蒸着法で被着した膜を用いてもよい。
【0141】
図21(c)は、上記の導電性被覆37の表面に被着したホトレジストマスク62および二酸化シリコン膜30の表面と、支持部材45であるシリコン基板との間に、緩衝層46を充填して一体化する工程を示す。緩衝層46としては、例えば、シリコンゴムを使用する。また、ポリイミドを塗布して、加熱硬化して形成したものを用いることができる。また、熱硬化したポリイミドの下面に熱硬化前のポリイミドを塗布した二層のポリイミド膜を、上記導電性被覆37の表面に接着して、加熱硬化して形成したものを用いることができる。
【0142】
図21(d)は、突起部35を形成する工程を示す。すなわち、まず、二酸化シリコン膜31およびシリコンウェハ27を、それぞれエッチングして除去する。この後、突起部35を覆っている二酸化シリコン61をエッチングして除去した後、下地膜37aをエッチングして除去する。
【0143】
なお、この例において、接触端子先端部の四角錐形状を有した導電性被覆37の表面に金あるいはロジウム等を0.2〜2μm程度めっきすることにより、電気的な接触特性を安定にすることができる。
【0144】
図22に、図20(h)の突起部35を形成した二酸化シリコン層26を、片持ち梁の構造にする製法を示す。なお、図19および図20に示すプロセスと同じ工程については、説明を省略する。
【0145】
図22(a)は、前記の図19(a)〜(c)までの工程と同様な工程により、二酸化シリコン層57を形成した後、ホトレジストマスク63を形成し、二酸化シリコン層26を、該ホトレジストマスク63により、突起部を形成する位置64の二酸化シリコン膜26、および該突起部の周辺の二酸化シリコン層26をコ字形状65にエッチングにより除去する工程を示す。ホトレジストとしてOFPR800(東京応化工業)を塗布し、突起部形成位置64の二酸化シリコン膜26を正方形に、また、該突起部形成位置の周辺の二酸化シリコン膜26の表面のOFPR800(東京応化工業)を、コ字形状に露光し、NMD3(東京応化工業)により現像することによりホトレジストマスク63を形成する。次に、ホトレジストマスク63から露出した二酸化シリコン膜26を、フッ化水素酸とフッ化アンモニウム液の1:7混液に浸漬してエッチングする。
【0146】
図22(b)は、ホトレジストマスク63を除去し、二酸化シリコン膜26をマスクとして、シリコンウェハ27の(100)面を異方性エッチングして、四角錐のエッチング穴59を形成すると同時に、シリコンウェハ27をコ字形状66にエッチングし、該シリコンウェハ27のエッチング面および二酸化シリコン膜26、57および30の表面に、導電性被覆37を形成する工程を示したものである。導電性被覆37は、図19(f)と同様な材料で形成すればよい。なお、該シリコンウェハ27のエッチング面は、図21(a)と同様に熱酸化により、二酸化シリコン膜61を形成して、下地膜37aおよび導電性被覆37を形成してもよい。
【0147】
図22(c)は、上記の四角錐のエッチング穴59の表面を覆い、コ字形状のエッチング面66の導電性被覆37を被覆せず、配線形成用のパターンを形成するように、導電性被覆37の表面を覆うホトレジストマスク67を形成した後、該導電性被覆37を除去する工程を示す。
【0148】
図22(d)は、上記の導電性被覆37の表面に被着したホトレジストマスク67および二酸化シリコン膜30の表面と、支持部材45であるシリコン基板との間に、緩衝層46を挟みこんで一体化した後、二酸化シリコン膜29およびシリコンウェハ27を除去する工程を示す。なお、図22(d1)は、(d)を下方から見た平面図である。
【0149】
図23に、本発明の接続装置の第5実施例の製造工程の一部を示す。本実施例は、基本的には、図18に示した実施例と同様のプロセスで製造することができる。異なる点は、図18の例では、突起支持部43を片持ち梁構造に形成しているが、本実施例では、突起支持部43を、ブリッジ構造、すなわち、両持ち構造に形成する点にある。従って、プロセスにおいて相違する点は、突起支持部43の回りの二酸化シリコン膜26を、コ字形状にエッチングするか、2本並行する溝状にエッチングするかのマスクパターンの相違である。従って、製造プロセスの詳細は、図18の例を含めて、既に述べられているので、ここでは、説明を省略する。
【0150】
なお、この例は、片持ち梁構造の場合より、可撓性は小さいが、剛性は、片持ち梁構造のものより大きい。従って、本実施例は、片持ち梁構造のものと、穴28a(または51a)の開口部全体を塞ぐ構造のものとの中間的な性質を有する。
【0151】
なお、図1ないし図23に示した実施例は、図24(a)および(b)に示すような二酸化シリコン膜の正方形のマスク68を用いて、シリコン単結晶の(100)面を異方性エッチングして、四角錐の接触先端部を有する接触端子を形成する例である。この場合、接触端子の先端部を形成するための二酸化シリコン膜の正方形のマスクは、シリコンウェハ27の(100)面において、図24(a)に示すように、一辺が〈110〉方向と45度の角をなす方位に配置するか、あるいは、図24(b)に示すように、一辺が〈110〉方向と平行の方位に配置するのが望ましい。
【0152】
なお、これまで述べた例では、接触端子を形成するための基材として、シリコンウェハを用いている。しかし、本発明は、これに限定されない。異方性エッチングによって、先端が尖った形状の穴が形成できる結晶であれば、他の結晶を用いてもよい。
【0153】
また、突起を形成する第2の基材、例えば、シリコンウェハ27については、異方性エッチングが必要である。しかし、突起の形成に直接用いられない第1の基材、例えば、シリコンウェハ28または51は、必ずしも異方性エッチングである必要はない。通常のエッチングであってもよい。従って、第1の基材であるシリコンウェハ28および51は、単結晶でなくてもよい。例えば、多結晶シリコン、アモルファスシリコンであってもよい。
【0154】
さらに、上記説明では、基材を便宜状シリコンウェハとしたが、ウェハとして製作されたものに限定する趣旨ではない。上記したプロセスで、突起部が形成できるものであればよい。
【0155】
また、上記各例では、接触端子として設けられたものは、全て配線が接続され、有効に使用できるものである。しかし、配線が接続されない、単なる突起としてのみ機能するダミー接触端子を設けることができる。すなわち、接触端子の高さと同じか、または、適宜に設定した高さで、ダミーの接触端子を、必要に応じて適度に配置することができる。これにより、接触端子の高さばらつき、または、被接触対象への押し付け圧力の調整が容易になり、接触特性および信頼性を向上することができる。
【0156】
上記した実施例において、片持ち梁状の突起支持部43は、長方形状の例を示したが、これに限られない。例えば、台形状、平行四辺形状とすることができる。
【0157】
また、上記各実施例では、突起部35ごとに穴28aまたは穴51aを設けている例を示したが、本発明は、これに限られない。すなわち、複数の突起部35ごとに、1の穴28aまたは穴51aを設ける構成としてもよい。すなわち、一つの突起支持部で複数の突起部35を支持する構造とすることができる。この場合、一つの突起部ごとに独立して引き出し用配線40を設けて、接触端子42を突起部35ごとに形成することができる。次に、それらの例について説明する。なお、一つの突起支持部において支持される複数の突起部について、1または2以上の共通の電極を設ける構成としてもよい。
【0158】
図35(a)−(d)に示す例は、それぞれ、第1の基材としてシリコンウェハ51を用い、第2の基材としてシリコンウェハ27を用いた実施例である。
【0159】
これらの例は、いずれも、図12(a)−(d)に示す工程と同様にして、突起部35を形成する。そして、図12(e)および(f)に示す工程と同様に、穴51aを異方性エッチングによりあける。ただし、この例では、複数個の突起部35がその開口面に位置する大きさで、穴51aを設ける。そのため、マスクをその大きさで開口させる。
【0160】
また、この穴51aは、二酸化シリコン膜26に達するまで行われる。なお、図12(f1)のように、シリコンウェハ51の一部を残すようにしてもよい。
【0161】
ついで、図13(g)および(h)に示すように、突起部35を覆う導電膜39と、引出し用配線40とを設ける。さらに、図14(i)−(l)に示した例と同じように、支持部材45であるシリコン基板に固定する。これについては、穴51aの大きさを除いては、図14(i)−(l)と同じであるので、説明を省略する。
【0162】
図36(a)−(d)に示す例は、それぞれ、第1の基材としてシリコンウェハ28を用い、第2の基材としてシリコンウェハ27を用いた実施例である。
【0163】
これらの例は、いずれも、図16(a)および(b)に示す工程と同様にして、突起部35を形成する。そして、図12(e)および(f)に示す工程と同様に、穴28aを異方性エッチングによりあける。ただし、この例では、複数個の突起部35がその開口面に位置する大きさで、穴28aを設ける。そのため、マスクをその大きさで開口させる。また、この穴28aは、二酸化シリコン膜26に達するまで行われる。なお、図12(f1)のように、シリコンウェハ28の一部を残すようにしてもよい。
【0164】
ついで、図13(g)および(h)に示すように、突起部35を覆う導電膜39と、引出し用配線40とを設ける。さらに、図17(c)−(f)に示した例と同じように、支持部材45であるシリコン基板に固定する。これについては、穴28aの大きさを除いては、図17(c)−(f)と同じであるので、説明を省略する。
【0165】
次に、突起部35を、第1の基材の面に沿って、どのように配列するかに関するいくつかの例を示す。図37(a)に示す例は、測定対象のチップごとに、接触端子の突起部35の配列を対応させたものである。すなわち、測定対象のチップ対応に、シリコンウェハ28上に想定されたブロック201ごとに、複数の突起部35を配列したものである。図37(b)に示す例は、測定対象のチップ複数個(本実施例では2個の例を示している)ごとに、シリコンウェハ28上に想定されたブロック201ごとに、複数個の突起部35を配列したものである。また、図37(c)に示す例は、シリコンウェハ28上に列状のブロックを想定し、このブロックごとに、複数個の突起部を配列したものである。
【0166】
上記各実施例では、接触端子42の先端部の形状が、四角錐あるいは、四角錐台の場合について説明したが、もちろん他の形状の突起部を形成してもよい。
【0167】
例えば、八角錐の接触端子先端部の形状を形成する例として、上記各実施例の中で、代表して2例を図38および図39に示す。
【0168】
図38(i)は、二酸化シリコン膜26で構成され、導電膜39を設けた八角錐の突起部35を、その表面で支持する片持ち梁状の突起支持部43を形成した工程後の断面を示したものである。なお、図38(i1)は(i)を下方から見た平面図、図38(i2)は(i)を下方から見た斜視図である。ここでは、正方形の二酸化シリコン膜をマスクとして、シリコン単結晶28の(100)面を、例えば、水酸化カリウムとイソプロパノールと水とを含むエッチング液に浸漬することにより、シリコン単結晶28を異方性エッチングして、八角錐状の突起部35を形成して、図5および図6で説明した工程と同様な工程で接触端子部を形成する。ただし、エッチングの条件、すなわち、エッチング液の成分比、液温、および、エッチング速度は、それらとは異なる管理がなされる。
【0169】
図39(h)は、二酸化シリコン膜26で構成され、導電膜39を設けた八角錐の突起部35を、該二酸化シリコン膜26の表面に形成して接触端子42を形成した工程後の断面を示したものである。なお、図39(h1)は(h)を下方から見た平面図、図39(h2)は(h)を下方から見た斜視図である。ここでは、正方形の二酸化シリコン膜をマスクとして、シリコン単結晶28の(100)面を、水酸化カリウムとイソプロパノールと水とを含むエッチング液に浸漬することにより、シリコン単結晶28を異方性エッチングして、八角錐状の突起部35を形成して、図12および図13で説明した工程と同様な工程で接触端子部を形成する。
【0170】
次に、上記の各実施例で述べられた接触装置の具体的な使用例について説明する。使用例としては、例えば、半導体の検査装置が挙げられる。また、TFT型液晶ディスプレイの検査装置にも適用できる。
【0171】
図25は、本発明の接続装置を用いた一実施例である検査装置の要部を示す説明図である。
【0172】
本実施例において、検査装置は、半導体装置の製造におけるウェハプローバとして構成されている。この検査装置は、被検査物を支持する試料支持系120と、被検査物に接触して電気信号の授受を行なうプローブ系100と、試料支持系120の動作を制御する駆動制御系150と、測定を行なうテスタ170とで構成される。なお、被検査物としては、半導体ウェハ1を対象としている。この半導体ウェハ1の表面には、外部接続電極としての複数の電極1aが形成されている。
【0173】
試料支持系120は、半導体ウェハ1が着脱自在に載置される、ほぼ水平に設けられた試料台122と、この試料台122を支持する、垂直に配置される昇降軸124と、この昇降軸124を昇降駆動する昇降駆動部125と、この昇降駆動部125を支持するX−Yステージ127とで構成される。X−Yステージ127は、筐体126の上に固定される。昇降駆動部125は、例えば、ステッピングモータなどからなる。X−Yステージ127の水平面内における移動動作と、昇降駆動部125による上下動などを組み合わせることにより、試料台122の水平および垂直方向における位置決め動作が行われるものである。また、試料台122には、図示しない回動機構が設けられており、水平面内における試料台122の回動変位が可能にされている。
【0174】
試料台122の上方には、プローブ系100が配置される。すなわち、当該試料台122に平行に対向する姿勢で、接続装置100aおよび配線基板70が設けられる。この接続装置100aには、複数個の接触端子42を有する端子配列体20が、被検査物と対抗する位置に設けられる。この端子配列体20は、上述した図1で示されるものが用いられる。すなわち、この端子配列体20は、シリコンウェハ28と、これに支持される接触端子42群と、緩衝層46および支持部材45が一体的に設けられて構成される。各々の接触端子42は、該接続装置100aの延長配線シート71に設けられた引き出し用延長配線72を介して、配線基板70の下部電極73および内部配線70aとを通して、該配線基板70に設けられた接続端子70bに接続されている。なお、本実施例では、接続端子70bは、同軸コネクタで構成される。この接続端子70bに接続されるケーブル171を介して、テスタ170と接続される。
【0175】
なお、ここで用いられる接続装置は、図1に示した構造のものに限られない。例えば、図2、図3、図4等に示す構造のものを用いることができる。
【0176】
駆動制御系150は、ケーブル172を介してテスタ170と接続されている。また、駆動制御系150は、試料支持系120の各駆動部のアクチュエータに制御信号を送って、その動作を制御する。すなわち、駆動制御系150は、内部にコンピュータを備え、ケーブル172を介して伝達されるテスタ170のテスト動作の進行情報に合わせて、試料支持系120の動作を制御する。また、駆動制御系150は、操作部151を備え、駆動制御に関する各種指示の入力の受付、例えば、手動操作の指示を受け付ける。
【0177】
以下、本実施例の検査装置の動作について説明する。試料台122の上に、半導体ウェハ1を固定し、X−Yステージ127および回動機構を用いて、該半導体ウェハ1に形成された電極1aを、接続装置100aに形成された接触端子42の直下に位置決めするため、調整する。その後、駆動制御系150は、昇降駆動部125を作動させ、試料台122を所定の高さまで上昇させることによって、複数の接触端子42の各々の先端を目的の半導体素子における複数の電極1aの各々に所定圧で接触させる。ここまでは、操作部151からの操作指示に従って、駆動制御系150により実行される。なお、これらの位置決め等の調整を自動的に行なうようにしてもよい。例えば、半導体ウェハ1に基準位置のマークを予め付しておき、これを読み取り装置で読み取って、座標の原点を設定するようにして、行なうことができる。この場合、電極の位置は、予め設計データを受け取ることにより、駆動制御系150において既知となる。
【0178】
この状態で、ケーブル171、配線基板70、延長配線シート71、および接触端子42を介して、半導体ウェハ1に形成された半導体素子とテスタ170との間で、動作電力や動作試験信号などの授受を行い、当該半導体素子の動作特性の可否などを判別する。上記の一連の試験動作が、半導体ウェハ1に形成された複数の半導体素子の各々について実施され、動作特性の可否などが判別される。
【0179】
次に、本発明の接続装置を用いた一実施例である半導体素子のバーンイン工程での検査装置の一例について説明する。
【0180】
図26は、本発明の接続装置を用いた一実施例である半導体素子のバーンイン工程での検査装置の要部を示す斜視図、図27は、バーンイン用の半導体素子検査装置の断面図である。
【0181】
本実施例は、ウェハ状態の半導体素子に電気および温度ストレスを高温状態で加え、半導体素子の特性検査を実施するウェハプローバとして構成されている。
【0182】
また、本実施例は、一度に複数枚のウェハ1を恒温槽(図示せず)に入れた状態で、特性検査が行なえるようになっている。
【0183】
すなわち、本実施例は、図27に示すように、恒温槽(図示せず)に置かれる支持具190に垂直に取り付けられるマザーボード181と、これに垂直に、すなわち、前記支持具190に並行にマザーボード181に取り付けられる、複数の個別プローブ系180とで構成される。
【0184】
マザーボード181は、各個別プローブ系180ごとに設けられるコネクタ183と、マザーボード181を介して前記コネクタ183と通じているケーブル182とを有する。ケーブル182は、本実施例では図示していないが、前記図25に示すテスタ170と同様なテスタに接続される。
【0185】
個別プローブ系180は、被検査物ごとに設けられる。この個別プローブ系180は、上記した接続装置100aと、この接続装置が固定される配線基板70と、被検査物である半導体ウェハ1を支持するウェハ支持基板185と、このウェハ支持基板185が載置され、個別プローブ系自体をマーザーボード181に取り付けるための支持ボード184と、前記接続装置100aを半導体ウェハ1に当接させるための押さえ基板186とを有する。
【0186】
ウェハ支持基板185より上方にある各部は、図26に示す構造となっている。すなわち、ウェハ支持基板185は、例えば、金属板で形成され、半導体ウェハ1を着脱自在に収容するための凹部185aと、位置決めのためのノックピン187を有する。
【0187】
接続装置100aは、上述したように、接触端子42群が設けられている端子配列体20と、緩衝層46および支持部材45と、延長配線シート71とで構成される。この接続装置100aは、配線基板70に搭載され、各接触端子42から引出される配線が、配線70dを介して、コネクタ端子70cに接続される。このコネクタ端子70cは、前記コネクタ183と嵌合するようになっている。なお、この例は、接続装置100aとして、図1に示すものを用いているが、これに限定されない。例えば、図2、図3、図4等に示すものを用いることができる。
【0188】
この接続装置100aの上方には、押さえ基板186が装着される。この押さえ基板186は、チャネル状に形成され、そのチャネル186a内に、配線基板70が収容される。また、この押さえ基板186の周縁部には、前記ノックピン187と嵌合する穴188が設けられている。
【0189】
なお、図27では、複数の個別プローブ系180を、前記支持具190に並行にマザーボード181に取り付ける例を示したが、これに限定されない。すなわち、個別プローブ系180ごとに、テスタに直接接続する構成とすることもできる。
【0190】
次に、本実施例の測定動作について、説明する。
【0191】
ウェハ支持基板185の凹部185aに、半導体ウェハ1を固定し、ノックピン187を用いて、該半導体ウェハ1に形成された各電極を、接続装置100aに形成された各接触端子42の直下に位置決めして、複数の接触端子42の各々の先端を、半導体素子における複数の電極のうち、目的の電極の各々に、所定圧で接触させる。この状態で、ケーブル182、マザーボード181、コネクタ183、配線基板70、延長配線用シート71に設けられた図26には示していない引き出し用延長配線72(図1参照)、および、接触端子42を介して、半導体ウェハ1に形成された半導体素子とテスタとの間で、動作電力や動作試験信号などの授受を行い、当該半導体素子の動作特性の可否などを判別する。上記の一連の操作が、恒温槽(図示せず)内に設置された支持具190に固定されたマザーボード181に固定されたウェハ支持基板185に搭載された半導体ウェハ1の各々について実施され、動作特性の可否などが判別される。
【0192】
なお、接続装置の接触端子を電極に接触させる場合、上記実施例では、接触端子と電極とを一対一対応に接続させているが、これに限られない。すなわち、1個の電極について、複数個の接触端子を接触させるようにしてもよい。これにより、より確実な接触を確保できる。
【0193】
上記各実施例では、引き出し用配線40および引き出し用延長配線72を通常の単線での配線として扱ってきたが、本発明は、これに限定されない。接地層を設けることによって、各引き出し用配線40および引き出し用延長配線72を、マイクロストリップ線路とする構成としてもよい。これより、DC検査、高周波域、例えば、数GHz帯までのAC検査等の、半導体素子の特性検査が可能となる。
【0194】
上記の特性検査が可能な接続装置100aを用いることにより、例えば、図26に示した前記個別プロ−ブ系180、および、図27に示した半導体素子検査装置を、前述のバ−ンイン検査に限ることなく、半導体素子の製造における特性検査用のウェハプロ−バとして用いることができる。この場合、半導体素子とテスタ170との間の動作電力や動作試験信号などの授受が、特性検査用とバ−ンイン用とで異なる場合でも、テスタからの信号の切り換え、または、マザ−ボ−ドを交換することにより、前記の個別プロ−ブ系180に一旦ウェハを装着すれば、一連の検査項目が終了するまで、個別プロ−ブ系180に装着したままで検査することが可能となる。
【0195】
以上説明した実施例によれば、異方性エッチングにより、高さおよび形態のそろった突起を形成でき、その突起で接触端子を形成できる。また、突起後方に、穴を形成して、突起支持部の可撓性を大きくして、検査対象との接触を良好に行える。また、接触端子を、フォトリソグラフ技術により、高密度かつ高精度に形成することができる。しかも、多数個の接触端子を、位置精度よく一括して形成できる。
【0196】
以上に説明した各実施例は、シリコンウェハを用いているが、本発明は、これに限定されない。結晶性の他の材料を用いることもできる。
【0197】
また、上記図1、2、3および4に示す各実施例では、支持部材45を介して配線基板に接続装置を搭載しているが、支持部材を介さずに、緩衝層を介して該接続装置を配線基板に固定するようにしてもよい。
【0198】
上記実施例では、片持ち梁状の接触端子を、長方形状の突起支持部43で構成しているが、この突起支持部の平面形状は、長方形に限られない。例えば、台形状とすることもできる。また、U字状に形成することもできる。
【0199】
【発明の効果】
本発明によれば、高密度に電極が形成された半導体素子を提供することができる。
【図面の簡単な説明】
【図1】本発明の接続装置の第1実施例の構成の要部を示す端面図である。
【図2】本発明の接続装置の第2実施例の構成の要部を示す端面図である。
【図3】本発明の接続装置の第3実施例の構成の要部を示す端面図である。
【図4】本発明の接続装置の第4実施例の構成の要部を示す端面図である。
【図5】図5(a)−(f)は、上記第1実施例の接続装置を形成する製造プロセスの一実施例の工程の前段を示す端面図。
【図6】図6(g)−(i2)は、上記図5に示す製造プロセスの工程の後段を示し、図6(g)は端面図、図6(g1)は接触端子を示す平面図、図6(h)、(i)は端面図、図6(i1)は接触端子を示す平面図、図6(i2)は斜視図である。
【図7】本発明の接続装置の第1実施例の構成の詳細な構造を示す端面図である。
【図8】図8(a)−(c)および(d)は、本発明の接続装置を形成する製造プロセスの他の実施例の工程の前段を示す端面図、図8(c1)は接触端子の平面図である。
【図9】図9(e)および(e2)は、本発明の接続装置を形成する製造プロセスの他の実施例の工程の後段を示す端面図、図9(e1)は接触端子の平面図である。
【図10】図10(a)−(d)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程を示す端面図、図10(d1)は接続装置の要部斜視図である。
【図11】図11(a)−(d)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例を示す端面図、図11(d1)は接続装置の要部斜視図である。
【図12】図12(a)−(f1)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程の前段を示す端面図である。
【図13】図13(g)および(h)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程の中断を示す端面図、図13(h1)および(h2)は、この方法により形成される接触端子の構造の例を示す平面図である。
【図14】図14(i)−(l)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程の後段を示す端面図である。
【図15】図15(a)−(d)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例を示す端面図である。
【図16】図16(a)および(b)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程の前段を示す端面図、図16(b1)および(b2)は、この方法により形成される接触端子の平面図である。
【図17】図17(c)−(f)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程の後段を示す端面図である。
【図18】図18(a)、(b)および(c)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程を示す端面図、図18(b1)は、この方法により形成される接触端子の構成を示す平面図である。
【図19】図19(a)−(f)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程の前段を示す端面図である。
【図20】図20(g)−(h)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程の後段を示す端面図である。
【図21】図21(a)−(d)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程を示す端面図である。
【図22】図22(a)−(d)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程を示す端面図、図22(d1)は、この方法によって形成される接触端子の平面図である。
【図23】図23(a)、(b)および(c)は、本発明に関わる接続装置を形成する製造プロセスの他の実施例の工程を示す端面図、図23(b1)は、この方法によって形成される接触端子の平面図である。
【図24】図24(a)−(b)は、本発明に関わる接続装置の接触端子形成用の二酸化シリコンのマスクを形成する実施例を示す平面図である。
【図25】本発明の接続装置を搭載した半導体素子検査装置の駆動部の概要を示す構成図である。
【図26】本発明の接続装置を搭載したバーンイン用の半導体素子検査装置の要部を示す斜視図である。
【図27】バーンイン用の半導体素子検査装置の断面図である。
【図28】図28(A)はウェハの斜視図および図28(B)は半導体素子の斜視図である。
【図29】従来の検査用プローブの断面図である。
【図30】従来の検査用プローブの平面図である。
【図31】はんだボールを電極上に有する半導体素子を示す斜視図である。
【図32】はんだ溶融接続をした半導体素子の実装状態を示す斜視図である。
【図33】従来のめっきによるバンプを用いた半導体素子検査装置の要部断面図である。
【図34】図33のめっきによるバンプ部分を示す斜視図である。
【図35】図35(a)−(d)は、本発明に関わる接続装置において、複数個の突起部がその開口面に位置する大きさで穴が形成されている例を示す端面図である。
【図36】図36(a)−(d)は、本発明に関わる接続装置において、複数個の突起部がその開口面に位置する大きさで穴が形成されている他の例を示す端面図である。
【図37】図37(a)−(c)は、本発明に関わる接続装置において、複数個の突起部をどのように配列するかの例を示す平面図である。
【図38】図38(i)は、上記第1実施例の接続装置を形成する製造プロセスの工程の後段を示す端面図、図38(i1)は接触端子を示す平面図、図38(i2)は斜視図である。
【図39】図39(i)は、上記第2実施例の接続装置を形成する製造プロセスの工程の後段を示す端面図、図39(i1)は接触端子を示す平面図、図39(i2)は斜視図である。
【符号の説明】
1…ウェハ、1a…電極、2…半導体素子、3…電極、4…プローブカード、5…プローブ、6…はんだバンプ、7…配線基板、8…電極、10…誘電体膜、11…配線、12…ビア、13…バンプ、14…配線基板、15…板ばね、20…端子配列体、26…二酸化シリコン、26a…穴、27…シリコンウェハ(第2の基材)、28…シリコンウェハ(第1の基材)、28a…穴、29、30…二酸化シリコン膜、31、32…ホトレジストマスク、33…二酸化シリコン膜、34…突起、35…突起部、36…二酸化シリコン膜(絶縁膜)、37…導電性被覆、37a…下地膜、38…ホトレジストマスク、39…導電膜、39a…クロム膜、39b…金膜、40…引き出し用配線、41…ホトレジストマスク、42…接触端子、43…突起支持部、44…めっき膜、45…支持部材(シリコン基板)、46…緩衝層、47…二酸化シリコン、48…シリコン単結晶、49、50…二酸化シリコン膜、51…シリコンウェハ、51a…穴、52、53…ホトレジストマスク、54…絶縁膜、55、56…ホトレジストマスク、57…二酸化シリコン膜、58…ホトレジストマスク、59…エッチング穴、60…ホトレジストマスク、61…二酸化シリコン膜、62、63…ホトレジストマスク、64…突起部の形成位置、65…コ字形状のエッチング位置、66…コ字形状のエッチング、67…ホトレジストマスク、68…正方形のマスク、70…配線基板、70a…内部配線、70b…接続端子、70c…コネクタ端子、70d…配線、71…延長配線シート、71a…絶縁フィルム、72…引き出し用延長配線、73…電極、74…はんだ、75…接触端子、76…接続端子、76a…接触端子、77…引き出し用配線、78…絶縁材料、79…接続端子、80…ビア、100…プローブ系、100a…接続装置、120…試料支持系、122…試料台、124…昇降軸、125…昇降駆動部、126…筐体、127…X−Yステージ、150…駆動制御系、151…操作部、170…テスタ、171,172…ケーブル、180…個別プロ−ブ系、181…マザ−ボ−ド、182…ケ−ブル、183…コネクタ、184…支持ボ−ド、185…ウェハ支持基板、185a…ウェハ支持基板の凹部、186…押え基板、186a…チャンネル、187…ノックピン、188…ノックピンと嵌合する穴、190…支持具、201…ブロック。
Claims (16)
- 半導体素子を半導体ウエハに形成する工程と、
接続装置の突起部を該半導体素子の電極に接触させ、該半導体素子とテスタとの間で試験信号の授受を行う検査工程と、
前記半導体ウエハを切り分ける工程と、を有する半導体素子の製造方法であって、
前記検査工程では、絶縁層をシリコンからなる第1の基材と単結晶のシリコンからなる第2の基材とで挟んでなるSOI(Silicon on Insulator)基板の前記第2の基材を異方性エッチングして形成した突起の表面に導電性部分を有する前記接続装置の突起部であって、前記第1の基材の当該突起部の後方に形成される穴の縁の一部に、前記絶縁層で形成された突起支持部によって支持される突起部を前記半導体素子の電極に接触させ、テスタとの間で試験信号の授受を行うこと
を特徴とする半導体素子の製造方法。 - 半導体素子を半導体ウエハに形成する工程と、
接続装置の突起部を該半導体素子の電極に接触させ、該半導体素子とテスタとの間で試験信号の授受を行う検査工程と、
前記半導体ウエハを切り分ける工程と、を有する半導体素子の製造方法であって、
前記検査工程では、絶縁層をシリコンからなる第1の基材と単結晶のシリコンからなる第2の基材とで挟んでなるSOI基板の、前記第1の基材に設けられた穴内部で露出した前記絶縁層に設けられた開口を介して前記第2の基材を異方性エッチングして形成した穴を導電性材料により被覆し、該SOI基板の前記第2の基材を除去することにより形成した前記接続装置の突起部であって、前記絶縁層で形成された突起支持部によって支持される突起部を前記半導体素子の電極に接触させ、テスタとの間で試験信号の授受を行うこと
を特徴とする半導体素子の製造方法。 - 請求項1または2に記載の半導体素子の製造方法であって、
前記突起部は角錐形状であること
を特徴とする半導体素子の製造方法。 - 請求項1または2に記載の半導体素子の製造方法であって、
前記突起部は角錐台形状であること
を特徴とする半導体素子の製造方法。 - 半導体素子を半導体ウエハに形成する工程と、
接続装置の突起部を該半導体素子の電極に接触させ、該半導体素子とテスタとの間で試験信号の授受を行う検査工程と、
前記半導体ウエハを切り分ける工程と、を有する半導体素子の製造方法であって、
前記検査工程では、絶縁層をシリコンからなる第1の基材と単結晶のシリコンからなる第2の基材とで挟んでなるSOI基板の前記第2の基材をエッチングして形成した角錐形状の突起の表面に形成された導電性部分を有する前記接続装置の突起部であって、前記第1の基材の当該突起部の後方に形成される穴の縁の一部に、前記絶縁層で形成された突起支持部によって支持される突起部を前記半導体素子の電極に接触させ、テスタとの間で試験信号の授受を行うこと
を特徴とする半導体素子の製造方法。 - 半導体素子を半導体ウエハに形成する工程と、
接続装置の突起部を該半導体素子の電極に接触させ、該半導体素子とテスタとの間で試験信号の授受を行う検査工程と、
前記半導体ウエハを切り分ける工程と、を有する半導体素子の製造方法であって、
前記検査工程では、絶縁層をシリコンからなる第1の基材と単結晶のシリコンからなる第2の基材とで挟んでなるSOI基板の、前記第1の基材に設けられた穴内部で露出した前記絶縁層に設けられた開口を介して前記第2の基材をエッチングして形成した穴を導電性材料により被覆し、該SOI基板の前記第2の基材を除去することにより形成した前記接続装置の角錐形状の突起部であって、前記絶縁層で形成された突起支持部によって支持される突起部を前記半導体素子の電極に接触させ、テスタとの間で試験信号の授受を行うこと
を特徴とする半導体素子の製造方法。 - 請求項1から6のいずれか1項に記載の半導体素子の製造方法であって、
前記突起支持部は片持ち梁構造であること
を特徴とする半導体素子の製造方法。 - 請求項1から6のいずれか1項に記載の半導体素子の製造方法であって、
前記突起支持部はブリッジ構造であること
を特徴とする半導体素子の製造方法。 - 請求項1から8のいずれか1項に記載の半導体素子の製造方法であって、
前記突起部の後方に緩衝層を有すること
を特徴とする半導体素子の製造方法。 - 請求項9記載の半導体素子の製造方法であって、
前記緩衝層はシリコンゴムであること
を特徴とする半導体素子の製造方法。 - 請求項1から10のいずれか1項に記載の半導体素子の製造方法であって、
前記検査工程において、前記半導体素子はウエハに形成された状態であること
を特徴とする半導体素子の製造方法。 - 請求項1から10のいずれか1項に記載の半導体素子の製造方法であって、
前記検査工程において、前記突起部を複数の半導体素子の電極に一括して接触させて試験信号の授受を行うこと
を特徴とする半導体素子の製造方法。 - 請求項1から10のいずれか1項に記載の半導体素子の製造方法であって、
前記検査工程において、前記突起部を複数の半導体素子の電極に接触させ、該半導体素子が形成されたウエハ毎に検査すること
を特徴とする半導体素子の製造方法。 - 請求項1から10のいずれか1項に記載の半導体素子の製造方法であって、
前記検査工程において、測定対象のチップごとに、前記突起部を前記半導体素子の電極に接触させ、該半導体素子とテスタとの間で試験信号の授受を行うこと
を特徴とする半導体素子の製造方法。 - 請求項1から14のいずれか1項に記載の半導体素子の製造方法であって、
前記検査工程において、高温状態において前記半導体素子を検査すること
を特徴とする半導体素子の製造方法。 - 請求項1から14のいずれか1項に記載の半導体素子の製造方法であって、
前記検査工程において、前記突起部を用いて前記半導体素子をバーンイン検査すること
を特徴とする半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001266381A JP3825290B2 (ja) | 1994-06-03 | 2001-09-03 | 半導体素子の製造方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP12286994 | 1994-06-03 | ||
JP6-122869 | 1994-06-03 | ||
JP2001266381A JP3825290B2 (ja) | 1994-06-03 | 2001-09-03 | 半導体素子の製造方法 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09552495A Division JP3502874B2 (ja) | 1994-06-03 | 1995-04-20 | 接続装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002139517A JP2002139517A (ja) | 2002-05-17 |
JP3825290B2 true JP3825290B2 (ja) | 2006-09-27 |
Family
ID=26459914
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001266381A Expired - Fee Related JP3825290B2 (ja) | 1994-06-03 | 2001-09-03 | 半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3825290B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7459795B2 (en) * | 2004-08-19 | 2008-12-02 | Formfactor, Inc. | Method to build a wirebond probe card in a many at a time fashion |
FR3022697B1 (fr) * | 2014-06-24 | 2017-12-22 | Commissariat Energie Atomique | Dispositif de connexion electrique a elements de connexion comportant des membranes deformables |
-
2001
- 2001-09-03 JP JP2001266381A patent/JP3825290B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002139517A (ja) | 2002-05-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3502874B2 (ja) | 接続装置およびその製造方法 | |
JP3658029B2 (ja) | 接続装置およびその製造方法 | |
JP3553791B2 (ja) | 接続装置およびその製造方法、検査装置並びに半導体素子の製造方法 | |
JP4521611B2 (ja) | 半導体集積回路装置の製造方法 | |
KR101293348B1 (ko) | 한번에 다수 방식으로 와이어 본드 프로브 카드를 구축하는 방법 | |
JP4560292B2 (ja) | シリコンフィンガーコンタクタを有するコンタクトストラクチャ | |
JP4465995B2 (ja) | プローブシート、プローブカード、半導体検査装置および半導体装置の製造方法 | |
EP0999451A2 (en) | Connecting apparatus, method of fabricating wiring film with holder, inspection system and method of fabricating semiconductor element | |
JP2001091539A (ja) | マイクロファブリケーションで形成するコンタクトストラクチャ | |
JP2002162418A (ja) | コンタクトストラクチャ並びにその製造方法及びそれを用いたプローブコンタクトアセンブリ | |
JP2001284420A (ja) | コンタクトストラクチャとその製造方法 | |
JP3502875B2 (ja) | 接続装置およびその製造方法 | |
JP2966671B2 (ja) | プローブカード | |
JP3677027B2 (ja) | 接続装置 | |
JP3825290B2 (ja) | 半導体素子の製造方法 | |
JP4919365B2 (ja) | 半導体集積回路の製造方法 | |
JP2002071719A (ja) | プローブカード及びその製造方法 | |
JP2007212472A (ja) | 半導体集積回路の製造方法及びプローブカード | |
JP3658334B2 (ja) | 半導体装置の製造方法 | |
JP3581677B2 (ja) | 接続装置およびその製造方法 | |
WO1995034000A1 (fr) | Dispositif de connexion et sa fabrication | |
JP4343853B2 (ja) | 接続装置および接続装置の製造方法 | |
JP3718133B2 (ja) | 半導体装置の製造方法 | |
JP2008185596A (ja) | 接続装置 | |
JP3563361B2 (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050607 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060605 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060629 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |