JP4955395B2 - テストキャリア - Google Patents

Description

本発明は、半導体装置である裸のＬＳＩ（ベアチップ）を従来のパッケージ品と同じ装置を用いて検査するためのテストキャリアに関し、特に、ベアチップの電極ピッチが狭く、かつ高速伝送が必要なベアチップの検査に適するテストキャリアに関する。

近年、半導体装置の高密度、高速伝送の要求が急速に高まり、ベアチップ実装を使用して一定の機能をシステム化するＳｉｐ（Ｓｙｓｔｅｍ ｉｎ ａ Ｐａｃｋａｇｅ）技術の開発が盛んに行われており、ベアチップを基板上に直接実装する技術が一つのキーテクノロジーになっている。しかしながら、現状では実装前の段階では、ウエハ検査と呼ばれるオープン／ショートと簡易的なファンクションテストのみが実施されており、従来のパッケージで実施されていた実動作レベルでの高速テストやスクリーニングを目的としたバーンインテストは実施されていない。
これを解決するために、従来からベアチップをテストキャリアに搭載してあたかもパッケージ品と同等に扱い、検査する方式が開発されている。この方式では、ベアチップの電極と接触を得るための接触子として金属突起（バンプ）を有し、検査装置との電気的接続を得るための外部端子を有するキャリア基板を用いたテストキャリアが主に適用されている。
この他に、ベアチップの電極にバンプを形成することにより、テストキャリアのキャリア基板の金属突起（バンプ）を省略して低コスト化を図った構造やモールドＰＫＧを応用した構造も提案されている。また、ウエハ検査用プローブカードとして、テストキャリア用途ではないが、接触子としてＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）のリードや応力金属ばねを活用したウエハ検査用プローブカード構造が用いられている。
ここで、金属突起（バンプ）を形成したキャリア基板を用いたテストキャリアが、特開２００２−１９６０３５号（特許文献１）に記載されている。また、ベアチップ電極に金属突起（バンプ）を形成し、バンプレスのテストキャリアが、特開平１１−２３７４３５号（特許文献２）に記載されている。また、モールドＰＫＧを応用したテストキャリアが、特開平７−２９７３２６号（特許文献３）に記載されている。また、ＴＣＰリードを接触子に活用したウエハ検査用プローブが特開２００３−２４８０１９号（特許文献４）に記載されている。また、応力金属ばねを活用したウエハ検査用プローブが特表２００４−５０１５１７号（特許文献５）に記載されている。以下、これらの特許文献１〜５について、詳細に説明する。
（１）特許文献１
第７図に示すように、半導体装置の外部電極に対向した位置に金属突起（バンプ）３６を有するメンブレンタイプフィルム２０（メンブレンシート）を用いた方式のテストキャリア構造である。
フレキシブルなメンブレンタイプフィルム２０の片面に半導体装置の外部電極に対応した位置に金属突起３６が形成されている。金属突起部から配線層でピッチ拡張され検査装置３０（ソケット）との電気接触を得るためのパッドが形成されている。この金属突起３６を有するメンブレンタイプフィルム２０を用いたキャリア基板が組み込まれたテストキャリアに半導体装置を設置してクラムシェル型の蓋１６を閉じることにより、半導体装置を固定する。この状態で従来の装置を用いて検査を実施する。
本構造は、接触圧力を得るためにキャリア蓋１６にばね３１が組み込まれている。蓋１６を閉じたときに所望の接触圧が得られるような寸法とばね定数を備えている。また、接圧によりメンブレンタイプフィルム２０を保持しているキャリアベース３７に撓みが生じないようにベース３７の材質と厚さの適正化を図っている。さらに、キャリア内部に接触子の高さばらつきや平行度を吸収するために金属突起３６を有するメンブレンタイプフィルム２０の裏面にエラストマ１７を備えている。
（２）特許文献２
第８図に示すように、半導体装置１の外部電極に金属突起３６を形成することにより、特許文献１に記載のキャリア基板に形成する金属突起を省略した構造のテストキャリアである。キャリア基板としてＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープ３８を使用したキャリア構造を備えている。半導体装置１の外部電極とＴＡＢテープ３８の電極の位置合わせはガイドリング３４によって実施する。キャリア基板下部のベース３７はリジット材料を使用している。ＴＡＢテープ使用とベアチップ外形を利用した位置決め方式の採用により、低コストかつ安定接触を目指した構造である。また、類似する構造が特開平１０−２１３６２６号（特許文献６）に開示されている。
（３）特許文献３
第９図（ａ）、（ｂ）に、従来の半導体パッケージを応用したテスト用キャリアの構造図を示す。
リードフレーム４０に半導体装置１を搭載し、半導体装置１とリードフレーム４０をボンディングワイア４２で接続後、モールド型半導体（ＰＫＧ）からレンジモールド４３、リードフレーム４０の一部と半導体装置１を除去することにより形成したテストキャリアである。ボンディングワイア４２のボール部分４１を接触子として用いる。また、半導体装置１の代わりに金属膜を有する金型を使用することも可能である。本構造は、従来のパッケージを流用することにより、量産容易性と安価なソケットを実現できる。
（４）特許文献４
第１０図にコンタクトプローブ構造を示し、第１１図にその製造方法を示す。
複数の配線層４６がポリイミド樹脂フィルム層４４の表面に形成され、この配線層４６の先端部分にコンタクトピン４を有し、フィルム裏面の必要な部分にのみ金属層を備えた構造のコンタクトプローブ構造である。従来は、フィルム裏面の全面に金属層を有していたため、各ピンが一定の容量を有し、信号遅延を引き起こしていた。これを解決するために、必要な部分にのみ金属フィルム４５を形成した構造を採用し、電気特性向上と柔軟性向上による組立性向上を可能にした構造である。
（５）特許文献５
第１２図（ａ）、（ｂ）に、基材５から解放後のばねの線形配列を示す。
基材５上に単接点ばねプローブ５４をプラズマ蒸着法および写真製版パターンニング法により、蒸着金属を連続層として形成する。連続層は、各々異なる固有応力レベルを有している。リリース領域５５がアンダーカットエッチングされてばね接点が、リリースされて曲がり、プローブピン４が形成される。半導体前工程プロセスを活用することにより、０．００１インチ（２５．４マイクロメータ）のスプリンングピッチ配列５６が可能である。
（６）その他の従来例
特開平３−２７５４６号（特許文献７）は、シリコン基板を用いてウエットエッチングにより片持ちはりを形成し、これをテストキャリアの基板として用いる構造である。検査対象が、はんだバンプを有するベアチップの場合、リード上の電気接点部分にパッドを形成し、リード線で外部端子へ引き出す構造を採る。はんだバンプの無い場合は、リード先端部にはんだバンプを設け、リード線で外部に引き出す構造を採る。
特開平６−２９５９６４号（特許文献８）は、両面電極を有するベアチップの検査を目的とし、Ｏリングやシリコンゴムにより弾性力を得る構造の検査ソケットに関する。
特開平７−１４２５４１号（特許文献９）は、６０μｍ以下の微細電極を有するデバイスの検査を目的としたプローブであり、シリコン基板を用いた湾曲形状の片持ちはりを形成し、この表層に導電金属層、裏面に絶縁層を形成した構造のプローブに関する。
特許文献１では、接触子として金属突起を用いた構造であり、メンブレンフィルムにレーザでビア加工した後、等方性めっきによりビア充填と金属突起形成を行うプロセスを採る。このため、一定の高さを確保した状態で金属突起を５０マイクロメータピッチ以下の微細領域で形成することが困難である。基材としてフィルム状のフレキシブル材料を用いた構成であるため、フィルム基板製造プロセス（例えば、レーザ加工等）の熱履歴により、金属突起のピッチ方向の位置精度が±５マイクロメータ程度が限界である。従って、４０マイクロメータピッチ以下の微細領域で所望の値（±１．０マイクロメータ以下）に制御することが困難である。
バーンイン検査で８０〜１２５℃の高温検査を行う場合、半導体装置材料のシリコンの熱膨張係数（２〜３ｐｐｍ）に比較してフィルム材料の熱膨張係数（数十ｐｐｍ）が大きい。このため、金属突起と半導体装置の電極間で位置ずれが生じる。また、モニターバーンイン試験のように温度の上昇下降を繰り返すことにより、金属突起先端に半導体装置電極の屑が付着して接触特性が劣化する。ねじによりメンブレンフィルムとベースを固定するため、バーンイン検査時の熱履歴によってねじの緩みが生じる可能性を有している。さらに、テストキャリアを構成する部品点数が多いため、キャリア本体の価格が高い。
特許文献２では、ベアチップ電極に金属突起をボールボンディングにより形成するため、４０マイクロメータ以下の微細領域での金属突起の形成が困難である。また、テストキャリアのベースはリジットであるため、平行度や金属突起高さばらつきは、金属突起の変形量で吸収する必要がある。このため、金属突起の変形が大きくなり、次工程のワイアボンディングやフリップチップ等の接続プロセスに悪影響を及ぼす。仮に初期接続が得られたとしても接続部高さが低くなるため温度サイクル試験等の長期信頼性の確保が困難である。
さらに、モニターバーンイン試験のような温度サイクルが加わることにより、金属突起の変形が増すと考えられる。特許文献１と同様にベアチップの電極上の金属突起と接触を得て検査装置との接続を行うキャリア基板は、ＴＡＢテープ等のポリイミド樹脂を用いたメンブレンタイプのフィルムを使用するため、特許文献１の第２の問題点と同じ技術課題を有している。部品点数の観点から視た場合、特許文献１と比較すると、蓋部分に加圧用のばねを備えない点で削減されているが、劇的には削減していないためキャリア本体価格が高い。
また、特許文献６に記載のキャリア構造の場合、フィルム部材とベース部材は、固定手段によって挟持固定されているだけであり、両部材ともに金属突起形状は無い。このため、接触不良が発生する可能性が高い。
特許文献３では、コスト的には非常に安価になると推定できるが、半導体装置の外部電極との接触をワイアボンディングのボール部分で行う構造である。このため、４０マイクロメータピッチ以下に微細ピッチ領域での接触子形成が困難である。モールド樹脂は、熱硬化性樹脂であり弾性を有していないため、特許文献２の第２の問題点である半導体装置電極に形成する金属突起の変形量で全ての高さ方向のばらつき吸収する必要がある。この結果、金属突起の変形量が大きくなり、次工程の接続プロセスに悪影響を及ぼす。
特許文献４では、基材としてポリイミド樹脂フィルム層を用いるため、前記特許文献１の第２の問題点、特許文献２の第２の問題点と同様の技術課題を有する。
製造方法として、金属フィルム層を有するフィルムを接着するプロセスが存在する。しかし、接着材量の精密制御が困難であり、接着剤不足による配線層剥離や接着剤過多による染み出しが発生し、製造難易度が高い。精密制御可能な塗布装置を用いた場合は、装置コストが高くなる。このプロセスの後に支持金属板から分離するプロセスを経るため、コンタクトピンの位置精度確保が困難である。
また、コンタクトピン材質はＮｉ合金であり、表面上に酸化皮膜が存在する。３０マイクロメータ以下の微細ピッチ領域では、コンタクトピンの幅、厚さともに制約があるため大きい接圧を得ることは困難である。従って、小さい接圧で接触を得る必要があるが、酸化皮膜を完全に突き破ることは困難であり、酸化皮膜が介在した接触状態となる。このため、安定した接触を得ることが困難である。
本構造をテストキャリアに応用した場合を想定すると、１辺にコンタクトピンを有する構造である。このため、半導体装置の電極が周辺配置の場合、本構造を有するコンタクトプローブを４枚製作してキャリアに組み付ける必要がある。従って、４辺相互のコンタクトピンの位置精度確保が困難であることや、部品点数増加によるキャリアコスト高といった問題点が存在する。
特許文献５では、応力金属ばねの製造方法としてプラズマ蒸着法により形成する。このため、ばねの厚さを大きくすることが困難である。この結果、３０マイクロメータ以下の微細ピッチ領域では、接圧が不足するので良好な接触を得ることが困難である。仮に初期接触が得られた場合も、繰り返しコンタクトによる金属ばね根元に負荷される応力により、金属ばねに塑性変形が発生し、長期信頼性の確保が困難である。
第１２図からわかるように、金属ばね先端が尖った形状として接圧が集中化する構造を採っている。しかし、半導体装置の電極が銅のように強固な酸化皮膜を有する場合、半導体電極と接触するばね先端部の曲率半径を精密制御する必要があり、製造コストの大幅な上昇を招く。基材に半導体であるシリコンを用いるため、貫通電極形成プロセスにおいて、絶縁膜、バリア層、シード層の形成が各々必要になる。このため、製造コストの大幅な上昇を招く。

そこで、本発明は、上記従来技術の問題点に鑑みてなされたものであり、本発明の目的は、ベアチップ状態の半導体装置において、通常のパッケージ品と同等の検査を実施し、同等の品質を確保するために、４０マイクロメータピッチ以下の超微細ピッチに対応可能かつ低コストで実用性のあるベアチップ用のテストキャリアを提供することにある。

本発明では、半導体装置をベアチップの状態で保持して検査装置に電気的に接続することにより、検査を実施するためのテストキャリアにおいて、前記半導体装置の外部電極に対応した位置に設けられた弾性を有するプローブピンと、前記プローブピンと電気的に接続され、かつ基材に形成された第１の配線層と、前記プローブピンが前記半導体装置の外部電極と接触する部分に形成された金属突起と、前記金属突起の表面に形成された金属層と、前記第１の配線層上に形成された第２の配線層とを有し、前記金属層と前記第２の配線層とが分離されている。
さらに、前記半導体装置を前記基材に固定するための固定手段を設けた。
ここで、前記金属層は、前記半導体装置の外部電極の材料に応じた接触特性を有する。好ましくは、前記基材の表面と裏面の間を貫通する貫通電極と前記基材の裏面に形成された第３の配線層とを有し、貫通電極を介して第１の配線層と第３の配線層とが電気的に接続されている。
前記第２の配線層の体積抵抗率は、前記第１の配線層の体積抵抗率より小さいことが好ましい。
また、前記第１の配線層と前記基材との間に他の金属層を形成した。前記他の金属層体積抵抗率は、前記第１の配線層の体積抵抗率より小さいことが好ましい。
また、前記金属突起の形成領域が、幅方向はプローブピンの幅以下とし、長さ方向はプローブピンが半導体装置の外部電極と接触してからのプローブピン先端の移動量とプローブピンの長手方向の位置公差及び半導体装置の外部電極公差を考慮した長さを加えた寸法以上の長方形形状であり、高さは第１の配線層の表面を基準として半導体装置の外部電極が金属突起と接触してからの押込み量と金属突起の高さ公差及び半導体装置の外部電極の高さ公差を考慮した高さを加えた寸法以上とした。
前記半導体装置の外部電極が単列周辺配置以外の配置の場合、前記半導体装置の各々の外部電極に対応するプローブピンの長さが同じであることが好ましい。
また、前記半導体装置の外部電極が単列周辺配置以外の配置の場合、前記半導体装置の中心側に存在する外部電極に対応するプローブピンの根元部分の基材が突出した形状を有することが望ましい。
前記半導体装置の外部電極が単列周辺配置以外の配置の場合、前記半導体装置の中心側に存在する外部電極に対応するプローブピンの根元部分と基材上の第１の配線層の幅が前記半導体装置の外側に存在する外部電極に対応するプローブピンと第１の配線層の両者の幅より広く、かつ突出した形状であることが好ましい。
好ましくは、前記金属突起表面の金属層が、金合金金属から成る。
また、前記金属突起表面の金属層が、微細凹凸形状を有することが好ましい。この場合、前記微細凹凸形状が、前記プローブピンの移動方向と同一方向のみに形成されていても良いし、前記プローブピンの移動方向と垂直方向のみに形成されていても良い。尚、前記微細凹凸形状は、例えば、碁盤目形状、やすりの目形状またはランダムな形状に形成されている。前記微細凹凸形状は、表面粗さ１マイクロメータ以下の凹凸形状であることが好ましい。
また、前記基材の中央部分に貫通孔を有することが望ましい。ここで、前記貫通孔の形状は、前記プローブピンの根元部分の開口径と同一あるいは小さい。
上述のように、本発明のテストキャリアは、半導体装置をベアチップの状態で保持して検査装置に電気的接続をとり、検査を実施するテストキャリアにおいて、前記半導体装置の外部端子を構成する各々の電極に対応した位置に弾性を有する各々独立したプローブピンと、前記プローブピンと電気的に接続され、前記プローブピンの第１の配線層が形成された基材とを有し、前記プローブピンが前記半導体装置の電極と接触する部分に１層以上の金属層から成る金属突起が形成されており、前記金属突起表面に半導体装置の電極材料に応じて接触特性の良い材料から成る１層以上の金属層が形成されており、前記基材の第１の配線層の上に形成された１層以上の金属層である第２の配線層を有し、前記金属突起表面の１層以上の金属層と前記第２の配線層とが分離された構造であることを特徴とするキャリア基板とベアチップをキャリア基板に固定する手段とで構成されている。
本構成において、各々独立したリード形状のプローブピンと前記半導体装置電極との接触面の先端部分に半導体装置の電極に応じて接触特性の良い金属層を有している。このため、固定手段の簡易構造化とベース構造部品の一体化が可能になり、飛躍的な部品点数削減を図ることができ、キャリアコスト低減を図ることができる。
また、キャリア基板の基材に熱膨張係数が小さい材料を適用し、製造工程の熱履歴における精度劣化防止を図った。また、プローブピンの製造に電鋳技術を適用して非常に微細なピン幅で一定レベルの厚さを確保し、十分な接圧を獲得した。さらに、マイクロマシン技術の適用により、アディティブ工法によるプローブピンと配線層形成を実施した。この結果、４０マイクロメータピッチ以下の超微細ピッチ領域の電極を有する半導体装置に対応できるようになった。
また、金属突起を半導体装置の電極との接触部分に設け、金属突起表面の第２の金属層と第１の配線層表面の第２の配線層を分離したことにより、優れた初期特性とプローブピンの長期信頼性を確保することができる。さらに、基材と第１の配線層の間に体積抵抗率の小さい第３の金属層を設けることにより、ＧＨｚレベル以上の高速信号伝送特性を可能としている。
以上説明したように、本発明のテストキャリアは、従来のキャリアと比較すると部品点数削減による飛躍的な低コスト化を可能にした構造を有する。また、本発明のテストキャリアを用いることにより、４０マイクロメータピッチ以下の微細ピッチ電極を有する半導体装置をベアチップの状態でパッケージ品と同等の選別、バーンイン検査を実施することが可能となる。従って、ベアチップを用いたＳｉｐ（Ｓｙｓｔｅｍ ｉｎ ａ Ｐａｃｋａｇｅ）構造の生産効率を高め、大幅に生産コストを低減できる。また、従来困難であったＧＨｚ以上の高周波領域での選別検査が実施できる。

第１図は本発明の第１の実施の形態によるテストキャリア構造を示す断面図である。
第２図は本発明の第１の実施の形態によるキャリア基板とプローブ部分の詳細を示す図である。（ｃ）は（ａ）の点線内のプローブ部分の詳細図であり、（ｄ）は（ｂ）の点線内のプローブ部分の詳細図である。
第３図はプローブ部のその他の構造例を示す図である。
第４図は本発明の第２の実施の形態によるテストキャリア構造を示す断面図である。
第５図は本発明のキャリア基板の製造方法を示す図である。
第６図は本発明のキャリア基板の製造方法を示す図である。
第７図は特許文献１に記載された従来の構造を示す図である。
第８図は特許文献２に記載された従来の構造を示す図である。
第９図は特許文献３に記載された従来の構造を示す図である。
第１０図は特許文献４に記載された従来の構造を示す図である。
第１１図は特許文献４に記載された従来の構造の製法を示す図である。
第１２図は特許文献５に記載された従来の構造を示す図である。

次に、本発明の実施の形態について図面を参照して詳細に説明する。
（第１の実施の形態）
第１図に本発明のテストキャリア構造の第１の実施形態を示す断面を、第２図（ａ）〜（ｄ）に本発明のキャリア基板とプローブ部分の詳細をそれぞれ示す。
まず、第１図を用いて本発明のテストキャリアの全体構成を示す。
第１図に示すように本発明の実施形態であるテストキャリア構造は、被検査物である半導体装置１の外部端子電極２に対応する位置に弾性を有する各々独立したリード形状のプローブピン４とプローブピン４と電気的に接続され、プローブピン４の第１の配線層６が形成された基材５とを有する。プローブピン４が半導体装置１の電極２と接触する部分に金属突起３６が形成されている。金属突起３６の表面に半導体装置１の電極材料に応じて接触特性の良い材料から成る１層以上の金属層である第２の金属層１８が形成されている。
基材５の第１の配線層６の上に形成された１層以上の金属層である第２の配線層１８を有し、金属突起３６表面の第２の金属層１８と第２の配線層１８とが分離された構造を特徴とする。
さらに、半導体装置１をキャリア基板１０に固定する固定手段１４である押さえ板１６と弾性材料１７あるいは板ばね１５から成るキャリア蓋と固定手段１４であるキャリア蓋をキャリア基板１０に固定するためのフック１３と半導体電極１とプローブピン４の金属突起３６との位置合わせを目的としたキャリア基板１０の中央部に形成した貫通孔９あるいはキャリア基板１０の表面に形成した位置決め用枠５８を有する。
次に、第２図（ａ）〜（ｄ）を参照しつつ、各部位の使用材料と詳細構造に関して説明する。
基材５表面に形成された第１の配線層６は、半導体装置１の電極ピッチから検査装置に接続できるピッチまで平面的にピッチ拡張されている。基材５は、キャリア基板１０の製造時の熱履歴によるピン位置精度の劣化を抑制することとバーンイン試験時の温度差による半導体装置１の電極２とプローブピン４間の位置ずれを抑制することを目的として、半導体材料として汎用的に使用されているシリコンと熱膨張係数の近い材料であるガラスセラミックス、ガラス、シリコンを使用する。これらの材料の中でも加工容易性と電気特性の観点からガラスセラミックスを使用することが好ましい。
第１の配線層６は、製造容易性を考慮してプローブピン４の母材部の第１の金属層１１と同一材料であるＮｉあるいはＮｉ系合金を用いる。第１の配線層６の幅は、製造時にショートが発生せず、リークも発生しないレベルである半導体装置１の電極２ピッチの５０％〜６０％とする。厚さは、製造容易性を考慮してプローブピン４の第１の金属層１１の厚さと同等とする。
第２の配線層１２は、配線部分の導電率を高めて導体損失を低減することを目的として第１の配線層６の上に形成する。材質は、第１の配線層６であるＮｉあるいはＮｉ系合金と比較して体積抵抗率が小さく、１〜４×１０^−８Ωｍの範囲の金属（例えば、金、金／銅合金、金／パラジウム合金、銅）を用いる。形成領域は、プローブピン４の根元と基材５の境界から製造時の公差２マイクロメータ程度基材５側に入った位置から第１の配線層６の幅から製造公差分を差し引いた幅で第１の配線層６の全表面に形成する。第１の配線層６の幅が１０マイクロメータの場合は、８マイクロメータ幅で全面に形成する。
プローブピン４は、電気めっきによる製造が可能であり、１００ＧＰａ以上のヤング率を有する金属（例えば、ニッケル、ニッケル／鉄合金、ニッケル／コバルト合金、ニッケル／マンガン合金）を材料として用いる。幅は、半導体装置１の電極２ピッチの５０〜６０％とし、厚さと長さは、弾性限界領域内で所望の接触圧力を得ることができ、所定のオーバードライブ量（半導体装置の電極がプローブピンと接触した点を基準として半導体装置を押込む量を示す。以下、ＯＤ量と記す。）を負荷した時に半導体装置１とプローブピン４が干渉しないことを制約条件として決定する。
半導体装置１の電極との接点となる金属突起３６の材質は、第２の金属層１８以外の部分を第１の金属層１１との密着性を考慮してプローブピン４の母材金属である第１の金属層１１と同じ材質であるＮｉあるいはＮｉ系合金とする。もちろん、Ｎｉと同等以上の硬度を有するその他の材料を使用することも可能である。
金属突起３６の幅（Ｗ）は、プローブピン４の幅以下とする。金属突起３６の長さ（Ｌ２）はプローブピン４が半導体装置１の電極２と接触してからのプローブピン４の先端の移動量とプローブピン４の移動方向の位置公差、半導体装置の電極公差を考慮した長さを加えた寸法以上の長方形形状で形成する。金属突起３６の高さ（Ｈ２）は、第１の配線層６の表面を基準として半導体装置１の電極２が金属突起３６と接触してからの押込み量と金属突起３６の高さ公差、半導体装置１の電極２の高さ公差を考慮した高さを加えた寸法以上とする。
金属突起３６の表面形状は、コンタクト対象に応じて適正な構造に加工する。半導体装置１の電極２が金バンプの場合は、凹凸の無いフラットな形状とする。電気めっき終了後の表面粗さが０．０５マイクロメータ以下であれば、フラット形状を形成するための特別な加工は不要である。表面粗さが、０．０５マイクロメータ以上の場合は、表面研磨を実施する。半導体装置１の電極２が銅の場合は、自然酸化皮膜が表面に存在するため、これを突き破るために表面粗さ１マイクロメータ以下のレベルで微細凹凸を形成する。前記微細凹凸の形状は、第２図（ｃ）に示すようにプローブピン４の移動方向と同一方向のみに形成する。移動方向と垂直方向に形成する、碁盤目形状、やすりの目形状、ランダム等の様々な構造を採ることができる。
前記金属突起３６の表面には、金属突起の酸化防止を目的として第２の金属層１８が形成されている。例えば、０．０５〜３マイクロメータの厚さで金合金（Ａｕ／Ｐｄ、Ａｕ／Ｃｏ、Ａｕ／Ｃｕ等）を配置する。
貫通電極８と第３の配線層７を基材５に形成し、第３の配線層７を第１の配線層６と貫通電極８で接続する。これにより、裏面からのコンタクトが可能になり、高速検査を必要とする選別検査に対応することが可能になる。貫通電極８の寸法は、キャリア基板１０の外部端子ピッチにより決まる。例えば、０．５ｍｍピッチの場合は、φ２００〜３００マイクロメータ、長さ（深さ）２００〜３００マイクロメータである。第３の配線層７は、２０マイクロメータ以下の厚さのＮｉ膜とその上層に厚さ２マイクロメータ以下のＡｕめっきで構成されている。配線幅は、２００〜３００マイクロメータであり、長さは、０．５〜１．０ｍｍである。
基材５に形成する座ぐり２１は、プローブピン４を独立化するために必要であり、基材５の機械的強度を考慮して深さ２００マイクロメータ以上とし、半導体装置１の外形サイズにプローブピン４の長さを加えた領域に形成する。
基材５の中央部分に形成する貫通孔９と基材５上面に配置する位置決め用枠５８は、どちらか一方が存在すれば良い。両者は、半導体装置１の電極２とプローブピン４の金属突起３６の間の位置合わせに用いる。半導体装置１の外形を用いて位置合わせを行う場合は、位置決め用枠５８を配置する。画像処理による位置検出、補正を行い、半導体装置１の電極２を金属突起３６に搭載する場合は、固定手段１４を取り付けるまでの間の仮固定のため、基材５の中央部の貫通孔９から負圧吸引する。従って、半導体装置１の電極ピッチにより両者を使い分けることになる。しかし、微細ピッチ領域では、後者の光学的位置合わせを適用することが好ましい。
固定手段１４となるキャリア蓋は、第１図に示すように、押さえ板１６と弾性材料であるエラストマ１７あるいは板ばね１５で構成されている。押さえ板１６は、荷重が負荷された時に撓みが発生しないよう材質と厚さを決定する必要がある。ステンレスを使用する場合は、１．０ｍｍ以上とし、ポリエーテルイミド、ポリエーテルサルフォン等の樹脂材料を使用する場合は、２．０ｍｍ以上とする。サイズは、キャリア基板１０と同等以下である。
半導体装置１の裏面と接触するエラストマ１７は、厚さ０．５〜１．０ｍｍ以上のシリコーンゴムを用い、熱履歴が負荷された後も復元性を有する材料を適用し、半導体装置１の外形サイズに１．０ｍｍ以上加えた領域に形成する。板ばね１５の材質は、炭素鋼、ベリリウム銅を用いる。寸法は、必要な加圧力により決定する。例えば、２０マイクロメータピッチ、１０００ピンの金電極に対して本発明のプローブを適用する場合、ＯＤ量５０マイクロメータで２０ｍｇの接圧が必要であるため、全ピンで２０ｇの接圧が必要になる。従って、板ばね材質として炭素鋼を用いた場合、ばね定数０．３７８Ｋｇ／ｍｍ、板厚０．２ｍｍ、幅９ｍｍ、長さ１０ｍｍの寸法になる。
ラッチ１３は、固定手段１４であるキャリア蓋を落とし込むことにより、押さえ板１６のエッジが勘合して固定される機能を有している。材質は、炭素鋼やベリリウム銅等の金属やポリエーテルサルファン、ポリエーテルイミド等を用いることができるが、塵埃の発生を抑制するという意味で後者の樹脂材料を用いる方が好ましい。取り付けは、少なくともキャリア基板１０の２辺の中央部の２箇所に設置する。もちろん、２辺の対角部分に配置することも可能であるし、３〜４辺への配置も可能である。
次に、本発明の第１に実施の形態の寸法について、半導体装置１の電極ピッチが２０マイクロメータの場合を一例として説明する。
プローブピン４の幅Ｗは製造上ショートが発生しない最大の１０マイクロメータであり、ピン厚さＨ１は、１回の電気めっきで形成可能である１０マイクロメータとする。プローブピン長さＬ１は、７０マイクロメータのＯＤ量をプローブピン４に負荷した時に弾性限界内であり、導体損失とクロストークノイズ最小化のために極力短くするという条件から４００マイクロメータとする。
金属突起３６の高さＨ２は、半導体装置１を３０マイクロメータ押込んだ時に半導体装置１とプローブピン４が接触しないことと製造精度とを考慮して最小４０マイクロメータとする。第１の配線層６の上に形成する第２の配線層１２は、プローブピン４の根元と基材５の境界から製造時の公差２マイクロメータの基材５側に入った位置から第１の配線層６の全面に幅８マイクロメータで形成する。突起部表面に形成する第２の金属層１８の長さＬ２は、押込み量５０マイクロメータの時に第２の金属層１８が半導体装置１の電極２に必ず接するために必要な長さ７マイクロメータと製造精度±２マイクロメータと位置精度±１マイクロメータを考慮して１０マイクロメータ以上必要である。厚さは、製造性を考慮して２マイクロメータとする。
本発明では、４０マイクロメータピッチ以下の超微細ピッチ対応が可能であること、テストキャリアの部品点数が大幅に削減できること、プローブピンの長期信頼性を確保でき十分な実用性を有することの３点の大きなメリットを有している。これらのメリットを有する理由を以下に順次説明する。
本発明のテストキャリアにおいて、４０マイクロメータ以下の電極ピッチに対応可能である理由は、主に３点ある。１点目は、基材５にガラスセラミックス、ガラス、シリコン等のＰＩ（ポリイミドフィルム）と比較して熱膨張係数が小さい材料を使用したことにより、製造工程の熱履歴における精度劣化を防止できることである。２点目は、電鋳技術の適用により非常に微細なピン幅で一定レベルの厚さを確保できるため十分な接圧を確保できることである。例えば、１０マイクロメータのピン幅で１０マイクロメータのピン厚さが形成できる。３点目は、マイクロマシン技術の適用により、アディティブ工法によりプローブピンと基材上の配線層を形成できることである。
部品点数が削減できる理由は２点ある。１点目は、本発明は、各々独立したリード形状のプローブピン４の半導体装置１の電極２との接触面の先端部分に、半導体装置１の電極２に応じて接触特性の良い金属層を形成しているため、低接触圧力で安定した接触特性を確保できる。従って、接触を確保するためのＯＤ量を小さくできるため、固定手段１４であるキャリア蓋構造を大幅に簡略化できる。
例えば、２０マイクロメータピッチで幅１０マイクロメータ、厚さ１０マイクロメータのプローブピン４を用い、半導体装置１の電極材料が金バンプの場合、ＯＤ量１０マイクロメータ、３０μ（マイクロ）；Ｎ／ピンという接触条件で良好な接触を得ることができる。このため、半導体装置１とテストキャリア間の平行度とプローブピン先端の金属突起３６の高さばらつきを考慮して、ＯＤ量を３０マイクロメータに設定できる。従来では、高い接圧が必要であるため固定手段となるキャリア蓋にばねを数本配置した構造を採っていた。しかし、本発明の固定手段１４である蓋構造は、支持部材である押さえ板１６とエラストマ１７あるいは板ばね１６の２つの部品で構成することが可能である。
２点目は、本構成のプローブピン４は、各々独立して変形可能である。このため、プローブピン４の先端部分の金属突起３６の高さばらつきや半導体装置１とテストキャリア間の平行度ばらつきをプローブピン４自身で吸収することができる。従って、従来のバンプ付メンブレンシートを使用したキャリアのように、メンブレンシート下面へのエラストマの配置が不要になり、シート、エラストマ、ベースの３点構成の部品をキャリア基板１０の１点で構成することができる。この結果、部品点数減によるコスト削減を図ることができる。
プローブピンの長期信頼性が確保できる理由は、半導体装置１の電極２に接触する面に形成する第２の金属層１８と第１の配線層６の上に形成する第２の配線層１２とを分離し、第２の金属層１８を除くプローブピン４を単一の弾性材料とする構造を採ったためである。
また、金属突起３６を半導体装置１の電極２との接触部分に設けることにより、半導体装置１を固体手段１４により加圧したときに、半導体装置１の電極２部分のみを金属突起３６と接触させることができる。金属突起３６を設けないあるいは厚さの小さい金属層を設ける場合、半導体装置１の電極２部分以外にプローブピン４が接触するため接圧が減少する。このため、ＯＤ量の増加を招き、仮に初期接触を確保できたとしても長期信頼性の劣化に繋がる。従って、金属突起３６を設けることは、小さいＯＤ量で安定接触を実現でき、長期信頼性を維持できる非常に有効な手段である。
次に、プローブ部のその他の構造例について第３図を用いて説明する。
第２図のプローブ構造と異なる点は、第１の配線層６と基材５の間に第３の金属層１９を備えている点である。第３の金属層１９は、第１の配線層６であるＮｉあるいはＮｉ系合金と比較して体積抵抗率が小さく、１〜４×１０^−８Ωｍの範囲の金属（例えば、金、金／銅合金、金／パラジウム合金、銅）を材料として用いる。本構造により、第２図のプローブ構造と比較して更に高い導電性を獲得できる。このため、高速信号伝送時の導体損失を小さくすることができ、飛躍的な信号透過特性向上を図ることができる。なお、本構造は、１ＧＨｚ以上の信号伝送が必要な場合に有効である。１ＧＨｚ以下の場合は、第２図のプローブ部構造で十分な信号伝送特性を得ることができる。
（第２の実施の形態）
第４図（ａ）〜（ｃ）は、本発明の第２の実施の形態のテストキャリア構造を示す図である。
本実施の形態は、半導体装置の電極が、千鳥配置の場合のキャリア基板構造を示している。半導体装置の外部電極の配置が千鳥配置の場合、第２図のキャリア基板構造を適用すると、内周電極に対応するプローブピン４の長さＬ３と外周電極に対応するプローブピン４の長さＬ４が異なるため、プローブピン４の接圧が異なる。すなわち、内周電極に対応するプローブピン４の方が外周電極に対応するプローブピン４よりもピン長さが長くなり、内周電極に対応するプローブピン４の接圧が小さくなる。従って、外周電極に対して良好な接触が得られたとしても、内周電極に対しては接圧不足による高抵抗が発生する可能性がある。
逆に、内周電極に対して良好な接触が得られる押込み量に設定した場合、外周電極に対する接圧が高くなる。この結果、繰り返しプロービングによるプローブピン４の根元に作用する応力により、外周電極に対応するプローブピン４の寿命が短くなるという可能性が考えられる。そこで、第４図（ｂ）に示すように、内周電極に対応するプローブピン根元部分２２の金属層の幅を大きくし、突出した形状とする。あるいは、第４図（ｃ）に示すように、内周電極に対応するプローブピン４の基材部分を座ぐり方向に突出した構造２３を採る。これにより、内周電極と外周電極両者に対応するプローブピン４のピン長さＬ３とＬ４を同一の長さにし、接圧を均一に保つことを可能にする。本実施の形態により、内外周電極両者に対応するプローブピン４の接触信頼性を比較的容易に均一に維持することができる。
本実施の形態では、半導体装置の電極の配置が千鳥配置の場合を取り上げたが、３列、４列といった別の電極配置の場合においても同様の手法をとることができる。
（キャリア基板の製造方法）
次に、第１図及び２に示す本発明のテストキャリアに使用するキャリア基板構造の製造方法について、第５図及び６を参照して詳細に説明する。
基材５として所望寸法を有するガラスセラミックス、ガラス等の絶縁性材料を準備し、チップサイズにプローブピン長さを加えた領域に深さ２００マイクロメータ以上で座ぐり部分２１を形成する（第５図（ａ）（ｂ）参照）。
基材５の所望寸法とは、デバイスのパッケージサイズと同等である。例えば、６４Ｍフラッシュメモリ（ＰＤ２９Ｆ０６４１１５）の場合は、外形サイズ１２×２０ｍｍ、外周部の端子ピッチ０．５ｍｍに形成する。既存デバイスのパッケージサイズと同等の外形サイズにすることにより、従来の検査装置をそのまま流用することができる。このため、コスト低減を図ることができる。
この後、３５５ｎｍ波長のハイパワーＬＤ（Ｌａｓｅｒ Ｄｉｏｄｅ）励起タイプのＹＡＧ（Ｙｔｔｒｉｕｍ Ａｌｕｍｉｎｉｕｍ Ｇａｒｎｅｔ）レーザあるいはＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）により、貫通孔２４をφ２００マイクロメータ、深さ２７０マイクロメータ以上の領域に形成する（第５図（ｃ）参照）。
次に、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法あるいはスパッタ法を用いて銅のシード層２５を１００〜３００ｎｍの厚さで全面に膜付けを実施する（第５図（ｄ）参照）。この後、座ぐり部分２１と貫通孔２４部分に電気めっきにより、犠牲層２６としての銅層を完全に充填する（第５図（ｅ）参照）。
孔内を完全充填する場合、当然ながら表面上に数マイクロメータ〜数十マイクロメータの銅層が堆積するため、銅めっき完了後にＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法により、表面に堆積する銅層を除去してフラットな状態を形成する。
引続いて、犠牲層２６および貫通電極８の露出している表面に０．３マイクロメータ程度の厚さの銅シード層２５を成膜し、この面にレジスト２８を２０マイクロメータの厚さで接着あるいは塗布する。その後、露光、現像のフォトリソグラフィーを用いてプローブピン４および第１の配線層６にあたる部分のレジスト２８が除去された形状を形成する（第５図（ｆ）〜（ｈ）参照）。
そして、この凹部に電解めっきにより弾性を有する第１の金属層１１と第１の配線層６を成長させる（第５図（ｉ）参照）。
引続いて、レジスト２８と金属面が同一平面になるように研磨を行い、その表面に２０マイクロメータ厚さのレジスト２８を塗布、露光、現像を行い、金属突起３６を形成する領域に凹部を形成する（第５図（ｊ）〜（ｋ）参照）。
次に、この凹部に第１の金属層１１をめっきにより形成する（第５図（ｌ）参照）。さらに、このプロセスを２回繰り返すことにより、高さ４０マイクロメータ以上の金属突起３６を確保できる。なお、４０マイクロメータ以上の金属突起３６の高さが必要な場合は、凹部形成とめっきによる埋め込みのプロセスを繰り返すことにより、順次高さを積み上げることができる。
次に、突起部表面を研磨する工程に入るが、この段階でコンタクト対象すなわち半導体装置１の電極材料に応じて加工方法を使い分ける。コンタクト対象が金電極あるいは金バンプの場合、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）加工による研磨を実施し、表面粗さが０．０５マイクロメータ以下のレベルを確保するように処理を行う。銅電極あるいは銅バンプの場合は、ＣＭＰ加工を実施した後に金属突起表面層に０．１〜０．７マイクロメータの凹凸構造を設ける。
凹凸形成方法の一例を説明する。微細金属粒子を有する＃２０００のラッピングシート（研磨紙）を準備し、これをプローブピンの移動方向にプローブピン４の先端から３００マイクロメータの間の領域で５０回程度移動させる。このようにして、０．１〜０．７マイクロメータの凹凸構造を設けることができる。他の凹凸形成方法として、適正な空孔率を有するセラミック材料や適正な凹凸を事前に形成したシリコン基板を用いることも可能である。
凹凸形状は、プローブピン４の移動方向のみで無く、移動方向と垂直方向、碁盤目形状、斜め形状、やすりの目形状やランダム形状等の様々な形成を採ることができる。この微細凹凸により、銅表面の自然酸化膜を突き破り安定した接触を実現できる。
引続いて、レジスト２８を塗布し、露光、現像により凹部を形成し、第２の金属層１８をめっきにより０．０１マイクロメータ以上の厚さで成膜する。これにより、第１の金属層１１であるＮｉあるいはＮｉ合金上の酸化膜の影響を排除することができる。このため、より安定した接触を実現できる。
この工程が終了した段階でキャリア基板裏面の加工を行う。まず、グラインダーを用いて基材５の厚さが２５０マイクロメータ程度になるまで薄型化する。必要に応じてダメージ層を除去するためにドライエッチングを実施する（第５図（ｍ）〜（ｎ）、第６図（ａ）〜（ｂ）参照）。
次に、貫通電極が露出した裏面全面にスパッタにより０．３マイクロメータ程度の銅シード層２５を形成する。この表面に２０マイクロメータの厚さのレジスト２８を塗布し、露光、現像により第２の配線層７にあたる部分のレジスト２８が除去された凹部形状を形成する。凹部に５〜１５マイクロメータ厚のＮｉあるいはＮｉ合金を電気めっきにより形成する（第６図（ｃ）〜（ｄ）参照）。
引続いて、表層に無電解めっきによりＡｕあるいはＡｕ合金めっきを０．０１マイクロメータ以上の厚さで形成する。次に、表面のレジスト層、シード層を各々ウエットエッチング、ミリングにより除去し、裏面のレジスト層、シード層も同様の手法で除去する。最後に、犠牲層をウエットエッチングで除去することにより、コンタクト対象に応じて接触特性の良い材料と構造を有する金属突起部形状を先端に備えたプローブピンと金属突起３６の表面の第２の金属層１８と第１の配線層６の表層に形成する第２の配線層１２が分離されたキャリア基板構造を得ることができる（第６図（ｅ）〜（ｍ）参照）。

本発明のテストキャリアは、従来のキャリアと比較すると部品点数削減による飛躍的な低コスト化を可能にした構造である。また、本発明のテストキャリアを用いることにより、４０マイクロメータピッチ以下の微細ピッチ電極を有する半導体装置をベアチップの状態でパッケージ品と同等の選別、バーンイン検査を実施することが可能となる。従って、ベアチップを用いたＳｉｐ（Ｓｙｓｔｅｍ ｉｎ ａ Ｐａｃｋａｇｅ）として好適に利用することができる。

Claims (17)

1. 半導体装置をベアチップの状態で保持して検査装置に電気的に接続することにより、検査を実施するためのテストキャリアにおいて、
   前記半導体装置の外部電極に対応した位置に設けられた弾性を有するプローブピンと、
   前記プローブピンと電気的に接続され、かつ基材に形成された第１の配線層と、
   前記プローブピンが前記半導体装置の外部電極と接触する部分に形成された金属突起と、
   前記金属突起の表面に形成された金属層と、
   前記第１の配線層上に形成された第２の配線層とを有し、
   前記金属層と前記第２の配線層とが分離され、
   前記基材には、座ぐりが形成されており、
   前記半導体装置の外部電極が単列周辺配置以外の配置の場合、前記半導体装置の各々の外部電極に対応するプローブピンの長さが同じであり、前記半導体装置の中心側に存在する外部電極に対応するプローブピンの根元部分の基材が座ぐり方向に突出した形状を有することを特徴とするテストキャリア。
2. 前記半導体装置を前記基材に固定するための固定手段を設けたことを特徴とする請求項１に記載のテストキャリア。
3. 前記金属層は、前記半導体装置の外部電極の材料に応じた接触特性を有することを特徴とする請求項１に記載のテストキャリア。
4. 前記基材の表面と裏面の間を貫通する貫通電極と前記基材の裏面に形成された第３の配線層とを有し、貫通電極を介して第１の配線層と第３の配線層とが電気的に接続されていることを特徴とする請求項１に記載のテストキャリア。
5. 前記第２の配線層の体積抵抗率は、前記第１の配線層の体積抵抗率より小さいことを特徴とする請求項１に記載のテストキャリア。
6. 前記第１の配線層と前記基材との間に他の金属層を形成したことを特徴とする請求項１に記載のテストキャリア。
7. 前記他の金属層体積抵抗率は、前記第１の配線層の体積抵抗率より小さいことを特徴とする請求項６に記載のテストキャリア。
8. 前記金属突起の形成領域が、幅方向はプローブピンの幅以下とし、
   長さ方向はプローブピンが半導体装置の外部電極と接触してからのプローブピン先端の移動量とプローブピンの長手方向の位置公差及び半導体装置の外部電極公差を考慮した長さを加えた寸法以上の長方形形状であり、
   高さは第１の配線層の表面を基準として半導体装置の外部電極が金属突起と接触してからの押込み量と金属突起の高さ公差及び半導体装置の外部電極の高さ公差を考慮した高さを加えた寸法以上としたことを特徴とする請求項１に記載のテストキャリア。
9. 前記半導体装置の外部電極が単列周辺配置以外の配置の場合、前記半導体装置の中心側に存在する外部電極に対応するプローブピンの根元部分と基材上の第１の配線層の幅が前記半導体装置の外側に存在する外部電極に対応するプローブピンと第１の配線層の両者の幅より広く、かつ突出した形状であることを特徴とする請求項１記載のテストキャリア。
10. 前記金属突起表面の金属層が、金合金金属から成ることを特徴とする請求項１に記載のテストキャリア。
11. 前記金属突起表面の金属層が、微細凹凸形状を有することを特徴とする請求項１に記載のテストキャリア。
12. 前記微細凹凸形状が、前記プローブピンの移動方向と同一方向のみに形成されていることを特徴とする請求項１１に記載のテストキャリア。
13. 前記微細凹凸形状が、前記プローブピンの移動方向と垂直方向のみに形成されていることを特徴とする請求項１１に記載のテストキャリア。
14. 前記微細凹凸形状が、碁盤目形状、やすりの目形状またはランダムな形状に形成されていることを特徴とする請求項１１に記載のテストキャリア。
15. 前記微細凹凸形状が、表面粗さ１マイクロメータ以下の凹凸形状であることを特徴とする請求項１１から１４のいずれか一つに記載のテストキャリア。
16. 前記基材の中央部分に貫通孔を有することを特徴とする請求項１に記載のテストキャリア。
17. 前記貫通孔の形状が、前記プローブピンの根元部分の開口径と同一あるいは小さいことを特徴とする請求項１６に記載のテストキャリア。

Images