JP2023134339A - プローブカード装置 - Google Patents
プローブカード装置 Download PDFInfo
- Publication number
- JP2023134339A JP2023134339A JP2022171257A JP2022171257A JP2023134339A JP 2023134339 A JP2023134339 A JP 2023134339A JP 2022171257 A JP2022171257 A JP 2022171257A JP 2022171257 A JP2022171257 A JP 2022171257A JP 2023134339 A JP2023134339 A JP 2023134339A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- substrate
- film substrate
- ceramic substrate
- glass substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 title claims abstract description 76
- 239000000758 substrate Substances 0.000 claims abstract description 157
- 239000010409 thin film Substances 0.000 claims abstract description 115
- 239000000919 ceramic Substances 0.000 claims abstract description 51
- 239000011521 glass Substances 0.000 claims abstract description 31
- 238000012360 testing method Methods 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 6
- 239000000463 material Substances 0.000 claims description 5
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical group O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 claims description 5
- 238000002109 crystal growth method Methods 0.000 claims description 4
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 238000000034 method Methods 0.000 abstract description 4
- 239000013078 crystal Substances 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 229910052751 metal Inorganic materials 0.000 description 23
- 239000002184 metal Substances 0.000 description 23
- 235000012431 wafers Nutrition 0.000 description 17
- 239000011295 pitch Substances 0.000 description 12
- 239000004642 Polyimide Substances 0.000 description 4
- 229920001721 polyimide Polymers 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 3
- 230000003139 buffering effect Effects 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 239000010408 film Substances 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 241000473391 Archosargus rhomboidalis Species 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052763 palladium Inorganic materials 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 230000002335 preservative effect Effects 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/06711—Probe needles; Cantilever beams; "Bump" contacts; Replaceable probe pins
- G01R1/06733—Geometry aspects
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/282—Testing of electronic circuits specially adapted for particular applications not provided for elsewhere
- G01R31/2831—Testing of materials or semi-finished products, e.g. semiconductor wafers or substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09945—Universal aspects, e.g. universal inner layers or via grid, or anisotropic interposer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10378—Interposers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
【課題】製造コストが低減され、使用が制限されない、プローブカード装置を提供する。【解決手段】対向する第１面と第２面とを有する薄膜基板と、該薄膜基板の該第１面上に設けられ、変形能力を有しておらず、該薄膜基板と一体成形される複数のプローブと、結晶成長方法で生成されたセラミック基板又はガラス基板であって、対向する第１面と第２面とを有し、該セラミック基板又は該ガラス基板の該第１面と該第２面とを電気的に接続するように、それ自体が導電性物質を充填する垂直ビアホールを有し、該セラミック基板又は該ガラス基板の該第１面が該該薄膜基板の該第２面上に設けられて、該薄膜基板に電気的に接続されるセラミック基板又はガラス基板と、該セラミック基板又は該ガラス基板の該第２面に設けられる電気的接点又は該第２面に電気的に接続されて他の回路基板に電気的に接続されるための他の薄膜基板と、を含むプローブカード装置。【選択図】図１
Description
本発明は、テスト分野に関し、特に統合型多機能のプローブカード技術を有するプローブカード装置に関する。
半導体ウエハのテスト時に、テストすべきウエハ上の異なる検出接点間に段差が存在することが一般的であるため、従来のプローブを設計する際に、プローブ自体のコンプライアンス（ｃｏｍｐｌｉａｎｃｅ）及びそれに耐え得る最大変位量に留意する必要がある。したがって、従来のプローブは、接点に力を加えることができる接触能力を有することを検討する必要があるだけではなく、テストすべきウエハ上の異なる検出接点間の段差に適応する弾性、即ち自己変形能力を有するか否かも検討する必要がある。
従来のプローブカード装置の製造では、自己変形能力を具備するプローブを機械方法又は微小電気機械方法により製造した後、プローブを１本ずつプローブホルダに挿入又は半田付けする。そのため、プローブカード装置を一体成形で製造することができず、その製造コストが高くなる。
しかしながら、現在の半導体製造工程の微細化に伴い、テストすべきウエハ上の検出接点の数がますます多くなり、検出接点間のピッチがますます小さくなっている。従来のプローブでは一体成形で製造することができないため、プローブ間のピッチをそれ以上低減することができず、テストすべきウエハ上の検出接点間のピッチの微細化を満たすことができなくなる。
したがって、従来のプローブカード装置では、製造コストが高すぎ、使用が制限されるなどの問題点が存在する。
上記に鑑み、本発明は、上述した従来のプローブカード装置に存在する問題点を解決するために、プローブカード装置を提供する。
一実施例によれば、本発明は、対向する第１面と第２面とを有する薄膜基板と、該薄膜基板の該第１面上に設けられ、変形能力を有しておらず、該薄膜基板と一体成形される複数のプローブと、結晶成長方法で生成されたセラミック基板又はガラス基板であって、対向する第１面と第２面とを有し、該セラミック基板又は該ガラス基板の該第１面と該第２面とを電気的に接続するように、それ自体が導電性物質を充填する垂直ビアホールを有し、該セラミック基板又は該ガラス基板の該第１面が該薄膜基板の該第２面上に設けられて、該薄膜基板に電気的に接続されるセラミック基板又はガラス基板と、該セラミック基板又は該ガラス基板の該第２面に設けられる電気的接点又は該第２面に電気的に接続されて他の回路基板に電気的に接続されるための他の薄膜基板と、を含むプローブカード装置を提供する。
一実施例において、該セラミック基板又は該ガラス基板の該第１面と該薄膜基板の該第２面との間に隙間はなく、該セラミック基板又は該ガラス基板の該第２面と該他の薄膜基板との間に隙間はない。
一実施例において、該薄膜基板と該他の薄膜基板との間の水平引張力の不均一に起因する該セラミック基板又は該ガラス基板の反りや変形を解消するように、該薄膜基板と該他の薄膜基板とは、該セラミック基板又は該ガラス基板に対する水平引張力が略等しい。
一実施例において、該セラミック基板の材料は、酸化アルミニウム又は窒化アルミニウムであってもよい。
一実施例において、該セラミック基板又は該ガラス基板の該第２表面接点又は該他の薄膜基板は、ウエハテストのためのテスト信号を生成して受信するテスタに直接電気的に接続されている。
本発明のプローブカード装置は、一体成形方法で製造されたプローブとセラミック基板とを組み合わせた複数の実施形態を提供し、製造されたプローブは、従来のプローブホルダの機能に加えて、プローブカード装置においてこれらのプローブの下方に位置する複数の有機誘電体膜層が、各プローブのテストすべきウエハの接点の段差に適応するのに必要なコンプライアンス（ｃｏｍｐｌｉａｎｃｅ）や緩衝能を提供することにより、プローブカード装置の製造コストをより低減し、使用されるプローブ間のピッチを減少することができ、テストすべきウエハを製造するための半導体製造工程の微細化に対応して、適切なプローブ数とプローブピッチとを有するプローブカード装置を提供することができる。
以下、本発明の複数の実施例に係るプローブカード装置の実施形態を図１～図５を参照しながら説明する。
本発明の第１実施例に係るプローブカード装置１０を示す模式的な断面図である図１を参照されたい。プローブカード装置１０は、薄膜基板（ｔｈｉｎ ｆｉｌｍ ｓｕｂｓｔｒａｔｅ）２０２と、結晶成長方法で製造されたセラミック基板２０４と、複数のプローブ２００２とを含む。該薄膜基板２０２は、対向する第１面Ｃ（図４参照）と第２面Ｄ（図４参照）とを有する。該セラミック基板２０４の本体材質は、対向する第１面Ａ（図３参照）と第２面Ｂ（図３参照）とを有して、該セラミック基板２０４の該第１面Ａと該第２面Ｂとを電気的に接続するように、複数の垂直ビアホール２０４２と、これらの垂直ビアホール２０４２に部分的に充填される導電性物質２０４４とが設けられる酸化アルミニウム（Ａｌ２Ｏ３）であり、該セラミック基板２０４の第１面Ａが該薄膜基板２０２の該第２面Ｄ上に設けられて、薄膜基板２０２と電気的に接続される。これらのプローブ２００２は、予め設定されたピッチで該薄膜基板２０２の該第１面Ｃに設けられて、該薄膜基板２０２内に部分的に埋設されている。これらのプローブ２００２は、変形能力を有しておらず、該薄膜基板２０２と一体成形されている。
該セラミック基板２０４の第２面Ｂ上には、回路基板（図示せず）と電気的に接続されるために、複数の電気的接点２０４６が設けられており、該回路基板は該セラミック基板２０４及びテスタ（図示せず）に電気的に接続され、該テスタから生成されたテスト信号が回路基板で処理された後、セラミック基板２０４、薄膜基板２０２、プローブ２００２、ウエハに電気的に接続された接点を介して、ウエハの内部に送信し、ウエハの内部で該テスト信号を受信し、処理された後に出力信号（図示せず）を生成し、ウエハ接点、プローブ２００２、薄膜基板２０２、セラミック基板２０４、回路基板を介してテスタに送信し、該テスタが該テスト信号を受信した後、テストされたウエハの品質を判定することができる。
本発明の第２実施例に係るプローブカード装置２０を示す模式的な断面図である図２を参照されたい。該プローブカード装置２０は、薄膜基板２０２と、複数のプローブ２００２と、結晶成長方法で生成された酸化アルミニウム（Ａｌ２Ｏ３）セラミック基板２０４と、その構成及び機能は図１と同様である薄膜基板２０６とを含む。図２において、該セラミック基板２０４の第２面Ｂは、該薄膜基板２０６に電気的に接続され、該薄膜基板２０６は、電気的接点２０６２を介して他の回路基板（図示せず）に電気的に接続され、該回路基板の役割は、第１実施例における回路基板と同様である。
図１及び図２における該プローブカード装置１０及び２０における、本体２０４０が酸化アルミニウム（Ａｌ２Ｏ３）又は窒化アルミニウム（ＡｌＮ）である該セラミック基板２０４の模式的な断面図を示す図３を参照されたい。これらの垂直ビアホール２０４２内には、銅等の導電性物質２０４４が充填されてもよいが、垂直ビアホール２０４２内の導電性物質２０４４が、上下にそれぞれ薄膜基板２０２の電気的接点及び薄膜基板２０６の電気的接点に接触している。これらの垂直ビアホール２０４２は、レーザドリル（ｌａｓｅｒ ｄｒｉｌｌｉｎｇ）やエッチングにより形成することができる。
図１及び図２に示されるように、薄膜本体２０３２と、該薄膜本体２０３２内に埋設されて該薄膜基板２０２の該第１面Ｃに隣接する複数の第１薄膜接点２０２０と、該薄膜本体２０３２の該第２面Ｄに形成された複数の第２薄膜接点２０２２と、該薄膜本体２０３２の内部に設けられた少なくとも１つの内部金属層２０２４とを含む薄膜基板２０２を示す図４を参照されたい。これらの第１薄膜接点２０２０の少なくとも１つは、該少なくとも１つの内部金属層２０２４を介してこれらの第２薄膜接点２０２２の少なくとも１つに電気的に接続され、隣接する２つの第１薄膜接点２０２０のピッチが、隣接する２つの第２薄膜接点２０２２のピッチよりも小さい。薄膜基板２０２は、狭ピッチのプローブ２００２を広ピッチのセラミック基板２０４に電気的に接続するためのものである。これらの第２薄膜接点２０２２の表面には、無電解ニッケル／無電解パラジウム／浸漬金（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｅｌｅｃｔｒｏｌｅｓｓ Ｐａｌｌａｄｉｕｍ ａｎｄ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ，ＥＮＥＰＩＧ）、無電解金メッキ（Ｅｌｅｃｔｒｏｌｅｓｓ Ｎｉｃｋｅｌ Ｉｍｍｅｒｓｉｏｎ Ｇｏｌｄ，ＥＮＩＧ）、又は有機系はんだ付け保護（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ，ＯＳＰ）が含まれる。
これらのプローブ２００２の一端は、これらの第１薄膜接点２０２０の１つに電気的に接続され、これらのプローブ２００２の他端は、テストすべきウエハ（図示せず）の接点であるウエハ接点（図示せず）に電気的に接触する。
引き続き図４を参照すると、薄膜本体２０３２は、これらの第１薄膜接点２０２０と、これらのプローブ２００２と、少なくとも１つの内部金属層２０２４と、これらの第２薄膜接点２０２２とを含み、該薄膜本体２０３２は、第１表面誘電体層２０２６と、少なくとも１つの内部誘電体層２０２８と、第２表面誘電体層２０３０とを含む。本実施例では、薄膜基板２０２は、３層の内部金属層２０２４及び３層の内部誘電体層２０２８を含むが、本発明はこれに限定されるものではない。
これらの第１薄膜接点２０２０は、該第１表面誘電体層２０２６に埋設されており、これらのプローブ２００２はさらに、該第１表面誘電体層２０２６に部分的に埋設されており、それぞれこれらの第１薄膜接点２０２０のいずれかに囲まれている。これらの内部金属層２０２４は、対応するこれらの内部誘電体層２０２８に形成され、これらの第２薄膜接点２０２２は、第２表面誘電体層２０３０に形成される。これらの第１薄膜接点２０２０及びこれらのプローブ２００２の少なくとも１つは、少なくとも１つの内部金属層２０２４を介してこれらの第２薄膜接点２０２２の少なくとも１つに電気的に接続される。
該薄膜基板２０２の層数は、４層～２０層であってもよい。該第１表面誘電体層２０２６、該少なくとも１つの内部誘電体層２０２８、及び該第２表面誘電体層２０３０の厚さは、５μｍ（ｍｉｃｒｏｍｅｔｅｒ；μｍ）～２０μｍであり、その材料は、ポリイミド（ｐｏｌｙｉｍｉｄｅ）等の有機誘電体材料であってもよい。これらの第１薄膜接点２０２０の高さ、該少なくとも１つの内部金属層２０２４の厚さ、及びこれらの第２薄膜接点２０２２の高さは、１μｍ～１０μｍであり、少なくとも１つの内部金属層２０２４の線幅は、２μｍ～１００μｍである。なお、少なくとも１つの内部金属層２０２４は、全面金属層の形式で電源層又はグランド層とすることができる。少なくとも１つの内部金属層２０２４のビア（ｖｉａ）サイズは、３μｍ～５０μｍである。
図１及び図２に示すプローブカード装置１０及び２０において、これらのプローブ２００２、これらの第１薄膜接点２０２０は、半導体プロセスを用いて製造することができ、例えば、第１表面誘電体層２０２６を形成した後に、フォトリソグラフィ法を用いてこれらのプローブ２００２とこれらの第１薄膜接点２０２０との位置を決めた後、有機誘電体層へのレーザドリル又はエッチング法により該第１表面誘電体層２０２６に、第１薄膜接点２０２０が位置する金属層に達するまで適切な開口を設け、さらに電気めっき又はフォトリソグラフィ及び物理気相成長法を用いて、該薄膜基板２０２の第１表面誘電体層の内部及びその上に複数のプローブ２００２と複数の第１薄膜接点２０２０とを同時に形成する。これらのプローブ２００２間のピッチを、リソグラフィ製造工程の制御により適宜に調整することにより、３０μｍ以内に縮小することができるので、プローブカード装置１０に数万本のプローブ２００２を同時に製造することができ、さらにプローブカード装置１０の製造コストを大幅に低減することができる。
つまり、該セラミック基板２０４を設けることにより、プローブカード装置１０、２０に良好な平坦度と強固な支持力とを提供することができ、同様に良好に製造されたガラス基板もセラミック基板２０４と同様の機能を発揮することができる。そして、薄膜基板２０２内のこれらのプローブ２００２の下方に位置する有機誘電体材料の弾性によって、各プローブ２００２がテストすべきウエハの接点の段差に適応するのに必要なコンプライアンス（ｃｏｍｐｌｉａｎｃｅ）や緩衝能を提供することにより、プローブ２００２は、プローブホルダに固定される従来のプローブの自己変形能力を兼備することになる。このように、マクロの観点から、薄膜基板２０２上に設けられた数万本のプローブ２００２は、該セラミック基板又は該ガラス基板と同等の平坦度を有することができ、マイクロの観点から、個別のプローブ２００２も、テストすべきウエハの接点の段差に対応するコンプライアンス（ｃｏｍｐｌｉａｎｃｅ）や緩衝能を具備している。
図２のプローブカード装置２０における該薄膜基板２０６の内部構造を示す図５を参照されたい。薄膜基板２０６は、対向する第１面Ｅ及び第２面Ｆを有する薄膜本体２０７２と、これらの第１薄膜接点２０６０と、少なくとも１つの内部金属層２０６４と、これらの第２薄膜接点２０６２とを含み、該薄膜本体２０７２は、第１表面誘電体層２０６６と、少なくとも１つの内部誘電体層２０６８と、第２表面誘電体層２０７０とを含む。本実施例では、薄膜基板２０６は、３層の内部金属層２０６４及び３層の内部誘電体層２０６８を含むが、本発明はこれに限定されるものではない。これらの第１薄膜接点２０６０は、該セラミック基板２０４の第２面に電気的に接続されるが、これらの第２薄膜接点２０６２は、本発明の第１実施例と同様に機能する回路基板に電気的に接続される。
これらの第１薄膜接点２０６０は、第１表面誘電体層２０６６に埋設されて、該薄膜基板２０６の第１面Ｅに露出している。これらの内部金属層２０６４は、対応するこれらの内部誘電体層２０６８に形成され、これらの第２薄膜接点２０６２は、第２表面誘電体層２０７０に形成されて、該薄膜基板２０６の第２面Ｆに露出している。これらの第１薄膜接点２０６０の少なくとも１つは、少なくとも１つの内部金属層２０６４を介してこれらの第２薄膜接点２０６２の少なくとも１つに電気的に接続される。
該薄膜基板２０６の層数は、４層～２０層であってもよい。該第１表面誘電体層２０６６、該少なくとも１つの内部誘電体層２０６８、及び該第２表面誘電体層２０７０の厚さは、５μｍ（ｍｉｃｒｏｍｅｔｅｒ；μｍ）～２０μｍであり、その材料は、ポリイミド（ｐｏｌｙｉｍｉｄｅ）等の有機誘電体材料であってもよい。これらの第１薄膜接点２０６０の高さ、該少なくとも１つの内部金属層２０６４の厚さ、及びこれらの第２薄膜接点２０６２の高さは、１μｍ～１０μｍであり、少なくとも１つの内部金属層２０６４の線幅は、２μｍ～１００μｍである。なお、少なくとも１つの内部金属層２０６４は、全面金属層の形式で電源層又はグランド層とすることができる。少なくとも１つの内部金属層２０６４のビア（ｖｉａ）サイズは、３μｍ～５０μｍである。
図２を参照すると、本発明の他の実施例において、薄膜基板２０２及び薄膜基板２０６のそれぞれと該セラミック基板２０４との間に隙間はなく、上方薄膜基板２０２と下方薄膜基板２０６との間の水平引張力の不均一に起因する該セラミック基板又は該ガラス基板の反りや変形を解消するために、該薄膜基板２０２と該薄膜基板２０６との、該セラミック基板又は該ガラス基板に対する水平引張力が略等しい。
上述したように、研磨後のセラミック基板又はガラス基板をキャリア板とし、スピンコート膜又はスプレーコート膜を焼成して誘電体層を形成した後、誘電体層をキャリア板に付着させて完全密着構造とする以外は、前記図２の実施例の説明と同様であり、該薄膜基板２０２及び該薄膜基板２０６の水平引張力がほぼ等しくなるように達成するには、設計時に、薄膜基板２０２及び薄膜基板２０６の誘電体層の総膜厚がほぼ同じであることを考えると、金属層の総膜厚もほぼ同じであればよい。
図１、図２を参照すると、本発明の他の実施例では、該セラミック基板の該第２表面電気的接点２０４６又は薄膜基板の電気的接点２０６２が直接にテスタに電気的に接続され、該テスタがウエハテストのためのテスト信号を生成及び受信し、上記段落［００１６］の回路基板を薄膜基板２０２に統合すればよいか、又は上記段落［００１７］の回路基板を薄膜基板２０６に統合すればよい。
以上のように、本発明は、好ましい実施例を開示したが、上述した好ましい実施例は本発明を限定するためのものではない。当業者であれば、本発明の趣旨及び範囲から逸脱しない限り、様々な変更や修正を加えることができ、したがって、本発明の保護範囲は特許請求の範囲に定められたものに準ずるべきである。
１０、２０ プローブカード装置
２００２ プローブ
２０２ 薄膜基板
２０４ セラミック基板
２０６ 薄膜基板
２０２０、２０６０ 第１薄膜接点
２０２２ 第２薄膜接点
２０６２ 第２薄膜接点（電気的接点）
２０２４、２０６４ 内部金属層
２０２６、２０６６ 第１表面誘電体層
２０２８、２０６８ 内部誘電体層
２０３０、２０７０ 第２表面誘電体層
２０３２、２０７２ 薄膜本体
２０４０ 本体
２０４２ 垂直ビアホール
２０４４ 導電性物質
２０４６ 電気的接点
Ａ、Ｃ、Ｅ 第１面
Ｂ、Ｄ、Ｆ 第２面
２００２ プローブ
２０２ 薄膜基板
２０４ セラミック基板
２０６ 薄膜基板
２０２０、２０６０ 第１薄膜接点
２０２２ 第２薄膜接点
２０６２ 第２薄膜接点（電気的接点）
２０２４、２０６４ 内部金属層
２０２６、２０６６ 第１表面誘電体層
２０２８、２０６８ 内部誘電体層
２０３０、２０７０ 第２表面誘電体層
２０３２、２０７２ 薄膜本体
２０４０ 本体
２０４２ 垂直ビアホール
２０４４ 導電性物質
２０４６ 電気的接点
Ａ、Ｃ、Ｅ 第１面
Ｂ、Ｄ、Ｆ 第２面
Claims (5)
- 対向する第１面と第２面とを有する薄膜基板と、
該薄膜基板の該第１面上に設けられ、変形能力を有しておらず、該薄膜基板と一体成形される複数のプローブと、
結晶成長方法で生成されたセラミック基板又はガラス基板であって、対向する第１面と第２面とを有し、該セラミック基板又は該ガラス基板の該第１面と該第２面とを電気的に接続するように、それ自体が導電性物質を充填する垂直ビアホールを有し、該セラミック基板又は該ガラス基板の該第１面が該薄膜基板の該第２面上に設けられて、該薄膜基板に電気的に接続される該セラミック基板又は該ガラス基板と、
他の回路基板に電気的に接続されるための、該セラミック基板又は該ガラス基板の該第２面に設けられる電気的接点又は該第２面に電気的に接続された他の薄膜基板と、を含むプローブカード装置。 - 該セラミック基板又は該ガラス基板の該第１面と該薄膜基板の該第２面との間に隙間はなく、該セラミック基板又は該ガラス基板の該第２面と該他の薄膜基板との間に隙間はない請求項１に記載のプローブカード装置。
- 該薄膜基板と該他の薄膜基板との間の水平引張力の不均一に起因する該セラミック基板又は該ガラス基板の反りや変形を解消するように、該薄膜基板と該他の薄膜基板とは、該セラミック基板又は該ガラス基板に対する水平引張力が略等しい請求項２に記載のプローブカード装置。
- 該セラミック基板の材料は、酸化アルミニウム又は窒化アルミニウムである請求項１に記載のプローブカード装置。
- 該セラミック基板又は該ガラス基板の該電気的接点又は該他の薄膜基板は、ウエハテストのためのテスト信号を生成して受信するテスタに直接電気的に接続されている請求項１に記載のプローブカード装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW111109274 | 2022-03-14 | ||
| TW111109274A TWI798027B (zh) | 2022-03-14 | 2022-03-14 | 探針卡裝置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023134339A true JP2023134339A (ja) | 2023-09-27 |
Family
ID=86945096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2022171257A Pending JP2023134339A (ja) | 2022-03-14 | 2022-10-26 | プローブカード装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20230288450A1 (ja) |
| JP (1) | JP2023134339A (ja) |
| KR (1) | KR20230134420A (ja) |
| CN (1) | CN116794362A (ja) |
| TW (1) | TWI798027B (ja) |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6133534A (en) * | 1991-11-29 | 2000-10-17 | Hitachi Chemical Company, Ltd. | Wiring board for electrical tests with bumps having polymeric coating |
| US6729019B2 (en) * | 2001-07-11 | 2004-05-04 | Formfactor, Inc. | Method of manufacturing a probe card |
| JP6304263B2 (ja) * | 2014-01-17 | 2018-04-04 | 株式会社村田製作所 | 積層配線基板およびこれを備える検査装置 |
| CN104793026B (zh) * | 2014-01-20 | 2018-09-28 | 旺矽科技股份有限公司 | 应用于探针测试装置的支撑结构及其制作方法 |
| JP6691762B2 (ja) * | 2015-11-03 | 2020-05-13 | 日本特殊陶業株式会社 | 検査用配線基板 |
| WO2017150232A1 (ja) * | 2016-03-03 | 2017-09-08 | 株式会社村田製作所 | プローブカード用積層配線基板およびこれを備えるプローブカード |
| TWI663406B (zh) * | 2016-05-31 | 2019-06-21 | 巨擘科技股份有限公司 | 探針卡裝置 |
| JP2019049498A (ja) * | 2017-09-12 | 2019-03-28 | 日本特殊陶業株式会社 | 電子部品検査装置用配線基板 |
| JP6889672B2 (ja) * | 2018-02-19 | 2021-06-18 | 日本特殊陶業株式会社 | 検査装置用配線基板 |
| TWI728531B (zh) * | 2019-10-30 | 2021-05-21 | 巨擘科技股份有限公司 | 探針卡裝置 |
| KR20210119814A (ko) * | 2020-03-25 | 2021-10-06 | (주)포인트엔지니어링 | 프로브 헤드 및 이를 구비하는 프로브 카드 |
| KR20210131691A (ko) * | 2020-04-24 | 2021-11-03 | (주)포인트엔지니어링 | 적층형 양극산화막 구조체 및 이를 이용한 프로브 카드의 가이드 플레이트 및 이를 구비하는 프로브 카드 |
-
2022
- 2022-03-14 TW TW111109274A patent/TWI798027B/zh active
- 2022-06-10 CN CN202210651985.9A patent/CN116794362A/zh active Pending
- 2022-08-09 US US17/883,830 patent/US20230288450A1/en active Pending
- 2022-10-26 JP JP2022171257A patent/JP2023134339A/ja active Pending
-
2023
- 2023-02-06 KR KR1020230015413A patent/KR20230134420A/ko unknown
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230134420A (ko) | 2023-09-21 |
| US20230288450A1 (en) | 2023-09-14 |
| TW202336444A (zh) | 2023-09-16 |
| TWI798027B (zh) | 2023-04-01 |
| CN116794362A (zh) | 2023-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6215321B1 (en) | Probe card for wafer-level measurement, multilayer ceramic wiring board, and fabricating methods therefor | |
| US6310484B1 (en) | Semiconductor test interconnect with variable flexure contacts | |
| US6922069B2 (en) | Needle assembly of probe card | |
| WO2019216503A1 (ko) | 반도체소자 테스트소켓 | |
| KR100415245B1 (ko) | 프로브 카드, 그에 사용되는 프로브 기판 및 스페이스 트랜스포머, 이들의 제조 방법 | |
| KR101126690B1 (ko) | Ｍｅｍｓ 기술을 이용한 테스트 소켓 및 그 제조방법 | |
| KR102382996B1 (ko) | 프로브 카드 장치 | |
| KR20090085726A (ko) | 공간 변환기 및 이를 포함하는 프로브 카드 | |
| KR101051136B1 (ko) | 공간 변환기, 공간 변환기를 포함하는 프로브 카드 및 공간변환기의 제조 방법 | |
| KR20070093450A (ko) | Ｉｃ 패키지용 고밀도 상호접속 시스템 및 상호접속 조립체 | |
| JPH08306749A (ja) | プローブカードの製造方法 | |
| US7911048B2 (en) | Wiring substrate | |
| KR100455499B1 (ko) | 반도체 장치를 검사하기 위한 프로브 및 그 제조 방법 | |
| JP2023134339A (ja) | プローブカード装置 | |
| JP4955395B2 (ja) | テストキャリア | |
| KR20020033526A (ko) | 프로브 구조체 및 그 제조 방법 | |
| US20040075455A1 (en) | Mosaic decal probe | |
| KR20000059206A (ko) | 수직 동작형 프로브 및 프로브 카드 | |
| US11231443B2 (en) | Semiconductor device test socket | |
| KR20000059158A (ko) | 프로브, 프로브 카드 및 프로브의 제조 방법 | |
| JP5164543B2 (ja) | プローブカードの製造方法 | |
| JP2011053076A (ja) | プローブカードの製造方法 | |
| KR100653831B1 (ko) | 검사용 프로브 기판 및 그 제조 방법 | |
| JP2004214518A (ja) | 半導体素子検査装置及び半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231024 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20240115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240408 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20240514 |