JP6304263B2 - 積層配線基板およびこれを備える検査装置 - Google Patents

積層配線基板およびこれを備える検査装置 Download PDF

Info

Publication number
JP6304263B2
JP6304263B2 JP2015557840A JP2015557840A JP6304263B2 JP 6304263 B2 JP6304263 B2 JP 6304263B2 JP 2015557840 A JP2015557840 A JP 2015557840A JP 2015557840 A JP2015557840 A JP 2015557840A JP 6304263 B2 JP6304263 B2 JP 6304263B2
Authority
JP
Japan
Prior art keywords
laminated
wiring board
resin
laminate
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015557840A
Other languages
English (en)
Other versions
JPWO2015108051A1 (ja
Inventor
竹村　忠治
忠治 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2015108051A1 publication Critical patent/JPWO2015108051A1/ja
Application granted granted Critical
Publication of JP6304263B2 publication Critical patent/JP6304263B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
    • G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0047—Drilling of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4061—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in inorganic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4632—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating thermoplastic or uncured resin sheets comprising printed circuits without added adhesive materials between the sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • H05K3/4667—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders characterized by using an inorganic intermediate insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)

Description

本発明は、セラミック層と樹脂絶縁層とで構成された積層配線基板およびこの積層配線基板を備える検査装置に関する。
ＬＳＩなどの半導体素子の電気検査には、セラミック多層基板上にプローブピンを形成したプローブカードが広く採用されている。また、近年では、半導体素子の高集積化により、その端子数の増加や、端子の狭ピッチ化が進んでいるため、セラミック多層基板の一部の層を、微細な配線形成が容易なポリイミドなどの樹脂絶縁層に置き換えた積層配線基板が用いられるようになっている。
例えば、特許文献１に記載の積層配線基板１００では、図１３に示すように、複数のセラミック層１０１ａが積層されて成るセラミック積層体１０１と、複数の樹脂絶縁層１０２ａが積層されて成る樹脂積層体１０２とを備え、セラミック積層体１０１上に樹脂積層体１０２が積層された構造となっている。このとき、積層配線基板１００の上面には、それぞれプローブピンに接続される複数の表面電極１０３が狭ピッチで形成される。また、積層配線基板１００の下面には、各表面電極１０３に対応して設けられ、対応する表面電極１０３にそれぞれ接続された複数の裏面電極１０４が形成される。各裏面電極１０４は、外部の実装基板との接続用に設けられている。
また、樹脂積層体１０２およびセラミック積層体１０１の内部には、隣接する裏面電極１０４間のピッチが、隣接する表面電極１０３間のピッチよりも広くなるように、再配線構造が形成されている。
このような再配線構造を形成するに当たり、表面電極１０３に近い方の樹脂積層体１０２では、その内部に形成する配線の細線化や、隣接する配線間の距離を狭くする必要があるため、微細な配線形成が可能なポリイミド等から成る樹脂絶縁層１０２aで構成されている。また、比較的配線の形成スペースに余裕があるセラミック積層体１０１では、樹脂絶縁層１０２ａよりも剛性が高く、線膨張係数がＩＣウエハ等の検査媒体の線膨張係数に近いセラミック層１０１ａで構成されている。積層配線基板１００をこのように構成することで、端子数の増加や、端子間が狭ピッチ化された近年の半導体素子の電気検査を可能にしている。
特開２０１１−９６９４号公報（段落００１９〜００２２、図１等参照）
しかしながら、従来の積層配線基板１００は、セラミック積層体１０１と樹脂積層体１０２の積層構造で形成されているため、例えば、セラミック積層体１０１上に樹脂積層体１０２を形成する際、樹脂積層体１０２の硬化収縮により、積層配線基板１００の内部に残留応力が発生する。
積層配線基板１００の内部に残留応力が発生すると、セラミック積層体１０１と樹脂積層体１０２との界面で剥離が生じたり、積層配線基板１００の反りが生じるおそれがある。また、積層配線基板１００の反り等により、樹脂積層体１０２の平坦度が悪くなると、その内部に形成される配線も湾曲するため、該配線の抵抗値が増大するといった問題も生じ得る。
また、樹脂積層体１０２内の前記残留応力は、その中央部よりも周縁部の方が高いため、樹脂積層体１０２の周縁部に位置する樹脂絶縁層１０２ａ上に面内導体を形成すると、面内導体と樹脂絶縁層１０２ａの界面剥離が生じるおそれもある。この界面剥離は、面内導体の平面視での面積が大きくなるほど発生の可能性が高くなる。
本発明は、上記した課題に鑑みてなされたものであり、セラミック積層体上に樹脂積層体が積層されて成る積層配線基板において、樹脂積層体とセラミック積層体の界面剥離を低減させるとともに、積層配線基板の反りを低減させることを第１の目的とし、樹脂積層体の周縁部に配置された面内導体の界面剥離を低減させることを第２の目的とする。
上記した目的を達成するために、本発明の積層配線基板は、複数のセラミック層が積層されて成るセラミック積層体と、前記セラミック積層体に積層され、複数の樹脂絶縁層が積層されて成る樹脂積層体とを備え、前記樹脂積層体は、少なくとも１つの前記樹脂絶縁層と、面内導体を有する配線層とが積層されて成る第１積層部と、該第１積層部の中央に積層された第２積層部とを有するとともに、周縁部が中央部よりも薄く形成され、前記面内導体が、平面視で前記樹脂積層体の周縁部に配置されていることを特徴としている。
樹脂積層体は、硬化収縮の際、その中心に向けて縮まろうとするため、収縮量は、中心から離れるにつれて大きくなり、それに伴って収縮応力も強くなる。したがって、樹脂積層体の硬化収縮による積層配線基板内の前記残留応力について、例えば、セラミック積層体と樹脂積層体の界面では、中央部よりも周縁部の方が強く作用する。そのため、セラミック積層体と樹脂積層体の界面剥離は、この界面の周縁部を基点として発生する場合が多い。また、樹脂積層体の収縮応力は、該樹脂積層体の体積に比例して大きくなるため、積層配線基板内の残留応力も樹脂積層体の体積に比例して大きくなる。
そこで、樹脂積層体の周縁部を中央部よりも薄く形成することで、セラミック積層体と樹脂積層体の界面、特に、樹脂積層体とセラミック積層体の界面剥離の基点となる界面の周縁部に作用する前記残留応力を緩和することができるため、樹脂積層体とセラミック積層体の界面剥離を低減することができる。
また、樹脂積層体の周縁部を薄くすることで、樹脂積層体を等しい厚みで形成する場合と比較して、樹脂積層体の体積が減るため、樹脂積層体の硬化収縮に伴う前記残留応力が減少し、これにより、積層配線基板の反りを低減することができる。
また、前記樹脂積層体の前記第１積層部は、複数の前記樹脂絶縁層を有し、前記配線層は、前記第１積層部を構成する前記複数の樹脂絶縁層のいずれかの間に配置されていてもよい。
樹脂絶縁層と面内導体の密着強度は、樹脂絶縁層同士の密着強度よりも弱いため、樹脂絶縁層の硬化収縮に伴う残留応力の高い樹脂積層体の周縁部に面内導体を配置すると、樹脂絶縁層と面内導体の界面剥離が生じるおそれがある。この界面剥離は、面内導体の面積が大きいほど顕著化する。ここで、樹脂積層体の周縁部の厚みを薄くすると、樹脂積層体の周縁部に作用する残留応力が減少するため、面内導体を樹脂積層体の周縁部に配置した際の樹脂絶縁層と面内導体の界面剥離を低減することができる。
また、面内導体を樹脂絶縁層上に形成することで、例えば、低温同時焼成セラミック（ＬＴＣＣ）で形成されたセラミック積層体上に形成するよりも、面内導体の平坦度がよくなるため、面内導体の平坦度が悪くなることに起因する抵抗値の増加やばらつきを抑えることができる。
また、前記配線層は、前記セラミック積層体と、前記第１積層部の前記樹脂絶縁層との間に配置されていてもよい。
樹脂積層体の配線層をセラミック積層体と樹脂絶縁層の間に配置すると、樹脂積層体の周縁部に配置された面内導体は、セラミック積層体もしくは樹脂絶縁層との界面で剥離する可能性が高い。ここで、樹脂積層体の周縁部の厚みを薄くすると、樹脂積層体の周縁部に作用する残留応力が減少するため、面内導体を樹脂積層体の周縁部に配置した際の、セラミック積層体もしくは樹脂絶縁層と、面内導体の界面剥離を低減することができる。
また、前記第１積層部は、平面視で矩形状を有し、前記面内導体が、平面視で前記第１積層部の四隅部のうちの隣り合う両隅部の間に配置されていてもよい。第１積層部が平面視で矩形状を有する場合、樹脂積層体の硬化収縮による第１積層部における残留応力は、四隅部に最も強く作用する。そこで、面内導体を、応力が強く作用する四隅部を避けるように隣り合う両隅部の間に配置することにより、面内導体の剥離を低減することができる。
また、前記面内導体は、該面内導体の厚み方向で貫通する貫通孔が複数設けられることにより、網目状のパターンに形成されていてもよい。このようにすると、樹脂積層体の形成時に、面内導体の各貫通孔に樹脂絶縁層の樹脂が入り込んで樹脂絶縁層の柱が立つ。そうすると、この柱により、樹脂絶縁層と面内導体の界面、および、セラミック積層体と面内導体の界面に作用する応力が緩和するため、面内導体の剥離を低減することができる。
また、前記配線層は、前記面内導体を複数有していてもよい。この場合、各面内導体それぞれにおいて、樹脂絶縁層またはセラミック積層体との間の界面剥離を低減することができる。
前記複数の面内導体のうち、少なくとも一対の前記面内導体が、平面視で前記第１積層部の中心に対して点対称の位置に配置されていてもよい。面内導体は、樹脂積層体の硬化収縮を抑制する機能を有する。そのため、例えば、第１積層部を平面視したときに、各面内導体を第１積層部の中心に対して偏った位置に配置すると、第１積層部の各面内導体が配置された部分の収縮抑制量が、前記中心を基準として、第１積層部の各面内導体の配置箇所と逆側の部分の収縮抑制量よりも多くなる。そうすると、第１積層部内で収縮抑制量のアンバランスが生じて積層配線基板の反りが生じ得る。そこで、一対の面内導体を第１積層部の中心に対して点対称の位置に配置することで、第１積層部の前記一対の面内導体が配置された箇所において、収縮抑制量のバランスがよくなるため、積層配線基板の反りを低減することができる。
また、前記面内導体が、グランド電極または電源用電極であってもかまわない。この場合、面内導体がグランド電極または電源用電極であるという具体的な構成を提供することができる。
また、前記複数の面内導体のうちの一部がグランド電極であり、残りが電源用電極であってもかまわない。この場合、複数の面内導体がグランド電極と電源用電極とで構成されるという具体的な構成を提供することができる。
また、前記面内導体は、平面視で円状に形成されていてもよい。例えば、面内導体を平面視で矩形状に形成した場合、面内導体と、樹脂絶縁層またはセラミック層との界面に作用する応力（残留応力）は、四隅部に集中するため、当該四隅部を基点として面内導体の剥離が生じ易い。そこで、面内導体を円状に形成することで、残留応力を面内導体の周縁部全体に分散させることができるため、面内導体と、樹脂絶縁層およびセラミック積層体との間の界面剥離を低減することができる。
また、前記面内導体は、平面視で多角形状に形成されていてもよい。この場合、面内導体が平面視で多角形状を有するという具体的な構成を提供することができる。また、例えば、面内導体の形状を五角形以上とした場合は、矩形状である場合と比較して、各角部それぞれに作用する応力（残留応力）を減らすことができるため、面内導体と、樹脂絶縁層またはセラミック積層体との間の界面剥離を低減することができる。
また、前記樹脂積層体の平面視での面積が、前記セラミック積層体の平面視での面積よりも小さく形成されていてもよい。樹脂積層体の硬化収縮による積層配線基板内の残留応力は、樹脂積層体の平面視での面積に比例する。そのため、樹脂積層体の平面視での面積をセラミック積層体の面積よりも小さくすると、両積層体の平面視での面積を等しくした場合と比較して積層配線基板内の残留応力が減るため、セラミック積層体と樹脂積層体の界面剥離および積層配線基板の反りを低減することができる。
また、前記樹脂積層体は、前記第２積層部上に積層された他の積層部をさらに備え、前記第１積層部、前記第２積層部および前記他の積層部それぞれは、平面視での面積が上層側に向かうに連れて小さくなるように形成されることにより、前記樹脂積層体がピラミッド状に形成されていてもよい。
樹脂積層体が第２積層部上に積層された他の積層部を備える場合、他の積層部の平面視での面積を第２積層部よりも小さくし、樹脂積層体の形状をピラミッド状にすると、他の積層部の平面視での面積を第２積層部と等しく形成する場合と比較して樹脂積層体全体の体積を小さくすることができる。そうすると、樹脂積層体の硬化収縮に伴う積層配線基板内の残留応力が減少するため、セラミック積層体と樹脂積層体の界面剥離および積層配線基板の反りを低減することができる。
また、前記樹脂積層体の上面に形成された複数の上面電極と、前記セラミック積層体の下面に前記複数の上面電極に対応して設けられ、対応する前記上面電極にそれぞれ接続された複数の下面電極とをさらに備え、隣接する前記下面電極間のピッチが、隣接する前記上面電極間のピッチよりも広くなるように、前記セラミック積層体および前記樹脂積層体内の配線構造が形成されていてもよい。この場合、その内部に再配線構造が形成された積層配線基板において、樹脂積層体とセラミック積層体の界面剥離、積層配線基板の反り、および、樹脂積層体の反りに起因する樹脂積層体内の配線の抵抗値の増大それぞれを低減することができる。
また、この積層配線基板を、半導体を検査する検査装置に用いてもよい。この場合、各上面側接続電極それぞれに、例えばプローブピンを接続させることで、樹脂積層体とセラミック積層体の界面剥離、積層配線基板の反り、および、樹脂積層体の反りに起因する樹脂積層体内の配線の抵抗値の増大それぞれが低減されたプローブカードを提供することができる。
本発明によれば、樹脂積層体の周縁部を中央部よりも薄く形成することで、セラミック積層体と樹脂積層体の界面、特に、樹脂積層体とセラミック積層体の界面剥離の基点となる界面の周縁部に作用する前記残留応力を緩和することができるため、樹脂積層体とセラミック積層体の界面剥離を低減することができる。
また、樹脂積層体の周縁部を薄くすることで、樹脂積層体を等しい厚みで形成する場合と比較して、樹脂積層体の体積が減るため、樹脂積層体の硬化収縮に伴う前記残留応力が減少し、これにより、積層配線基板の反りを低減することができる。
本発明の第１実施形態にかかる積層配線基板の断面図である。 図１の積層配線基板の平面図である。 本発明の第２実施形態にかかる積層配線基板の断面図である。 本発明の第３実施形態にかかる積層配線基板の平面図である。 本発明の第４実施形態にかかる積層配線基板の平面図である。 本発明の第５実施形態にかかる積層配線基板の平面図である。 本発明の第６実施形態にかかる積層配線基板の平面図である。 本発明の第７実施形態にかかる積層配線基板の平面図である。 図８の面内導体の変形例を示す図である。 本発明の第８実施形態にかかる積層配線基板の平面図である。 本発明の第９実施形態にかかる積層配線基板の平面図である。 本発明の第１０実施形態にかかる積層配線基板の断面図である。 従来の積層配線基板の断面図である。
＜第１実施形態＞
本発明の第１実施形態にかかる積層配線基板１ａについて、図１および図２を参照して説明する。なお、図１は積層配線基板１ａの断面図、図２は積層配線基板１ａの平面図である。また、図２では、説明を簡単にするために、本発明に関係する部分のみを図示し、他の部分は図示省略している。
この実施形態にかかる積層配線基板１ａは、図１に示すように、複数のセラミック層２ａ〜２ｄが積層されて成るセラミック積層体２と、該セラミック積層体２に積層され、複数の樹脂絶縁層３ａ〜３ｃが積層されて成る樹脂積層体３とを備えている。また、樹脂積層体３の最上層の樹脂絶縁層３ａの上面には、複数の上面電極４が形成される。さらに、樹脂絶縁層３ａ上には、各上面電極４それぞれの上面が露出するように、当該各上面電極４の周縁部および樹脂絶縁層３ａを被覆するソルダーレジスト１０が設けられている。また、積層配線基板１ａの下面となるセラミック積層体２の最下層のセラミック層２ｄの下面には、各上面電極４に対応して設けられ、対応する上面電極４にそれぞれ接続された複数の下面電極５が形成される。なお、ソルダーレジスト１０に代えて樹脂積層体３を形成する各樹脂絶縁層３ａ〜３ｃと同様の樹脂絶縁層を形成してもかまわない。
セラミック積層体２は、セラミック層２ａ〜２ｄと、面内導体９ａを有する配線層９とが交互に積層されて成り、所定の面内導体９ａ同士がビア導体７により接続されている。ここで、各セラミック層２ａ〜２ｄには、それぞれ、ホウケイ酸系ガラスを含有するセラミック（例えば、アルミナ）を主成分とする低温同時焼成セラミック（ＬＴＣＣ）から成るセラミックグリーンシートを用いることができる。また、各セラミック層２ａ〜２ｄを形成するその他の材料としては、アルミナ等の高温焼成セラミック（ＨＴＣＣ）等、種々のセラミック材料を用いることもできる。
セラミック積層体２の内部に形成された各面内導体９ａは、所定のセラミック層２ａ〜２ｄの主面に、Ａｇ、Ａｌ、Ｃｕ等の金属を含有する導電性ペーストを用いた印刷技術等によりそれぞれ形成されている。なお、この実施形態では、各面内導体９ａが、Ａｇによりそれぞれ形成されている。
セラミック積層体２の内部に形成された各ビア導体７は、例えば、セラミック層２ａ〜２ｄにレーザ等を用いて形成した貫通孔に、印刷技術を用いて、Ａｇ、Ａｌ、Ｃｕ等のいずれかを含有する導電性ペーストを充填することによりそれぞれ形成される。
セラミック積層体２の下面に形成された各下面電極５は、Ａｇ、Ａｌ、Ｃｕ等の金属を含有する導電性ペーストを用いた印刷技術等によりそれぞれ形成される。このとき、各下面電極５の表面に、Ｎｉ／Ａｕめっきをさらに施すようにしてもよい。
なお、セラミック積層体２は、隣接するセラミック層２ａ〜２ｄ間に、各セラミック層２ａ〜２ｄの焼成時の収縮を抑制する収縮抑制層を配置する構成であってもかまわない。この収縮抑制層には、各セラミック層２ａ〜２ｄの焼成温度では収縮しないセラミック材料を用いることができる。このようにすると、焼成後のセラミック積層体２の反りが低減するため、これに伴って、積層配線基板１ａの反りが低減する。
樹脂積層体３は、樹脂絶縁層３ａ〜３ｃと、面内導体８ａ１，８ｂ１，８ｃ１，８ｃ２を有する配線層８ａ〜８ｃとが交互に積層されて成り、所定の面内導体８ａ１，８ｂ１，８ｃ１，８ｃ２同士がビア導体６ａ〜６ｃにより接続されている。ここで、各樹脂絶縁層３ａ〜３ｃは、それぞれ、ポリイミドやガラスエポキシ樹脂等の熱硬化性樹脂で形成される。このとき、各セラミック層２ａ〜２ｄのヤング率は約２２０ＧＰａであるのに対して、例えば、ポリイミドで形成された各樹脂絶縁層３ａ〜３ｃは、１〜５ＧＰａであり、各樹脂絶縁層３ａ〜３ｃのヤング率が、各セラミック層２ａ〜２ｄよりも小さい。
また、樹脂積層体３は、最下層の樹脂絶縁層３ｃと、面内導体８ｃ１，８ｃ２を有する配線層８ｃとが積層されて成り、セラミック積層体２に積層された第１積層部１１ａと、その他の樹脂絶縁層３ａ，３ｂと、複数の配線層８ａ，８ｂとが積層されて成り、当該第１積層部の中央に積層された第２積層部１１ｂとで構成されている。このとき、第１積層部１１ａは、平面視での面積がセラミック積層体２の平面視での面積と略等しく形成されるとともに、第２積層部１１ｂは、平面視での面積が第１積層部１１ａよりも小さく形成される。換言すれば、樹脂積層体３は、周縁部が中央部よりも薄く形成されている。
また、最下層の樹脂絶縁層３ｃと配線層８ｃとで形成された樹脂積層体３の第１積層部１１ａでは、セラミック積層体２と樹脂絶縁層３ｃとの間に配線層８ｃが配置される。このとき、図２に示すように、樹脂積層体３の第１積層部１１ａおよび第２積層部１１ｂはそれぞれ平面視で矩形状を有する。また、第１積層部１１ａの配線層８ｃが有する所定の面内導体８ｃ１（点描写部）は、平面視で環状を成し、樹脂積層体３の周縁部に配置される。なお、この実施形態では、面内導体８ｃ１が、グランド電極として使用されている。また、この実施形態では、配線層８ｃ上に樹脂絶縁層３ｃの１層のみが積層されているが、２層以上積層されていてもよい。また、面内導体８ｃ１を、例えば、電源用電極として使用してもかまわない。
樹脂積層体３の上面に形成される各上面電極４は、Ｃｕ，Ａｇ，Ａｌ等のいずれかの金属で形成された下地電極４ａと、Ｎｉ／Ａｕめっきにより形成された表面電極４ｂとでそれぞれ構成されている。
樹脂積層体３の内部に形成される各面内導体８ａ１，８ｂ１，８ｃ１，８ｃ２および各ビア導体６ａ〜６ｃそれぞれを形成する材料として、Ｃｕ、Ａｇ、Ａｌ等の金属のいずれかを用いることができる。ここで、各面内導体８ａ１，８ｂ１，８ｃ１，８ｃ２は、所定の樹脂絶縁層３ａ〜３ｃの主面にそれぞれ形成されている。
そして、対応する上面電極４および下面電極５同士は、樹脂積層体３およびセラミック積層体２の内部に形成された複数のビア導体６ａ〜６ｃ，７および複数の面内導体８ａ１，８ｂ１，８ｃ１，８ｃ２，９ａとで構成された内部配線により接続されている。
また、隣接する下面電極５間のピッチが、隣接する上面電極４間のピッチよりも広く設定されており、対応する上面電極４および下面電極５同士を接続する各内部配線により、セラミック積層体２および樹脂積層体３内において再配線構造が形成されている。
以上のように構成された積層配線基板１ａでは、セラミック積層体２が先に準備された後、このセラミック積層体２上に樹脂積層体３が積層されることにより製造される。ここで、セラミック積層体２上の樹脂積層体３を硬化させるときに、積層配線基板１ａ内に樹脂積層体３の硬化収縮による残留応力が発生し、セラミック積層体２と樹脂積層体３の界面剥離や積層配線基板１ａの反り等が発生する。
セラミック積層体２と樹脂積層体３の界面剥離が発生するのは、隣接するセラミック層２ａ〜２ｄの界面の密着強度、隣接する樹脂絶縁層３ａ〜３ｃの界面の密着強度および隣接するセラミック層２ａと樹脂絶縁層３ｃの界面の密着強度のうち、異種材料で構成されたセラミック層２ａと樹脂絶縁層３ｃの界面の密着強度が一番低いためである。また、樹脂積層体３は、硬化収縮の際、その中心に向けて縮まろうとするため、収縮量は、中心から離れるにつれて大きくなり、それに伴って収縮応力も強くなる。したがって、樹脂積層体３の硬化収縮による積層配線基板１ａ内の前記残留応力について、例えば、セラミック積層体２と樹脂積層体３の界面では、中央部よりも周縁部の方が強く作用する。そのため、セラミック積層体２と樹脂積層体３の界面剥離は、この界面の周縁部を基点として発生する場合が多い。
また、上記したように、残留応力が強く作用する樹脂積層体３の周縁部には、配線層８ｃの面内導体８ｃ１が配置されている。この面内導体８ｃ１は、ライン状の導体とは異なり、面積が大きいベタ状のグランド電極であるため、このような面内導体８ｃ１を樹脂積層体３の周縁部に配置すると、面内導体８ｃ１とセラミック層２ａの界面剥離、または、面内導体８ｃ１と樹脂絶縁層３ｃの界面剥離が生じる可能性が高い。
そこで、この実施形態では、第２積層部１１ｂの平面視での面積を第１積層部１１ａよりも小さくすることにより、樹脂積層体３の周縁部を中央部よりも薄く形成し、セラミック積層体２と樹脂積層体３の界面に作用する、樹脂積層体３の硬化収縮に伴う残留応力を減少させることができるように構成されている。
本発明に係る検査装置は、上記した積層配線基板１ａと、積層配線基板１ａの上面に形成された各上面電極４に接続された複数のプローブピンとを備え、例えば、ダイシング前の半導体素子（例えば、ＬＳＩ）などのウエハテストで使用されるプローブカードである。具体的には、このプローブカードは、ＬＳＩチップのボンディングパッド上にプローブピンの先端を当てることにより、ＬＳＩチップの電気的特性の良否を判別する。
次に、積層配線基板１ａの製造方法について説明する。なお、以下に説明する製造方法は、後述する他の実施形態にかかる積層配線基板１ｂ〜１ｊにも適用することができる。
まず、セラミック積層体２を準備する。このとき、セラミック積層体２は、個別に準備された各セラミック層２ａ〜２ｄと各配線層９とを所定の順序で積層し、この積層されたものを圧着・焼成して形成する。ここで、各セラミック層２ａ〜２ｄに形成されるビア導体７は、例えば、レーザ加工によりセラミック層２ａ〜２ｄにビアホールを形成し、該ビアホールに印刷技術を用いて、Ｃｕ、Ａｇ、Ａｌのいずれかの金属を含有する導電性ペーストを充填することによりそれぞれ形成する。また、各セラミック層２ａ〜２ｄの主面に形成される面内導体９ａおよび下面電極５は、Ｃｕ、Ａｇ、Ａｌのいずれかの金属（この実施形態ではＡｇ）を含有する導電性ペーストを用いた印刷技術により形成することができる。
次に、セラミック積層体２を両面研磨して、該セラミック積層体２の平坦性を向上させた上で、このセラミック積層体２上に、配線層８ｃの各面内導体８ｃ１，８ｃ２を形成する。このとき、各面内導体８ｃ１，８ｃ２は、例えば、セラミック積層体２上に、下地電極としてのＴｉ膜をスッパタ等により成膜し、同じくスパッタ等によりＴｉ膜上にＣｕ膜を成膜する。そして、Ｃｕ膜上に、電解または無電解めっきにより、同じくＣｕ膜を成膜することで形成することができる。なお、上述の両面研磨によりセラミック積層体２の平坦性を向上させることによって、スパッタやめっきの際に、面内導体８ａ１，８ｂ１，８ｃ１，８ｃ２が湾曲することに起因する抵抗値の増大も低減させることができる。
次に、各面内導体８ｃ１，８ｃ２が形成されたセラミック積層体２上に、スピンコート等により、ポリイミドを塗布するなどして樹脂絶縁層３ｃを形成する。また、樹脂絶縁層３ｃに、フォトリソグラフィ加工によりビア導体６ｃを形成し、熱硬化して樹脂積層体３の第１積層部１１ａを形成する。
次に、樹脂絶縁層３ｃ上に、面内導体８ｂ１を有する配線層８ｂを形成する。この面内導体８ｂ１は、下地電極としてのＴｉ膜をスパッタ等により成膜し、同じくスパッタ等によりＴｉ膜上にＣｕ膜を成膜する。そして、Ｃｕ膜上に、電解または無電解めっきにより、同じくＣｕ膜を成膜することで形成することができる。
次に、配線層８ｂが形成された樹脂絶縁層３ｃ上に、スピンコート等により、ポリイミドを塗布するなどして樹脂絶縁層３ｂを形成する。このとき、樹脂絶縁層３ｂの平面視での面積を、樹脂絶縁層３ｃ（第１積層部１１ａ）よりも小さく形成して、樹脂絶縁層３ｃの上面の中央部に配置する。樹脂絶縁層３ｂのビア導体６ｂは、樹脂絶縁層３ｃのビア導体６ｃと同様の方法により形成することができる。
最上層の樹脂絶縁層３ａ、配線層８ａ、ビア導体６ａも、樹脂絶縁層３ｂと同じ要領で形成することができる。
次に、樹脂絶縁層３ａ上に、面内導体８ａ１，８ｂ１と同じ要領で各下地電極４ａを形成し、この下地電極４ａ上に、Ｎｉ／Ａｕめっき膜（表面電極４ｂ）を施して各上面電極４を形成することで、樹脂積層体３の第２積層部１１ｂを形成する。
次に、樹脂絶縁層３ａ上に、例えば、スピンコート等により、ポリイミドを塗布し、熱硬化するなどしてソルダーレジスト１０を形成する。最後に、セラミック積層体２下面に、各下地電極を形成し、これらの下地電極上に、Ｎｉ／Ａｕめっきを施して各下面電極５を形成することで、積層配線基板１ａが完成する。
このように、樹脂積層体３を形成した場合、各上面電極４および各面内導体８ａ１，８ｂ１は、セラミック積層体２に印刷技術を用いて形成される面内導体９ａと比較して、微細なパターン形成が可能となる。
したがって、上記した実施形態によれば、樹脂積層体３の周縁部を中央部よりも薄く形成することで、セラミック積層体２と樹脂積層体３の界面、特に、樹脂積層体３とセラミック積層体２の界面剥離の基点となる当該界面の周縁部に作用する、樹脂積層体３の硬化収縮に起因する残留応力を緩和することができるため、樹脂積層体３とセラミック積層体２の界面剥離を低減することができる。
また、樹脂積層体３の周縁部を薄くすることで、樹脂積層体３を等しい厚みで形成する場合と比較して、樹脂積層体３の体積が減るため、樹脂積層体３の硬化収縮により生じる前記残留応力が減少し、これにより、積層配線基板１ａの反りを低減することができる。
また、積層配線基板１ａの反りが低減することで、樹脂積層体３に形成された各面内導体８ａ１，８ｂ１，８ｃ１，８ｃ２の平坦性が向上するため、各面内導体８ａ１，８ｂ１，８ｃ１，８ｃ２が湾曲することに起因する抵抗値の増大も低減することができる。
また、Ｃｕ等の金属で形成された面内導体８ａ１，８ｂ１，８ｃ１，８ｃ２は、樹脂絶縁層３ａ〜３ｃ同士の密着強度や、セラミック層２ａ〜２ｄ同士の密着強度と比較して、セラミック層２ａ〜２ｄおよび樹脂絶縁層３ａ〜３ｃとの密着強度が低い。したがって、硬化収縮により生じる残留応力が強く作用する樹脂積層体３の周縁部に配置された第１積層部１１ａの面内導体８ｃ１は、樹脂絶縁層３ｃとの界面、または、セラミック層２ａとの界面で剥離し易い。しかしながら、この実施形態では、樹脂積層体３の周縁部の厚みを薄くすることで、樹脂積層体３の周縁部に作用する残留応力を減少させることができるため、面内導体８ｃ１と、セラミック層２ａおよび樹脂絶縁層３ｃの界面剥離を低減することができる。
また、面内導体８ｃ１の面積が大きくなると、面内導体８ｃ１と、セラミック層２ａおよび樹脂絶縁層３ｃとの密着強度が低くなるため、界面で剥離が生じ易い。したがって、この実施形態のように、面内導体８ｃ１を大面積のグランド電極として形成すると、界面剥離の可能性が高い。また、このような面内導体８ｃ１を、残留応力が強く作用する樹脂積層体３の周縁部に配置すると、さらに界面剥離の可能性が高まる。しかしながら、この実施形態によると、樹脂積層体３の周縁部に作用する残留応力を緩和することができるため、大面積の面内導体８ｃ１を樹脂積層体３の周縁部に配置した場合であっても、セラミック層２ａまたは樹脂絶縁層３ｃとの界面剥離を抑えることができる。
また、各樹脂絶縁層３ａ〜３ｃが、ヤング率の小さい熱硬化性樹脂（例えば、ポリイミド）で形成されているため、樹脂積層体３内に作用する残留応力を、樹脂積層体３とセラミック積層体２の界面に集中させずに、樹脂積層体３全体に分散させることができ、これにより、樹脂積層体３とセラミック積層体２の界面剥離を低減することができる。
また、この実施形態にかかる積層配線基板１ａは、隣接する下面電極５間のピッチが、隣接する上面電極４のピッチよりも広くなるように、セラミック積層体２および樹脂積層体３の内部に再配線構造が形成されている。ここで、狭いピッチで配置された各上面電極４が、微細な配線形成が容易な樹脂積層体３側に形成されている。
また、積層配線基板１ａをセラミック積層体２と樹脂積層体３とで構成した場合の弊害である、セラミック積層体２と樹脂積層体３の界面剥離や積層配線基板１ａの反りは、樹脂積層体３の周縁部を中央部よりも薄く形成することにより低減される。そのため、積層配線基板１ａは、端子の狭ピッチ化が進んでいる近年の半導体素子の電気的検査を行うためのプローブカードに用いられる基板として好適である。
また、前記各セラミック層２ａそれぞれは、ホウケイ酸系ガラスを含有するセラミックを主成分とする低温同時焼成セラミック（セラミックグリーンシート）で形成されているため、セラミック積層体２内に形成する面内導体等の配線電極に低抵抗導体のＡｇ等を使用することができる。
＜第２実施形態＞
本発明の第２実施形態にかかる積層配線基板１ｂについて、図３を参照して説明する。なお、図２は積層配線基板１ｂの断面図である。
この実施形態にかかる積層配線基板１ｂが、図１を参照して説明した第１実施形態の積層配線基板１ａと異なるところは、図３に示すように、樹脂積層体３の第１積層部１１ａが、複数（この実施形態では２つ）の樹脂絶縁層３ｂ，３ｃを備え、これらの樹脂絶縁層３ｂ，３ｃ間に配線層８ｃが配置されていることである。その他の構成は、第１実施形態の積層配線基板１ａと同じであるか、これに相当するものであるため、同一符号を付すことにより説明を省略する。
第１実施形態の積層配線基板１ａでは、樹脂積層体３の最下層の樹脂絶縁層３ｃの一つ上の樹脂絶縁層３ｂは、樹脂積層体３の第２積層部として形成されていたが、この実施形態では、当該樹脂絶縁層３ｂの平面視での面積が樹脂絶縁層３ｃ（第１積層部１１ａ）と略同じになるように形成され、第１積層部１１ａの樹脂絶縁層３ｂとして配置される。そして、第１積層部１１ａの両樹脂絶縁層３ｂ，３ｃ間に第１積層部１１ａの配線層８ｃが配置される。
このように、両樹脂絶縁層３ｂ，３ｃ間に面内導体８ｃ１，８ｃ２を配置すると、第１実施形態のように、低温同時焼成セラミック（ＬＴＣＣ）で形成されたセラミック積層体２と樹脂絶縁層３ｃとの間に配置する場合と比較して、面内導体８ｃ１，８ｃ２の平坦度がよくなるため、第１実施形態の積層配線基板１ａの効果に加えて、面内導体８ｃ１，８ｃ２の平坦度が悪くなることに起因する抵抗値の増加やばらつきを抑えることができる。
＜第３実施形態＞
本発明の第３実施形態にかかる積層配線基板１ｃについて、図４を参照して説明する。なお、図４は積層配線基板１ｃの平面図であり、図２の対応する図である。
この実施形態にかかる積層配線基板１ｃが、図１および図２を参照して説明した第１実施形態の積層配線基板１ａと異なるところは、図４に示すように、樹脂積層体３の周縁部に配置された第１積層体１１ａの面内導体８ｃ１が、平面視矩形状の複数の面内導体８ｃ３に分割されて形成されていることである。その他の構成は、第１実施形態の積層配線基板１ａと同じであるため、同一符号を付すことにより説明を省略する。
面内導体８ｃ１と、セラミック層２ａまたは樹脂絶縁層３ｃとの密着強度は、上記したように、面内導体８ｃ１の平面視での面積が大きくなるほど低くなる。したがって、第１実施形態の面内導体８ｃ１のように、グランド電極としての面内導体８ｃ１を、大面積の１つの電極として形成すると、セラミック層２ａや樹脂絶縁層３ｃとの界面で剥離する可能性が高まる。そこで、面内導体８ｃ１を複数の面内導体８ｃ３に分割して形成し、各面内導体８ｃ３の１つ１つの面積を小さくすることで、各面内導体８ｃ３それぞれにおいて、セラミック層２ａまたは樹脂絶縁層３ｃとの間の界面剥離を低減することができる。
また、各面内導体８ｃ３のうちの所定の一対の面内導体８ｃ３が、平面視で第１積層部１１ａの中心に対して点対称の位置に配置されている。ここで、各面内導体８ｃ３は、樹脂積層体３の硬化収縮を抑制する機能を有する。そのため、例えば、第１積層部１１ａを平面視したときに、各面内導体８ｃ３を第１積層部１１ａの中心に対して偏った位置に配置すると、第１積層部１１ａの各面内導体８ｃ３が配置された部分の収縮抑制量が、前記中心を基準として、第１積層部１１ａの各面内導体８ｃ３の配置箇所と逆側の部分の収縮抑制量よりも多くなる。そうすると、第１積層部１１ａ内で収縮抑制量のアンバランスが生じて積層配線基板１ｃの反りが生じ得る。そこで、所定の一対の面内導体８ｃ３を第１積層部１１ａの中心に対して点対称の位置に配置することで、第１積層部１１ａの前記一対の面内導体８ｃ３が配置された箇所において、収縮抑制量のバランスがよくなるため、積層配線基板１ｃの反りを低減することができる。
なお、この実施形態では、各面内導体８ｃ３が、それぞれグランド電極である場合について説明したが、例えば、各面内導体８ｃ３の一部がグランド電極で、残りが電源用電極であってもかまわない。
＜第４実施形態＞
本発明の第４実施形態にかかる積層配線基板１ｄについて、図５を参照して説明する。なお、図５は積層配線基板１ｄの平面図であり、図２に対応する図である。
この実施形態にかかる積層配線基板１ｄが、図４を参照して説明した第３実施形態の積層配線基板１ｃと異なるところは、図５に示すように、面内導体８ｃ１が分割されることにより形成された各面内導体８ｃ３が、平面視矩形状の第１積層部の四隅部のうちの隣り合う両隅部の間にそれぞれ配置されていることである。その他の構成は、第３実施形態の積層配線基板１ｃと同じであるため、同一符号を付すことにより説明を省略する。
第１積層部１１ａが平面視矩形状を有する場合、樹脂積層体３の硬化収縮により生じる残留応力は、四隅部に最も強く作用する。そこで、各面内導体８ｃ３を、応力が強く作用する第１積層部１１ａの四隅部を避けるように、隣り合う両隅部の間に配置することにより、各面内導体８ｃ３の、セラミック層２ａまたは樹脂絶縁層３ｃからの剥離を低減することができる。
＜第５実施形態＞
本発明の第５実施形態の積層配線基板１ｅについて、図６を参照して説明する。なお、図６は積層配線基板１ｅの平面図であり、図２に対応する図である。
この実施形態の積層配線基板１ｅが、図５を参照して説明した第４実施形態の積層配線基板１ｄと異なるところは、図６に示すように、各面内導体８ｃ３が、第１積層部１１ａの周端から離れた位置に形成されていることである。その他の構成は、第４実施形態の積層配線基板１ｄと同じであるため、同一符号を付すことにより説明を省略する。
樹脂積層体３の硬化収縮に基づく第１積層部１１ａ内の残留応力は、平面視において、中心から周端に向かうに連れて強くなる。したがって、各面内導体８ｃ３を、第１積層部１１ａの周端から離れた位置に形成すると、各面内導体８ｃ３それぞれにおいて、セラミック層２ａとの界面および樹脂絶縁層３ｃとの界面に作用する応力が減少するため、各面内導体８ｃ３の、セラミック層２ａおよび樹脂絶縁層３ｃからの剥離をさらに低減することができる。
＜第６実施形態＞
本発明の第６実施形態にかかる積層配線基板１ｆについて、図７を参照して説明する。なお、図７は積層配線基板１ｆの平面図であり、図２に対応する図である。
この実施形態にかかる積層配線基板１ｆが、図６を参照して説明した第５実施形態の積層配線基板１ｅと異なるところは、図７に示すように、各面内導体８ｃ３それぞれは、該面内導体８ｃ３の厚み方向で貫通する貫通孔１２が複数設けられることにより、網目状のパターンに形成されていることである。その他の構成は、第５実施形態の積層配線基板１ｅと同じであるため、同一符号を付すことにより説明を省略する。
このように、各面内導体８ｃ３に複数の貫通孔１２を設けることで、樹脂積層体３の形成時に、面内導体８ｃ３の各貫通孔１２に樹脂絶縁層３ｃの樹脂が入り込んで樹脂の柱が立つ。そうすると、この柱により、樹脂絶縁層３ｃと面内導体８ｃ３の界面、および、セラミック層２ａと面内導体８ｃ３の界面に作用する応力が緩和するため、各面内導体８ｃ３の界面剥離がそれぞれ低減する。
＜第７実施形態＞
本発明の第７実施形態にかかる積層配線基板１ｇについて、図８を参照して説明する。なお、図８は積層配線基板１ｇの平面図であり、図２に対応する図である。
この実施形態にかかる積層配線基板１ｇが、図４を参照して説明した第３実施形態の積層配線基板１ｃと異なるところは、図８に示すように、各面内導体８ｃ３が平面視で円状に形成されていることである。その他の構成は、第３実施形態の積層配線基板１ｃと同じであるため、同一符号を付すことにより説明を省略する。
上記した第３実施形態の各面内導体８ｃ３は、それぞれ平面視矩形状に形成されているが、このような場合、各面内導体８ｃ３それぞれにおいて、面内導体８ｃ３と、セラミック層２ａまたは樹脂絶縁層３ｃとの界面に作用する応力（残留応力）は、四隅部に集中するため、当該四隅部を基点として面内導体８ｃ３の剥離が生じ易い。そこで、面内導体８ｃ３を円状に形成することで、残留応力を面内導体８ｃ３の周縁部全体に分散させることができるため、面内導体８ｃ３と、セラミック層２ａおよび樹脂絶縁層３ｃとの間の界面剥離を低減することができる。
（面内導体８ｃ３の変形例）
この実施形態の面内導体８ｃ３の変形例について、図９を参照して説明する。なお、図９は面内導体８ｃ３の変形例を示す図である。
上記した第７実施形態では、各面内導体８ｃ３が、平面視で円状に形成した場合について説明したが、例えば、図９に示すように、各面内導体８ｃ３それぞれを、平面視で多角形状（この変形例では八角形状）に形成してもかまわない。この場合、各面内導体８ｃ３が平面視矩形状である場合と比較して、各角部それぞれに作用する応力（残留応力）を減らすことができるため、各面内導体８ｃ３それぞれにおいて、面内導体８ｃ３と、樹脂絶縁層３ｃおよびセラミック層２ａとの間の界面剥離を低減することができる。
＜第８実施形態＞
本発明の第８実施形態にかかる積層配線基板１ｈについて、図１０を参照して説明する。なお、図１０は積層配線基板１ｈの平面図であり、図２に対応する図である。
この実施形態にかかる積層配線基板１ｈが、図６を参照して説明した第５実施形態の積層配線基板１ｅと異なるところは、図１０に示すように、樹脂積層体３の平面視での面積が、セラミック積層体２の平面視での面積よりも小さく形成されていることである。その他の構成は、第５実施形態の積層配線基板１ｅと同じであるため、同一符号を付すことにより説明を省略する。
この場合、樹脂積層体３の第１積層部１１ａの平面視での面積が、セラミック積層体２の平面視での面積よりも小さく形成されることで、樹脂積層体３の平面視での面積が、セラミック積層体２よりも小さく形成されている。
樹脂積層体３の硬化収縮による積層配線基板１ｈ内の残留応力は、樹脂積層体３の平面視での面積に比例する。そのため、樹脂積層体３の平面視での面積をセラミック積層体２の面積よりも小さくすると、両積層体２，３の平面視での面積を等しくした場合と比較して積層配線基板１ｈ内の残留応力が減るため、セラミック積層体２と樹脂積層体３の界面剥離および積層配線基板１ｈの反りを低減することができる。
＜第９実施形態＞
本発明の第９実施形態にかかる積層配線基板１ｉについて、図１１を参照して説明する。なお、図１１は積層配線基板１ｉの平面図であり、図２に対応する図である。
この実施形態にかかる積層配線基板１ｉが、図１および図２を参照して説明した第１実施形態の積層配線基板１ａと異なるところは、図１１に示すように、樹脂積層体３上に形成する上面電極４の総数を増やすことにより、積層配線基板１ｉを使用したプローブカードにおいて、一度に複数の半導体素子１３ａ〜１３ｄの電気検査を行うことができるように構成されていることである。その他の構成は、第１実施形態の積層配線基板１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、半導体素子１３ａ〜１３ｄを一度に電気検査するために、第１実施形態の各上面電極４（図２参照）を１組として、合計４組分の上面電極４が、樹脂積層体３の上面に形成される。このようにすると、第１実施形態の積層配線基板１ａと同様の効果が得られるとともに、一度に複数の半導体素子１３ａ〜１３ｄの電気検査を行うことができる積層配線基板１ｉを提供することができる。
＜第１０実施形態＞
本発明の第１０実施形態の積層配線基板１ｊについて、図１２を参照して説明する。なお、図１２は積層配線基板１ｊの断面図である。
この実施形態にかかる積層配線基板１ｊが、図１および図２を参照して説明した第１実施形態の積層配線基板１ａと異なるところは、図１２に示すように、樹脂積層体３が、第２積層部１１ｂ上に積層された第３積層部１１ｃ（本発明の「他の積層部」に相当）をさらに備え、第１積層部１１ａ、第２積層部１１ｂ、第３積層部１１ｃそれぞれは、平面視での面積が上層側に向かうに連れて小さくなるように形成されることにより、樹脂積層体３がピラミッド状に形成されていることである。その他の構成は、第１実施形態の積層配線基板１ａと同じであるため、同一符号を付すことにより説明を省略する。
この場合、樹脂積層体３の最下層の樹脂絶縁層３ｃが、第１積層部１１ａを形成し、その一つ上層の樹脂絶縁層３ｂが、第２積層部１１ｂを形成し、最上層の樹脂絶縁層３ａが、第３積層部１１ｃを形成している。
内部に再配線構造が形成される積層配線基板１ｊでは、平面視における樹脂積層体３の中央部では、第１積層部１１ａから上層側の積層部１１ｂ，１１ｃに向かうに連れて、より高密度配線が必要となるのに対し、その周縁部では、上層側に向かうに連れて空きスペースが広くなる。
ところで、樹脂積層体３とセラミック積層体２の界面剥離や積層配線基板１ｊの反りを低減するには、上記したように、樹脂積層体３の体積を小さくしたり、各積層部１１ａ，１１ｂ，１１ｃの平面視での面積を小さくしたりするのが効果的である。
そこで、この実施形態では、再配線構造において、樹脂積層体３が上層側に向かうに連れて周縁部に空きスペースが広がることを利用して、樹脂積層体３の各積層部１１ａ，１１ｂ，１１ｃの平面視での面積を、上層側に向かうに連れて小さくし、樹脂積層体３をピラミッド状に形成する。このようにすると、樹脂積層体３の体積を減らすことができるため、樹脂積層体３の硬化収縮による積層配線基板１ｊ内の残留応力を減らすことができるとともに、樹脂積層体３とセラミック積層体２の界面剥離の基点となる、該界面の周縁部に作用する応力を減らすことができる。したがって、積層配線基板１ｊ内および前記界面に作用する残留応力を減らすことにより、樹脂積層体３とセラミック積層体２の界面剥離や積層配線基板１ｊの反りを低減することができる。なお、第３積層部１１ｃ上のさらに複数の積層部を形成し、樹脂積層体３をピラミッド状に形成する構成であってもかまわない。
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能である。例えば、上記した各実施形態において、樹脂積層体３の各積層部１１ａ，１１ｂ，１１ｃを構成する樹脂絶縁層３ａ〜３ｃの層数は、適宜、変更可能である。
また、樹脂積層体３上に形成したソルダーレジスト１０はなくてもかまわない。
また、上記した各実施形態の構成を組合わせて、積層配線基板を形成してもかまわない。
また、本発明は、セラミック積層体に樹脂積層体が積層されてなる種々の積層配線基板に適用することができる。
１ａ〜１ｊ 積層配線基板
２ セラミック積層体
２ａ〜２ｄ セラミック層
３ 樹脂積層体
３ａ〜３ｃ 樹脂絶縁層
４ 上面電極
５ 下面電極
８ｃ 配線層
８ｃ１，８ｃ３ 面内導体
１１ａ 第１積層部
１１ｂ 第２積層部
１１ｃ 第３積層部（他の積層部）
１２ 貫通孔

Claims (15)

  1. 複数のセラミック層が積層されて成るセラミック積層体と、
    前記セラミック積層体に積層され、複数の樹脂絶縁層が積層されて成る樹脂積層体とを備え、
    前記樹脂積層体は、少なくとも１つの前記樹脂絶縁層と、面内導体を有する配線層とが積層されて成る第１積層部と、該第１積層部の中央に積層された第２積層部とを有するとともに、周縁部が中央部よりも薄く形成され、
    前記面内導体が、平面視で前記樹脂積層体の周縁部に配置されていることを特徴とする積層配線基板。
  2. 前記樹脂積層体の前記第１積層部は、複数の前記樹脂絶縁層を有し、
    前記配線層は、前記第１積層部を構成する前記複数の樹脂絶縁層のいずれかの間に配置されていることを特徴とする請求項１に記載の積層配線基板。
  3. 前記配線層は、前記セラミック積層体と、前記第１積層部の前記樹脂絶縁層との間に配置されていることを特徴とする請求項１に記載の積層配線基板。
  4. 前記第１積層部は、平面視で矩形状を有し、
    前記面内導体が、平面視で前記第１積層部の四隅部のうちの隣り合う両隅部の間に配置されていることを特徴とする請求項２または３に記載の積層配線基板。
  5. 前記面内導体は、該面内導体の厚み方向で貫通する貫通孔が複数設けられることにより、網目状のパターンに形成されていることを特徴とする請求項２ないし４のいずれかに記載の積層配線基板。
  6. 前記配線層は、前記面内導体を複数有することを特徴とする請求項２ないし５のいずれかに記載の積層配線基板。
  7. 前記複数の面内導体のうち、少なくとも一対の前記面内導体が、平面視で前記第１積層部の中心に対して点対称の位置に配置されていることを特徴とする請求項６に記載の積層配線基板。
  8. 前記面内導体が、グランド電極または電源用電極であることを特徴とする請求項２ないし７のいずれかに記載の積層配線基板。
  9. 前記複数の面内導体のうちの一部がグランド電極であり、残りが電源用電極であることを特徴とする請求項６または７に記載の積層配線基板。
  10. 前記面内導体は、平面視で円状に形成されていることを特徴とする請求項２ないし９のいずれかに記載の積層配線基板。
  11. 前記面内導体は、平面視で多角形状に形成されていることを特徴とする請求項２ないし９のいずれかに記載の積層配線基板。
  12. 前記樹脂積層体の平面視での面積が、前記セラミック積層体の平面視での面積よりも小さく形成されていることを特徴とする請求項１ないし１１のいずれかに記載の積層配線基板。
  13. 前記樹脂積層体は、前記第２積層部上に積層された他の積層部をさらに備え、前記第１積層部、前記第２積層部および前記他の積層部それぞれは、平面視での面積が上層側に向かうに連れて小さくなるように形成されることにより、前記樹脂積層体がピラミッド状に形成されていることを特徴とする請求項２ないし１２のいずれかに記載の積層配線基板。
  14. 前記樹脂積層体の上面に形成された複数の上面電極と、前記セラミック積層体の下面に前記複数の上面電極に対応して設けられ、対応する前記上面電極にそれぞれ接続された複数の下面電極とをさらに備え、
    隣接する前記下面電極間のピッチが、隣接する前記上面電極間のピッチよりも広くなるように、前記セラミック積層体および前記樹脂積層体内の配線構造が形成されていることを特徴とする請求項１ないし１３のいずれかに記載の積層配線基板。
  15. 請求項１ないし１４のいずれかに記載の積層配線基板を備え、半導体を検査することを特徴とする検査装置。
JP2015557840A 2014-01-17 2015-01-14 積層配線基板およびこれを備える検査装置 Active JP6304263B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2014006424 2014-01-17
JP2014006424 2014-01-17
PCT/JP2015/050729 WO2015108051A1 (ja) 2014-01-17 2015-01-14 積層配線基板およびこれを備える検査装置

Publications (2)

Publication Number Publication Date
JPWO2015108051A1 JPWO2015108051A1 (ja) 2017-03-23
JP6304263B2 true JP6304263B2 (ja) 2018-04-04

Family

ID=53542940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015557840A Active JP6304263B2 (ja) 2014-01-17 2015-01-14 積層配線基板およびこれを備える検査装置

Country Status (3)

Country Link
US (1) US20160323996A1 (ja)
JP (1) JP6304263B2 (ja)
WO (1) WO2015108051A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6691762B2 (ja) 2015-11-03 2020-05-13 日本特殊陶業株式会社 検査用配線基板
US9847306B2 (en) * 2016-03-16 2017-12-19 Kabushiki Kaisha Toshiba Circuit board having a ground layer including a plurality of polygonal openings
JP6699969B2 (ja) * 2016-06-17 2020-05-27 日本特殊陶業株式会社 電子部品検査用の多層配線基板
JP2019049498A (ja) * 2017-09-12 2019-03-28 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP2019060817A (ja) 2017-09-28 2019-04-18 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP2019060819A (ja) * 2017-09-28 2019-04-18 日本特殊陶業株式会社 電子部品検査装置用配線基板
JP7033884B2 (ja) * 2017-10-25 2022-03-11 京セラ株式会社 セラミック配線基板およびプローブ基板
JP6889672B2 (ja) * 2018-02-19 2021-06-18 日本特殊陶業株式会社 検査装置用配線基板
TWI728531B (zh) * 2019-10-30 2021-05-21 巨擘科技股份有限公司 探針卡裝置
JP7223672B2 (ja) * 2019-11-08 2023-02-16 日本特殊陶業株式会社 多層配線基板
JP7283434B2 (ja) * 2020-04-20 2023-05-30 株式会社村田製作所 集積受動部品
TWI798027B (zh) * 2022-03-14 2023-04-01 巨擘科技股份有限公司 探針卡裝置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0640106B2 (ja) * 1987-11-09 1994-05-25 株式会社日立製作所 半導体ｌｓｉ検査装置用プローブヘッド及びその製造方法
JPH01291168A (ja) * 1988-05-18 1989-11-22 Canon Inc プローブカードおよびそれを用いた被測定部品の測定法
JPH01291167A (ja) * 1988-05-18 1989-11-22 Canon Inc プローブカードおよびそれを用いた被測定部品の測定法
JPH0268992A (ja) * 1988-09-02 1990-03-08 Nec Corp 多層配線基板
JPH03280492A (ja) * 1990-03-28 1991-12-11 Fujitsu Ltd 多層絶縁膜の形成方法
JP2996510B2 (ja) * 1990-11-30 2000-01-11 株式会社日立製作所 電子回路基板
US5851681A (en) * 1993-03-15 1998-12-22 Hitachi, Ltd. Wiring structure with metal wiring layers and polyimide layers, and fabrication process of multilayer wiring board
JP2600745Y2 (ja) * 1993-05-13 1999-10-25 株式会社エイト工業 集積回路の検査装置用治具
JP2000114676A (ja) * 1998-10-05 2000-04-21 Hitachi Media Electoronics Co Ltd 高周波モジュール
JP2002261402A (ja) * 2001-03-01 2002-09-13 Alps Electric Co Ltd 電子回路ユニットの回路基板
JP4084255B2 (ja) * 2002-07-23 2008-04-30 富士通株式会社 プローブカード
JP2005317587A (ja) * 2004-04-27 2005-11-10 Kyocera Corp 多層配線基板
JP2006012921A (ja) * 2004-06-22 2006-01-12 Kyocera Corp 多層配線基板
JP2006275714A (ja) * 2005-03-29 2006-10-12 Nec Corp プローブカード
JP2007101496A (ja) * 2005-10-07 2007-04-19 Toyobo Co Ltd プローブカード
JP2008159987A (ja) * 2006-12-26 2008-07-10 Kyocera Corp 配線基板およびその製造方法と、多層配線基板およびその製造方法
JP2008275409A (ja) * 2007-04-27 2008-11-13 Alps Electric Co Ltd プローブカード
JP5236379B2 (ja) * 2007-08-24 2013-07-17 日本特殊陶業株式会社 Ｉｃ検査装置用基板及びその製造方法
EP2239587B1 (en) * 2008-02-01 2017-12-27 NHK Spring Co., Ltd. Probe unit
JPWO2009107747A1 (ja) * 2008-02-29 2011-07-07 日本発條株式会社 配線基板およびプローブカード
JP2010003871A (ja) * 2008-06-20 2010-01-07 Kyocera Corp 配線基板およびプローブカードならびに電子装置
JP5625250B2 (ja) * 2009-03-30 2014-11-19 凸版印刷株式会社 半導体装置
US8373075B2 (en) * 2009-10-29 2013-02-12 Medtronic, Inc. Implantable co-fired electrical feedthroughs
JP5383448B2 (ja) * 2009-11-20 2014-01-08 京セラ株式会社 配線基板およびプローブカードならびに電子装置
JP5211185B2 (ja) * 2011-02-10 2013-06-12 株式会社フジクラ プリント配線板
JP5996971B2 (ja) * 2012-08-31 2016-09-21 京セラ株式会社 多層配線基板およびそれを用いたプローブカード
JP2015012013A (ja) * 2013-06-26 2015-01-19 京セラ株式会社 多層配線基板およびそれを備えたプローブカード用基板
WO2015102107A1 (ja) * 2014-01-06 2015-07-09 株式会社村田製作所 積層配線基板およびこれを備える検査装置

Also Published As

Publication number Publication date
WO2015108051A1 (ja) 2015-07-23
US20160323996A1 (en) 2016-11-03
JPWO2015108051A1 (ja) 2017-03-23

Similar Documents

Publication Publication Date Title
JP6304263B2 (ja) 積層配線基板およびこれを備える検査装置
WO2015102107A1 (ja) 積層配線基板およびこれを備える検査装置
WO2015151809A1 (ja) 積層配線基板およびこれを備えるプローブカード
JP6606331B2 (ja) 電子装置
JP5445985B2 (ja) プローブカード及びその製造方法
JP6244138B2 (ja) 配線基板及び配線基板の製造方法
JP6531845B2 (ja) 多層配線基板およびこれを備えるプローブカード
JP6508416B2 (ja) プローブカード用積層配線基板およびこれを備えるプローブカード
KR102229729B1 (ko) 검사장치용 배선기판
US20190254164A1 (en) Circuit board, method of manufacturing circuit board, and electronic device
JP2015231004A (ja) 配線基板
JP2013093366A (ja) フレキシブル配線基板およびその製造方法
JP6100617B2 (ja) 多層配線基板およびプローブカード用基板
JP4324732B2 (ja) 半導体装置の製造方法
JP6500987B2 (ja) 積層配線基板およびこれを備えるプローブカード
WO2016114170A1 (ja) プローブカードおよびこのプローブカードが備える積層配線基板
JP2013191678A (ja) 多層配線基板
JP6887862B2 (ja) 有機回路基板、回路基板およびプローブカード
JP2011009288A (ja) 基板内蔵用チップ抵抗器およびその製造方法
JP7438656B2 (ja) 集合基板
CN105244348A (zh) 封装基板及其制造方法
JP2011134827A (ja) 多層配線基板およびその製造方法
JP4473087B2 (ja) 半導体装置およびその製造方法
JP2010135714A (ja) 多数個取り配線基板およびその製造方法ならびに配線基板およびその製造方法
JP2006179952A (ja) 半導体搭載用配線基板の製造方法、及び半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170704

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180206

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180219

R150 Certificate of patent or registration of utility model

Ref document number: 6304263

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150