JP2005317587A - 多層配線基板 - Google Patents

多層配線基板 Download PDF

Info

Publication number
JP2005317587A
JP2005317587A JP2004130886A JP2004130886A JP2005317587A JP 2005317587 A JP2005317587 A JP 2005317587A JP 2004130886 A JP2004130886 A JP 2004130886A JP 2004130886 A JP2004130886 A JP 2004130886A JP 2005317587 A JP2005317587 A JP 2005317587A
Authority
JP
Japan
Prior art keywords
signal line
ground conductor
layer
conductor
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004130886A
Other languages
English (en)
Inventor
Yuji Suwawaki
裕二 諏訪脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2004130886A priority Critical patent/JP2005317587A/ja
Publication of JP2005317587A publication Critical patent/JP2005317587A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】 出力信号波形の歪みや信号の遅延を抑えて、高速な半導体素子の信号を誤動作なく正確に伝送する高性能の多層配線基板を提供すること。
【解決手段】 本発明の多層配線基板1は、基板2の主面に順次積層された第一乃至第三の絶縁層7a〜7cの層間に、電極パッド6に対向する部位から放射状にかつ線幅が外側に向かうに伴って漸次増大するように形成された信号線路4と、下部接地導体3および上部接地導体5に形成され、信号線路4と対向する位置に放射状に配列されるとともに外側に向かうに伴って漸次開口面積が大きくなるように形成された開口部8を有しており、信号線路4の線幅を漸次増大させて配線抵抗を低くするとともに、線幅の増大に伴う特性インピーダンスの変動を一定の範囲内に収めたものとできる。
【選択図】 図4

Description

本発明は、半導体素子からの電気信号を伝搬し、半導体素子の動作確認を行なうプローブカードやハイエンドサーバー用パッケージ等に用いられる多層配線基板に関する。
従来の多層配線基板の断面図を図6に示す。図6において、11は多層配線基板、12は絶縁層が複数積層されて成るとともに絶縁層の層間に配線導体19が形成された基板、17は基板12の主面に順次積層された第一乃至第三の絶縁層17a,17b,17c、13は基板12および第一の絶縁層17aの層間に形成された下部接地導体、14は第一の絶縁層17aおよび第二の絶縁層17bの層間の電極パッド16に対向する部位から放射状に形成された線幅が等幅の信号線路、15は第二の絶縁層17bおよび第三の絶縁層17cの層間に形成された上部接地導体、16は第三の絶縁層17cの上面の中央部に狭ピッチで格子状に配列するように形成されて半導体素子の電極に電気的に接続されるとともに信号線路14と接続されている複数の電極パッドである。
また、図7〜図9は、各線路および導体の平面図であり、図7は第三の絶縁層17cの上面に形成された電極パッド16の平面図、図8は第一および第二の絶縁層17a,17bの層間に放射状に等幅の線幅で形成された信号線路14の平面図、図9は第二の絶縁層17bおよび第三の絶縁層17cの層間に形成された上部接地導体15および基板12と第一の絶縁層17aとの層間に形成された下部接地導体13の平面図である。上部接地導体15および下部接地導体13は、図9に示すように、通常同一形状とされる。
また、上部接地導体15および下部接地導体13は、図9に示されるように、第一乃至第三の絶縁層7を熱処理して硬化させる際に発生するガスを外部へ放散させるために、複数のガス抜き用の開口部18を有し、従って、上部接地導体15や下部接地導体13の金属層は層間の全面に形成されずにメッシュ状の開口を有する構造とされている(例えば、特許文献2参照)。
また、複数の電極パッド16は半導体素子(図示せず)の電極にそれぞれ電気的に接続されるとともに第二および第三の絶縁層17b,17cの層を導通する導通用のスルーホール導体(図示せず)を介して信号線路14に接続されている。
下部接地導体13,信号線路14,上部接地導体15は、これら導体層でストリップライン構造を構成しており、半導体素子との間で伝送された高周波信号は、信号線路14,上部接地導体15,下部接地導体13から成るストリップラインを介して信号線路14の外周端で基板12の配線導体19に接続され、配線導体19へと伝送される。なお、図6〜図9においては説明を簡単にするために半導体素子の電極が8極である場合を例として簡略化しているが、実際はさらに多くの電極パッド16および信号線路14が配されている。
そして、最近では、半導体素子の電極の狭ピッチ化、多ピン化に伴い、電極パッド16からの信号を基板12の配線導体19に接続するために信号線路14の引き回しをするエリアを必要とするために、このような多層配線基板のサイズは大型化する傾向にあり、信号線路14の線路長は長くなる傾向にある。一方で、電極パッド16に接続される信号線路14の線幅は微細化される傾向にあるために、信号線路14の抵抗値は増大する傾向にある。さらに、半導体素子の高速化に伴い、表皮効果により電流が導体表面に集中する現象が顕著になるために、微細化された信号線路14は、ますます高抵抗になって、半導体素子の出力信号波形が歪んだり、信号が遅延したりするようになって半導体素子が誤動作を生じる問題が顕著になってきている。
このため多層配線基板11において、出力信号波形の歪みや信号の遅延をおさえるために、信号線路14の特性インピ-ダンスを半導体素子の特性インピーダンスに整合させつつ信号線路14を低抵抗化することが重要視されている。信号線路14を低抵抗にするためには、信号線路14の特性インピーダンスを半導体素子の特性インピーダンスに整合するように最適化した状態で、信号線路14の導体厚みを厚くして低抵抗にする方法や、信号線路14の線路幅を広くして低抵抗にする方法が考えられる。また、特許文献1では、放射状に配列された信号線路14が中央部から、外側に向かうに伴って線幅が漸次増大する扇形状にするとともに、隣接して接地導体を設けるコプレーナ構造にすることで、特性インピーダンスを半導体素子に最適化した状態で信号線路14を低抵抗にする方法が提案されている(特許文献1参照)。
特開平6−163652号公報 特開平7−321463号公報
しかしながら、上述の問題点を解消するための、上記従来の多層配線基板11において、信号線路14の導体厚みを厚くして低抵抗にする方法は、多層配線基板内の導体厚みのばらつきが大きくなり、信号線路14が形成される部位以外の導体をエッチング法により除去して所定形状の信号線路14を得る際に、所定のエッチング処理時間内にエッチング除去すべき部分全部の導体層を除去できないために追加のエッチング処理が必要となってしまう。そして、複数回エッチングすることにより、所定形状にエッチングされている部分もさらにエッチングされてしまって、線幅のばらつきが大きくなり、線路の特性インピ-ダンスが変動してしまうことから、出力信号波形の歪みや信号の遅延が発生するという問題点があった。
また、線幅を広くして低抵抗にする方法は、狭ピッチで多数格子状に配列された電極パッド16に対向して接続される信号線路14の部位で、信号線路14の線幅を広くできないことから採用できないという問題点があった。
また、信号線路14が電極パッド16に対向して接続される部分から導体幅が外側に向かうに伴って漸次増大する扇形状にするとともに、隣接して接地導体を設けるコプレーナ構造によって低抵抗にする方法は、信号線路14の数が多くなるに伴って隣接する接地導体を設けられなくなるために採用が困難になるという問題点があった。
従って、本発明は、上記従来の問題点に鑑みて完成されたものであり、その目的は、特性インピ−ダンスを高周波信号の伝送に最適化させた状態で、低抵抗な信号線路を実現し、出力信号波形の歪みや信号の遅延を抑えて、高速な半導体素子の信号を誤動作なく正確に伝送する高性能の多層配線基板を提供することにある。
本発明の多層配線基板は、絶縁層が複数積層されて成るとともに前記絶縁層の層間に配線導体が形成された基板と、この基板の主面に順次積層された第一乃至第三の絶縁層と、この第三の絶縁層の上面の中央部に形成された複数の電極パッドと、前記第一および第二の絶縁層の層間の前記複数の電極パッドに対向する部位から放射状にかつ線幅が外側に向かうに伴って漸次増大するように形成された信号線路と、前記基板および第一の絶縁層の層間に形成された下部接地導体と、前記第二および第三の絶縁層の層間に形成された上部接地導体とを具備しており、前記下部接地導体および前記上部接地導体は、前記信号線路と対向する位置に放射状に配列されるとともに外側に向かうに伴って漸次開口面積が大きくなるように形成された複数の開口部を有していることを特徴とするものである。
また、本発明の多層配線基板は、上記構成において好ましくは、前記複数の開口部は、多角形の開口部を中心にしてその周囲に互いの一辺同士が対向するように正方形の開口部が放射状に配列されており、前記正方形の各開口部の{(辺の長さ)−(中心側に隣接する開口部との間の間隔)}×100/(前記辺の長さ)で示される開口率が5乃至40%であることを特徴とするものである。
本発明の多層配線基板は、第三の絶縁層の上面の中央部に形成された複数の電極パッドと、第一および第二の絶縁層の層間の複数の電極パッドに対向する部位から放射状にかつ線幅が外側に向かうに伴って漸次増大するように形成された信号線路と、基板および第一の絶縁層の層間に形成された下部接地導体と、第二および第三の絶縁層の層間に形成された上部接地導体とを具備しており、下部接地導体および上部接地導体は、信号線路と対向する位置に放射状に配列されるとともに外側に向かうに伴って漸次開口面積が大きくなるように形成された複数の開口部を有していることから、信号線路の線幅が漸次増大するので信号線路を低抵抗にしつつ漸次開口面積が大きくなるように形成された複数の開口部により特性インピーダンスを高周波信号の伝送に最適化することが可能となり、出力信号波形の歪みや信号の遅延を抑え、高速な半導体素子の信号を誤動作なく正確に多層配線基板を実装するマザーボードに伝送する高性能の多層配線基板とすることができる。
また、上記構成において、複数の開口部は、多角形の開口部を中心にしてその周囲に互いの一辺同士が対向するように正方形の開口部が放射状に配列されており、正方形の各開口部の{(辺の長さ)−(中心側に隣接する開口部との間の間隔)}×100/(辺の長さ)で示される開口率が5乃至40%であるときには、絶縁層を熱処理して硬化させる際に発生するガスを開口部から抜くことができ、また、開口部の開口率によって特性インピーダンスを調整することができるので、特性インピーダンスを高周波信号の伝送に最適化しつつ信号線路を低抵抗にすることができ、より好適に出力信号波形の歪みや信号の遅延を抑え、高速な半導体素子の信号を誤動作なく正確に伝送することができる高性能の多層配線基板とできる。
本発明の多層配線基板について詳細に説明する。図1は、本発明の多層配線基板の実施の形態の一例を示す断面図である。図1において、1は本発明の多層配線基板、2は絶縁層が複数積層されて成るとともに絶縁層の層間に配線導体9が形成された基板、7は基板12の主面に順次積層された第一乃至第三の絶縁層であり、7aは第一の絶縁層、7bは第二の絶縁層、7cは第三の絶縁層、また、6は第三の絶縁層7cの上面の中央部に形成され、半導体素子(図示せず)の電極に電気的に接続される狭ピッチに多数格子状に配列された複数の電極パッド、4は信号線路、3は基板2および第一の絶縁層7aの層間に形成された下部接地導体、5は第二および第三の絶縁層7b,7cの層間に形成された上部接地導体である。
また、図2〜図4は、各線路および導体の平面図であり、図2は第三の絶縁層の上面に形成された電極パッド6の平面図、図3は第一および第二の絶縁層7a,7bの層間の複数の電極パッド6に対向する部位から放射状にかつ線幅が外側に向かうに伴って漸次増大するように形成された信号線路4の平面図、図4は、上部接地導体5および下部接地導体3の平面図である。
そして、図4に示されているように、上部接地導体5および下部接地導体3は、信号線路4と対向する位置に放射状に配列されるとともに外側に向かうに伴って漸次開口面積が大きくなるように形成された複数の開口部8を有している。
本発明の多層配線基板1において、複数の電極パッド6は半導体素子(図示せず)の電極にそれぞれ電気的に接続される。そして、半導体素子から伝送された複数の電極パッド6の信号は、第二および第三の絶縁層7b,7cを介して電極パッド6に対向し、放射状に形成された信号線路4の中心部となる信号線路4の部位にスルーホール導体等(図示せず)の導体により接続されて伝送される。なお、図2〜図4においては説明を簡単にするために半導体素子の電極が8極である場合を例として簡略化しているが、実際はさらに多くの電極パッド6が狭ピッチで格子状に配列するように形成され、それに伴って多くの信号線路14が複数放射状に形成されている。
また、下部接地導体3,信号線路4,上部接地導体5はストリップライン構造を構成しており、半導体素子との間で授受される高周波信号は、半導体素子の複数の電極と接続された複数の電極パッド6から、第三の絶縁層7cおよび第二の絶縁層7bを貫通して形成され、上部接地導体5には接続されていないスルーホール導体等を介して信号線路4に伝送され、信号線路4と上部接地導体5および下部接地導体3との間を伝送して信号線路4の外周端に設けられ、第一の絶縁層7aおよび基板2に形成され、下部接地導体3には接続されていないスルーホール導体等(図示せず)を介して基板2内の配線導体9に伝送される。
そして、下部接地導体3,信号線路4,上部接地導体5はストリップライン構造を構成しているため、信号線路4を形成する同一面に接地層を形成する必要がなく、放射状に配置される信号線路4の中心部となる信号線路4の部位においても線幅を広くすることができる。また、信号線路4は線幅が外側に向かうに伴って漸次増大するように形成されていることから、その抵抗値を低くすることができ、従って、信号線路4を伝送する出力信号波形の歪みや信号の遅延を抑えることができる。
開口部8は、絶縁層を熱処理して硬化させる際に第一乃至第三の絶縁層7から発生する高分子材料の分解成分等から成るガスを空気中へ放散させる機能を有している。従って、開口部8を設けることによりガスが下部接地導体3および上部接地導体5と第一乃至第二の絶縁層7a,7bまたはその層間等に溜り、その圧力で下部接地導体3および上部接地導体5の導体が膨れるのを防止することができる。なお、このガス放散用の下部接地導体3および上部接地導体5の開口部8の開口面積率としては、5〜80%が良好であることが既に開示されている。(例えば、特開平11−112142号公報参照)。
本願の多層配線基板1に設けられる開口部8は、同時に、信号線路4のキャパシタンスを調整する機能を有している。第一および第二の絶縁層7a,7bのそれぞれの厚みおよび信号線路4の線幅が同じである場合、開口部8の開口面積を大きくして開口部8の開口率が大きくなれば、下部接地導体3および上部接地導体5が対向する部分の面積が小さくなるので、信号線路4と下部接地導体3および上部接地導体5との間に生じるキャパシタンスが小さくなり、伝送線路4の特性インピーダンス(Ω)=(L/C)1/2で表されるから、伝送線路4の特性インピーダンスは大きくなる。
一方、信号線路4の線幅を漸次増大するように広く形成すれば、第一および第二の絶縁層7a,7bのそれぞれの厚みならびに下部接地導体3および上部接地導体5の開口部8の開口率が同じであれば、信号線路4と下部接地導体3および上部接地導体5との間に生じるキャパシタンスは漸次大きくなり、信号線路4の特性インピーダンス(Ω)=(L/C)1/2で表されるから信号線路4の特性インピーダンスは小さくなる。これらから、信号線路4の線幅を漸次増大させて信号線路4を低抵抗にする一方で、信号線路4の線幅を漸次増大させることにより小さくなる信号線路4の特性インピーダンスを開口部8の開口面積を漸次大きくすることにより補って、特性インピーダンスを一定の範囲内の値にさせることができ、下部接地導体3,信号線路4,上部接地導体5から成るストリップライン線路の特性インピーダンスを最適化することが可能となる。
具体的には、信号線路4の線幅の(信号線路4の外周端側の線幅−信号線路4の電極パッド6に対向する中心側の線幅)×100/(電極パッド6に対向する中心側の線幅)で求められる増加率をA、上部接地導体5および下部接地導体3の開口部8の開口面積の(外周側に配置される開口部8の開口面積−電極パッド6に対向する中心側の開口面積)×100/(電極パッド6に対向する中心側の開口面積)で求められる増加率をBとすると、扇形状に漸次増大する信号線路4の線幅に対して、B=1.35×Aの関係を保ちながら開口面積の増加率が漸次大きくなるように開口部8の開口面積を大きくすれば良い。
上記のように、本発明の多層配線基板1によれば、下部接地導体3,信号線路4,上部接地導体5から成るストリップライン線路の特性インピーダンスを一定の範囲内の値にすることができることから、出力信号の波形の歪みや信号の遅延を抑えて、高速な半導体素子からの信号を誤動作なく正確に伝送することができる。
次に、図5は、上部接地導体5および下部接地導体3の実施の形態の他の例を示す平面図である。図5に示される開口部8において、複数の開口部8は、多角形の開口部8を中心にしてその周囲に互いの一辺同士が対向するように正方形の開口部8が放射状に配列されており、正方形の各開口部8の{(辺の長さ)−(中心側に隣接する開口部8との間の間隔)}×100/(開口部8の辺の長さ)で示される開口率が、5乃至40%であるようにされるのが好ましい。
図5において、中心側の開口部8の形状は、電極パッド6が8個あり、信号線路4が8本ある例に従って八角形とされている。実際は、電極パッド6および信号線路4の数は多数となることから、その数に合わせて多角形とされ、次第に円に近いものとなる。中心側の開口部8の形状が、円になったとしても、その円の円周までの間隔と円の面積とを上式に代入して求めればよい。
上記で示される開口部8の開口率が5%未満のときは、第一乃至第二の絶縁層7から熱処理して硬化させる際に発生するガスが上部接地導体5および下部接地導体3によって外部へ放散されにくく、第一乃至第三の絶縁層7の層間にガスが充満して、上部接地導体5及び下部接地導体3の膨れやはがれが発生しやすくなる。また、40%を超えると、開口部8の存在する部位における信号線路4の特性インピーダンスが不連続に大きくなるために、逆に信号の反射が増大しやすくなることになり、出力信号波形の歪みや信号の遅延が大きくなるので好ましくない。
本願の多層配線基板1の基板2は、アルミナ(Al)質セラミックス、ムライト(3Al・2SiO)質セラミックス、窒化アルミニウム(AlN)質セラミックス、ガラスセラミックス等のセラミックから成るのが、スルーホール導体等の貫通導体を周知の同時焼成によって容易に形成できることから好ましい。また、四フッ化エチレン樹脂(ポリテトラフルオロエチレン;PTFE)等のフッ素樹脂から成る基板2、ガラスエポキシ樹脂から成る基板2、ポリイミド等の樹脂から成る基板2などでも良い。
第一乃至第三の絶縁層7は、ポリイミド、BCB(ベンゾシクロブテン)、エポキシ樹脂、フッ素樹脂等から成り、スピンコート法,ロールコート法,ダイコート法または印刷法等により基板2に塗布した後にフォトリソグラフィ法によりスルーホールを形成し、その内部にスルーホール導体を形成する。第一乃至第二の絶縁層7a〜7cのそれぞれの厚みは5〜20μmが好ましい。5μm未満では絶縁不良が発生しやすくなり、20μmを超えると導体を電気的に接続するためのスルーホールの未開によるオープン不良が発生しやすくなる。
基板2と第一の絶縁層7aの層間に形成される下部接地導体3、第一乃至第三の絶縁層7の層間または上面に形成される信号線路4、上部接地導体5、電極パッド6等の導体層は、周知の薄膜形成法またはメッキ法等により形成される。また、これらの形成方法を組み合わせても良い。
例えば、薄膜形成法により導体層を形成する場合、スパッタリング法,蒸着法,CVD(Chemical Vapor Deposition)法等により導体層を形成する。すなわち、セラミックスや樹脂から成る基板2の上面に順次チタン(Ti)層,チタン(Ti)-タングステン(W)合金層,銅(Cu)層,クロム(Cr)層の4層構成から成る導体層を形成する。その後、この導体層にフォトリソグラフィ法およびエッチング法によりパターン加工を施し、所定パターンに形成する。
Ti層は基板2との密着金属としての機能を有し、例えば0.05〜0.2μmの厚みに形成される。Ti−W合金層は、主導体となるCuがTi層に拡散するのを防止する機能を有し、例えば0.1〜0.3μmの厚みに形成される。Cu層は、主導体層として比抵抗が小さく電気信号を低損失で伝送する機能を有し、例えば3〜6μmの厚みに形成される。Cr層は、第一の絶縁層7aとの密着金属としての機能を有し、例えば0.05〜0.2μmの厚みに形成される。
同様に、第一乃至第二の絶縁層7a〜7bのそれぞれの上面に順次クロム(Cr)層,銅(Cu)層,クロム(Cr)層の3層構成から成る導体層を形成して信号線路4および上部接地導体5を形成する。その後、これら導体層にフォトリソグラフィ法およびエッチング法によりパターン加工を施し、所定パターンに形成する。Cr層は第一乃至第三の絶縁層7の表面に金属層を密着させる密着金属としての機能を有し、例えば0.05〜0.2μmの厚みに形成される。Cu層は、主導体層として比抵抗が小さく電気信号を低損失で伝送する機能を有し、例えば3〜6μmの厚みに形成される。
最後に、第二の絶縁層7bおよび上部接地導体5の上面に第三の絶縁層7cを形成し、レーザー加工等により信号線路4と導通させるためのスルーホール導体用のスルーホールを形成した後、第三の絶縁層7cの上面に順次クロム(Cr)層,銅(Cu)層,ニッケル(Ni)層,金(Au)層の4層構成から成る導体層から成る電極パッド6を形成する。なお、Ni層およびAu層は、メッキ法を用いて形成すればよい。その後、この導体層にフォトリソグラフィ法およびエッチング法によりパターン加工を施し、電極パッド6となる所定パターンに形成する。Cr層は第三の絶縁層7cへの密着金属としての機能を有し、例えば0.05〜0.2μmの厚みに形成される。Cu層は、主導体層として比抵抗が小さく電気信号を低損失で伝送する機能を有し、例えば3〜6μmの厚みに形成される。Ni層は、拡散防止層の機能を有し、例えば0.05〜0.2μmの厚みに形成される。Au層は、半導体素子を実装するときの半導体素子の電極と金属バンプ法等により接続されるときの不圧着防止の機能を有し、例えば0.05〜0.2μmの厚みに形成される。
メッキ法により導体層を形成する場合、無電解メッキ法または電解メッキ法によりセラミックスや樹脂から成る基板2や第一乃至第三の絶縁層7a〜7cの表面にCu等から成る3〜6μmの厚みの金属メッキ層を形成した後、フォトリソグラフィ法およびエッチング法によってメッキ層を導体層のパターンに形成する。なお、電解メッキ法による場合は、予め薄膜形成法により密着金属等を絶縁層の全面に形成した後にCu等の電解メッキを行なえばよい。
かくして、本発明の多層配線基板1が作製される。本発明の多層配線基板1によれば、半導体素子の出力信号波形の歪みや信号の遅延を抑え、高速な半導体素子の信号を誤動作なく正確に多層配線基板1が実装されるマザーボードに伝送することができる高性能の多層配線基板1とできる。
本発明の多層配線基板1の実施例を以下に説明する。
本発明の多層配線基板1を以下のように構成した。アルミナセラミックスから成る基板2の上面に、Ti層,Ti−W合金層,Cu層,Cr層の4層構成から成るそれぞれの厚さが0.1μm,0.2μm,4.6μm,0.1μmで合計厚さが5μmの下部接地導体3となる導体層をスパッタリング法により形成した。その後、この導体層をフォトリソグラフィ法およびエッチング法により図5に示される下部接地導体3のパターンに形成した。
次に、この下部接地導体3上に、ポリイミドから成る厚さ20μmの第一の絶縁層7aをスピンコート法等により形成し、さらに、この第一の絶縁層7a上にCr層,Cu層,Cr層の3層構成から成るそれぞれの厚さが0.1μm,4.8μm,0.1μmで合計厚さが5μmの信号線路4をスパッタリング法により形成し、フォトリソグラフィ法およびエッチング法により図3に示される信号線路4のパターンに形成した。
次に、信号線路4が形成された第一の絶縁層7aの上に、第一の絶縁層7aと同様にして、第二の絶縁層7bを形成し、電極パッド6と電気的に接続するスルーホールを形成し、さらに下部接地導体3と同様に上部接地導体5を形成した。
しかる後、上部接地導体5が形成された第二の絶縁層7bの上に第三の絶縁層7cを第二の絶縁層7bと同様に形成し、そして、第三の絶縁層7cの上面に、Cr層,Cu層をスパッタリング法によりそれぞれ0.1μm,4.6μmの厚さに被着させ、電極パッド6となる導体層を形成した後、その表面に無電解メッキ法により厚さ1μmのNi層および厚さ0.05μmのAu層を順次形成した電極パッド6を形成した。電極パッド6は、スパッタリング法により形成される際に、第二の絶縁層7bおよび第三の絶縁層7cに形成されたスルーホールを介して信号線路4に電気的に接続された構造とした。
上記の構成において、信号線路4の線路長を50mmに固定し、その他の信号線路4の線幅、下部接地導体3および上部接地導体5の開口部8の開口の大きさおよび開口率を変化させた表1のサンプルA〜Eを作製した。なお、表1の「中心側」は電極パッド6と対向する部位の側の信号線路4の線幅ならびに下部接地導体3および上部接地導体5の開口部8の大きさおよび開口率を示し、「末端側」は中心側と反対の信号線路4の外周端側の線幅ならびに下部接地導体3および上部接地導体5の開口部8の大きさおよび開口率を示す。また、サンプルEは比較用に作製したものである。なお、これら全てのサンプルにおいて、信号線路4の特性インピーダンスは、シミュレーションにより50Ωとなるように開口部8の開口の大きさを決めた。
Figure 2005317587
サンプルA〜Eにおいて、信号線路4の直流配線抵抗および特性インピーダンスを実測した。直流配線抵抗は、デジタルマルチメーター(ADVANTEST(株)製、機種名:R6561)を用いて四端子法で測定し、特性インピーダンスは、電極パッドから基準信号となる1GHzのパルスの信号を発信機(HP(株)製Network Analyzer)により発生させ、電極パッド6よりプローバー(Cascade Microtec(株)製、機種名:WHP-405-150)により入射させ、その線路端にて反射されて戻ってきた反射波をTDR(Time Domain Reflectometry)法でオシロスコープ(アジレント(株)製、機種名:86100A)により観察した。上記の評価結果を表2に示す。
Figure 2005317587
表2から、電極パッド6の接続部より放射状かつ線幅が外側に向かうに伴って漸次増大するように形成された信号線路4とし、この信号線路4と対向する位置に放射状に配列されるとともに外側に向かうに伴って漸次開口面積が大きくなるように形成された開口部8を有するサンプルA〜Cは、特性インピーダンスの変動が10%以内で良好であるとともに、サンプルEより信号線路4の線幅が中心側では同じ乃至細いが配線抵抗値は小さく形成出来て、良好であることが分かった。
これに対し、比較用のサンプルEは、インピーダンスの変動は10%以内で良好であったが、サンプルA〜Dと比較して配線抵抗値が高くなった。
また、下部接地導体3および上部接地導体5の開口部8の開口率を、5乃至40%の範囲内となるように形成したサンプルA〜Cは、比較用のサンプルEとの比較において配線抵抗を低くでき、開口率が5乃至40%の範囲を外れるサンプルDとの比較において特性インピーダンスの変動が少なく、より好ましいものとなることがわかった。
なお、本発明は上記の実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更を行なうことは何等差し支えない。例えば、第一乃至第三の絶縁層7の各層の厚みや上部接地導体層,線路導体4,下部接地導体3となる導体層を構成する密着金属層,拡散防止層,主導体層の厚みや金属の種類等は変更可能である。
本発明の多層配線基板の実施の形態の一例を示す断面図である。 図1の多層配線基板の電極パッドの平面図である。 図1の多層配線基板の信号線路の平面図である。 図1の多層配線基板の上部接地導体および下部接地導体の平面図である。 本発明の多層配線基板の実施の形態の他の例を示す上部接地導体および下部接地導体の平面図である。 従来の多層配線基板の例を示す断面図である。 図6の多層配線基板の電極パッドの平面図である。 図6の多層配線基板の信号線路の平面図である。 図6の多層配線基板の上部接地導体および下部接地導体の平面図である。
符号の説明
1:多層配線基板
2:基板
3:下部接地導体
4:信号線路
5:上部接地導体
6:電極パッド
7a〜7c:第一〜第三の絶縁層
8:開口部
9:配線導体

Claims (2)

  1. 絶縁層が複数積層されて成るとともに前記絶縁層の層間に配線導体が形成された基板と、該基板の主面に順次積層された第一乃至第三の絶縁層と、該第三の絶縁層の上面の中央部に形成された複数の電極パッドと、前記第一および第二の絶縁層の層間の前記複数の電極パッドに対向する部位から放射状にかつ線幅が外側に向かうに伴って漸次増大するように形成された信号線路と、前記基板および第一の絶縁層の層間に形成された下部接地導体と、前記第二および第三の絶縁層の層間に形成された上部接地導体とを具備しており、前記下部接地導体および前記上部接地導体は、前記信号線路と対向する位置に放射状に配列されるとともに外側に向かうに伴って漸次開口面積が大きくなるように形成された複数の開口部を有していることを特徴とする多層配線基板。
  2. 前記複数の開口部は、多角形の開口部を中心にしてその周囲に互いの一辺同士が対向するように正方形の開口部が放射状に配列されており、前記正方形の各開口部の{(辺の長さ)−(中心側に隣接する開口部との間の間隔)}×100/(前記辺の長さ)で示される開口率が5乃至40%であることを特徴とする請求項1記載の多層配線基板。
JP2004130886A 2004-04-27 2004-04-27 多層配線基板 Pending JP2005317587A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004130886A JP2005317587A (ja) 2004-04-27 2004-04-27 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004130886A JP2005317587A (ja) 2004-04-27 2004-04-27 多層配線基板

Publications (1)

Publication Number Publication Date
JP2005317587A true JP2005317587A (ja) 2005-11-10

Family

ID=35444719

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004130886A Pending JP2005317587A (ja) 2004-04-27 2004-04-27 多層配線基板

Country Status (1)

Country Link
JP (1) JP2005317587A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238692A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 多層配線基板、及びそれを用いた半導体装置
JP2015119090A (ja) * 2013-12-19 2015-06-25 京セラ株式会社 配線基板および多層配線基板
US20160163611A1 (en) * 2014-12-03 2016-06-09 International Business Machines Corporation Laminate substrates having radial cut metallic planes
JPWO2015108051A1 (ja) * 2014-01-17 2017-03-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置
JP2017212327A (ja) * 2016-05-25 2017-11-30 京セラ株式会社 配線基板および電子装置
WO2019198652A1 (ja) * 2018-04-12 2019-10-17 住友電工プリントサーキット株式会社 多層フレキシブルプリント配線板
US11224119B2 (en) 2017-11-16 2022-01-11 Murata Manufacturing Co., Ltd. Resin multilayer substrate, electronic component, and mounting structure thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010238692A (ja) * 2009-03-30 2010-10-21 Toppan Printing Co Ltd 多層配線基板、及びそれを用いた半導体装置
JP2015119090A (ja) * 2013-12-19 2015-06-25 京セラ株式会社 配線基板および多層配線基板
JPWO2015108051A1 (ja) * 2014-01-17 2017-03-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置
US20160163611A1 (en) * 2014-12-03 2016-06-09 International Business Machines Corporation Laminate substrates having radial cut metallic planes
US9818682B2 (en) * 2014-12-03 2017-11-14 International Business Machines Corporation Laminate substrates having radial cut metallic planes
JP2017212327A (ja) * 2016-05-25 2017-11-30 京セラ株式会社 配線基板および電子装置
US11224119B2 (en) 2017-11-16 2022-01-11 Murata Manufacturing Co., Ltd. Resin multilayer substrate, electronic component, and mounting structure thereof
WO2019198652A1 (ja) * 2018-04-12 2019-10-17 住友電工プリントサーキット株式会社 多層フレキシブルプリント配線板

Similar Documents

Publication Publication Date Title
JP4675818B2 (ja) パッケージ基板
EP2284882A1 (en) Multilayer wiring board
JPH04317359A (ja) 集積回路用パッケージ
JP4806356B2 (ja) 単一のバイアにより固定されたパッドをもつ多層セラミック基板
JP2021101480A (ja) キャパシタ
JP5323435B2 (ja) 差動伝送用多層配線基板
JP2005317587A (ja) 多層配線基板
JPH11112142A (ja) 多層配線基板
JP4927993B2 (ja) 複合配線基板
JP2001203300A (ja) 配線用基板と半導体装置および配線用基板の製造方法
JP2006042098A (ja) 高周波用配線基板
JP2011187683A (ja) 配線基板及び半導体装置
JP2002271101A (ja) 半導体装置
JP2007123798A (ja) 配線基板および電子装置
JP4462782B2 (ja) 高周波用配線基板
JP4373752B2 (ja) 配線基板
JP4377725B2 (ja) 高周波用配線基板
JPS6116415A (ja) 配線体
JP7237474B2 (ja) セラミック配線基板およびプローブ基板
JP7472457B2 (ja) 配線基板および半導体装置
TWI805099B (zh) 半導體結構及其製造方法
JP2005286436A (ja) 高周波用配線基板
JP2004022890A (ja) 多層配線基板
JP2004259960A (ja) 配線基板
JPH08250858A (ja) 回路基板