TWI805099B - 半導體結構及其製造方法 - Google Patents

半導體結構及其製造方法 Download PDF

Info

Publication number
TWI805099B
TWI805099B TW110144293A TW110144293A TWI805099B TW I805099 B TWI805099 B TW I805099B TW 110144293 A TW110144293 A TW 110144293A TW 110144293 A TW110144293 A TW 110144293A TW I805099 B TWI805099 B TW I805099B
Authority
TW
Taiwan
Prior art keywords
layer
bonding
ground
semiconductor structure
dielectric layer
Prior art date
Application number
TW110144293A
Other languages
English (en)
Other versions
TW202322334A (zh
Inventor
謝慶堂
徐佑銘
郭俊廷
何榮華
郭志明
Original Assignee
頎邦科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 頎邦科技股份有限公司 filed Critical 頎邦科技股份有限公司
Priority to TW110144293A priority Critical patent/TWI805099B/zh
Priority to US17/972,648 priority patent/US20230170301A1/en
Priority to CN202211341924.9A priority patent/CN116190352A/zh
Priority to JP2022173354A priority patent/JP7416891B2/ja
Priority to KR1020220142401A priority patent/KR20230078515A/ko
Publication of TW202322334A publication Critical patent/TW202322334A/zh
Application granted granted Critical
Publication of TWI805099B publication Critical patent/TWI805099B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5222—Capacitive arrangements or effects of, or between wiring layers
    • H01L23/5225—Shielding layers formed together with wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Photovoltaic Devices (AREA)

Abstract

一種半導體結構包含一基板、一介電層、一接合層、一接地金屬層及複數個線路層，該介電層設置於該基板之一表面上，該介電層之複數個開口顯露該表面，該接合層設置於該介電層上，該接合層的一第一接合部位在該些開口中，且該第一接合部連接該表面，該接合層的一第二接合部連接該介電層，該接地金屬層之一第一接地層連接該接合層之該第一接合部，該接地金屬層之一第二接地層連接該接合層之該第二接合部，各該線路層設置於該接合層之該第二接合部上，且相鄰的兩個該線路層之間具有一個該第二接地層。

Description

半導體結構及其製造方法
本發明是關於一種半導體結構，特別是關於一種具有接地金屬層之半導體結構及其製造方法。
請參閱第1及2圖，為習知一種半導體結構200之不同視角的剖視圖，該半導體結構200具有一基板210、複數個導接墊220、一第一介電層230、一第一接合層240、一第一線路層250、一接地金屬層260、一第二介電層270、一第二接合層280及一第二線路層290，該些導接墊220位於該基板210的表面211，該第一介電層230設置於該基板210的表面211，且該第一介電層230具有複數個開口231，部分之該開口231顯露各該導接墊220，部分之該開口231則顯露該基板210的表面211。該第一接合層240設置於該些開口231中，該第一接合層240的一第一接合部241位於該開口231中並連接各該導接墊220，該第一接合層240的一第二接合部242位於該開口231中並連接該基板210的表面211。該第一線路層250連接該第一接合部241，該接地金屬層260連接該第二接合部242，其中，該接地金屬層260用以阻隔電磁波的干擾而設置於半導體結構200的中央，由於兩個該導接墊220需要進行電流訊號的傳輸，但因兩個導接墊220之間有著該接地金屬層260 的阻隔，而必須藉由該第二介電層270罩蓋該接地金屬層260，讓該第二接合層280及該第二線路層290設置於該第二介電層270上而不接觸該接地金屬層260。這使得該半導體結構200為2P2M(2-Poly 2-Metal)的結構，導致製程較為複雜並增加整體之體積。
本發明的主要目的在於將接地金屬層分為第一金屬層及第二金屬層，使得線路層可由第二金屬層之間通過，不須另外設置介電層罩蓋接地金屬層，而達成1P2M的結構。
本發明之一種半導體結構包含一基板、一介電層、一接合層、一接地金屬層及複數個線路層，該基板具有一表面，該介電層設置於該表面上，該介電層具有複數個開口，各該開口顯露該表面，該接合層設置於該介電層上，該接合層的一第一接合部位在該些開口中，且該第一接合部連接該表面，該接合層的一第二接合部連接該介電層，該接地金屬層設置於該接合層上，該接地金屬層之一第一接地層連接該接合層之該第一接合部，該接地金屬層之一第二接地層連接該接合層之該第二接合部，各該線路層設置於該接合層之該第二接合部上，且相鄰的兩個該線路層之間具有一個該第二接地層。
一種半導體結構之製造方法包含：提供一基板，該基板具有一表面；形成一介電層於該基板之該表面，該介電層具有複數個開口，該些開口顯露該表面；形成一接合層於該介電層上，其中部分之該接合層位在該些開口中並連接該表面，部分之該接合層連接該介電層；形成一圖案化光阻層於該接合層上，該圖案化光阻層具有複數個開孔，該些開孔顯露該接合層；於該圖案化光阻層之該些開孔中形成一金屬層，該金屬層連接該些開孔顯露之該接合層，且部分之該金屬層位在該介電層之該開口中；剝離該圖案化光阻層，以顯露該圖案化光阻層所罩蓋之該接合層；以及以該金屬層作為遮罩蝕刻該接合層，使該接合層形成為一第一接合部及一第二接合部，該第一接合部位在該些開口中，且該第一接合部連接該表面，該第二接合部連接該介電層，其中該金屬層包含一接地金屬層及複數個線路層，該接地金屬層之一第一接地層連接該接合層之該第一接合部，該接地金屬層之一第二接地層連接該接合層之該第二接合部，各該線路層設置於該接合層之該第二接合部上，且相鄰的兩個該線路層之間具有一個該第二接地層。
本發明藉由將該半導體結構之該接地金屬層分為該第一接地層及該第二接地層，使得該些線路層夠直接設置於該介電層上，而達成1P2M的結構，降低製程的複雜度以及該半導體結構的體積。此外，由於該第二接地層也設置於該介電層上，能夠屏蔽該些線路層互相的電磁波干擾，以提高該半導體結構電磁波屏蔽的能力。
請參閱第3、4及5圖，第3圖為本發明之一實施例，一種半導體結構100的俯視圖，第4及5圖則為第3圖中的A-A、B-B線段的剖視圖，在本實施例中，該半導體結構100具有一基板110、一介電層120、一接合層130、一接地金屬層140及複數個線路層150。該基板110具有一表面111及複數個導接墊112，該些導接墊112設置於該基板110之該表面111，其中，該些導接墊112為該基板110之內部電子元件的輸出/輸入端或接地端。
請參閱第4及5圖，該介電層120設置於該基板110之該表面111上，該介電層120具有複數個開口121，各該開口121顯露該表面111或各該導接墊112，其中該介電層120用以作為該基板110之該表面111的保護層及各電路元件之間的絕緣阻隔，該介電層120可為BCB或是Polyimide。
該接合層130設置於該介電層120上，該接合層130具有一第一接合部131及一第二接合部132，該第一接合部131位在該些開口121中，且該第一接合部131連接該基板110之該表面111或該些導接墊112，該第二接合部132位在該介電層120上並連接該介電層120。其中，該接合層130可為鈦鎢合金層及銅層堆疊構成，以提供金屬層與該基板110之該表面111之間或金屬層與該介電層120之間的接合介面。
該接地金屬層140設置於該接合層130上，該接地金屬層140具有一一第一接地層141及一第二接地層142，該第一接地層141位於該介電層120之該開口121中並連接該接合層130之該第一接合部131，該第二接地層142則位於該介電層120上並連接該接合層130之該第二接合部132。較佳的，該接地金屬層140並未通過任何電流訊號而可做為電磁波屏蔽，且該第一接地層141經由該接合層130連接該第二接地層142而相互電性連接，使得該第一接地層141及該第二接地層142電性連接為一整個導接層而具有良好的電磁波屏蔽能力。其中，該接地金屬層140可為純銅或銅層/鎳層/銅層堆疊構成。
該些線路層150設置於該接合層130之該第二接合部132上並連接該第二接合部132，且各該線路層150之兩端則分別伸入各該介電層120之該開口121中並經由該第一接合部131連接各該導接墊112，以提供其兩端連接之該導接墊112進行電流訊號的傳輸。由於各該線路層150所傳遞之電訊號可能操作在射頻而產生電磁波，因此，在本實施例中，相鄰的兩個該線路層150之間具有一個該第二接地層142，以降低各該線路層150被其他之該線路層150產生的電磁波干擾，其中，該些線路層150可為純銅或銅層/鎳層/銅層堆疊構成。
請參閱第4及5圖，該介電層120、該第一接合部131及該第一接地層141位在同一第一水平高度H1，該第二接合部132、該第二接地層142及該些線路層150位在同一第二水平高度H2，該第二水平高度H2高於該第一水平高度H1。由於該第二接地層142與該些線路層150位在同一水平，因此能夠避免各該線路層150產生的電磁波影響到其他之該線路層150的訊號傳輸，並且該些線路層150可直接設置於該介電層120上而不需再設置另一層的介電層，讓該半導體結構100達成1P2M的結構，降低該半導體結構100製作之複雜度及整體體積大小。
請參閱第6圖，為一種半導體結構之製造方法10的流程圖，其包含：提供基板11、形成介電層12、形成接合層13、形成圖案化光阻層14、形成金屬層15、剝離圖案化光阻層16及蝕刻接合層17。
請參閱第7A-7G及8A-8G圖，其為第3圖之A-A線段及B-B線段於各個步驟的剖視圖，請參閱第6、7A及8A圖，在步驟11中提供一基板110，該基板具有一表面111及複數個導接墊112，該些導接墊112位於該基板110之該表面111。
請參閱第6、7B及8B圖，在步驟12中形成一介電層120於該基板110之該表面111，該介電層120具有複數個開口121，各該開口121顯露該表面111或該導接墊112，該介電層120可透過曝光顯影製程產生該些開口121。
請參閱第6、7C及8C圖，在步驟13中形成一接合層130於該介電層120上，部分之該接合層130位在該些開口121中並連接該表面111或各該導接墊112，部分之該接合層130連接該介電層120，該接合層130可透過化學鍍或濺鍍製程形成於該介電層120上。
請參閱第6、7D及8D圖，在步驟14中形成一圖案化光阻層PR於該接合層130上，該圖案化光阻層PR具有複數個開孔O，該些開孔O顯露該接合層130，以定義後續鍍上該金屬層的位置，該圖案化光阻層PR透過塗佈、曝光、顯影製程形成於該接合層130上。
請參閱第3、7E及8E圖，於步驟15中在該圖案化光阻層PR之該些開孔O中形成一金屬層M，該金屬層M連接該些開孔O顯露之該接合層130，且部分之該金屬層M位在該介電層120之該開口121中，該金屬層M可透過電鍍形成於該接合層130上。
請參閱第3、7F及8F圖，於步驟16中剝離該圖案化光阻層PR，以顯露該圖案化光阻層PR所罩蓋之該接合層130。最後，請參閱第3、7G及8G圖，於步驟17中以該金屬層M作為遮罩蝕刻該接合層130，使該接合層130成為該第一接合部131及該第二接合部132而完成該半導體結構100。
本發明藉由將該半導體結構100之該接地金屬層140分為該第一接地層141及該第二接地層142，使得該些線路層150能夠直接設置於該介電層120上，而達成1P2M的結構，降低製程的複雜度以及該半導體結構100的體積。此外，由於該第二接地層142也設置於該介電層120上，能夠屏蔽該些線路層150互相的電磁波干擾，以提高該半導體結構100電磁波屏蔽的能力。
本發明之保護範圍當視後附之申請專利範圍所界定者為準，任何熟知此項技藝者，在不脫離本發明之精神和範圍內所作之任何變化與修改，均屬於本發明之保護範圍。
100:半導體結構                                      110:基板 111表面:                                                  112:導接墊 120:介電層                                              121:開口 130:接合層                                              131:第一接合部 132:第二接合部                                      140:接地金屬層 141:第一接地層                                      142:第二接地層 150:線路層                                              PR:圖案化光阻層 O:開孔                                                     M:金屬層 H1:第一水平高度                                   H2:第二水平高度 200:半導體結構                                      210:基板 211:表面                                                  220:導接墊 230:第一介電層                                      240:第一接合層 241:第一接合部                                      242:第二接合部 250:第一線路層                                      260:接地金屬層 270:第二介電層                                      280:第二接合層 290:第二線路層                                      10:半導體結構之製造方法 11:提供基板                                            12:形成介電層 13:形成接合層                                        14:形成圖案化光阻層 15:形成金屬層                                        16:剝離圖案化光阻層 17:蝕刻接合層
第1圖：習知之一種半導體結構的剖視圖。 第2圖：習知之該半導體結構的剖視圖。 第3圖：依據本發明之一實施例，一種半導體結構的俯視圖。 第4圖：第3圖之A-A線段的剖視圖。 第5圖：第3圖之B-B線段的剖視圖。 第6圖：依據本發明之一實施例，一種半導體結構之製造方法的流程圖。 第7A-7G圖：第3圖之A-A線段於該半導體結構之製造方法之各步驟的剖視圖。 第8A-8G圖：第3圖之B-B線段於該半導體結構之製造方法之各步驟的剖視圖。
110:基板                                                  111:表面 120:介電層                                               121:開口 130:接合層                                               131:第一接合部 140:接地金屬層                                       141:第一接地層 142:第二接地層                                       150:線路層 H1:第一水平高度                                    H2:第二水平高度

Claims (10)

  1. 一種半導體結構，其包含： 一基板，具有一表面； 一介電層，設置於該表面上，該介電層具有複數個開口，各該開口顯露該表面； 一接合層，設置於該介電層上，該接合層的一第一接合部位在該些開口中，且該第一接合部連接該表面，該接合層的一第二接合部連接該介電層； 一接地金屬層，設置於該接合層上，該接地金屬層之一第一接地層連接該接合層之該第一接合部，該接地金屬層之一第二接地層連接該接合層之該第二接合部；以及 複數個線路層，各該線路層設置於該接合層之該第二接合部上，且相鄰的兩個該線路層之間具有一個該第二接地層。
  2. 如請求項1之半導體結構，其中該介電層、該第一接合部及該第一接地層位在同一第一水平高度，該第二接合部、該第二接地層及該些線路層位在同一第二水平高度，該第二水平高度高於該第一水平高度。
  3. 如請求項2之半導體結構，其中該基板具有複數個導接墊，該些導接墊設置於該基板之該表面，該介電層之該開口顯露各該導接墊，該接合層經由該開口連接該導接墊，使各該線路層經由該接合層連接各該導接墊。
  4. 如請求項2之半導體結構，其中該第一接地層經由該接合層連接該第二接地層。
  5. 如請求項4之半導體結構，其中該接地金屬層並未通過任何電流訊號。
  6. 一種半導體結構之製造方法，其包含： 提供一基板，該基板具有一表面； 形成一介電層於該基板之該表面，該介電層具有複數個開口，該些開口顯露該表面； 形成一接合層於該介電層上，其中部分之該接合層位在該些開口中並連接該表面，部分之該接合層連接該介電層； 形成一圖案化光阻層於該接合層上，該圖案化光阻層具有複數個開孔，該些開孔顯露該接合層； 於該圖案化光阻層之該些開孔中形成一金屬層，該金屬層連接該些開孔顯露之該接合層，且部分之該金屬層位在該介電層之該開口中； 剝離該圖案化光阻層，以顯露該圖案化光阻層所罩蓋之該接合層；以及 以該金屬層作為遮罩蝕刻該接合層，使該接合層形成為一第一接合部及一第二接合部，該第一接合部位在該些開口中，且該第一接合部連接該表面，該第二接合部連接該介電層，其中該金屬層包含一接地金屬層及複數個線路層，該接地金屬層之一第一接地層連接該接合層之該第一接合部，該接地金屬層之一第二接地層連接該接合層之該第二接合部，各該線路層設置於該接合層之該第二接合部上，且相鄰的兩個該線路層之間具有一個該第二接地層。
  7. 如請求項6之半導體結構之製造方法，其中該介電層、該第一接合部及該第一接地層位在同一第一水平高度，該第二接合部、該第二接地層及該些線路層位在同一第二水平高度，該第二水平高度高於該第一水平高度。
  8. 如請求項7之半導體結構之製造方法，其中該基板具有複數個導接墊，該些導接墊設置於該基板之該表面，該介電層之該開口顯露各該導接墊，該接合層經由該開口連接該導接墊，使各該線路層經由該接合層連接各該導接墊。
  9. 如請求項7之半導體結構之製造方法，其中該第一接地層經由該接合層連接該第二接地層。
  10. 如請求項9之半導體結構之製造方法，其中該接地金屬層並未通過任何電流訊號。
TW110144293A 2021-11-26 2021-11-26 半導體結構及其製造方法 TWI805099B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
TW110144293A TWI805099B (zh) 2021-11-26 2021-11-26 半導體結構及其製造方法
US17/972,648 US20230170301A1 (en) 2021-11-26 2022-10-25 Semiconductor structure and method of manufacturing the same
CN202211341924.9A CN116190352A (zh) 2021-11-26 2022-10-28 半导体结构及其制造方法
JP2022173354A JP7416891B2 (ja) 2021-11-26 2022-10-28 半導体構造及びその製造方法
KR1020220142401A KR20230078515A (ko) 2021-11-26 2022-10-31 반도체 구조 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110144293A TWI805099B (zh) 2021-11-26 2021-11-26 半導體結構及其製造方法

Publications (2)

Publication Number Publication Date
TW202322334A TW202322334A (zh) 2023-06-01
TWI805099B true TWI805099B (zh) 2023-06-11

Family

ID=86446823

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110144293A TWI805099B (zh) 2021-11-26 2021-11-26 半導體結構及其製造方法

Country Status (5)

Country Link
US (1) US20230170301A1 (zh)
JP (1) JP7416891B2 (zh)
KR (1) KR20230078515A (zh)
CN (1) CN116190352A (zh)
TW (1) TWI805099B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8617929B2 (en) * 2008-09-30 2013-12-31 Infineon Technologies Ag On-Chip RF shields with front side redistribution lines
EP3462484A1 (en) * 2017-09-28 2019-04-03 INTEL Corporation Via architecture for increased density interface
TW201917799A (zh) * 2017-10-20 2019-05-01 南韓商三星電子股份有限公司 半導體封裝
WO2019133015A1 (en) * 2017-12-30 2019-07-04 Intel Corporation Zero-misalignment two-via structures
US20200235091A1 (en) * 2019-01-18 2020-07-23 Samsung Electronics Co., Ltd. Integrated circuit chips, integrated circuit packages including the integrated circuit chips, and display apparatuses including the integrated circuit chips

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007134359A (ja) 2005-11-08 2007-05-31 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2010074027A (ja) 2008-09-22 2010-04-02 Nippon Telegr & Teleph Corp <Ntt> Ｆｅｔスイッチ
US20130322029A1 (en) 2012-05-30 2013-12-05 Dror Hurwitz Multilayer electronic structure with integral faraday shielding
US10622309B2 (en) 2017-10-30 2020-04-14 Qorvo Us, Inc. Transmission line structure with high Q factor and low insertion loss for millimeter wave applications
KR102264387B1 (ko) 2019-11-19 2021-06-11 대구대학교 산학협력단 동일평면 도파관 소자를 이용한 d-(+)-포도당 용액의 농도변화에 따른 검출 및 전기적 특성 분석방법
CN111785700A (zh) 2020-09-07 2020-10-16 成都知融科技股份有限公司 一种超宽带互连结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8617929B2 (en) * 2008-09-30 2013-12-31 Infineon Technologies Ag On-Chip RF shields with front side redistribution lines
EP3462484A1 (en) * 2017-09-28 2019-04-03 INTEL Corporation Via architecture for increased density interface
TW201917799A (zh) * 2017-10-20 2019-05-01 南韓商三星電子股份有限公司 半導體封裝
WO2019133015A1 (en) * 2017-12-30 2019-07-04 Intel Corporation Zero-misalignment two-via structures
US20200235091A1 (en) * 2019-01-18 2020-07-23 Samsung Electronics Co., Ltd. Integrated circuit chips, integrated circuit packages including the integrated circuit chips, and display apparatuses including the integrated circuit chips

Also Published As

Publication number Publication date
JP2023079175A (ja) 2023-06-07
CN116190352A (zh) 2023-05-30
KR20230078515A (ko) 2023-06-02
TW202322334A (zh) 2023-06-01
US20230170301A1 (en) 2023-06-01
JP7416891B2 (ja) 2024-01-17

Similar Documents

Publication Publication Date Title
US7319197B2 (en) Structure of stacked vias in multiple layer electrode device carriers
KR100364058B1 (ko) 반도체장치 및 그 제조방법
KR20000006529A (ko) 반도체장치및그제조방법
KR101452791B1 (ko) 파인 피치 상호접속부 및 그 제조 방법
JP2001267350A (ja) 半導体装置及びその製造方法
US7045460B1 (en) Method for fabricating a packaging substrate
JP2007134359A (ja) 半導体装置およびその製造方法
KR20050035161A (ko) 반도체 부품
JP4222943B2 (ja) 高周波信号伝送に適合する電子デバイス・キャリア
TWI805099B (zh) 半導體結構及其製造方法
JP2001203300A (ja) 配線用基板と半導体装置および配線用基板の製造方法
JP2004031790A (ja) 半導体チップ
JP4027802B2 (ja) 配線構造
JPS6016701A (ja) マイクロ波プリント板回路
US20060145350A1 (en) High frequency conductors for packages of integrated circuits
JP2006049557A (ja) 半導体装置
JP2010251707A (ja) 配線基板及び半導体装置
JPH08139503A (ja) 高周波半導体装置用基板
CN101271874B (zh) 一种具有抑制噪声功能的半导体元件及其制造方法
JPH0637412A (ja) プリント配線板
TW200428610A (en) Semiconductor device
JP2004064016A (ja) 半導体チップ
TWI849515B (zh) 電路板及其製造方法
JP2003243439A (ja) 半導体装置およびその製造方法
JP7398519B2 (ja) 両面フレキシブル回路基板