JP7398519B2 - 両面フレキシブル回路基板 - Google Patents

両面フレキシブル回路基板 Download PDF

Info

Publication number
JP7398519B2
JP7398519B2 JP2022106095A JP2022106095A JP7398519B2 JP 7398519 B2 JP7398519 B2 JP 7398519B2 JP 2022106095 A JP2022106095 A JP 2022106095A JP 2022106095 A JP2022106095 A JP 2022106095A JP 7398519 B2 JP7398519 B2 JP 7398519B2
Authority
JP
Japan
Prior art keywords
segment
circuit
circuits
double
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022106095A
Other languages
English (en)
Other versions
JP2023024936A (ja
Inventor
吟貞 林
惠愈 ▲黄▼
智明 彭
俊▲徳▼ 李
Original Assignee
▲き▼邦科技股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ▲き▼邦科技股▲分▼有限公司 filed Critical ▲き▼邦科技股▲分▼有限公司
Publication of JP2023024936A publication Critical patent/JP2023024936A/ja
Application granted granted Critical
Publication of JP7398519B2 publication Critical patent/JP7398519B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/005—Punching of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/118—Printed elements for providing electric connections to or between printed circuits specially for flexible printed circuits, e.g. using folded portions
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09409—Multiple rows of pads, lands, terminals or dummy patterns; Multiple rows of mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09709—Staggered pads, lands or terminals; Parallel conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、フレキシブル回路基板に関し、より詳しくは、両面フレキシブル回路基板（ｄｏｕｂｌｅ－ｓｉｄｅｄ ｆｌｅｘｉｂｌｅ ｃｉｒｃｕｉｔ ｂｏａｒｄ）に関する。
フレキシブル回路基板は体積が小さく、重量が軽い等の効果があり、通常スマートフォン、ノートパソコン、タブレット端末等の携帯可能なモバイル装置に使用されている。一般的なフレキシブル回路基板はフレキシブル基板と、チップと、単層のパターン化回路で構成されている。集積回路の先進的なプロセスが発展するに連れ、同じサイズのチップ中により多くの回路及び対応する入出力導電性パッドを有するようになり、或いは装置の空間が制限されているために外付け回路をフレキシブル基板の下面に設置するようになっており、単層のパターン化回路が要求を満たせなくなっている。現在、フレキシブル回路基板は両面銅の構造に向けて発展しており、これによりフレキシブル基板の上下両面に位置しているパターン化回路がチップの全ての入出力導電性パッドを外部に接続している。
しかしながら、前述した従来のフレキシブル回路基板では、フレキシブル基板にスルーホールを形成する必要があり、スルーホール中に貫通回路を形成することで、上面の回路が下面に接続されるようにガイドしているが、回路の間の間隔が狭くなり、フレキシブル回路基板がダイカットプロセスを実行する際に、カッティングラインに位置している回路がダイカットにより偏移すると、回路の間の間隔が狭いために回路間のショートが発生する。
そこで、本発明者は上記の欠点が改善可能と考え、鋭意検討を重ねた結果、合理的設計で上記の課題を効果的に改善する本発明の提案に至った。
本発明は、上述に鑑みてなされたものであり、その目的は、両面フレキシブル回路基板を提供することにある。つまり、ベンドセグメントにより第一回路の第二セグメントの間の間隔を第一セグメントの間の間隔より広くし、カッティングラインを通過する第二セグメントがダイカットにより偏移してショートするのを回避する。
上記課題を解決するために、本発明のある態様の両面フレキシブル回路基板は、フレキシブル基板と、複数の貫通回路と、複数の第一回路と、複数の第二回路と、を備えている。前記フレキシブル基板は上面と、下面と、複数のスルーホールと、カッティングラインと、を有している。各前記スルーホールは前記上面及び前記下面に連通し、前記カッティングラインが包囲する領域内は動作領域と定義し、前記カッティングラインが包囲する領域外は非動作領域と定義し、前記フレキシブル基板はダイカットプロセス中に前記カッティングラインに沿ってダイカットされ、前記動作領域が前記フレキシブル基板から集積回路として分離されている。各前記貫通回路は各前記スルーホール中にそれぞれ位置し、各前記貫通回路の第一接続端は前記上面に露出し、各前記貫通回路の第二接続端は前記下面に露出している。前記第一回路は前記上面に形成され、各前記第一回路は第一セグメントと、ベンドセグメントと、第二セグメントと、を有している。前記第一セグメント及び前記ベンドセグメントは前記動作領域に位置し、前記第二セグメントは前記動作領域及び前記非動作領域に跨設され、前記第一セグメントの一端は各前記貫通回路の前記第一接続端に接続され、前記第一セグメントの他端は前記ベンドセグメントの一端に接続され、前記ベンドセグメントの他端は前記第二セグメントの一端に接続され、前記第二セグメントの他端は前記非動作領域に位置している。隣接する前記第一回路の前記第一セグメントの間には第一間隔を有し、隣接する前記第一回路の前記第二セグメントの間には第二間隔を有し、前記第二間隔は前記第一間隔より大きい。前記第二回路は前記下面に形成され、前記第二回路は前記動作領域に位置し、各前記第二回路は各前記貫通回路の前記第二接続端に接続されている。
本発明は、上述に説明したように構成されているので、以下に記載されるような効果を奏する。
本発明は貫通回路により上面に位置している第一回路が下面に位置している第二回路に電気的に接続され、且つ各第一回路のベンドセグメントを設けることにより、隣接する第一回路の第二セグメントの間の第二間隔が隣接する第一回路の第一セグメントの間の第一間隔より大きくなり、カッティングラインに位置している第二セグメントがダイカットプロセス中に僅かに偏移してショートするのを回避している。
本発明の他の特徴については、本明細書及び添付図面の記載により明らかにする。
本発明の一実施例に係る両面フレキシブル回路基板を示す平面図である。 本発明の一実施例に係る両面フレキシブル回路基板を示す断面図である。 本発明の一実施例に係る両面フレキシブル回路基板の平面を示す部分拡大図である。 本発明の一実施例に係る両面フレキシブル回路基板の平面を示す部分拡大図である。
以下、本発明の実施形態による両面フレキシブル回路基板を図面に基づいて具体的に説明する。
図１は本発明の一実施例に係る両面フレキシブル回路基板１００を示す平面図である。図２は本発明の一実施例に係る両面フレキシブル回路基板１００を示す断面図である。
両面フレキシブル回路基板１００はフレキシブル基板１１０と、複数の貫通回路１２０と、複数の第一回路１３０と、複数の第二回路１４０と、第一ソルダーレジスト層１５０と、第二ソルダーレジスト層１６０と、チップ１７０と、を備えている。フレキシブル基板１１０は上面１１１及び下面１１２を有し、第一回路１３０は上面１１１に形成され、第二回路１４０は下面１１２に形成されている。第一ソルダーレジスト層１５０は第一回路１３０を被覆し、且つ第一ソルダーレジスト層１５０は部分的な第一回路１３０を露出している第一開口部１５１を有している。本実施例では、第一回路１３０の露出する部分は両面フレキシブル回路基板１００のインナーリード（Ｉｎｎｅｒ ｌｅａｄ）である。チップ１７０は複数のバンプ１７１を介して第一回路１３０の露出する部分に接続され、第一回路１３０により信号を伝送している。第二ソルダーレジスト層１６０は第二回路１４０を被覆し、且つ第二ソルダーレジスト層１６０は部分的な第二回路１４０を露出している第二開口部１６１を有している。本実施例では、第二回路１４０の露出する部分は両面フレキシブル回路基板１００のアウターリード（Ｏｕｔｅｒ ｌｅａｄ）であり、アウターリードは両面フレキシブル回路基板１００と他の電子装置（図示省略）とを電気的に接続するために用いられている。図１の貫通回路１２０及び第一回路１３０の図示方式は概略にすぎず、実際上これら貫通回路１２０及び第一回路１３０は複数の微細な垂直回路及び水平回路で構成されている。
本実施例では、フレキシブル基板１１０はポリイミド（ｐｏｌｙｉｍｉｄｅ）または良好な電気的絶縁性、安定性、化学腐食耐性及び機械的特性を有している他のポリマーで製造してもよい。フレキシブル基板１１０は複数のスルーホール１１３及びカッティングラインＣＬを有し、各スルーホール１１３は上面１１１及び下面１１２に連通している。カッティングラインＣＬが包囲する領域内は動作領域ＷＡと定義し、カッティングラインＣＬが包囲する領域外は非動作領域ＮＷと定義している。フレキシブル基板１１０はダイカットプロセス中にカッティングラインＣＬに沿ってダイカットされ、動作領域ＷＡがフレキシブル基板１１０から集積回路として分離する。
図２を参照すると、各貫通回路１２０は各スルーホール１１３中に位置し、各貫通回路１２０の第一接続端１２１は上面１１１に露出し、各貫通回路１２０の第二接続端１２２は下面１１２に露出している。貫通回路１２０はフレキシブル基板１１０にスルーホール１１３を形成した後、電気めっきプロセスによりスルーホール１１３中に銅層をめっきして貫通回路１２０を形成しているが、貫通回路１２０をどのように形成するかについては本発明では制限しない。
図１及び図２に示すように、第一回路１３０及び第二回路１４０は、電気めっきによりフレキシブル基板１１０の上面１１１及び下面１１２の銅層をパターン化エッチングすることで形成している。第一ソルダーレジスト層１５０及び第二ソルダーレジスト層１６０はスクリーン印刷により第一回路１３０及び第二回路１４０に塗布しているソルダーレジスト（Ｓｏｌｄｅｒ ｒｅｓｉｓｔ）をベークすることで形成している。チップ１７０はフリップチッププロセスにより第一回路１３０の露出する部分に接合している。
図３は本発明の一実施例に係る両面フレキシブル回路基板１００の平面を示す部分拡大図である。各第一回路１３０は第一セグメント１３１と、ベンドセグメント１３２と、第二セグメント１３３と、を有している。第一セグメント１３１及びベンドセグメント１３２は動作領域ＷＡに位置し、第二セグメント１３３は動作領域ＷＡ及び非動作領域ＮＷに跨設されている。第一セグメント１３１の一端は各貫通回路１２０の第一接続端１２１に接続され、第一セグメント１３１の他端はベンドセグメント１３２の一端に接続され、ベンドセグメント１３２の他端は第二セグメント１３３の一端に接続され、第二セグメント１３３の他端は非動作領域ＮＷに位置し、カッティングラインＣＬが第二セグメント１３３を通過する。同じ第一回路１３０の第一セグメント１３１、ベンドセグメント１３２及び第二セグメント１３３の幅は同じであり、且つ幅は８μｍ～１６μｍの間の範囲である。
本実施例では、各第一回路１３０の一端は第一導電性パッド１３４を有し、第一導電性パッド１３４は各貫通回路１２０の第一接続端１２１及び第一セグメント１３１の一端に接続され、第一セグメント１３１の一端が第一導電性パッド１３４を介して各貫通回路１２０の第一接続端１２１に接続されている。第一導電性パッド１３４は第一回路１３０と貫通回路１２０との間の電気的接続を確保するために用いられ、第一導電性パッド１３４が設置されることで、隣接する２つの第一セグメント１３１の間の第一間隔Ｄ１が非常に微細になり、本実施例では、隣接する２つの第一セグメント１３１の間の第一間隔Ｄ１は１８μｍ以上５０μｍ未満である。他の実施例では、各第一回路１３０が各第一導電性パッド１３４を有せずに、その一端が各貫通回路１２０の第一接続端１２１に直接電気的に接続されている。
図３に示すように、第一回路１３０は第二回路１４０に平行し、ベンドセグメント１３２は第一セグメント１３１及び第二セグメント１３３に対し傾斜している。これにより、ベンドセグメント１３２により隣接する２つの第二セグメント１３３の間の第二間隔Ｄ２が隣接する２つの第一セグメント１３１の間の第一間隔Ｄ１よりも大きくなっている。
好ましくは、隣接する２つの第二セグメント１３３の間の第二間隔Ｄ２は２２μｍ～５０μｍの間の範囲であり、第二セグメント１３３が動作領域ＷＡ及び非動作領域ＮＷに跨設されることで、カッティングラインＣＬが第二セグメント１３３を通過し、ダイカットプロセス中にカッティングラインＣＬに対しダイカットを行った際に、第二セグメント１３３も同時にダイカットして第二セグメント１３３のダイカットされた箇所がやや偏移する。但し、第一回路１３０にベンドセグメント１３２を設けることで、第二セグメント１３３の間の第二間隔Ｄ２が大きくなり、ダイカット後の第二セグメント１３３が偏移することで回路間が接触してショートするのを回避している。
図４は本発明の一実施例に係る両面フレキシブル回路基板１００の平面を示す部分拡大図である。本実施例では、第二回路１４０は動作領域ＷＡに位置し、各第二回路１４０は各貫通回路１２０の第二接続端１２２に接続されている。好ましくは、各第二回路１４０は第三セグメント１４１及び第二導電性パッド１４２を有し、第二導電性パッド１４２は各貫通回路１２０の第二接続端１２２及び第三セグメント１４１の一端に接続され、第三セグメント１４１の一端が第二導電性パッド１４２を介して各貫通回路１２０の第二接続端１２２に接続され、第二導電性パッド１４２は第二回路１４０と貫通回路１２０との間の電気的接続を確保するために用いられている。図２、図３及び図４を参照すると、貫通回路１２０によりチップ１７０の伝送信号がフレキシブル基板１１０の下面１１２に伝送され、両面フレキシブル回路基板１００のアウターリードがチップ１７０に設けられている異なる表面に設置可能になり、両面フレキシブル回路基板１００を更に柔軟に応用可能になる。
本発明は貫通回路１２０により上面１１１に位置している第一回路１３０が下面１１２に位置している第二回路１４０に電気的に接続され、且つ各第一回路１３０のベンドセグメント１３２を設けることにより、第二セグメント１３３の間の第二間隔Ｄ２を第一セグメント１３１の間の第一間隔Ｄ１より大きくし、カッティングラインＣＬに位置している第二セグメント１３３がダイカットプロセス中に僅かに偏移することでショートが発生することを回避している。
以上、本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の形態で実施可能である。
１００ 両面フレキシブル回路基板
１１０ フレキシブル基板
１１１ 上面
１１２ 下面
１１３ スルーホール
１２０ 貫通回路
１２１ 第一接続端
１２２ 第二接続端
１３０ 第一回路
１３１ 第一セグメント
１３２ ベンドセグメント
１３３ 第二セグメント
１３４ 第一導電性パッド
１４０ 第二回路
１４１ 第三セグメント
１４２ 第二導電性パッド
１５０ 第一ソルダーレジスト層
１５１ 第一開口部
１６０ 第二ソルダーレジスト層
１６１ 第二開口部
１７０ チップ
１７１ バンプ
ＣＬ カッティングライン
ＷＡ 動作領域
ＮＷ 非動作領域
Ｄ１ 第一間隔
Ｄ２ 第二間隔

Claims (8)

  1. 上面と、下面と、複数のスルーホールと、カッティングラインと、を有しているフレキシブル基板であって、各前記スルーホールは前記上面及び前記下面に連通し、前記カッティングラインが包囲する領域内は動作領域と定義し、前記カッティングラインが包囲する領域外は非動作領域と定義し、前記フレキシブル基板はダイカットプロセス中に前記カッティングラインに沿ってダイカットされ、前記動作領域が前記フレキシブル基板から集積回路として分離されるフレキシブル基板と、
    各前記スルーホール中にそれぞれ位置した複数の貫通回路であって、各前記貫通回路の第一接続端は前記上面に露出し、各前記貫通回路の第二接続端は前記下面に露出している複数の貫通回路と、
    前記上面に形成されている複数の第一回路であって、各前記第一回路は第一セグメントと、ベンドセグメントと、第二セグメントと、を有し、前記第一セグメント及び前記ベンドセグメントは前記動作領域に位置し、前記第二セグメントは前記動作領域及び前記非動作領域に跨設され、前記第一セグメントの一端は各前記貫通回路の前記第一接続端に接続され、前記第一セグメントの他端は前記ベンドセグメントの一端に接続され、前記ベンドセグメントの他端は前記第二セグメントの一端に接続され、前記第二セグメントの他端は前記非動作領域に位置し、隣接する前記第一回路の前記第一セグメントの間には第一間隔を有し、隣接する前記第一回路の前記第二セグメントの間には第二間隔を有し、前記第二間隔は前記第一間隔より大きい複数の第一回路と、
    前記下面に形成されていると共に前記動作領域に位置し、各前記貫通回路の前記第二接続端に接続されている複数の第二回路と、を備えていることを特徴とする両面フレキシブル回路基板。
  2. 前記第一間隔は１８μｍ以上５０μｍ未満であることを特徴とする請求項１に記載の両面フレキシブル回路基板。
  3. 前記第二間隔は２２μｍ～５０μｍの間の範囲であることを特徴とする請求項２に記載の両面フレキシブル回路基板。
  4. 前記第一回路は前記第二回路に平行していることを特徴とする請求項１または３に記載の両面フレキシブル回路基板。
  5. 前記ベンドセグメントは前記第一セグメント及び前記第二セグメントに対し傾斜していることを特徴とする請求項４に記載の両面フレキシブル回路基板。
  6. 前記第一セグメントの幅及び前記第二セグメントの幅は同じであり、前記第一セグメント及び前記第二セグメントの前記幅は８μｍ～１６μｍの間の範囲であることを特徴とする請求項１に記載の両面フレキシブル回路基板。
  7. 各前記第一回路の一端は第一導電性パッドを有し、前記第一導電性パッドは各前記貫通回路の前記第一接続端及び前記第一セグメントの一端に接続されていることを特徴とする請求項１に記載の両面フレキシブル回路基板。
  8. 各前記第二回路は第三セグメント及び第二導電性パッドを有し、前記第二導電性パッドは各前記貫通回路の前記第二接続端及び前記第三セグメントの一端に接続されていることを特徴とする請求項７に記載の両面フレキシブル回路基板。
JP2022106095A 2021-08-09 2022-06-30 両面フレキシブル回路基板 Active JP7398519B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW110129352A TWI767817B (zh) 2021-08-09 2021-08-09 雙面銅之軟性電路板
TW110129352 2021-08-09

Publications (2)

Publication Number Publication Date
JP2023024936A JP2023024936A (ja) 2023-02-21
JP7398519B2 true JP7398519B2 (ja) 2023-12-14

Family

ID=83103857

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2022106095A Active JP7398519B2 (ja) 2021-08-09 2022-06-30 両面フレキシブル回路基板

Country Status (5)

Country Link
US (1) US12089326B2 (ja)
JP (1) JP7398519B2 (ja)
KR (1) KR20230022795A (ja)
CN (1) CN115942590A (ja)
TW (1) TWI767817B (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077484A (ja) 1998-09-02 2000-03-14 Seiko Epson Corp フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法
JP2002118339A (ja) 2000-10-05 2002-04-19 Sony Chem Corp 配線基板及び配線基板製造方法
JP2017037988A (ja) 2015-08-11 2017-02-16 日本メクトロン株式会社 フレキシブルプリント基板およびフレキシブルプリント基板の製造方法
JP2019121644A (ja) 2017-12-28 2019-07-22 日本オクラロ株式会社 光モジュール及び光伝送装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7932470B2 (en) * 2006-09-05 2011-04-26 Mitsui Mining & Smelting Co., Ltd. Printed wiring board
KR20080085443A (ko) 2007-03-20 2008-09-24 삼성테크윈 주식회사 연성 회로 기판 및 그 제조방법
KR101944795B1 (ko) 2012-01-25 2019-04-17 삼성전자주식회사 테이프 필름 패키지 및 그의 제조방법
US20150382445A1 (en) * 2014-06-26 2015-12-31 Hicel Co., Ltd. Double-sided flexible printed circuit board including plating layer and method of manufacturing the same
KR101726262B1 (ko) * 2015-01-02 2017-04-13 삼성전자주식회사 패키지 기판용 필름, 이를 사용한 반도체 패키지 및 반도체 패키지를 포함하는 표시 장치
KR102243669B1 (ko) 2015-01-26 2021-04-23 삼성전자주식회사 칩 온 필름 패키지 및 이를 포함하는 디스플레이 장치
KR102096765B1 (ko) * 2018-02-14 2020-05-27 스템코 주식회사 연성 회로 기판 및 이를 포함하는 전자 장치
KR20210064212A (ko) * 2018-09-25 2021-06-02 히타치 긴조쿠 가부시키가이샤 플렉시블 프린트 배선판, 접합체, 압력 센서 및 질량 유량 제어 장치
CN113163595A (zh) * 2021-03-30 2021-07-23 荣耀终端有限公司 覆晶薄膜、卷材和显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000077484A (ja) 1998-09-02 2000-03-14 Seiko Epson Corp フレキシブル基板用テープ材、フレキシブル基板の製造方法、半導体装置の製造方法及び液晶装置の製造方法
JP2002118339A (ja) 2000-10-05 2002-04-19 Sony Chem Corp 配線基板及び配線基板製造方法
JP2017037988A (ja) 2015-08-11 2017-02-16 日本メクトロン株式会社 フレキシブルプリント基板およびフレキシブルプリント基板の製造方法
JP2019121644A (ja) 2017-12-28 2019-07-22 日本オクラロ株式会社 光モジュール及び光伝送装置

Also Published As

Publication number Publication date
KR20230022795A (ko) 2023-02-16
TWI767817B (zh) 2022-06-11
JP2023024936A (ja) 2023-02-21
US12089326B2 (en) 2024-09-10
CN115942590A (zh) 2023-04-07
TW202308486A (zh) 2023-02-16
US20230039895A1 (en) 2023-02-09

Similar Documents

Publication Publication Date Title
US6803664B2 (en) Semiconductor package
JP5185885B2 (ja) 配線基板および半導体装置
US10573614B2 (en) Process for fabricating a circuit substrate
US7384566B2 (en) Fabrication method for printed circuit board
KR20130097481A (ko) 인쇄회로기판(ｐｃｂ) 및 그 ｐｃｂ를 포함한 메모리 모듈
US20150245485A1 (en) Printed wiring board and method for manufacturing printed wiring board
US7180182B2 (en) Semiconductor component
US10117340B2 (en) Manufacturing method of package substrate with metal on conductive portions
JP5184115B2 (ja) 配線回路基板およびその製造方法
JP4532807B2 (ja) メッキ用共通電極線
JP7398519B2 (ja) 両面フレキシブル回路基板
US6896173B2 (en) Method of fabricating circuit substrate
US8530754B2 (en) Printed circuit board having adaptable wiring lines and method for manufacturing the same
TWI784661B (zh) 軟性電路板之佈線結構
TWI550745B (zh) 封裝基板及其製作方法
JP2005340294A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
JP4280907B2 (ja) 半導体装置及びその製造方法
JP2023024939A (ja) 両面フレキシブル回路基板
JP2005340292A (ja) 配線基板及びその製造方法、半導体装置及びその製造方法、電子デバイス並びに電子機器
KR20100123941A (ko) 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지
KR20210108066A (ko) 칩-온-필름 패키지
JP2007132722A (ja) プローブカードおよびその製造方法ならびに半導体装置の検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220728

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230711

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230928

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231114

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20231114

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231204

R150 Certificate of patent or registration of utility model

Ref document number: 7398519

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150