JP4532807B2 - メッキ用共通電極線 - Google Patents
メッキ用共通電極線 Download PDFInfo
- Publication number
- JP4532807B2 JP4532807B2 JP2001574895A JP2001574895A JP4532807B2 JP 4532807 B2 JP4532807 B2 JP 4532807B2 JP 2001574895 A JP2001574895 A JP 2001574895A JP 2001574895 A JP2001574895 A JP 2001574895A JP 4532807 B2 JP4532807 B2 JP 4532807B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- plating
- common electrode
- circuit board
- electrode line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007747 plating Methods 0.000 title claims description 107
- 239000000758 substrate Substances 0.000 claims description 35
- 239000004020 conductor Substances 0.000 claims description 23
- 238000000034 method Methods 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 7
- 238000009713 electroplating Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000002699 waste material Substances 0.000 description 5
- 239000007772 electrode material Substances 0.000 description 4
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 1
- 239000011295 pitch Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0228—Cutting, sawing, milling or shearing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
- Y10T29/4916—Simultaneous circuit manufacturing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Ceramic Engineering (AREA)
- Manufacturing Of Printed Wiring (AREA)
- Electroplating Methods And Accessories (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Description
【０００１】
【技術分野】
本発明は、主基板に複数個分の回路基板の導体パターンを一括して形成するためのメッキ用共通電極線に関し、例えば、ボールグリットアレイ（ＢＧＡ）型の半導体パッケージ用回路基板の電極パッドと導体パターンを一括して形成するメッキ用共通電極線に関するものである。
【０００２】
【背景技術】
近年、半導体パッケージの小型化、高密度化に伴いベア・チップを直接フェイスダウンで、基板上に実装するフリップチップボンディング及びワイヤーボンディングされたボールグリッドアレイ（ＢＧＡ）型半導体パッケージが開発されている。
また、カメラ一体型ＶＴＲや携帯電話機等の登場により、ベア・チップとほぼ同じ寸法の小型パッケージ、所謂ＣＳＰ（チップサイズ／スケール・パッケージ）を載せた携帯機器が相次いで登場してきている。このＣＳＰの開発は急速に進み、その市場要求が本格化している。
【０００３】
従来、ＴＡＢ用のフレキシブルフィルムを用いた配線基板として、日本国特公平７−６６９３２号公報にその技術が開示されている。この技術は、同公報の図１に示すように、集積回路用のエッチング配線４における電気的接続及び短絡用フレームにおいて、隣接する集積回路の配線との接続点２に至るリード線１が蛇行状に形成されている。従って、隣接する集積回路との間を、切断箇所７で切断することにより、材料のむだを生じることなく集積回路が分割される。その際、蛇行パターンは、切断箇所７での切断によってすべて短絡結合が分離され、それぞれの集積回路における端子（リード線）として形成される。
【０００４】
第１０図は、日本国特開平９−５５３９８号に記載の他の従来メッキ用共通電極線の一パターンを示す隣接するチップ回路の部分平面図である。
第１０図において、半導体基板１０は、複数個分のチップ回路を同一の半導体基板１０に一括して形成してある。この半導体基板１０は、シリコン基板からなり、所定の大きさにカットされ多数のチップ回路に分割される。
【０００５】
メッキ用共通電極線１２は、前記隣接する個々のチップ回路１０Ａの電極パッド１４に接続している。また、メッキ用共通電極線１２は、カットラインＸ、Ｙを跨いでクランク状に蛇行して形成されている。
個々のチップ回路１０Ａにおける配線（導体）パターン１３は、前記メッキ用共通電極線１２によって形成される。
【０００６】
電極パッド１４は、半導体基板１０の能動面側に配設されている。この電極パッド１４は、前記配線パターン１３と接続し外部接続用電極として機能する。
メッキ用共通電極線１２は、所定の幅を有し、カットラインＸを跨いでクランク状に蛇行している。しかも、メッキ用共通電極線１２は、主基板１０の同一表面に形成されているので、隣接するメッキ用共通電極線１２どうしが接触しないようにするため、配線パターン１３の間に一定のギャップＧ１を設けてある。
【０００７】
第１１図は、さらに他の従来のメッキ用共通電極線のパターンを示す要部拡大平面図である。メッキ用共通電極線１２は、配線パターン（導体パターン）間を次々と連続していく本線１２ａと、この本線１２ａから分岐して形成された特定のパッドを接続する支線１２ｂからなっている（第１１図では一部のみ図示）。そして、この場合も、隣接するメッキ用共通電極線１２（１２ａ、１２ｂ）どうしが接触しないようにするため、配線パターン１３の間に一定のギャップＧ２を設けてある。
【０００８】
これら従来技術にあっては、電解メッキ処理の前にパッドパターンを短絡するメッキ用共通電極線１２を設け、その後、電解メッキ処理により各パッドパターン上に電極材料を析出させて複数のパッド電極を一括して形成する。この電解メッキ処理時に、メッキ用共通電極線１２より各パッドパターンはすべて同電位となり、各パッドパターンの電極材料の析出量及び膜厚のばらつきが防止される。メッキ用共通電極線１２をカットラインＸ、Ｙに跨って蛇行状に形成することにより、ダイシング工程で若干のダイシングの位置ずれが生じても、確実にメッキ用共通電極線１２を切断（導通遮断）することができ、個々の回路基板１０Ａにおけるメッキ用共通電極線の短絡によるショート不良がなくなる。また、ダイシング工程における切断幅が狭くてすむので、基板材料のむだを生じることなく、個々の回路基板１０Ａを切断・分割することができる。
【０００９】
しかしながら、上記した従来技術のメッキ用共通電極線には次の様な問題点がある。
すなわち、メッキ用共通電極線１２は、カットラインを跨いでクランク状に蛇行するよう形成してある。また、メッキ用共通電極線１２は、所定の幅を有し、しかも主基板の同一表面に形成されているので、隣接するメッキ用共通電極線どうし、あるいはメッキ用共通電極線と配線パターン（導体パターン）が接触しないようにするため配線パターン１３、１３の間に所定のギャップＧ１、Ｇ２を設ける必要がある。このため、回路基板の一辺当たり形成する端子数（ピン数）に限度があり、高密度に端子を形成することが困難である。
なお、メッキ用共通電極線の形状を、クランク状から傾斜上にしても同様の理由によって端子数を増加させることが難しい。
【００１０】
【発明が解決しようとする課題】
そこで、本発明は、ダイシング時における基板材料のむだを無くすとともに、配線パターンの間の間隙を可能な限り狭くして、個々の回路基板の一辺当たりの端子数を増加させ、高密度化に対応可能であって信頼性の高い主基板のメッキ用共通電極線の提供を目的とする。
【００１１】
【課題を解決するための手段】
このような目的を達成するため、本発明は、主基板に複数個分の回路基板の導体パターンを一括して形成し、メッキ用共通電極線を介して前記複数個分の回路基板の導体パターンを同時にメッキする主基板のメッキ用共通電極線において、前記複数個分の回路基板のパッドにそれぞれ接続する前記メッキ用共通電極線が、前記主基板の表裏両面にスルーホールを介して形成され、かつ、表裏両面のいずれにおいても、前記複数個分の回路基板に分割するためのカットラインを跨いで隣接する回路基板から配線された構成としてある。
このとき、前記メッキ用共通電極線は、カットラインに沿って蛇行して形成することが好ましい。
【００１２】
また、具体的には、互いに隣接する二つの回路基板におけるスルーホールを交互に連続して接続するための前記メッキ用共通電極線を本線として前記基板表面に形成し、前記本線から分岐して特定のパッドと接続する他のメッキ用共通電極線を支線として前記基板裏面に形成した構成としてある。
そして、好ましくは、互いに隣接する二つの回路基板におけるスルーホールを交互に連続して接続するための前記メッキ用共通電極線を本線として前記基板の裏面又は表面に形成し、前記スルーホールから分岐して特定のスルーホールと接続するための前記他のメッキ用共通電極線を支線として前記基板の表面又は裏面に形成した構成としてある。
【００１３】
【発明を実施するための最良の形態】
本発明を、添付の図面にもとづいて詳細に説明する。
第１図及び第２図において、主基板２０からは複数個（図面では４個）の回路基板２０Ａが切断、分割されるようになっている。個々の回路基板２０Ａの表面側には、ＩＣチップ２１の図示しないパッド電極に対応してＩＣ接続用のボンディングパターン２４が放射状に配置されている。このボンディングパターン２４は、ＩＣチップ２１のパッド電極とワイヤーボンディングされる。
個々の回路基板２０Ａの周縁には、カットラインＸ、Ｙに沿って複数個（図面では一辺に１３個）のスルーホール１１が形成してある。メッキ用共通電極線２２は、主基板２０の外部接続用導体パターンである半田バンプの形成側（表面）に形成される電極線２２Ａと、電子部品搭載側（裏面）に形成される電極線２２Ｂからなっている。メッキ用共通電極線２２Ａ、２２Ｂは、スルーホール１１を介して接続されると共に、個々の回路基板２０Ａに分割するためのカットラインＸ、Ｙに跨がり、全体として蛇行して形成されている。
【００１４】
第１図及び第２図では、カットラインＸにメッキ用共通電極線２２Ａが直交し、メッキ用電極線２２Ｂが傾交しており、カットラインＹにメッキ用共通電極線２２Ａが傾交し、メッキ用電極線２２Ｂが直交している。このメッキ用共通電極線２２Ａ、２２Ｂは、スルーホール１１を介して、第１図ではＩＣ接続用のボンディングパターンに、第２図では、半田ボールパッド１４にそれぞれ接続する導体パターン１３に接続されている。すなわち、互いに隣合う位置関係で形成されたメッキ用共通電極線２２Ａとメッキ用共通電極線２２Ｂは、それぞれ回路基板２０Ａの表裏面に、カットラインを跨ぐように形成されている。そして、それぞれのメッキ用共通電極線２２Ａ、２２Ｂを、スルーホール１１を介して連続的に接続することにより、メッキ用共通電極線全体がカットラインＸ、Ｙを跨いで蛇行したメッキ用共通電極線を構成している。
【００１５】
第３図は、第２図の二点鎖線で囲むＥ部を示している。第４図は第３図の要部拡大図である。
主基板２０を構成する個々の回路基板２０Ａの周縁には、カットラインＸ、Ｙに沿ってスルーホール１１が所定のピッチ、所定の寸法で形成されている。これらメッキ用共通電極線２２Ａ及び２２Ｂは主基板２０の表裏面においてカットラインＸ、Ｙを跨いで蛇行状に形成され、且つ、所定の幅を有している。
したがって、隣接する導体パターン１３どうしが接触しないように、両導体パターン１３の間にギャップＧ３を設けてある。しかしながら、メッキ用共通電極線２２Ａ、２２Ｂは、主基板２０の表裏面に分けて形成してあるので、導体パターン１３とメッキ用共通電極線２２Ｂが接触することはなく、前記ギャップＧ３を可能な限り接近させて狭くすることができる。
【００１６】
これにより、個々の回路基板２０Ａにおける一辺当たりの端子数を増やすことができる。例えば、第３図に示す本発明の一実施例の場合は、回路基板２０Ａの一辺当たり１３個の端子数を形成できるのに対し、前述した従来例のもの（第１０図）では９個の端子しか形成できない。このように、本発明によれば従来に比べ、端子数が一辺当たり４個増えるので回路基板２０Ａの四辺ではその４倍、すなわち、１６個の端子数が増加することになり、さらなる高密度実装を可能とする。
なお、ここで、第４図に示すように、一の回路基板におけるスルーホールを奇数番とし、他の一の回路基板におけるスルーホールを偶数番とすると、奇数番１１（１）から偶数番１２（２）のスルーホールを接続するメッキ用共通電極線２２Ａが主基板２０の表面に形成してあり、偶数番１１（２）から奇数番のスルーホール１１（３）を接続するメッキ用共通電極線２２Ｂが、主基板２０の裏面に形成してあることになる。
【００１７】
第５図は、本発明のメッキ用共通電極線の他のパターン例を拡大して示している。
第５図におけるメッキ用共通電極線は、主基板２０の表面において、複数のスルーホール１１を連続して接続し、本線２２ａとして機能するメッキ用共通電極線２２Ａと、この本線２２ａとスルーホール１１を介して分岐接続され、回路基板２０Ａの内側に配置された内側パッド１４ａと接続する支線２２ｂとして機能するメッキ用共通電極線２２Ｂとからなっている。
【００１８】
第６図は、第５図の要部拡大図である。本線２２ａとして機能するスルーホール１１（２）からのメッキ用共通電極線２２Ａは、Ｘカットラインを跨いでクランク状に蛇行して配線され、隣接する回路基板２０Ａに設けられたスルーホール１１（３）と接続している。
また、支線２２ｂとして機能するスルーホール１１（１）からのメッキ用共通電極線２２Ｂは、隣接する回路基板２０Ａの内側パッド用スルーホール１１ａとＸカットラインを跨いで接続するとともに、再度分岐され、Ｘカットラインを跨いで迂回し自らの回路基板の内側パッド用スルーホール１１ｂと接続している。
メッキ用共通電極線を、このようなパターンで配線すると、第１１図で示した従来のものと同様の機能を生じながら、導体パターン１３間のギャップＧ４を従来のもののギャップＧ２より、はるかに狭くすることができる。
なお、第５図及び第６図に示すメッキ用共通電極線は、本線２２ａを主基板２０の表面に形成し、支線２２ｂを主基板２０の裏面に形成してあるが、本線２２Ａを主基板２０の裏面に、また、支線２２ｂを主基板２０の表面に形成することも可能である。
【００１９】
第７図は、本発明のメッキ用共通電極線のさらに他のパターン例を拡大して示している。第７図におけるメッキ用共通電極線は、隣接する回路基板２０Ａ、２０Ａに設けられた複数のスルーホール１１を連続して接続する本線２２ａが、主基板２０の表裏両面に交互に形成されている。すなわち、主基板２０の表面ではＸカットラインを跨いで本線２２ａとしてのメッキ用共通電極線２２Ａが直線状に形成され、裏面ではＸカットラインを跨いで本線２２ａとしてのメッキ用共通電極線２２Ｂがクランク状に蛇行して形成されている。
【００２０】
第８図は、本発明のメッキ用共通電極線のさらに他のパターン例を示す要部拡大図を示している。第８図におけるメッキ用共通電極線は、第６図に示すパターン例の変形例である。このパターン例では、クランク状にＸカットラインを跨いで蛇行する本線２２ａを、スルーホール１１を介して主基板２０の表面と裏面に交互に形成してある。支線２２ｂは、本線２２ａと反対側の面においてスルーホール１１を介して形成してある。
【００２１】
第９図は、本発明のメッキ用共通電極線のさらに他のパターン例を示す要部拡大図を示している。第９図におけるメッキ用共通電極線も、第６図に示すパターン例の変形例である。このパターン例では、クランク状にＸカットラインを跨いで蛇行する本線２２ａを主基板２０の表面と裏面に不規則に形成してある。支線２２ｂは、この場合も、本線２２ａと反対側の面においてスルーホールを介して形成してある。
【００２２】
なお、本発明におけるメッキ用共通電極線のパターン形状及び本線と支線の位置関係は上記実施形態のものに限定されるものではなく、種々変形が可能である。
【００２３】
上記のようにして、電解メッキ処理の前に、パッドパターンを短絡するメッキ用共通電極線２２（２２ａ，２２ｂ）を形成し、電解メッキ処理により各パッドパターン上に電極材料を析出させて複数のパッド電極を一括して形成する。その結果、電極メッキ処理時に、メッキ用共通電極線２２により、各パッドパターンはすべて同電位となり、各パッドパターンの電極材料の析出量及び膜厚のばらつきが防止される。また、メッキ用共通電極線２２をカットラインＸ、Ｙを跨いで蛇行状に形成し、ダイシングするようにしてあるので、ダイシング工程で多少の位置のずれが生じても、確実にメッキ用共通電極線２２を切断することができる。その結果、個々の回路基板装置におけるメッキ用共通電極線の短絡ショート不良がなくなる。また、ダイシング工程における切断幅が狭くて済むので基板材料のむだを生じることなく主基板を切断して個々の回路基板に分割することができる。
【００２４】
【発明の効果】
このような構成からなる本発明のメッキ用共通電極線によれば、隣接する個々の回路基板はダイシングにより基板材料のむだを生じることなく分割される。また、主基板の表裏面に形成されたメッキ用共通電極線より、導体パターン間の間隔が狭められても、個々の回路基板は短絡することなく確実に分割される。その結果、回路基板の端子数が著しく増加し、市場が要求する高密度化実装な回路基板の提供が可能となる。
【００２５】
【産業上の利用可能性】
電子部品を高密度実装する回路基板として有効に利用することができ、特に小型の携帯機器、たとえば、電子時計、通信機器などに用いると好適である。
【図面の簡単な説明】
【図１】 第１図は、主基板のＩＣ搭載側に形成した本発明にかかるメッキ用共通電極線の一パターン例を示す。
【図２】 第２図は、第１図の主基板の半田バンプ形成側に現れるメッキ用共通電極線の一パターン例を示す。
【図３】 第３図は、第２図における二点鎖線で囲んだＥ部の拡大図を示す。
【図４】 第４図は、第３図の要部拡大図を示す。
【図５】 第５図は、本発明にかかるメッキ用共通電極線の他のパターン例を第３図の場合と同様に示した拡大図を示す。
【図６】 第６図は第５図の要部拡大図を示す。
【図７】 第７図は、本発明にかかるメッキ用共通電極線のさらに他のパターン例を第３図の場合と同様に示した拡大図を示す。
【図８】 第８図は、本発明にかかるメッキ用共通電極線のさらに他のパターン例を第４図の場合と同様に示した要部拡大図を示す。
【図９】 第９図は、本発明にかかるメッキ用共通電極線のさらに他のパターン例を第４図の場合と同様に示した要部拡大図を示す。
【図１０】 第１０図は、従来のメッキ用共通電極線パターン例を示す回路基板の部分平面図である。
【図１１】 第１１図は、他の従来のメッキ用電極線のパターン例における要部拡大図を示す。
【技術分野】
本発明は、主基板に複数個分の回路基板の導体パターンを一括して形成するためのメッキ用共通電極線に関し、例えば、ボールグリットアレイ（ＢＧＡ）型の半導体パッケージ用回路基板の電極パッドと導体パターンを一括して形成するメッキ用共通電極線に関するものである。
【０００２】
【背景技術】
近年、半導体パッケージの小型化、高密度化に伴いベア・チップを直接フェイスダウンで、基板上に実装するフリップチップボンディング及びワイヤーボンディングされたボールグリッドアレイ（ＢＧＡ）型半導体パッケージが開発されている。
また、カメラ一体型ＶＴＲや携帯電話機等の登場により、ベア・チップとほぼ同じ寸法の小型パッケージ、所謂ＣＳＰ（チップサイズ／スケール・パッケージ）を載せた携帯機器が相次いで登場してきている。このＣＳＰの開発は急速に進み、その市場要求が本格化している。
【０００３】
従来、ＴＡＢ用のフレキシブルフィルムを用いた配線基板として、日本国特公平７−６６９３２号公報にその技術が開示されている。この技術は、同公報の図１に示すように、集積回路用のエッチング配線４における電気的接続及び短絡用フレームにおいて、隣接する集積回路の配線との接続点２に至るリード線１が蛇行状に形成されている。従って、隣接する集積回路との間を、切断箇所７で切断することにより、材料のむだを生じることなく集積回路が分割される。その際、蛇行パターンは、切断箇所７での切断によってすべて短絡結合が分離され、それぞれの集積回路における端子（リード線）として形成される。
【０００４】
第１０図は、日本国特開平９−５５３９８号に記載の他の従来メッキ用共通電極線の一パターンを示す隣接するチップ回路の部分平面図である。
第１０図において、半導体基板１０は、複数個分のチップ回路を同一の半導体基板１０に一括して形成してある。この半導体基板１０は、シリコン基板からなり、所定の大きさにカットされ多数のチップ回路に分割される。
【０００５】
メッキ用共通電極線１２は、前記隣接する個々のチップ回路１０Ａの電極パッド１４に接続している。また、メッキ用共通電極線１２は、カットラインＸ、Ｙを跨いでクランク状に蛇行して形成されている。
個々のチップ回路１０Ａにおける配線（導体）パターン１３は、前記メッキ用共通電極線１２によって形成される。
【０００６】
電極パッド１４は、半導体基板１０の能動面側に配設されている。この電極パッド１４は、前記配線パターン１３と接続し外部接続用電極として機能する。
メッキ用共通電極線１２は、所定の幅を有し、カットラインＸを跨いでクランク状に蛇行している。しかも、メッキ用共通電極線１２は、主基板１０の同一表面に形成されているので、隣接するメッキ用共通電極線１２どうしが接触しないようにするため、配線パターン１３の間に一定のギャップＧ１を設けてある。
【０００７】
第１１図は、さらに他の従来のメッキ用共通電極線のパターンを示す要部拡大平面図である。メッキ用共通電極線１２は、配線パターン（導体パターン）間を次々と連続していく本線１２ａと、この本線１２ａから分岐して形成された特定のパッドを接続する支線１２ｂからなっている（第１１図では一部のみ図示）。そして、この場合も、隣接するメッキ用共通電極線１２（１２ａ、１２ｂ）どうしが接触しないようにするため、配線パターン１３の間に一定のギャップＧ２を設けてある。
【０００８】
これら従来技術にあっては、電解メッキ処理の前にパッドパターンを短絡するメッキ用共通電極線１２を設け、その後、電解メッキ処理により各パッドパターン上に電極材料を析出させて複数のパッド電極を一括して形成する。この電解メッキ処理時に、メッキ用共通電極線１２より各パッドパターンはすべて同電位となり、各パッドパターンの電極材料の析出量及び膜厚のばらつきが防止される。メッキ用共通電極線１２をカットラインＸ、Ｙに跨って蛇行状に形成することにより、ダイシング工程で若干のダイシングの位置ずれが生じても、確実にメッキ用共通電極線１２を切断（導通遮断）することができ、個々の回路基板１０Ａにおけるメッキ用共通電極線の短絡によるショート不良がなくなる。また、ダイシング工程における切断幅が狭くてすむので、基板材料のむだを生じることなく、個々の回路基板１０Ａを切断・分割することができる。
【０００９】
しかしながら、上記した従来技術のメッキ用共通電極線には次の様な問題点がある。
すなわち、メッキ用共通電極線１２は、カットラインを跨いでクランク状に蛇行するよう形成してある。また、メッキ用共通電極線１２は、所定の幅を有し、しかも主基板の同一表面に形成されているので、隣接するメッキ用共通電極線どうし、あるいはメッキ用共通電極線と配線パターン（導体パターン）が接触しないようにするため配線パターン１３、１３の間に所定のギャップＧ１、Ｇ２を設ける必要がある。このため、回路基板の一辺当たり形成する端子数（ピン数）に限度があり、高密度に端子を形成することが困難である。
なお、メッキ用共通電極線の形状を、クランク状から傾斜上にしても同様の理由によって端子数を増加させることが難しい。
【００１０】
【発明が解決しようとする課題】
そこで、本発明は、ダイシング時における基板材料のむだを無くすとともに、配線パターンの間の間隙を可能な限り狭くして、個々の回路基板の一辺当たりの端子数を増加させ、高密度化に対応可能であって信頼性の高い主基板のメッキ用共通電極線の提供を目的とする。
【００１１】
【課題を解決するための手段】
このような目的を達成するため、本発明は、主基板に複数個分の回路基板の導体パターンを一括して形成し、メッキ用共通電極線を介して前記複数個分の回路基板の導体パターンを同時にメッキする主基板のメッキ用共通電極線において、前記複数個分の回路基板のパッドにそれぞれ接続する前記メッキ用共通電極線が、前記主基板の表裏両面にスルーホールを介して形成され、かつ、表裏両面のいずれにおいても、前記複数個分の回路基板に分割するためのカットラインを跨いで隣接する回路基板から配線された構成としてある。
このとき、前記メッキ用共通電極線は、カットラインに沿って蛇行して形成することが好ましい。
【００１２】
また、具体的には、互いに隣接する二つの回路基板におけるスルーホールを交互に連続して接続するための前記メッキ用共通電極線を本線として前記基板表面に形成し、前記本線から分岐して特定のパッドと接続する他のメッキ用共通電極線を支線として前記基板裏面に形成した構成としてある。
そして、好ましくは、互いに隣接する二つの回路基板におけるスルーホールを交互に連続して接続するための前記メッキ用共通電極線を本線として前記基板の裏面又は表面に形成し、前記スルーホールから分岐して特定のスルーホールと接続するための前記他のメッキ用共通電極線を支線として前記基板の表面又は裏面に形成した構成としてある。
【００１３】
【発明を実施するための最良の形態】
本発明を、添付の図面にもとづいて詳細に説明する。
第１図及び第２図において、主基板２０からは複数個（図面では４個）の回路基板２０Ａが切断、分割されるようになっている。個々の回路基板２０Ａの表面側には、ＩＣチップ２１の図示しないパッド電極に対応してＩＣ接続用のボンディングパターン２４が放射状に配置されている。このボンディングパターン２４は、ＩＣチップ２１のパッド電極とワイヤーボンディングされる。
個々の回路基板２０Ａの周縁には、カットラインＸ、Ｙに沿って複数個（図面では一辺に１３個）のスルーホール１１が形成してある。メッキ用共通電極線２２は、主基板２０の外部接続用導体パターンである半田バンプの形成側（表面）に形成される電極線２２Ａと、電子部品搭載側（裏面）に形成される電極線２２Ｂからなっている。メッキ用共通電極線２２Ａ、２２Ｂは、スルーホール１１を介して接続されると共に、個々の回路基板２０Ａに分割するためのカットラインＸ、Ｙに跨がり、全体として蛇行して形成されている。
【００１４】
第１図及び第２図では、カットラインＸにメッキ用共通電極線２２Ａが直交し、メッキ用電極線２２Ｂが傾交しており、カットラインＹにメッキ用共通電極線２２Ａが傾交し、メッキ用電極線２２Ｂが直交している。このメッキ用共通電極線２２Ａ、２２Ｂは、スルーホール１１を介して、第１図ではＩＣ接続用のボンディングパターンに、第２図では、半田ボールパッド１４にそれぞれ接続する導体パターン１３に接続されている。すなわち、互いに隣合う位置関係で形成されたメッキ用共通電極線２２Ａとメッキ用共通電極線２２Ｂは、それぞれ回路基板２０Ａの表裏面に、カットラインを跨ぐように形成されている。そして、それぞれのメッキ用共通電極線２２Ａ、２２Ｂを、スルーホール１１を介して連続的に接続することにより、メッキ用共通電極線全体がカットラインＸ、Ｙを跨いで蛇行したメッキ用共通電極線を構成している。
【００１５】
第３図は、第２図の二点鎖線で囲むＥ部を示している。第４図は第３図の要部拡大図である。
主基板２０を構成する個々の回路基板２０Ａの周縁には、カットラインＸ、Ｙに沿ってスルーホール１１が所定のピッチ、所定の寸法で形成されている。これらメッキ用共通電極線２２Ａ及び２２Ｂは主基板２０の表裏面においてカットラインＸ、Ｙを跨いで蛇行状に形成され、且つ、所定の幅を有している。
したがって、隣接する導体パターン１３どうしが接触しないように、両導体パターン１３の間にギャップＧ３を設けてある。しかしながら、メッキ用共通電極線２２Ａ、２２Ｂは、主基板２０の表裏面に分けて形成してあるので、導体パターン１３とメッキ用共通電極線２２Ｂが接触することはなく、前記ギャップＧ３を可能な限り接近させて狭くすることができる。
【００１６】
これにより、個々の回路基板２０Ａにおける一辺当たりの端子数を増やすことができる。例えば、第３図に示す本発明の一実施例の場合は、回路基板２０Ａの一辺当たり１３個の端子数を形成できるのに対し、前述した従来例のもの（第１０図）では９個の端子しか形成できない。このように、本発明によれば従来に比べ、端子数が一辺当たり４個増えるので回路基板２０Ａの四辺ではその４倍、すなわち、１６個の端子数が増加することになり、さらなる高密度実装を可能とする。
なお、ここで、第４図に示すように、一の回路基板におけるスルーホールを奇数番とし、他の一の回路基板におけるスルーホールを偶数番とすると、奇数番１１（１）から偶数番１２（２）のスルーホールを接続するメッキ用共通電極線２２Ａが主基板２０の表面に形成してあり、偶数番１１（２）から奇数番のスルーホール１１（３）を接続するメッキ用共通電極線２２Ｂが、主基板２０の裏面に形成してあることになる。
【００１７】
第５図は、本発明のメッキ用共通電極線の他のパターン例を拡大して示している。
第５図におけるメッキ用共通電極線は、主基板２０の表面において、複数のスルーホール１１を連続して接続し、本線２２ａとして機能するメッキ用共通電極線２２Ａと、この本線２２ａとスルーホール１１を介して分岐接続され、回路基板２０Ａの内側に配置された内側パッド１４ａと接続する支線２２ｂとして機能するメッキ用共通電極線２２Ｂとからなっている。
【００１８】
第６図は、第５図の要部拡大図である。本線２２ａとして機能するスルーホール１１（２）からのメッキ用共通電極線２２Ａは、Ｘカットラインを跨いでクランク状に蛇行して配線され、隣接する回路基板２０Ａに設けられたスルーホール１１（３）と接続している。
また、支線２２ｂとして機能するスルーホール１１（１）からのメッキ用共通電極線２２Ｂは、隣接する回路基板２０Ａの内側パッド用スルーホール１１ａとＸカットラインを跨いで接続するとともに、再度分岐され、Ｘカットラインを跨いで迂回し自らの回路基板の内側パッド用スルーホール１１ｂと接続している。
メッキ用共通電極線を、このようなパターンで配線すると、第１１図で示した従来のものと同様の機能を生じながら、導体パターン１３間のギャップＧ４を従来のもののギャップＧ２より、はるかに狭くすることができる。
なお、第５図及び第６図に示すメッキ用共通電極線は、本線２２ａを主基板２０の表面に形成し、支線２２ｂを主基板２０の裏面に形成してあるが、本線２２Ａを主基板２０の裏面に、また、支線２２ｂを主基板２０の表面に形成することも可能である。
【００１９】
第７図は、本発明のメッキ用共通電極線のさらに他のパターン例を拡大して示している。第７図におけるメッキ用共通電極線は、隣接する回路基板２０Ａ、２０Ａに設けられた複数のスルーホール１１を連続して接続する本線２２ａが、主基板２０の表裏両面に交互に形成されている。すなわち、主基板２０の表面ではＸカットラインを跨いで本線２２ａとしてのメッキ用共通電極線２２Ａが直線状に形成され、裏面ではＸカットラインを跨いで本線２２ａとしてのメッキ用共通電極線２２Ｂがクランク状に蛇行して形成されている。
【００２０】
第８図は、本発明のメッキ用共通電極線のさらに他のパターン例を示す要部拡大図を示している。第８図におけるメッキ用共通電極線は、第６図に示すパターン例の変形例である。このパターン例では、クランク状にＸカットラインを跨いで蛇行する本線２２ａを、スルーホール１１を介して主基板２０の表面と裏面に交互に形成してある。支線２２ｂは、本線２２ａと反対側の面においてスルーホール１１を介して形成してある。
【００２１】
第９図は、本発明のメッキ用共通電極線のさらに他のパターン例を示す要部拡大図を示している。第９図におけるメッキ用共通電極線も、第６図に示すパターン例の変形例である。このパターン例では、クランク状にＸカットラインを跨いで蛇行する本線２２ａを主基板２０の表面と裏面に不規則に形成してある。支線２２ｂは、この場合も、本線２２ａと反対側の面においてスルーホールを介して形成してある。
【００２２】
なお、本発明におけるメッキ用共通電極線のパターン形状及び本線と支線の位置関係は上記実施形態のものに限定されるものではなく、種々変形が可能である。
【００２３】
上記のようにして、電解メッキ処理の前に、パッドパターンを短絡するメッキ用共通電極線２２（２２ａ，２２ｂ）を形成し、電解メッキ処理により各パッドパターン上に電極材料を析出させて複数のパッド電極を一括して形成する。その結果、電極メッキ処理時に、メッキ用共通電極線２２により、各パッドパターンはすべて同電位となり、各パッドパターンの電極材料の析出量及び膜厚のばらつきが防止される。また、メッキ用共通電極線２２をカットラインＸ、Ｙを跨いで蛇行状に形成し、ダイシングするようにしてあるので、ダイシング工程で多少の位置のずれが生じても、確実にメッキ用共通電極線２２を切断することができる。その結果、個々の回路基板装置におけるメッキ用共通電極線の短絡ショート不良がなくなる。また、ダイシング工程における切断幅が狭くて済むので基板材料のむだを生じることなく主基板を切断して個々の回路基板に分割することができる。
【００２４】
【発明の効果】
このような構成からなる本発明のメッキ用共通電極線によれば、隣接する個々の回路基板はダイシングにより基板材料のむだを生じることなく分割される。また、主基板の表裏面に形成されたメッキ用共通電極線より、導体パターン間の間隔が狭められても、個々の回路基板は短絡することなく確実に分割される。その結果、回路基板の端子数が著しく増加し、市場が要求する高密度化実装な回路基板の提供が可能となる。
【００２５】
【産業上の利用可能性】
電子部品を高密度実装する回路基板として有効に利用することができ、特に小型の携帯機器、たとえば、電子時計、通信機器などに用いると好適である。
【図面の簡単な説明】
【図１】 第１図は、主基板のＩＣ搭載側に形成した本発明にかかるメッキ用共通電極線の一パターン例を示す。
【図２】 第２図は、第１図の主基板の半田バンプ形成側に現れるメッキ用共通電極線の一パターン例を示す。
【図３】 第３図は、第２図における二点鎖線で囲んだＥ部の拡大図を示す。
【図４】 第４図は、第３図の要部拡大図を示す。
【図５】 第５図は、本発明にかかるメッキ用共通電極線の他のパターン例を第３図の場合と同様に示した拡大図を示す。
【図６】 第６図は第５図の要部拡大図を示す。
【図７】 第７図は、本発明にかかるメッキ用共通電極線のさらに他のパターン例を第３図の場合と同様に示した拡大図を示す。
【図８】 第８図は、本発明にかかるメッキ用共通電極線のさらに他のパターン例を第４図の場合と同様に示した要部拡大図を示す。
【図９】 第９図は、本発明にかかるメッキ用共通電極線のさらに他のパターン例を第４図の場合と同様に示した要部拡大図を示す。
【図１０】 第１０図は、従来のメッキ用共通電極線パターン例を示す回路基板の部分平面図である。
【図１１】 第１１図は、他の従来のメッキ用電極線のパターン例における要部拡大図を示す。
Claims (7)
- 主基板に複数個分の回路基板の導体パターンを一括して形成し、メッキ用共通電極線を介して前記複数個分の回路基板の導体パターンを同時にメッキする主基板のメッキ用共通電極線において、
前記主基板は、前記複数個分の回路基板に分割するためのカットラインと、互いに隣接する二つの前記回路基板の前記カットラインに沿って形成された合計ｎ個のスルーホールと、を有し、
前記メッキ用共通電極線２２は、前記主基板の両面に形成され、
このうち、一方の面に形成されたメッキ用共通電極線２２Ａ（２２ａ）は、前記カットラインを跨いで、前記二つの回路基板のうち一の回路基板に形成された一のスルーホール１１（２）から他の回路基板に形成された一のスルーホール１１（１）へ、前記カットラインに直交する線又は蛇行線によって接続し、
また、他方の面に形成されたメッキ用共通電極線２２Ｂ（２２ｂ）は、前記カットラインを跨いで、前記二つの回路基板のうち一の回路基板に形成された前記一のスルーホール１１（２）から他の回路基板に形成された前記一のスルーホール１１（１）とは異なるスルーホール１１（３）へ、前記カットラインに傾交する線又は蛇行線によって接続する
ことを特徴とするメッキ用共通電極線。 - 前記主基板の両面に形成した前記メッキ用共通電極線によって、前記一の回路基板に形成された複数のスルーホール１１（２，４，・・，ｎ）と、前記他の回路基板に形成された複数のスルーホール１１（１，３，・・，ｎ−１）を、交互に連続して接続した請求項１記載のメッキ用共通電極線。
- 前記スルーホールの一つから、前記メッキ用共通電極線が分岐して形成された請求項１又は２に記載のメッキ用共通電極線。
- 主基板に複数個分の回路基板の導体パターンを一括して形成し、メッキ用共通電極線を介して前記複数個分の回路基板の導体パターンを同時にメッキする主基板のメッキ用共通電極線において、
前記主基板は、前記複数個分の回路基板に分割するためのカットラインと、互いに隣接する二つの前記回路基板の前記カットラインに沿って形成された複数個のスルーホールと、を有し、
前記メッキ用共通電極線２２は、前記主基板の両面に形成され、
このうち、一方の面に形成されたメッキ用共通電極線２２Ａ（２２ａ）は、前記カットラインを跨いで、前記二つの回路基板のうち一の回路基板に形成された一のスルーホール１１（２）から他の回路基板に形成された二つのスルーホール１１（１，３）へ、前記カットラインに直交する線，前記カットラインに傾交する線又は蛇行線によって接続し、
また、他方の面に形成されたメッキ用共通電極線２２Ｂ（２２ｂ）は、前記スルーホール１１（１）から前記カットラインを跨いで、前記他の回路基板に形成されたパッド用スルーホール（１１ａ）へ前記カットラインに傾交する線又は蛇行線によって接続する
ことを特徴としたメッキ用共通電極線。 - 主基板に複数個分の回路基板の導体パターンを一括して形成し、メッキ用共通電極線を介して前記複数個分の回路基板の導体パターンを同時にメッキする主基板のメッキ用共通電極線において、
前記主基板は、前記複数個分の回路基板に分割するためのカットラインと、互いに隣接する二つの前記回路基板の前記カットラインに沿って形成された複数個のスルーホールと、を有し、
前記メッキ用共通電極線２２は、前記主基板の両面に形成され、
このうち、一方の面に形成されたメッキ用共通電極線２２Ａ（２２ａ）は、前記カットラインを跨いで、前記二つの回路基板のうち一の回路基板に形成された一のスルーホール１１（２）から他の回路基板に形成された二つのスルーホール１１（１，３）へ、前記カットラインに直交する線，前記カットラインに傾交する線又は蛇行線によって接続し、
また、他方の面に形成されたメッキ用共通電極線２２Ｂ（２２ｂ）は、前記スルーホール１１（１）から、前記カットラインを跨いで前記他の回路基板を迂回して、前記一の回路基板に形成されたパッド用スルーホール（１１ｂ）へ蛇行線によってそれぞれ接続する
ことを特徴としたメッキ用共通電極線。 - 前記メッキ用共通電極線が、前記スルーホールを介して前記回路基板の両面に形成した前記導体パターンと接続されている請求項１，４又は５に記載のメッキ用共通電極線。
- 前記回路基板の表面に形成した前記導体パターンが電子部品接続用の電極パターンであり、裏面に形成した前記導体パターンが外部接続用の電極パターンである請求項６に記載のメッキ用共通電極線。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000110109 | 2000-04-12 | ||
| PCT/JP2001/002911 WO2001078139A1 (fr) | 2000-04-12 | 2001-04-04 | Fil d'electrode commune pour plaquage |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP4532807B2 true JP4532807B2 (ja) | 2010-08-25 |
Family
ID=18622681
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001574895A Expired - Lifetime JP4532807B2 (ja) | 2000-04-12 | 2001-04-04 | メッキ用共通電極線 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7154048B2 (ja) |
| JP (1) | JP4532807B2 (ja) |
| KR (1) | KR100775632B1 (ja) |
| TW (1) | TW544822B (ja) |
| WO (1) | WO2001078139A1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7181837B2 (en) * | 2004-06-04 | 2007-02-27 | Micron Technology, Inc. | Plating buss and a method of use thereof |
| KR100702016B1 (ko) * | 2005-02-02 | 2007-03-30 | 삼성전자주식회사 | 양면 실장 메모리 모듈의 인쇄 회로 기판 및 이를이용하는 양면 실장 메모리 모듈 |
| JP2006348371A (ja) * | 2005-06-20 | 2006-12-28 | Fujitsu Ltd | 電解めっき方法 |
| JP2009170561A (ja) * | 2008-01-15 | 2009-07-30 | Panasonic Corp | 配線基板およびその製造方法 |
| JP4484934B2 (ja) | 2008-02-26 | 2010-06-16 | 富士通メディアデバイス株式会社 | 電子部品及びその製造方法 |
| JP5188289B2 (ja) | 2008-06-26 | 2013-04-24 | ラピスセミコンダクタ株式会社 | プリント基板の製造方法 |
| TWI393969B (zh) * | 2009-05-27 | 2013-04-21 | Au Optronics Corp | 一種具有迴轉訊號傳輸線路之顯示基板及其製造方法 |
| JP5952032B2 (ja) * | 2012-03-07 | 2016-07-13 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
| US8808512B2 (en) | 2013-01-22 | 2014-08-19 | GTA, Inc. | Electrolyzer apparatus and method of making it |
| US9222178B2 (en) | 2013-01-22 | 2015-12-29 | GTA, Inc. | Electrolyzer |
| KR20220037857A (ko) * | 2020-09-18 | 2022-03-25 | 삼성전기주식회사 | 인쇄회로기판 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340609A (ja) * | 1998-05-26 | 1999-12-10 | Eastern Co Ltd | プリント配線板、および単位配線板の製造方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4426773A (en) * | 1981-05-15 | 1984-01-24 | General Electric Ceramics, Inc. | Array of electronic packaging substrates |
| JPH0766932A (ja) | 1993-08-24 | 1995-03-10 | Canon Inc | 原稿読取装置 |
| JPH08148770A (ja) | 1994-11-15 | 1996-06-07 | Sharp Corp | 配線基板 |
| JPH08153819A (ja) * | 1994-11-29 | 1996-06-11 | Citizen Watch Co Ltd | ボールグリッドアレイ型半導体パッケージの製造方法 |
| JPH0955398A (ja) | 1995-08-10 | 1997-02-25 | Murata Mfg Co Ltd | 半導体装置の製造方法 |
| JP3717660B2 (ja) * | 1998-04-28 | 2005-11-16 | 株式会社ルネサステクノロジ | フィルムキャリア及びバーンイン方法 |
| JP3020201B2 (ja) * | 1998-05-27 | 2000-03-15 | 亜南半導体株式会社 | ボールグリッドアレイ半導体パッケージのモールディング方法 |
| JP2001237346A (ja) * | 2000-02-23 | 2001-08-31 | Oki Electric Ind Co Ltd | 半導体素子搭載基板、及び半導体装置の製造方法 |
| JP2001332579A (ja) * | 2000-05-19 | 2001-11-30 | Advantest Corp | 半導体回路装置及びその製造方法 |
| US6319750B1 (en) * | 2000-11-14 | 2001-11-20 | Siliconware Precision Industries Co., Ltd. | Layout method for thin and fine ball grid array package substrate with plating bus |
| TW479334B (en) * | 2001-03-06 | 2002-03-11 | Siliconware Precision Industries Co Ltd | Electroplated circuit process in the ball grid array chip package structure |
| US6903442B2 (en) * | 2002-08-29 | 2005-06-07 | Micron Technology, Inc. | Semiconductor component having backside pin contacts |
-
2001
- 2001-04-04 KR KR1020017015362A patent/KR100775632B1/ko active IP Right Grant
- 2001-04-04 WO PCT/JP2001/002911 patent/WO2001078139A1/ja active Application Filing
- 2001-04-04 JP JP2001574895A patent/JP4532807B2/ja not_active Expired - Lifetime
- 2001-04-04 US US09/979,071 patent/US7154048B2/en not_active Expired - Lifetime
- 2001-04-11 TW TW090108628A patent/TW544822B/zh not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11340609A (ja) * | 1998-05-26 | 1999-12-10 | Eastern Co Ltd | プリント配線板、および単位配線板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20020018676A (ko) | 2002-03-08 |
| TW544822B (en) | 2003-08-01 |
| US7154048B2 (en) | 2006-12-26 |
| KR100775632B1 (ko) | 2007-11-13 |
| WO2001078139A1 (fr) | 2001-10-18 |
| US20020157958A1 (en) | 2002-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3429718B2 (ja) | 表面実装用基板及び表面実装構造 | |
| KR101436036B1 (ko) | 플립 칩 실장 기판 | |
| US6319750B1 (en) | Layout method for thin and fine ball grid array package substrate with plating bus | |
| JP4532807B2 (ja) | メッキ用共通電極線 | |
| KR100589530B1 (ko) | 전자 부품 장치, 그 제조 방법 및 집합 회로 기판 | |
| US10553514B2 (en) | Substrate strip including conductive plane around periphery of chip mounting regions and method of manufacturing semiconductor package using the same | |
| JP3927783B2 (ja) | 半導体部品 | |
| JP2011142185A (ja) | 半導体装置 | |
| US20010042924A1 (en) | Semiconductor package | |
| US20070252286A1 (en) | Mounting substrate | |
| US20080083984A1 (en) | Wiring board | |
| JPH0562978A (ja) | フリツプチツプ | |
| TW200531235A (en) | Multi-chip package structure | |
| JP3831109B2 (ja) | 半導体パッケージ | |
| JP4159631B2 (ja) | 半導体パッケージの製造方法 | |
| JP2004235351A (ja) | 半導体装置 | |
| JP3875407B2 (ja) | 半導体パッケージ | |
| JP4030363B2 (ja) | 半導体装置 | |
| TWI853397B (zh) | 基板和半導體裝置 | |
| JP2004363224A (ja) | 半導体チップの接続構造 | |
| JP2001237346A (ja) | 半導体素子搭載基板、及び半導体装置の製造方法 | |
| JP2003068859A (ja) | 半導体チップ及びこれを用いた半導体装置 | |
| JP2000068415A (ja) | チップスケ―ルパッケ―ジ素子の製造方法及びチップスケ―ルパッケ―ジ素子 | |
| JP2004319792A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3666649B2 (ja) | 半導体集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100608 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100611 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4532807 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130618 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150618 Year of fee payment: 5 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |