JP2001332579A - 半導体回路装置及びその製造方法 - Google Patents

半導体回路装置及びその製造方法

Info

Publication number
JP2001332579A
JP2001332579A JP2000148044A JP2000148044A JP2001332579A JP 2001332579 A JP2001332579 A JP 2001332579A JP 2000148044 A JP2000148044 A JP 2000148044A JP 2000148044 A JP2000148044 A JP 2000148044A JP 2001332579 A JP2001332579 A JP 2001332579A
Authority
JP
Japan
Prior art keywords
bonding pad
semiconductor circuit
semiconductor
circuit device
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2000148044A
Other languages
English (en)
Inventor
Tomohiko Eomo
知彦 江面
Junichi Suzuki
純一 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2000148044A priority Critical patent/JP2001332579A/ja
Priority to TW090110588A priority patent/TW525283B/zh
Priority to US09/851,987 priority patent/US20010045663A1/en
Priority to DE10125750A priority patent/DE10125750A1/de
Priority to CN01121432A priority patent/CN1325139A/zh
Priority to KR1020010027316A priority patent/KR20010105285A/ko
Publication of JP2001332579A publication Critical patent/JP2001332579A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 回路領域を広くし、且つ配線の寄生成分を低
減した半導体回路装置を提供することを目的とする。 【解決手段】 本発明において、半導体回路装置１０
は、半導体基板７０、半導体回路６０、ボンディングパ
ッド３０及び配線５０を有する。半導体回路６０は、半
導体基板７０の上面７４に形成される。ボンディングパ
ッド３０は、半導体基板７０の側面７２ａに形成され、
アルミ等の配線５０により半導体回路６０に含まれる半
導体素子と、電気的に接続される。ボンディングパッド
を半導体基板の側面に形成することにより、半導体基板
の上面における半導体回路領域を広く取ることが可能と
なる。また、半導体回路装置同士の接続に金ワイヤ等を
用いる必要がないため、寄生成分を低減できる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体回路を有す
る半導体回路装置に関し、特に半導体回路に含まれる半
導体素子と電気的に接続する、ボンディングパッドを有
する半導体回路装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、半導体回路装置の高集積化に関す
る研究開発が盛んに進められている。しかし、素子や配
線の微細化はほぼ限界に達しており、半導体基板におけ
る回路領域の増大が要求されている。
【０００３】図１は、従来の半導体回路装置２０の上面
図である。この半導体回路装置２０は、半導体基板７０
の上面７４に、ボンディングパッド４０、配線５０及び
半導体回路６０を有する。半導体回路６０は、同一面に
設けられたボンディングパッド４０と、アルミ等の配線
５０によって電気的に接続されている。
【０００４】
【発明が解決しようとする課題】図１で示される半導体
回路装置２０では、ボンディングパッド４０が半導体回
路６０と同一面に設けられているので、回路領域を大き
くすることが困難であった。また、金ワイヤがボンディ
ングパッド４０と外部導体とを接続するために用いられ
る。金ワイヤにおける、寄生成分は電気的な損失を生じ
させ、半導体回路装置の電気的設計を困難なものにして
いた。
【０００５】そこで本発明は、上記の課題を解決するこ
とのできる半導体回路装置を提供することを目的とす
る。この目的は特許請求の範囲における独立項に記載の
特徴の組み合わせにより達成される。また従属項は本発
明の更なる有利な具体例を規定する。
【０００６】
【課題を解決するための手段】従って、上記課題を解決
するために、本発明の第１の形態は、半導体基板の上面
に形成された半導体回路と、半導体回路に含まれる半導
体素子と電気的に接続し、半導体基板の側面に形成され
たボンディングパッドとを備えたことを特徴とする半導
体回路装置を提供する。
【０００７】ボンディングパッドを半導体基板の側面に
形成することにより、半導体基板の上面における半導体
回路領域を広く取ることが可能となる。
【０００８】本発明の第１の形態において、ボンディン
グパッドの上部が、半導体基板の上面に形成されていて
もよい。また、ボンディングパッドの上部が、半導体回
路と電気的に接続されていることが好ましい。また、半
導体基板の側面に切り欠き部が設けられ、ボンディング
パッドの下部が切り欠き部に形成されていてもよい。
【０００９】また、ボンディングパッドの上部が、ボン
ディングパッドの下部と異なる材料によって形成されて
いてもよい。また、ボンディングパッドが、ボンディン
グパッドが形成された半導体基板の側面とは異なる側面
にも形成されていてもよい。また、ボンディングパッド
が、所定の間隔で半導体基板の側面に設けられていても
よい。また、ボンディングパッドの下部が金により形成
されていてもよい。
【００１０】また、本発明の第２の形態は、半導体基板
の上面に第1のボンディングパッドを形成し、半導体基
板の下面から上面に貫通し、且つ上面における貫通口が
第1のボンディングパッドに覆われる貫通部を形成し、
貫通部の表面及び第1のボンディングパッドの底面に導
電性材料を付着させ、第２のボンディングパッドを形成
し、半導体基板を切断し、第１のボンディングパッド及
び第２のボンディングパッドを、半導体基板の切断面に
表出させることを特徴とする半導体回路装置の製造方法
を提供する。
【００１１】また、本発明の第３の形態は、第１の半導
体基板の上面に第１の半導体回路及び第１の半導体基板
の側面に第１のボンディングパッドを有し、第１の半導
体回路に含まれる半導体素子と第１のボンディングパッ
ドとが電気的に接続された、第１の半導体回路装置と、
第２の半導体基板の上面に第２の半導体回路および第２
の半導体基板の側面に第２のボンディングパッドを有
し、第２の半導体回路に含まれる半導体素子と第２のボ
ンディングパッドとが電気的に接続された、第２の半導
体回路装置とを備え、第１のボンディングパッドと、第
２のボンディングパッドとが、電気的に接続されている
ことを特徴とする半導体回路装置を提供する。
【００１２】半導体回路装置同士の接続において、金ワ
イヤ等の配線を必要としないので、金ワイヤ等の寄生成
分を低減することが可能となる。
【００１３】第１の半導体回路装置と第２の半導体回路
装置とが、第１及び第２の半導体基板の側面において当
接されていることが好ましい。また、第１のボンディン
グパッドが、第１の半導体基板の側面に設けられた第１
の切り欠き部に形成され、第２のボンディングパッド
が、第２の半導体基板の側面に設けられた第２の切り欠
き部に形成され、当接された第１の半導体基板の側面及
び第２の半導体基板の側面において、第１の切り欠き部
及び、第２の切り欠き部が導電性材料で充填されていて
もよい。
【００１４】尚、上記の発明の概要は、本発明の必要な
特徴の全てを列挙したものではなく、これらの特徴群の
サブコンビネーションも又、発明となりうる。
【００１５】
【発明の実施の形態】以下、発明の実施の形態を通じて
本発明を説明するが、以下の実施形態はクレームにかか
る発明を限定するものではなく、又実施形態の中で説明
されている特徴の組み合わせの全てが発明の解決手段に
必須であるとは限らない。
【００１６】図２は、本発明の一つの実施形態における
半導体回路装置１０の上面図である。半導体回路装置１
０は、半導体基板７０、半導体回路６０、ボンディング
パッド３０及び配線５０を有する。
【００１７】半導体回路６０は、半導体基板７０の上面
７４に形成される。ボンディングパッド３０は、半導体
基板７０の側面７２ａに形成され、アルミ等の配線５０
により半導体回路６０に含まれる半導体素子と、電気的
に接続される。
【００１８】ボンディングパッド３０は、半導体基板７
０の一つもしくは複数の側面に設けられるのが好まし
い。本実施形態においてはボンディングパッド３０が半
導体基板７０の側面７２ａに形成され、さらに７２ａと
は異なる複数の側面７２ｂ、７２ｃ及び７２ｄに形成さ
れている。
【００１９】またボンディングパッド３０は、任意に定
められる所定の間隔で半導体基板７０の側面に配置され
る。例えば、ボンディングパッド３０は、側面７２ａか
ら７２ｄにおいて一定の間隔を有して配置されてもよ
い。また、ボンディングパッド３０は、側面７２ａから
７２ｄ毎に異なる間隔を有して配置されてもよい。さら
に、異なる半導体回路装置１０同士を当接させて電気的
に接続させるときに、側面に設けられたボンディングパ
ッド３０同士が互いに接触するように、それぞれのボン
ディングパッド３０は、半導体基板７０の側面において
配置されるのが望ましい。
【００２０】図３は、半導体基板７０の側面７２ａに形
成されたボンディングパッド３０の構成を示す。
【００２１】図３（ａ）は半導体基板７０の側面７２ａ
に形成されたボンディングパッド３０の構成の一例を示
す。この例においては、半導体基板７０の側面７２ａに
切り欠き部３２が設けられている。切り欠き部３２は側
面７２ａを半導体基板７０の上面７４から半導体基板７
０の下面まで切り欠いて形成されるのが好ましい。別の
実施例では、切り欠き部３２が半導体基板７０の上面７
４から、半導体基板７０の上面７４と下面の間の位置ま
で、側面７２ａを切り欠いて形成されても良く、また、
切り欠き部３２が、半導体基板７０の下面から半導体基
板７０の上面７４と下面の間の位置まで、側面７２ａを
切り欠いて形成されてもよい。さらに、切り欠き部３２
は、半導体基板７０の上面７４から下面の間の第１位置
から、半導体基板７０の上面７４から下面の間の第２位
置の間で側面７２ａを切り欠いて形成されてもよい。切
り欠き部３２は、半円柱形状を有しても良く、半円錐形
状を有してもよい。また、切り欠き部３２は多角形形状
を有しても良く、多角錘形状を有してもよい。
【００２２】ボンディングパッド３０の上面は、半導体
基板７０の上面７４において表出してもよい。配線５０
は、ボンディングパッド３０の上面に電気的に接続して
も良く、また、半導体基板７０の内部でボンディングパ
ッドの上面と下面の間の領域に電気的に接続してもよ
い。さらに、配線５０は、ボンディングパッド３０の下
面に電気的に接続してもよい。
【００２３】図示される例においては、ボンディングパ
ッド３０は、切り欠き部３２の表面全体にメッキ法など
により形成されている。別の例においては、ボンディン
グパッド３０は、切り欠き部３２を充填するように形成
されても良く、また、切り欠き部３２の表面の一部に形
成されてもよい。ボンディングパッド３０は導電性材料
により形成される。例えば、ボンディングパッド３０は
金によって構成されてもよい。
【００２４】図３（ｂ）は半導体基板７０の側面７２ａ
に形成されたボンディングパッド３０の構成の一例を示
している。この例においては、半導体基板７０の側面７
２ａに切り欠き部３２が設けられている。切り欠き部３
２は図３（ａ）に関連して説明した構成と同様の構成を
有してよい。
【００２５】ボンディングパッド３０は、上部３６及び
下部３４を有する。上部３６は、半導体基板７０の上面
７４に形成されており、下部３４は、半導体基板７０の
側面７２ａに設けられた切り欠き部３２に形成されてい
る。ボンディングパッド３０の上部３６は、ボンディン
グパッド３０の下部３４と電気的に接続されている。ボ
ンディングパッド３０の上部３６は、ボンディングパッ
ド３０の下部３４の上面と電気的に接続しても良く、ま
た、ボンディングパッド３０の下部３４の上面及び側面
と電気的に接続してもよい。配線５０は、ボンディング
パッド３０の上部３６と電気的に接続される。ボンディ
ングパッド３０の上部３６は、配線５０を介して、半導
体回路６０（図示せず）に含まれる半導体素子と電気的
に接続される。
【００２６】図示される例においては、ボンディングパ
ッド３０の下部３４が、切り欠き部３２の表面全体及び
ボンディングパッド３０の上部３６の下面全体にメッキ
法などにより形成されている。別の例においては、ボン
ディングパッド３０の下部３４は、切り欠き部３２を充
填するように形成されても良く、また、切り欠き部３２
の表面の一部もしくは全体及び、ボンディングパッド３
０の上部３６の下面の一部もしくは全体に形成されても
よい。
【００２７】ボンディングパッド３０の下部３４は導電
性材料により形成される。例えば、ボンディングパッド
３０の下部３４は金によって構成されてもよい。ボンデ
ィングパッド３０の上部３６は導電性材料により形成さ
れる。ボンディングパッド３０の上部３６は、ボンディ
ングパッド３０の下部３４とは異なる材料によって形成
されても良く、また、ボンディングパッド３０の下部３
４と同じ材料によって形成されてもよい。
【００２８】図４は、半導体基板の側面にボンディング
パッドを有する半導体回路装置１０を、複数有する複合
半導体回路装置１００の構成を示す。
【００２９】図４（ａ）は、側面にボンディングパッド
を有する半導体回路装置１０ａ、１０ｂ、１０ｃ及び１
０ｄを有する、複合半導体回路装置１００の構成の一例
を示す。半導体回路装置１０ａは、半導体基板７０ａの
上面に半導体回路６０ａと、半導体基板７０ａの側面に
ボンディングパッド３０ａとを有し、半導体回路６０ａ
に含まれる半導体素子とボンディングパッド３０ａと
が、配線５０ａを介して電気的に接続されている。半導
体回路装置１０ｂ、１０ｃ及び１０ｄは、半導体回路装
置１０ａの構成と同様の構成を有している。半導体回路
装置１０ａから１０ｄは、図２及び図３に関連して説明
した、半導体回路装置１０と同一、又は同様の構成を有
するのが好ましい。図４（ａ）において、複合半導体回
路装置１００は、４つの半導体回路装置１０ａから１０
ｄを有しているが、別の実施例においては、２以上の半
導体回路装置１０を有していればよい。
【００３０】半導体回路装置１０ａ、１０ｂ、１０ｃ及
び１０ｄは、それぞれ隣り合う他の半導体回路装置１０
と、それぞれのボンディングパッド３０ａから３０ｄを
介して電気的に接続されている。たとえば図４（ａ）に
おいて、半導体回路装置１０ａのボンディングパッド３
０ａと、半導体回路装置１０ｂのボンディングパッド３
０ｂとは、電気的に接続されている。また、半導体回路
装置１０ａのボンディングパッド３０ａと、半導体回路
装置１０ｄのボンディングパッド３０ｄも、電気的に接
続されている。ただし、隣り合う半導体回路装置１０の
すべてが、電気的に接続されていなくてもよい。また、
隣り合う半導体回路装置１０は、それぞれの側面におい
て当接されていてもよい。
【００３１】複合半導体回路装置１００が有する半導体
回路装置１０ａから１０ｄは、それぞれ同形状であるこ
とが好ましい。しかし、複合半導体回路装置１００は形
状の異なる半導体回路装置１０を有してもよい。
【００３２】図４（ｂ）は、側面にボンディングパッド
を有する半導体回路装置１０ｅ及び１０ｆを有する、複
合半導体回路装置１００の構成の一例をしめす。半導体
回路装置１０ｅは、上面に切り欠き部を有している。半
導体回路装置１０ｆは、半導体回路装置１０ｅの凹部に
設けられている。
【００３３】半導体回路装置１０ｅは、半導体基板７０
ｅの上面に半導体回路６０ａと、半導体基板７０ｅの側
面にボンディングパッド３０ｅとを有し、半導体回路６
０ｅに含まれる半導体素子とボンディングパッド３０ｅ
とが、配線５０ｅを介して電気的に接続されている。
【００３４】半導体回路装置１０ｅのボンディングパッ
ド３０ｅと、半導体回路装置１０ｆのボンディングパッ
ド３０ｆとは、電気的に接続されている。また、それぞ
れの側面が当接されてもよい。
【００３５】図４（ｂ）において、複合半導体回路装置
１００は、２つの半導体回路装置１０を有しているが、
３以上の、側面にボンディングパッドを有する半導体回
路装置１０を有していてもよい。例えば、半導体回路装
置１０ｅは上面に複数の切り欠き部を有し、それぞれの
切り欠き部に、側面にボンディングパッドを有する半導
体回路装置１０を設けてもよい。
【００３６】図５は、半導体回路装置１０ａ及び１０ｂ
を、電気的に接続するように当接されたボンディングパ
ッド３０ａ及び３０ｂの断面を示す。
【００３７】図５（ａ）は、当接されたボンディングパ
ッド３０ａ及び３０ｂの構成の一例を示す断面図であ
る。ボンディングパッド３０ａ及び３０ｂは、図３
（ｂ）に関連して説明したボンディングパッド３０と同
様の構成を有している。
【００３８】ボンディングパッド３０ａの上部３６ａ
は、半導体基板７０ａの上面７４ａに形成され、配線５
０ａを介して半導体回路６０ａ（図示せず）に含まれる
半導体素子と電気的に接続されている。同様に、ボンデ
ィングパッド３０ｂの上部３６ｂは、半導体基板７０ｂ
の上面７４ａに形成され、配線５０ｂを介して半導体回
路６０ｂ（図示せず）に含まれる半導体素子と電気的に
接続されている。ボンディングパッド３０ａの下部３４
ａ及びボンディングパッド３０ｂの下部３４ｂは、それ
ぞれ半導体基板７０ａ及び７０ｂの側面に設けられた、
切り欠き部３２ａ及び３２ｂに形成されている。
【００３９】図示される例において、ボンディングパッ
ド３０ａ及び３０ｂは、電気的に接続されている。ボン
ディングパッド３０ａの上部３６ａの側面及び、ボンデ
ィングパッド３０ｂの上部３６ｂの側面とが当接され、
電気的に接続されている。また、ボンディングパッド３
０ａの上部３６ａの直下に存在する下部３４ａの一部及
び、ボンディングパッド３０ｂの上部３６ｂの直下に存
在する下部３４ｂの一部が当接され、電気的に接続され
ている。上部３６ａ及び上部３６ｂ、又は、下部３４ａ
及び下部３４ｂは、共に当接され、電気的に接続されて
いるのが好ましいが、どちらか一方の組み合わせが当接
され、電気的に接続されていてもよい。切り欠き部３２
ａ及び３２ｂにより、当接させた半導体基板７０ａ及び
７０ｂの下面７６ａ及び７６ｂには穴部７８が形成され
る。下面７６ａ及び７６ｂから見ると穴部７８は、ボン
ディングパッド３０ａの下部３４ａ及び、ボンディング
パッド３０ｂの下部３４ｂにより覆われている。
【００４０】図５（ｂ）は、図５（ａ）に関連して説明
した、ボンディングパッド３０ａ及び３０ｂにおいて、
穴部７８に導電性材料３８を充填した構成の一例を示す
断面図である。穴部７８には、導電性材料３８を充填す
るのが好ましいが、他の材料でもよい。また、穴部７８
全体に導電性材料３８を充填するのが好ましいが、穴部
７８の一部に導電性材料３８を充填してもよい。穴部７
８を充填することにより、機械的信頼性及び電気的信頼
性を向上することができる。
【００４１】図６は、図２及び図３に関連して説明した
半導体回路装置１０を製造する工程を示す。
【００４２】図６（ａ）に示されるように、半導体基板
７０の上面７４に第１のボンディングパッド９０を形成
する。第１のボンディングパッド９０はアルミ等の導電
性材料により形成される。また第１のボンディングパッ
ド９０は、予め半導体基板７０の上面７４に形成された
半導体回路（図示せず）に含まれる半導体素子と、予め
半導体基板７０の上面７４に形成された配線５０ａ及び
５０ｂを介して電気的に接続する。
【００４３】次に、図６（ｂ）に示されるように半導体
基板７０の上下を反転し、半導体基板７０の下面７６か
ら、半導体基板７０の上面７４に貫通し、且つ上面７４
における貫通口９４が第１のボンディングパッド９０に
覆われる貫通部８４を、エッチングにより形成する。半
導体基板７０の下面７６には、エッチングされるべき領
域以外に予めレジスト層８０が形成されていることが好
ましい。
【００４４】次に、図６（ｃ）に示されるように、貫通
部８４の表面に酸化膜８２を形成する。それから、貫通
部８４の表面及び第１のボンディングパッド９０の底面
８６にメッキ法等により金等の導電性材料を付着させ、
第２のボンディングパッド９２を形成する。本実施例で
は第２のボンディングパッド９２は、半導体基板７０の
エッチング領域の側壁に形成された酸化膜８２の表面及
び第１のボンディングパッド９０の底面８６に形成され
る。酸化膜８２は、金等の導電性材料が半導体基板７０
の内部に入り込まないように形成されるのが好ましい。
それから、図６（ｂ）に示されるレジスト層８０を除去
する。
【００４５】次に図６（ｄ）に示されるように、半導体
基板７０を切断線８８にて切断して半導体回路装置１０
ａ及び半導体回路装置１０ｂに分割する。切断線８８
は、貫通部８４のほぼ中央に定められるのが好ましい。
その結果、第１のボンディングパッド９０と、第２のボ
ンディングパッド９２とを、半導体回路装置１０ａ及び
１０ｂの、切断線８８による切断面に表出させる。以上
の工程により、本発明の図３（ｂ）に関連して説明した
ボンディングパッド３０を有した、半導体回路装置１０
を製造することが可能になる。
【００４６】図６（ｅ）は、図６（ａ）から図６（ｄ）
に関連して説明した半導体回路装置１０の製造方法によ
り製造された、半導体回路装置１０ａの構成の一例を示
す。半導体回路装置１０ａは、半導体基板７０ａの上面
７４ａに、第１ボンディングパッド９０を分割して形成
した、ボンディングパッドの上部３６ａを有している。
また、半導体回路装置１０ａは、切断線８８により基板
７０を切断したことにより表出した切断面である半導体
基板７０ａの側面７２ａに、第２のボンディングパッド
９２を切断線８８によって分割して形成したボンディン
グパッドの下部３４ａを有している。尚、図６（ｅ）に
示されるように、ボンディングパッドの上部３６ａは、
半導体回路６０ａに含まれる半導体素子と配線５０ａを
介して接続されるのが好ましい。またボンディングパッ
ドの下部３４ａは酸化膜８２ａの表面に形成されている
のが好ましい。
【００４７】以上、本発明を実施の形態を用いて説明し
たが、本発明の技術的範囲は上記実施の形態に記載の範
囲には限定されない。上記実施の形態に、多様な変更又
は改良を加えることができるのが当業者に明らかであ
る。その様な変更又は改良を加えた形態も本発明の技術
的範囲に含まれ得ることが、特許請求の範囲の記載から
明らかである。
【００４８】
【発明の効果】上記説明から明らかなように、本発明に
よると、半導体回路領域を広く取れ、且つ配線の寄生成
分を低減した半導体回路装置が提供される、という効果
がを奏する。
【図面の簡単な説明】
【図１】従来の半導体回路装置２０の上面図を示す。
【図２】本発明の第１の実施形態における半導体回路装
置１０の上面図を示す。
【図３】図３は、半導体基板７０の側面７２ａに形成さ
れたボンディングパッド３０の構成を示す。
【図４】本発明の第２の実施形態の、半導体基板の側面
にボンディングパッドを有する半導体回路装置１０を複
数有する、複合半導体回路装置１００の構成を示す。
【図５】図２及び図３に関連して説明した半導体回路装
置１０ａ及び１０ｂを、電気的に接続するように当接さ
れたボンディングパッド３０ａ及び３０ｂの断面を示
す。
【図６】図２及び図３に関連して説明した半導体回路装
置１０を製造する工程を示している。（ｅ）は、（ａ）
から（ｄ）に関連して説明した製造工程によって製造さ
れる半導体回路装置１０の構成を示している。
【符号の説明】
１０、１０ａ〜１０ｆ・・・半導体回路装置、２０・・
・半導体回路装置、３０、３０ａ〜３０ｆ・・・ボンデ
ィングパッド、３２、３２ａ、３２ｂ・・・切り欠き
部、３４、３４ａ、３４ｂ・・・ボンディングパッド下
部、３６、３６ａ、３６ｂ・・・ボンディングパッド上
部、４０、４０ａ〜４０ｄ・・・ボンディングパッド、
５０、５０ａ〜５０ｆ・・・配線、６０、６０ａ〜６０
ｆ・・・半導体回路、７０、７０ａ〜７０ｆ・・・半導
体基板、７２、７２ａ〜７２ｄ・・・半導体基板側面、
７４、７４ａ、７４ｂ・・・半導体基板上面、７６、７
６ａ、７６ｂ・・・半導体基板下面、７８・・・穴部、
８０・・・レジスト層、８２・・・酸化膜、８４・・・
貫通部、８６・・・第１ボンディングパッド下面、８８
・・・切断線、９０・・・第１ボンディングパッド、９
２・・・第２ボンディングパッド、９４・・・貫通口、
１００・・・複合半導体回路装置

Claims (12)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の上面に形成された半導体回
    路と、 前記半導体回路に含まれる半導体素子と電気的に接続
    し、前記半導体基板の側面に形成されたボンディングパ
    ッドとを備えたことを特徴とする半導体回路装置。
  2. 【請求項２】 前記ボンディングパッドの上部が、前記
    半導体基板の前記上面に形成されていることを特徴とす
    る請求項１記載の半導体回路装置。
  3. 【請求項３】 前記ボンディングパッドの前記上部が、
    前記半導体回路と電気的に接続されていることを特徴と
    する請求項２記載の半導体回路装置。
  4. 【請求項４】 前記半導体基板の側面に切り欠き部が設
    けられ、前記ボンディングパッドの下部が前記切り欠き
    部に形成されていることを特徴とする請求項１から３記
    載の半導体回路装置。
  5. 【請求項５】 前記ボンディングパッドの前記上部が、
    前記ボンディングパッドの下部と異なる材料によって形
    成されていることを特徴とする請求項４記載の半導体回
    路装置。
  6. 【請求項６】 前記ボンディングパッドが、前記半導体
    基板の前記側面とは異なる側面にも形成されていること
    を特徴とする請求項１から５のいずれかに記載の半導体
    回路装置。
  7. 【請求項７】 前記ボンディングパッドが、所定の間隔
    で前記半導体基板の側面に設けられたことを特徴とする
    請求項１から６のいずれかに記載の半導体回路装置。
  8. 【請求項８】 前記ボンディングパッドの前記下部が金
    により形成されていることを特徴とする請求項１から７
    のいずれかに記載の半導体回路装置。
  9. 【請求項９】 半導体基板の上面に第1のボンディング
    パッドを形成し、 前記半導体基板の下面から、前記上面に貫通し、且つ前
    記上面における貫通口が前記第1のボンディングパッド
    に覆われる貫通部を形成し、 前記貫通部の表面及び前記第1のボンディングパッドの
    底面に導電性材料を付着させ、第２のボンディングパッ
    ドを形成し、 前記半導体基板を切断し、前記第１のボンディングパッ
    ド及び前記第２のボンディングパッドを、前記半導体基
    板の切断面に表出させることを特徴とする半導体回路装
    置の製造方法。
  10. 【請求項１０】 第１の半導体基板の上面に第１の半導
    体回路および前記第１の半導体基板の側面に第１のボン
    ディングパッドを有し、前記第１の半導体回路に含まれ
    る半導体素子と前記第１のボンディングパッドとが電気
    的に接続された、第１の半導体回路装置と、 第２の半導体基板の上面に第２の半導体回路および前記
    第２の半導体基板の側面に第２のボンディングパッドを
    有し、前記第２の半導体回路に含まれる半導体素子と前
    記第２のボンディングパッドとが電気的に接続された、
    第２の半導体回路装置とを備え、 前記第１のボンディングパッドと、前記第２のボンディ
    ングパッドとが、電気的に接続されていることを特徴と
    する半導体回路装置。
  11. 【請求項１１】 前記第１の半導体回路装置と前記第２
    の半導体回路装置とが、前記第１及び第２の半導体基板
    の側面において当接されていることを特徴とする請求項
    １０記載の半導体回路装置。
  12. 【請求項１２】 前記第１のボンディングパッドが、前
    記第１の半導体基板の側面に設けられた第１の切り欠き
    部に形成され、 前記第２のボンディングパッドが、前記第２の半導体基
    板の側面に設けられた第２の切り欠き部に形成され、 当接された前記第１の半導体基板の側面及び第２の半導
    体基板の側面において、前記第１の切り欠き部及び、前
    記第２の切り欠き部が導電性材料で充填されることを特
    徴とする請求項１１記載の半導体回路装置。
JP2000148044A 2000-05-19 2000-05-19 半導体回路装置及びその製造方法 Withdrawn JP2001332579A (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000148044A JP2001332579A (ja) 2000-05-19 2000-05-19 半導体回路装置及びその製造方法
TW090110588A TW525283B (en) 2000-05-19 2001-05-03 Semiconductor circuit device and its manufacturing method
US09/851,987 US20010045663A1 (en) 2000-05-19 2001-05-10 Semiconductor circuit device and method for manufacturing thereof
DE10125750A DE10125750A1 (de) 2000-05-19 2001-05-18 Halbleiterschaltungsanordnung und Verfahren zu deren Herstellung
CN01121432A CN1325139A (zh) 2000-05-19 2001-05-18 半导体电路装置及其制造方法
KR1020010027316A KR20010105285A (ko) 2000-05-19 2001-05-18 반도체 회로 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000148044A JP2001332579A (ja) 2000-05-19 2000-05-19 半導体回路装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001332579A true JP2001332579A (ja) 2001-11-30

Family

ID=18654140

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000148044A Withdrawn JP2001332579A (ja) 2000-05-19 2000-05-19 半導体回路装置及びその製造方法

Country Status (6)

Country Link
US (1) US20010045663A1 (ja)
JP (1) JP2001332579A (ja)
KR (1) KR20010105285A (ja)
CN (1) CN1325139A (ja)
DE (1) DE10125750A1 (ja)
TW (1) TW525283B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237086A (ja) * 2005-02-22 2006-09-07 Ricoh Co Ltd 半導体装置の製造方法及び半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100775632B1 (ko) * 2000-04-12 2007-11-13 시티즌 홀딩스 가부시키가이샤 도금용 공통 전극선
JP5218087B2 (ja) * 2009-01-19 2013-06-26 三菱電機株式会社 半導体装置
KR101918608B1 (ko) 2012-02-28 2018-11-14 삼성전자 주식회사 반도체 패키지
JP5952032B2 (ja) * 2012-03-07 2016-07-13 新光電気工業株式会社 配線基板及び配線基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006237086A (ja) * 2005-02-22 2006-09-07 Ricoh Co Ltd 半導体装置の製造方法及び半導体装置
JP4535904B2 (ja) * 2005-02-22 2010-09-01 株式会社リコー 半導体装置の製造方法

Also Published As

Publication number Publication date
TW525283B (en) 2003-03-21
CN1325139A (zh) 2001-12-05
DE10125750A1 (de) 2001-11-29
KR20010105285A (ko) 2001-11-28
US20010045663A1 (en) 2001-11-29

Similar Documents

Publication Publication Date Title
US6022758A (en) Process for manufacturing solder leads on a semiconductor device package
KR100213606B1 (ko) 반도체장치 및 그 본딩패드구조
JP4934053B2 (ja) 半導体装置およびその製造方法
US7230328B2 (en) Semiconductor package and laminated semiconductor package
JP4456027B2 (ja) 貫通導電体の製造方法
EP1267402A2 (en) Semiconductor device and method of production of same
US7816754B2 (en) Ball grid array package construction with raised solder ball pads
JP2008305897A (ja) 半導体装置およびその製造方法
KR20070112646A (ko) 웨이퍼 레벨 패키지 및 그 제조 방법
JPH06342794A (ja) 樹脂封止型半導体パッケージおよびその製造方法
KR20040030542A (ko) 반도체 또는 유전체 웨이퍼 상에 제조된 패키지 상의 시스템
WO2005114728A1 (ja) 半導体装置並びに配線基板及びその製造方法
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP2005012180A (ja) 半導体装置およびその製造方法
JP2006253330A (ja) 半導体装置およびその製造方法
JP2008283187A (ja) 印刷回路基板及びこれを有する半導体パッケージ
JP2001332579A (ja) 半導体回路装置及びその製造方法
JP2003273280A (ja) チップパッケージ及びその製造方法
JP5212297B2 (ja) 半導体装置
US11183483B2 (en) Multichip module and electronic device
US6300231B1 (en) Method for creating a die shrink insensitive semiconductor package and component therefor
JP2005311117A (ja) 半導体装置及びその製造方法
JP4168494B2 (ja) 半導体装置の製造方法
JP2005101186A (ja) 積層型半導体集積回路
JPH11195666A (ja) 半導体装置

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070807