KR20010105285A - 반도체 회로 장치 및 그 제조 방법 - Google Patents

반도체 회로 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20010105285A
KR20010105285A KR1020010027316A KR20010027316A KR20010105285A KR 20010105285 A KR20010105285 A KR 20010105285A KR 1020010027316 A KR1020010027316 A KR 1020010027316A KR 20010027316 A KR20010027316 A KR 20010027316A KR 20010105285 A KR20010105285 A KR 20010105285A
Authority
KR
South Korea
Prior art keywords
semiconductor circuit
circuit device
bonding pad
semiconductor
semiconductor substrate
Prior art date
Application number
KR1020010027316A
Other languages
English (en)
Inventor
에듀라도모히코
스즈키준이치
Original Assignee
오우라 히로시
가부시키가이샤 아드반테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오우라 히로시, 가부시키가이샤 아드반테스트 filed Critical 오우라 히로시
Publication of KR20010105285A publication Critical patent/KR20010105285A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 기판, 이 기판의 상면에 형성되는 반도체 회로, 이 기판의 측면에 형성되는 본딩 패드, 및 반도체 회로를 전기적으로 연결하는 배선을 포함하는 반도체 회로 장치.

Description

반도체 회로 장치 및 그 제조 방법 {SEMICONDUCTOR CIRCUIT DEVICE AND METHOD FOR MANUFACTURING THEREOF}
본 발명은 반도체 회로를 가지는 반도체 회로 장치에 관한 것이며, 특히 반도체 회로에 포함되는 반도체 소자와 전기적으로 접속되는 본딩 패드를 가지는 반도체 회로 장치 및 그 제조 방법에 관한 것이다.
최근 반도체 회로 장치의 고집적화에 관한 개발이 한창 진행되고 있다. 그러나 소자나 배선의 미세화는 거의 한계에 도달해 있으며, 반도체 기판에서의 회로 영역의 증대가 요구되고 있다.
도 1은 종래의 반도체 회로 장치(20)의 상면도이다. 이 반도체 회로 장치(20)는 반도체 기판의 상면(74)에 본딩 패드(40), 배선(50) 및 반도체 회로(60)를 가진다. 반도체 회로(60)는 동일면에 설치된 본딩 패드(40)와 알루미늄 등으로 만든 배선(50)에 의해 전기적으로 접속되어 있다.
도 1에 도시된 반도체 회로 장치(20)에는 본딩 패드(40)가 반도체 회로(60)와 동일면에 설치되어 있기 때문에, 회로 영역을 크게 하는 것이 곤란하였다. 또한 금(gold) 와이어가 본딩 패드(40)와 외부 도체를 접속하기 위해 사용된다. 금 와이어에 포함된 커패시턴스 등의 기생 성분(parastic component)은 전기적 손실을 야기시켜 반도체 회로 장치의 전기적 설계를 곤란하게 하였다.
본 발명은 상기의 과제를 해결할 수 있는 반도체 회로 장치의 제공을 목적으로 하고 있다. 이 목적은 특허 청구의 범위의 독립항에 기재된 특징을 조합하여 달성된다. 또한 종속항은 본 발명의 다른 유리한 구체적인 예를 규정한다.
따라서 상기 과제를 해결하기 위한 본 발명의 제1 형태는 반도체 기판의 상면에 형성된 반도체 회로와, 반도체 기판의 측면에 형성되어 반도체 회로에 포함되는 반도체 소자와 전기적으로 접속되는 본딩 패드를 구비하는 것을 특징으로 하는 반도체 장치를 제공한다.
본딩 패드를 반도체 기판의 측면에 형성하여, 반도체 기판 상면에서 반도체 회로 영역을 넓게 취할 수 있다.
본 발명의 제1 형태에서, 본딩 패드의 상부가, 반도체 기판의 상면에 형성되어도 좋다. 또한 본딩 패드의 상부가 반도체 회로와 전기적으로 접속되는 것이 바람직하다. 또한 반도체 기판의 측면에 노치(notch)가 형성되지만, 본딩 패드의 하부에 노치가 형성되어도 좋다.
또한 본딩 패드의 상부가, 본딩 패드의 하부와 다른 재료로 형성되어도 좋다. 또한 본딩 패드가, 본딩 패드가 형성된 반도체 기판의 측면과는 다른 측면에 형성되어도 좋다. 또한 본딩 패드가 소정의 간격을 유지하며 반도체 기판의 측면에 설치되어도 좋다. 또한 본딩 패드의 하부가 금으로 형성되어도 좋다.
반도체 회로 장치의 본딩 패드는 다른 반도체 회로 장치의 측면에 형성되는 다른 본딩 패드에 전기적으로 연결될 수도 있다. 노치는 반원통형의 형상을 가질 수도 있고, 반원추형의 형상을 가질 수도 있다. 본딩 패드의 상부 영역은 상부 영역과 접촉하는 하부 영역보다 더 클 수도 있다.
본 발명의 제2 형태는, 제1 반도체 기판의 상면에 제1 반도체 회로 및 제1 반도체 기판의 측면에 제1 본딩 패드를 가지며, 제1 반도체 회로에 포함되는 반도체 소자와 제1 본딩 패드가 전기적으로 접속된, 제1 반도체 회로 장치와, 제2 반도체 기판의 상면에 제2 반도체 회로 및 제2 반도체 기판의 측면에 제2 본딩 패드를 가지며, 제2 반도체 회로에 포함되는 반도체 소자와 제2 본딩 패드가 전기적으로 접속된 제2 반도체 회로 장치를 구비하며, 제1 본딩 패드와 제2 본딩 패드가 전기적으로 접속되는 것을 특징으로 한다.
제1 반도체 회로 장치와 제2 반도체 회로 장치가 제1 및 제2 반도체 기판의 측면에 접촉되는 것이 바람직하다. 또한 제1 본딩 패드가, 제1 반도체 기판의 측면에 설치된 제1 노치에 형성되고, 제2 본딩 패드가 제2 반도체 기판의 측면에 설치된 제2 노치에 형성되며, 서로 접촉된 제1 반도체 기판의 측면 및 제2 반도체 기판의 측면에서 제1 노치 및 제2 노치가 도전성 재료로 충전되어도 좋다.
제1 반도체 기판은 오목부를 가질 수 있으며, 그 속에 제2 반도체 회로 장치가 설치되며, 제1 본딩 패드는 움축한 부분의 측면에 형성된다. 제1 반도체 회로 장치의 제1 본딩 패드 및 제2 반도체 회로 장치의 제2 본딩 패드는 서로 전기적으로 접속될 수 있다.
본 발명의 제3 형태는 반도체 회로 장치를 제조하는 방법이며, 반도체 기판의 상면에 제1 본딩 패드를 형성하는 단계, 반도체 기판의 하면으로부터 반도체 기판의 상면으로 관통하고, 상면의 관통구가 제1 본딩 패드에 의해 덮혀지는 관통부를 형성하는 단계, 관통부의 표면 및 제1 본딩 패드의 저면에 도전성 재료를 부착시켜 제2 본딩 패드를 형성하는 단계, 반도체 기판을 절단하여 제1 본딩 패드 및 제2 본딩 패드를 반도체 기판의 절단면을 따라 노출시키는 단계를 포함하는 제조방법을 제공한다.
관통공을 형성하는 단계는 홀(hole)을 반원통형 형상으로 형성할 수도 있다. 제1 본딩 패드를 형성하는 단계는 제1 본딩 패드의 영역이 제1 본딩 패드와 접촉하는 제2 본딩 패드의 영역보다 더 크게 형성할 수 있다.
본 발명의 개요는 본 발명이 필요로 하는 특징을 전부 열거한 것이 아니며, 이들 특징 그룹의 서브-콤비네이션도 또한 발명으로 될 수 있다.
본 발명의 상기 특성 및 이점을 포함하여 다른 특성 및 이점도 첨부 도면을 참조한 다음의 실시예를 통한 설명으로부터 더욱 명백해질 것이다.
도 1은 종래의 반도체 회로 장치(20)에 대한 평면도이다.
도 2는 본 발명의 실시예에 대한 반도체 회로 장치(10)의 평면도이다.
도 3(a) 및 3(b)는 반도체 기판(70)의 측면(72a)에 형성된 본딩 패드의 도면이다.
도 4는 본딩 패드(30) 형상의 또 다른 실시예에 대한 도면이다.
도 5(a) 및 5(b)는 본딩 패드(30) 형상의 또 다른 실시예에 대한 도면이다.
도 6은 복수의 반도체 회로 장치(10a, 10b, 10c 및 10d)를 가지는 복합 반도체 회로 장치(100)의 구성에 대한 도면이다.
도 7(a) 및 7(b)는 복합 반도체 회로 장치의 또 다른 실시예의 구성에 대한 평면도이다.
도 8(a) 및 8(b)는 본딩 패드(30a 및 30b)의 단면도이다.
도 9(a) 내지 9(e)는 도 2 및 도 3에 도시된 반도체 회로 장치(10)의 제조 공정에 대한 도면이다.
이하 발명의 실시 형태를 통해 본 발명을 설명하지만, 이하의 실시 형태는 특허 청구 범위에 기재된 발명에 한정되는 것이 아니라, 실시 형태에서 설명되어지는 특징의 조합 전체가 발명의 해결 수단이 된다.
도 2는 본 발명의 하나인 실시 형태에서의 반도체 회로 장치(10)의 상면도이다. 반도체 회로 장치(10)는 반도체 기판(70), 반도체 회로(60), 본딩 패드(30) 및 배선을 가진다. 반도체 회로(60)는 반도체 기판(70)의 상면(74)에 형성된다. 본딩 패드(30)는 반도체 기판(70)의 측면(72a, 72b ,72c 및 72d)에 형성되며, 알루미늄 등의 배선(50)에 의해 반도체 회로(60)에 포함되는 반도체 소자와 전기적으로 접속된다.
본딩 패드(30)는 반도체 기판(70)의 하나 또는 복수의 측면에 설치되는 것이 바람직하다. 본 실시 형태에서는 본딩 패드(30)가 반도체 기판(70)의 복수의측면(72a, 72b ,72c 및 72d)에 형성된다.
또한 복수의 본딩 패드(30)는 임의로 정해지는 소정의 간격으로 반도체 기판(70)의 각 측면에 형성된다. 예를 들면, 본딩 패드(30)는 도 2에 도시된 바와 같이, 측면(72a)로부터 측면(72d)까지 일정한 간격을 유지하며 배치될 수 있다. 또한 본딩 패드(30)는 측면(72a)로부터 측면(72d)까지 상이한 간격으로 배치될 수도 있다.
또한 2개의 상이한 반도체 회로 장치(10)끼리를 서로 접촉시켜 전기적으로 접속시킬 때, 측면에 설치된 본딩 패드(30)끼리 서로 접촉하도록 각각의 본딩 패드(30)는 반도체 기판(70)의 측면에 배치되는 것이 바람직하다.
도 3은 반도체 기판(70)의 측면(72a)에 형성된 본딩 패드(30)의 구성을 도시한다.
도 3(a)는 반도체 기판(70)의 측면(72a)에 형성된 본딩 패드(30) 구성의 일예를 도시한다. 이 예에서는 반도체 기판(70)의 측면(72a)에 노치가 형성되어 있다. 노치(32)는 측면(72a)을 반도체 기판(70)의 상면(74)으로부터 하면까지 절결(切缺)하여 형성하는 것이 바람직하다. 또 다른 실시예에서, 노치(32)가 반도체 기판(70)의 상면(74)으로부터 반도체 기판(70)의 상면(74)과 하면(76) 사이의 위치까지, 측면(72a)을 절결하여 형성해도 좋고, 또한 노치(32)는 반도체 기판(70)의 상면(74)로부터 하면(76) 사이의 제2 위치까지 측면(72a)을 절결하여 형성해도 좋다. 노치(32)는 반원통형 형상 또는 반원추형 형상을 가질 수 있다. 또한 노치(32)는 다각형 형상 또는 다각 원추형 형상을 가질 수도 있다.
도 3(a)에 도시된 바와 같이, 본딩 패드(30)의 상면은 반도체 기판(70)의 상면(74)에 노출된다. 배선(50)은 본딩 패드(30)의 상면에 전기적으로 접속되어도 좋고, 또한 반도체 기판(70)의 내부에서 본딩 패드(30)의 상면과 하면 사이의 영역에 전기적으로 접속해도 좋다. 또한 배선(50)은 본딩 패드(30)의 하면에 전기적으로 접속해도 좋다.
도 3(a)에서, 본딩 패드(30)는 노치(32)의 표면 전체를 도전성 재료로 도금하여 형성된다. 또한 본딩 패드(30)는 금 등의 도전성 재료에 의해 형성된다. 또 다른 예에서는, 노치(32) 내부를 도전성 재료로 충전하여 본딩 패드(30)를 형성할 수도 있다.
도 3(b)는 반도체 기판(70)의 측면(72a)에 형성된 본딩 패드(30) 구성의 일예를 도시한다. 이 예에서는, 반도체 기판(70)의 측면(72a)에 노치(32)가 형성되어 있다 노치(32)의 형상은 도 3(a)와 관련하여 설명한 것과 동일한 구성을 가지고 있다.
다른 실시예에서, 본딩 패드(30)는 상부(36) 및 하부(34)를 가진다. 상부(36)는 반도체 기판(70)의 상면(74)에 형성되어 있으며, 하부(34)는 반도체 기판(70)의 측면(72a)에 형성된 노치(32)에 형성되어 있다. 본딩 패드(30)의 상부(36)는 본딩 패드(30)의 하부(34)와 전기적으로 접속되어 있다. 본딩 패드(30)의 상부(36)는 본딩 패드(30)의 하부(34)의 상면 및 측면과 전기적으로 접속되어도 좋다. 배선(50)은 본딩 패드(30)의 상부(36)와 전기적으로 접속된다. 본딩 패드(30)의 상부(36)는 배선(50)을 통해 도 2에 도시된 반도체 회로(60, 도시 안됨)에 포함되는 반도체 소자와 전기적으로 접속된다.
도 3(b)에서 본딩 패드(30)의 하부(34)는 노치(32)의 전체 표면과, 하부(34)와 마주 보는 상부(36)의 저면 전체를 도전성 재료로 도금하여 형성된다.
또 다른 실시예에서, 하부(34)는 노치(32)에 도전성 재료를 충전하여 형성된다. 본딩 패드(30)의 하부(34)는 금 등의 도전성 재료로 형성될 수 있다. 본딩 패드(30)의 상부(36) 또한 도전성 재료로 형성된다. 상부(36)는 하부(34)의 재료와 다른 재료로 형성될 수도 있다. 상부(36)는 또한 하부(34)의 재료와 동일한 재료로 형성될 수도 있다.
도 4는 본딩 패드(30) 구성의 다른 예를 도시한다. 도 4에서, 본딩 패드(30)의 상부(36)는 본딩 패드(30)의 상면, 및 본딩 패드(30) 하부(34)의 측면 양쪽과 접촉한다. 상부(36)의 구성을 제외한 구성은 도 3(b)의 구성과 동일하다.
도 5(a) 및 5(b)는 본딩 패드(30) 형상의 다른 실시예를 도시한다. 도 5(a)에서, 본딩 패드(30)는 노치(32) 표면의 일부에 형성된다. 도 5(b)에서 본딩 패드(30)의 하부(34)는 하부(34)와 마주 보는 상부(36)의 저면 전체에 형성된다. 그러나 본딩 패드(30)의 하부(34)는 하부(34)와 마주 보는 상부(36)의 저면 일부에 형성될 수도 있다. 하부(34)의 구성을 제외한 구성은 도 3(b)에 도시된 구성과 동일하다.
도 6은 복수의 반도체 회로 장치(10a, 10b, 10c 및 10d)를 가지는 복합 반도체 회로 장치(100)의 구성을 도시한다. 반도체 회로 장치(10a, 10b, 10c 및 10d)의 각각은 반도체 기판(70a, 70b, 70c 및 70d)의 각각의 측면에 각각의 본딩패드(30a, 30b, 30c 및 30d)를 가진다. 본딩 패드(30a 내지 30d)는 도 3 내지 도 5에 도시된 형상 중의 하나의 형상을 가질 수 있다.
반도체 회로 장치(10a)는 반도체 기판(70a)의 상면에 반도체 회로(60a)를 가지며, 반도체 기판(70a)의 2개의 측면에 본딩 패드(30a)를 가진다. 반도체 회로(60a)에 포함된 반도체 소자는 배선(50)에 의해 본딩 패드(30a)와 전기적으로 접속된다.
반도체 회로 장치(10b, 10c 및 10d)는 반도체 회로 장치(10a)의 구성과 동일한 구성을 가진다. 반도체 회로 장치(10a 내지 10d)는 도 2에 도시된 반도체 회로 장치(10)와 동일하거나 유사한 구성을 가지는 것이 바람직하다. 도 6에서 복합 반도체 회로 장치(100)는 4개의 반도체 회로 장치(10a 내지 10d)를 가진다. 그러나 복합 반도체 회로 장치(100)는 다른 실시예와 같이 2개 이상의 반도체 회로 장치(10)를 가질 수 있다.
서로 인접한 반도체 회로 장치(10a, 10b, 10c 및 10d)의 각각의 측면은 서로 접촉해 있다. 따라서 서로 인접한 반도체 회로 장치(10a, 10b, 10c 및 10d)는 본딩 패드(30a 내지 30d)의 각각에 의해 서로 전기적으로 접속되어 있다. 예를 들면, 반도체 회로 장치(10a)의 본딩 패드(30a)는 도 6의 반도체 회로 장치(10b)의 본딩 패드(30b)와 전기적으로 서로 접속되어 있다. 또한 반도체 회로 장치(10a)의 본딩 패드(30a)는 반도체 회로 장치(10d)의 본딩 패드(30d)와 전기적으로 서로 접속되어 있다. 그러나 서로 인접한 모든 반도체 회로 장치(10a, 10b, 10c 및 10d)가 반드시 전기적으로 서로 접속되어 있는 것은 아니다.
반도체 회로 장치(10a 내지 10d)의 각각은 동일한 형상을 가지는 것이 바람직하다. 그러나 복합 반도체 회로 장치(100)는 서로 다른 형상을 가지는 반도체 회로 장치(10a 내지 10d)를 가질 수도 있다.
도 7(a)는 반도체 회로 장치(10e 및 10f)를 가지는 복합 반도체 회로 장치(100)의 다른 실시예에 대한 구성의 평면도이다. 도 7(b)는 복합 반도체 회로 장치(100)의 구성의 횡단면도이다. 반도체 회로 장치(10e)는 본딩 패드(30e)를 가지며, 반도체 회로 장치(10f)는 본딩 패드(30f)를 가진다. 본딩 패드(30e 및 30f)는 도 3 내지 도 5에 도시된 형상 중 하나의 형상을 가질 수 있다.
도 7(b)에 도시된 바와 같이, 반도체 회로 장치(10e)는 그것의 상면에 노치(32e) 및 오목부(150)를 가진다. 반도체 회로 장치(10f)는 반도체 회로 장치(10e)의 오목부(150) 속에 주어져 있다.
반도체 회로 장치(10e)는 반도체 기판(70e)의 상면에 반도체 회로(60e)를 가지며, 반도체 기판(70e)의 측면에 본딩 패드(30e)를 가진다. 반도체 회로(60e) 및 본딩 패드(30e)에 포함된 반도체 소자는 배선(50e)에 의해 전기적으로 서로 접속된다. 반도체 회로 장치(10e)의 본딩 패드(30e) 및 반도체 회로 장치(10f)의 본딩 패드(30f)는 서로 전기적으로 접속되어 있다. 또한 반도체 회로 장치(10e 및 10f)의 각각의 측면은 서로 접속되어 있다.
도 7(a) 및 7(b)에서, 복합 반도체 회로 장치(100)는 2개의 반도체 회로 장치(10e 및 10f)를 가진다. 그러나, 복합 반도체 회로 장치(100)는 3개 이상의 반도체 회로 장치(10)를 가질 수도 있으며, 그 반도체 회로 장치(10)의 각각은 그것의측면에 본딩 패드(30)를 가진다. 예를 들면, 반도체 회로 장치(10e)는 상면에 복수의 오목부를 가질 수 있으며, 그것의 측면에 본딩 패드를 가지는 반도체 회로 장치(10f)는 반도체 회로 장치(10e)의 각각의 오목부 내에 주어질 수 있다.
도 8(a) 및 8(b)는, 반도체 회로 장치(10a) 및 반도체 회로 장치(10b)의 각각의 측면이 서로 접촉되면, 서로 전기적으로 접속되는 본딩 패드(30a 및 30b)의 횡단면을 도시한다.
도 8(a)는 서로 접촉되어 있는 본딩 패드(30a 및 30b)의 구성에 대한 횡단면도이다. 본딩 패드(30a) 및 본딩 패드(30b)는 도 3(b)에 도시된 본딩 패드(30)와 동일한 구성을 가진다.
본딩 패드(30a)의 상부(36a)는 반도체 기판(70a)의 상면(74a)에 형성된다. 상부(36a)는 배선(50a)에 의해 반도체 회로(60a, 도면에는 도시 안됨)에 포함된 반도체 소자와 전기적으로 접속된다. 유사하게, 본딩 패드(30b)의 상부(36b)는 반도체 기판(70b)의 상면(74b)에 형성된다. 상부(36b)는 배선(50b)에 의해 반도체 회로(60b, 도면에는 도시 안됨)에 포함된 반도체 소자와 전기적으로 접속된다. 본딩 패드(30a)의 하부(34a) 및 본딩 패드(30b)의 하부(34b)는 반도체 기판(70a 및 70b)의 각각의 측면에 형성되는 노치(32a 및 32b)에 형성된다.
도 8(a) 및 8(b)에서, 각각의 반도체 기판(70a 및 70b)의 측면(72a 및 72b)은 서로 접촉되어 있다. 그것에 의해 본딩 패드(30a 및 30b)는 서로 전기적으로 접속된다. 특히, 본딩 패드(30a)의 상부(36a)의 측면 및 본딩 패드(30b)의 상부(36b)의 측면은 서로 접촉되어 있으며, 전기적으로 서로 연결되어 있다.
또한 본딩 패드(30a)의 측면과 동일한 면에 위치하는 하부(34a)의 일부, 및 본딩 패드(30b)의 측면과 동일한 면에 위치하는 하부(34b)의 일부는 서로 접촉하며, 전기적으로 서로 접속되어 있다. 상부(36a 및 36b) 및 하부(34a 및 34b)는 상하부 모두 서로 접촉하여 전기적으로 서로 접속되는 것이 바람직하다. 또한 상부(36a 및 36b) 및 하부(34a 및 34b)의 조합 중 어느 하나도 서로 접촉하여, 전기적으로 서로 접속될 수 있다.
홀(78, hole portion)은 노치(32a 및 32b)에 의해 반도체 기판(70a)의 저면(76a 및 76b)에 형성된다.
홀(78)은 하부(34a 및 34b)에 의해 덮혀 있다.
도 8(b)는 본딩 패드(30a 및 30b) 형상의 또 다른 실시예에 대한 횡단면도를 도시한다. 도전성 재료(38)는 본딩 패드(30a 및 30b)의 노치(32a 및 32b)에 의해 형성되는 홀(78) 전체에 충전된다. 도전성 재료가 아닌 재료도 홀(78)에 충전될 수 있다.
또한 도 8(b)에 도시된 바와 같이, 도전성 재료(38)가 홀(78) 전체에 충전되는 것이 바람직하지만, 도전성 재료(38)가 홀(78)의 일부에 충전될 수도 있다. 도전성 재료로 홀(78)을 충전하여 본딩 패드(30a 및 30b)의 기계적 및 전기적 신뢰도가 증가될 수 있다.
도 9(a) 내지 9(e)는 도 2 및 도 3에 도시된 반도체 회로 장치(10)의 제조 공정을 도시하고 있다.
도 9(a)에 도시한 바와 같이, 제1 본딩 패드(90)는 반도체 기판(70)의상면(74)에 형성된다. 제1 본딩 패드(90)는 알루미늄 등의 도전성 재료로 형성된다.
또한 제1 본딩 패드(90)는 배선(50a 및 50b)에 의해 반도체 기판(70)의 상면(74)에 형성되는 반도체 회로(도시 안됨)에 포함된 반도체 소자에 접속되어 있다. 배선(50a 및 50b)은 반도체 기판(70)의 상면(74)에 형성되어 있다.
다음에, 반도체 기판(70)은 도 9(b)에 도시된 바와 같이, 뒤집혀져 있다. 홀(84)은 저면(76)으로부터 상면(74)까지 제1 본딩 패드(90)의 저면(94)의 일부가 노출될 때까지 반도체 기판(70)을 에칭하여 형성된다. 제1 본딩 패드(90)가 반도체 기판(70)의 상면(74)에 형성되기 때문에, 홀(84)의 바닥 끝은 제1 본딩 패드(90)로 덮여 있다. 에칭에 의해 홀로 되는 영역을 제외한 반도체 기판(70)의 저면(76)에는 레지스트층(80)이 미리 형성되어 있다. 그러나 홀(84)의 형성을 위해 드라이 에칭이 사용될 수도 있다.
다음, 도 9(c)에 도시된 바와 같이, 홀(84)의 표면에 산화막(82)이 형성되어 있다. 제2 본딩 패드(92)는 도금법 등에 의해 홀(84)의 표면 및 제1 본딩 패드(90)의 저면(94)에 금 등의 도전성 재료를 부착하여 형성된다. 본 실시예에서, 제2 본딩 패드(92)는 반도체 기판(70)의 에칭 영역의 측벽에 형성된 산화막(82)의 표면, 및 제1 본딩 패드(90)의 저면(94)에 형성된다. 산화막(82)은 금 등의 도전성 재료가 반도체 기판(70) 내부로 들어가지 못하도록 형성되는 것이 바람직하다. 도 9(b)에 도시된 레지스트층(80)은 반도체 기판(70)의 저면으로부터 제거된다.
다음, 도 9(d)에 도시된 바와 같이, 반도체 기판(70)은 절단선(88)을 따라절단, 분할되어 반도체 회로 장치(10a 및 10(b)로 된다. 절단선(88)은 대체로 홀(84)의 중심을 가로지르는 것이 바람직하다. 그 결과, 제1 및 제2 본딩 패드(90 및 92)는 절단선(88)을 따라 반도체 기판(70)을 절단하여 형성되는 절단면에 노출된다. 전술한 공정에 의해, 도 3(b) 및 8(a)에 도시된 본딩 패드(30a 및 30b)를 가지는 반도체 회로 장치(10a 및 10b)가 제조될 수 있다.
도 9(e)는 도 9(a) 내지 9(d)에 설명된 방법으로 제조된 반도체 회로 장치(10a)의 구성예이다.
반도체 회로 장치(10a)는 반도체 기판(70a)의 상면(74a)에 본딩 패드(30a)의 상부(36a)를 가진다. 제1 본딩 패드(90)의 절단으로 본딩 패드(30a)의 상부(36a)가 형성된다. 또한 반도체 회로 장치(10a)는 반도체 기판(70a)의 측면(72a)에 본딩 패드(30a)의 하부(34a)를 가진다. 반도체 기판(70a)의 측면(72a)은 절단선(88)을 따라서 반도체 기판(70)을 절단함으로서 노출되는 절단면이다. 본딩 패드(30a)의 하부(34a)는 절단선(88)을 따라 제2 본딩 패드(92)를 절단하여 형성된다.
도 9(e)에 도시된 바와 같이, 본딩 패드(30a)의 상부(36a)는 배선(50a)에 의해 반도체 회로(60a)에 포함된 반도체 소자에 접속되는 것이 바람직하다.
본 발명이 실시의 형태를 통해 설명되었지만, 본 발명의 기술적 범위는 상기 실시 형태에 한정되지는 않으며, 당업자는 본 발명의 사상과 범위를 벗어나지 않고도 다양한 변경 또는 개량을 가할 수 있을 것이다.
전술한 설명에서 분명해진 바와 같이, 본 발명의 반도체 회로 장치는 반도체회로 장치 위에 반도체 회로를 위한 영역을 확대할 수 있다. 또한 본 발명의 반도체 회로 장치는 배선에 포함되어 전기적 손실을 야기하는 커패시턴스 등의 기생 성분을 감소할 수 있다.

Claims (25)

  1. 반도체 기판;
    상기 반도체 기판의 상면에 형성된 반도체 회로;
    상기 반도체 기판의 측면에 형성되어, 상기 반도체 회로에 전기적으로 접속되는 본딩 패드
    를 포함하는 반도체 회로 장치.
  2. 제1항에 있어서,
    상기 본딩 패드는 상기 반도체 기판의 상기 상면에 상부를 가지는
    반도체 회로 장치.
  3. 제2항에 있어서,
    상기 본딩 패드의 상기 상부는 상기 반도체 회로에 전기적으로 접속되는
    반도체 회로 장치.
  4. 제1항에 있어서,
    상기 본딩 패드는 상기 반도체 기판의 상기 측면에 형성되는 노치에 형성된 하부를 가지는
    반도체 회로 장치.
  5. 제4항에 있어서,
    상기 본딩 패드는 상기 반도체 기판의 상기 상면에 상부를 가지며;
    상기 본딩 패드의 상기 상부는 상기 본딩 패드의 상기 하부에 전기적으로 접속되는
    반도체 회로 장치.
  6. 제4항에 있어서,
    상기 하부는 상기 노치의 표면 전체에 형성되는 반도체 회로 장치.
  7. 제4항에 있어서,
    상기 하부는 상기 노치의 표면 일부에 형성되는 반도체 회로 장치.
  8. 제6항에 있어서,
    상기 하부는 상기 반도체 기판과 마주 보는 상기 상부의 저면 전체에 형성되는
    반도체 회로 장치.
  9. 제4항에 있어서,
    상기 노치는 저면으로부터 상기 반도체 기판의 상면을 지나 상기 반도체 기판의 상기 측면에 형성되는
    반도체 회로 장치.
  10. 제4항에 있어서,
    상기 본딩 패드의 상기 상부는 상기 본딩 패드의 상기 하부를 형성하는 재료와 다른 재료로 형성되는
    반도체 회로 장치.
  11. 제1항에 있어서,
    상기 본딩 패드는 상기 반도체 기판의 복수의 측면에 형성되는
    반도체 회로 장치.
  12. 제1항에 있어서,
    상기 복수의 본딩 패드는 미리 정해진 간격으로 상기 반도체 기판의 상기 측면에 형성되는
    반도체 회로 장치.
  13. 제4항에 있어서,
    상기 본딩 패드의 상기 하부는 금으로 형성되는
    반도체 회로 장치.
  14. 제1항에 있어서,
    상기 반도체 회로 장치의 상기 본딩 패드는 상기 다른 반도체 회로 장치의 측면에 형성된 상기 다른 본딩 패드에 전기적으로 접속되는
    반도체 회로 장치.
  15. 제4항에 있어서,
    상기 노치는 반원통형 형상을 가지는 반도체 회로 장치.
  16. 제4항에 있어서,
    상기 노치는 반원추형 형상을 가지는 반도체 회로 장치.
  17. 제5항에 있어서,
    상기 상부의 영역은 상기 상부의 영역과 접촉하는 상기 하부의 영역보다 큰
    반도체 회로 장치.
  18. 제1 반도체 회로 장치 및 제2 반도체 회로 장치를 포함하는 반도체 회로 장치에 있어서,
    상기 제1 반도체 회로 장치는
    제1 반도체 기판;
    상기 제1 반도체 회로 기판의 상면에 형성되는 제1 반도체 회로; 및
    상기 제1 반도체 기판의 측면에 형성되어 상기 제1 반도체 회로에 전기적으로 접속되는 제1 본딩 패드를 포함하며,
    상기 제2 반도체 회로 장치는
    제2 반도체 기판;
    상기 제2 반도체 기판의 상면에 형성되는 제2 반도체 회로; 및
    상기 제2 반도체 기판의 측면에 형성되어 상기 제2 반도체 회로에 전기적으로 접속되는 제2 본딩 패드 를 포함하며,
    상기 제1 및 제2 본딩 패드는 서로 전기적으로 접속되는
    반도체 회로 장치.
  19. 제18항에 있어서,
    상기 제1 반도체 회로 장치의 상기 제1 반도체 기판의 상기 측면, 및 상기 제2 반도체 회로 장치의 상기 제2 반도체 기판의 상기 측면은 서로 접촉하여, 상기 제1 본딩 패드 및 상기 제2 본딩 패드가 전기적으로 서로 접속되는
    반도체 회로 장치.
  20. 제18항에 있어서,
    상기 제1 본딩 패드는 상기 제1 반도체 기판의 상기 측면에 주어진 제1 노치에 형성되며;
    상기 제2 본딩 패드는 상기 제2 반도체 기판의 상기 측면에 주어진 제2 노치에 형성되며; 및
    상기 제1 및 제2 노치는 상기 제1 및 제2 본딩 패드가 서로 접촉되면, 도전성 재료로 충전되는
    반도체 회로 장치.
  21. 제18항에 있어서,
    상기 제1 반도체 기판은 상기 제2 반도체 회로 장치가 설치되는 오목부를 가지며, 상기 제1 본딩 패드는 상기 오목부의 측면에 형성되며,
    상기 제1 반도체 회로 장치의 상기 제1 본딩 패드 및 상기 제2 반도체 회로 장치의 상기 제2 본딩 패드는 서로 전기적으로 접속되는
    반도체 회로 장치.
  22. 반도체 회로 장치의 제조 방법에 있어서,
    반도체 기판의 상면에 제1 본딩 패드를 형성하는 단계;
    상기 상면과 마주 보는 상기 홀의 일단(一端)이 상기 제1 본딩 패드에 의해 덮혀지도록 저면으로부터 상기 반도체 기판의 상기 상면을 지나는 홀을 형성하는 단계;
    상기 홀의 표면 및 상기 홀과 마주 보는 상기 제1 본딩 패드의 저면 위에 도전성 재료를 형성하여 제2 본딩 패드를 형성하는 단계; 및
    상기 제1 및 제2 본딩 패드의 일부가 상기 반도체 기판의 절단면을 따라 노출되도록 상기 반도체 기판를 절단하는 단계
    를 포함하는 반도체 회로 장치의 제조 방법.
  23. 제22항에 있어서,
    상기 홀의 상기 형성이 반원통형 형상으로 상기 홀을 형성하는
    반도체 회로 장치의 제조 방법.
  24. 제22항에 있어서,
    상기 홀의 상기 형성이 반원추형 형상으로 상기 홀을 형성하는
    반도체 회로 장치의 제조 방법.
  25. 제22항에 있어서,
    상기 제1 본딩 패드의 상기 형성이 상기 제1 본딩 패드의 영역이 상기 제1 본딩 패드와 접촉하는 상기 제2 본딩 패드의 영역보다 크게 되도록 상기 제1 본딩 패드를 형성하는
    반도체 회로 장치의 제조 방법.
KR1020010027316A 2000-05-19 2001-05-18 반도체 회로 장치 및 그 제조 방법 KR20010105285A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000-148044 2000-05-19
JP2000148044A JP2001332579A (ja) 2000-05-19 2000-05-19 半導体回路装置及びその製造方法

Publications (1)

Publication Number Publication Date
KR20010105285A true KR20010105285A (ko) 2001-11-28

Family

ID=18654140

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010027316A KR20010105285A (ko) 2000-05-19 2001-05-18 반도체 회로 장치 및 그 제조 방법

Country Status (6)

Country Link
US (1) US20010045663A1 (ko)
JP (1) JP2001332579A (ko)
KR (1) KR20010105285A (ko)
CN (1) CN1325139A (ko)
DE (1) DE10125750A1 (ko)
TW (1) TW525283B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100775632B1 (ko) * 2000-04-12 2007-11-13 시티즌 홀딩스 가부시키가이샤 도금용 공통 전극선
JP4535904B2 (ja) * 2005-02-22 2010-09-01 株式会社リコー 半導体装置の製造方法
JP5218087B2 (ja) * 2009-01-19 2013-06-26 三菱電機株式会社 半導体装置
KR101918608B1 (ko) 2012-02-28 2018-11-14 삼성전자 주식회사 반도체 패키지
JP5952032B2 (ja) * 2012-03-07 2016-07-13 新光電気工業株式会社 配線基板及び配線基板の製造方法

Also Published As

Publication number Publication date
TW525283B (en) 2003-03-21
CN1325139A (zh) 2001-12-05
DE10125750A1 (de) 2001-11-29
JP2001332579A (ja) 2001-11-30
US20010045663A1 (en) 2001-11-29

Similar Documents

Publication Publication Date Title
US5786630A (en) Multi-layer C4 flip-chip substrate
US6724611B1 (en) Multi-layer chip capacitor
US20090085192A1 (en) Packaging substrate structure having semiconductor chip embedded therein and fabricating method thereof
US7084500B2 (en) Semiconductor circuit with multiple contact sizes
US20040227251A1 (en) Semiconductor device and method for fabricating semiconductor device
WO1998010630A1 (en) An integrated circuit package
KR100907508B1 (ko) 패키지 기판 및 그 제조방법
US8436463B2 (en) Packaging substrate structure with electronic component embedded therein and method for manufacture of the same
US20230420494A1 (en) Deep trench capacitors embedded in package substrate
WO2007055863A2 (en) Fine pitch interconnect and method of making
TWI581378B (zh) 半導體基板
US8022513B2 (en) Packaging substrate structure with electronic components embedded in a cavity of a metal block and method for fabricating the same
JP3899059B2 (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
US6153829A (en) Split cavity wall plating for an integrated circuit package
TWI514530B (zh) 線路基板、半導體封裝結構及線路基板製程
US7598608B2 (en) Mounting substrate
KR20010105285A (ko) 반도체 회로 장치 및 그 제조 방법
KR100633495B1 (ko) 집적회로 패키징에서의 선택적 접속
KR100452818B1 (ko) 칩 패키지 및 그 제조방법
JP2004221600A (ja) 突出した（ｒａｉｓｅｄ）ハンダ・ボール・パッドを備えるボール・グリッド・アレイ・パッケージ構造
KR100828027B1 (ko) 스택형 웨이퍼 레벨 패키지 및 그의 제조 방법, 및 웨이퍼레벨 스택 패키지 및 그의 제조 방법
US6384477B2 (en) Multiple line grid array package
US11521947B1 (en) Space efficient flip chip joint design
US6300231B1 (en) Method for creating a die shrink insensitive semiconductor package and component therefor
JP6971403B2 (ja) 高速端子のランドパッド設計

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application