KR100775632B1 - 도금용 공통 전극선 - Google Patents
도금용 공통 전극선 Download PDFInfo
- Publication number
- KR100775632B1 KR100775632B1 KR1020017015362A KR20017015362A KR100775632B1 KR 100775632 B1 KR100775632 B1 KR 100775632B1 KR 1020017015362 A KR1020017015362 A KR 1020017015362A KR 20017015362 A KR20017015362 A KR 20017015362A KR 100775632 B1 KR100775632 B1 KR 100775632B1
- Authority
- KR
- South Korea
- Prior art keywords
- plating
- common electrode
- line
- hole
- main board
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/22—Secondary treatment of printed circuits
- H05K3/24—Reinforcing the conductive pattern
- H05K3/241—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus
- H05K3/242—Reinforcing the conductive pattern characterised by the electroplating method; means therefor, e.g. baths or apparatus characterised by using temporary conductors on the printed circuit for electrically connecting areas which are to be electroplated
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
- H05K2203/0228—Cutting, sawing, milling or shearing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/15—Position of the PCB during processing
- H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49158—Manufacturing circuit on or in base with molding of insulated base
- Y10T29/4916—Simultaneous circuit manufacturing
Abstract
Description
Claims (16)
- 주기판에 복수개의 회로기판의 도체패턴을 일괄하여 형성하고, 도금용 공통전극선을 통하여 상기 복수개의 회로기판의 도체패턴을 동시에 도금하는 주기판의 도금용 공통전극선에 있어서,상기 주기판은, 상기 복수개의 회로기판을 분할하는 절단선 및 상기 복수개의 회로기판중 서로 인접하는 두 개의 회로기판의 상기 절단선을 따라 형성된 n개의 스루홀을 구비하고,상기 도금용 공통전극선(22)은 상기 주기판의 양면에 형성되고,상기 주기판의 양면 중 한쪽 면에 형성된 도금용 공통전극선(22A(22a))은, 상기 절단선을 넘어, 상기 두 개의 회로기판 중 하나의 회로기판에 형성된 하나의 제1 스루홀(11(2))로부터 다른 하나의 회로기판에 형성된 하나의 제2 스루홀(11(1))까지, 상기 절단선에 대해 직교하는 선 또는 구불구불한 선(蛇行線)에 의해 접속하고,상기 주기판의 양면 중 다른쪽 면에 형성된 도금용 공통전극선(22B(22b))은, 상기 절단선을 넘어, 상기 두 개의 회로기판 중 상기 하나의 회로기판에 형성된 상기 하나의 제1 스루홀(11(2))로부터 상기 다른 하나의 회로 기판에 형성된 제3 스루홀(11(3))까지, 상기 절단선에 대해 기울어진 선 또는 구불구불한 선에 의해 접속하고,상기 제3 스루홀(11(3))은 상기 하나의 제2 스루홀(11(1))과는 서로 다른도금용 공통전극선.
- 삭제
- 삭제
- 삭제
- 제1항에 있어서,상기 주기판의 양면에 형성한 상기 도금용 공통전극선에 의해, 상기 하나의 회로기판에 형성된 복수개의 스루홀(11(2, 4,··, n))과 상기 다른 하나의 회로기판에 형성된 복수개의 스루홀(11(1, 3,‥, n-1))을, 교대로 연속하여 접속한도금용 공통전극선.
- 삭제
- 제1항 또는 제5항에 있어서상기 도금용 공통전극선이 상기 제1 스루홀(11(2)), 제2 스루홀(11(1)), 및 제3 스루홀(11(3)) 중 어느 하나로부터 분기하여 형성된 도금용 공통전극선.
- 주기판에 복수개의 회로기판의 도체패턴을 일괄해 형성하고, 도금용 공통전극선을 통하여 상기 복수개의 회로기판의 도체패턴을 동시에 도금하는 주기판의 도금용 공통전극선에 있어서,상기 주기판은, 상기 복수개의 회로기판을 분할하기 위한 절단선 및 상기 복수개의 회로기판 중 서로 인접하는 두 개의 회로기판의 상기 절단선을 따라 형성된 복수개의 스루홀을 구비하고,상기 도금용 공통전극선(22)은, 상기 주기판의 양면에 형성되고,상기 주기판의 양면 중 한쪽 면에 형성된 도금용 공통전극선(22A(22a))은, 상기 절단선을 넘어, 상기 두 개의 회로기판 중 하나의 회로기판에 형성된 하나의 제1 스루홀(11(2))로부터 다른 하나의 회로기판에 형성된 제2 스루홀(11(1)) 및 제3 스루홀(11(3))까지, 상기 절단선에 직교하는 선, 상기 절단선에 대해 기울어진 선 또는 구불구불한 선(蛇行線)에 의해 접속하고,상기 주기판의 양면 중 다른쪽 면에 형성된 도금용 공통전극선(22B(22b))은, 상기 제2 스루홀(11(1))로부터 분기하고, 상기 절단선을 넘어, 상기 다른 하나의 회로기판에 형성된 패드용 스루홀(11a)까지, 상기 절단선에 대해 기울어진 선 또는 구불구불한 선에 의해 접속하는도금용 공통 전극 선.
- 주기판에 복수개의 회로기판의 도체패턴을 일괄하여 형성하고, 도금용 공통전극선을 통하여 상기 복수개의 회로기판의 도체패턴을 동시에 도금하는 주기판의 도금용 공통전극선에 있어서,상기 주기판은, 상기 복수개의 회로기판을 분할하기 위한 절단선 및 상기 복수개의 회로기판 중 서로 인접하는 두 개의 회로기판의 상기 절단선을 따라 형성된 복수개의 스루홀을 구비하고,상기 도금용 공통전극선(22)은, 상기 주기판의 양면에 형성되고,상기 주기판의 양면 중 한쪽 면에 형성된 도금용 공통전극선(22A(22a))은, 상기 절단선을 넘어, 상기 두 개의 회로기판 중 하나의 회로기판에 형성된 하나의 제1 스루홀(11(2))로부터 다른 하나의 회로기판에 형성된 제2 스루홀(11(1)) 및 제3 스루홀(11(3))까지, 상기 절단선에 직교하는 선, 상기 절단선에 대해 기울어진 선 또는 구불구불한 선에 의해 접속하고,상기 주기판의 양면 중 다른쪽 면에 형성된 도금용 공통전극선(22B(22b))은, 상기 제2 스루홀(11(1))로부터 분기하고, 상기 절단선을 넘어 상기 다른 하나의 회로기판을 우회하여, 상기 하나의 회로기판에 형성된 패드용 스루홀(11b)까지, 상기 절단선에 대해 구불구불한 선에 의해 각각 접속하는도금용 공통 전극 선.
- 제1항, 제8항, 또는 제9항 중 어느 한 항에 있어서,상기 도금용 공통전극선이, 상기 제1 스루홀(11(2)), 제2 스루홀(11(1)), 및 제3 스루홀(11(3)) 중 어느 하나 이상으로부터, 상기 회로기판의 양면에 형성한 상기 도체패턴과 접속되어 있는 도금용 공통전극선.
- 삭제
- 삭제
- 삭제
- 삭제
- 삭제
- 제10항에 있어서,상기 회로기판의 표면에 형성한 상기 도체패턴이 전자 부품 접속용의 전극패턴이며, 배면에 형성한 상기 도체패턴이 외부 접속용의 전극패턴인 도금용 공통 전극 선.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JPJP-P-2000-00110109 | 2000-04-12 | ||
JP2000110109 | 2000-04-12 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20020018676A KR20020018676A (ko) | 2002-03-08 |
KR100775632B1 true KR100775632B1 (ko) | 2007-11-13 |
Family
ID=18622681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020017015362A KR100775632B1 (ko) | 2000-04-12 | 2001-04-04 | 도금용 공통 전극선 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7154048B2 (ko) |
JP (1) | JP4532807B2 (ko) |
KR (1) | KR100775632B1 (ko) |
TW (1) | TW544822B (ko) |
WO (1) | WO2001078139A1 (ko) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7181837B2 (en) * | 2004-06-04 | 2007-02-27 | Micron Technology, Inc. | Plating buss and a method of use thereof |
KR100702016B1 (ko) * | 2005-02-02 | 2007-03-30 | 삼성전자주식회사 | 양면 실장 메모리 모듈의 인쇄 회로 기판 및 이를이용하는 양면 실장 메모리 모듈 |
JP2006348371A (ja) * | 2005-06-20 | 2006-12-28 | Fujitsu Ltd | 電解めっき方法 |
JP2009170561A (ja) * | 2008-01-15 | 2009-07-30 | Panasonic Corp | 配線基板およびその製造方法 |
JP4484934B2 (ja) * | 2008-02-26 | 2010-06-16 | 富士通メディアデバイス株式会社 | 電子部品及びその製造方法 |
JP5188289B2 (ja) | 2008-06-26 | 2013-04-24 | ラピスセミコンダクタ株式会社 | プリント基板の製造方法 |
TWI393969B (zh) * | 2009-05-27 | 2013-04-21 | Au Optronics Corp | 一種具有迴轉訊號傳輸線路之顯示基板及其製造方法 |
JP5952032B2 (ja) * | 2012-03-07 | 2016-07-13 | 新光電気工業株式会社 | 配線基板及び配線基板の製造方法 |
US9222178B2 (en) | 2013-01-22 | 2015-12-29 | GTA, Inc. | Electrolyzer |
US8808512B2 (en) | 2013-01-22 | 2014-08-19 | GTA, Inc. | Electrolyzer apparatus and method of making it |
KR20220037857A (ko) * | 2020-09-18 | 2022-03-25 | 삼성전기주식회사 | 인쇄회로기판 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11312714A (ja) * | 1998-04-28 | 1999-11-09 | Mitsubishi Electric Corp | フィルムキャリア及びバーンイン方法 |
JPH11340609A (ja) * | 1998-05-26 | 1999-12-10 | Eastern Co Ltd | プリント配線板、および単位配線板の製造方法 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4426773A (en) * | 1981-05-15 | 1984-01-24 | General Electric Ceramics, Inc. | Array of electronic packaging substrates |
JPH0766932A (ja) | 1993-08-24 | 1995-03-10 | Canon Inc | 原稿読取装置 |
JPH08148770A (ja) * | 1994-11-15 | 1996-06-07 | Sharp Corp | 配線基板 |
JPH08153819A (ja) * | 1994-11-29 | 1996-06-11 | Citizen Watch Co Ltd | ボールグリッドアレイ型半導体パッケージの製造方法 |
JPH0955398A (ja) | 1995-08-10 | 1997-02-25 | Murata Mfg Co Ltd | 半導体装置の製造方法 |
JP3020201B2 (ja) * | 1998-05-27 | 2000-03-15 | 亜南半導体株式会社 | ボールグリッドアレイ半導体パッケージのモールディング方法 |
JP2001237346A (ja) * | 2000-02-23 | 2001-08-31 | Oki Electric Ind Co Ltd | 半導体素子搭載基板、及び半導体装置の製造方法 |
JP2001332579A (ja) * | 2000-05-19 | 2001-11-30 | Advantest Corp | 半導体回路装置及びその製造方法 |
US6319750B1 (en) * | 2000-11-14 | 2001-11-20 | Siliconware Precision Industries Co., Ltd. | Layout method for thin and fine ball grid array package substrate with plating bus |
TW479334B (en) * | 2001-03-06 | 2002-03-11 | Siliconware Precision Industries Co Ltd | Electroplated circuit process in the ball grid array chip package structure |
US6903442B2 (en) * | 2002-08-29 | 2005-06-07 | Micron Technology, Inc. | Semiconductor component having backside pin contacts |
-
2001
- 2001-04-04 KR KR1020017015362A patent/KR100775632B1/ko active IP Right Grant
- 2001-04-04 JP JP2001574895A patent/JP4532807B2/ja not_active Expired - Lifetime
- 2001-04-04 WO PCT/JP2001/002911 patent/WO2001078139A1/ja active Application Filing
- 2001-04-04 US US09/979,071 patent/US7154048B2/en not_active Expired - Lifetime
- 2001-04-11 TW TW090108628A patent/TW544822B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11312714A (ja) * | 1998-04-28 | 1999-11-09 | Mitsubishi Electric Corp | フィルムキャリア及びバーンイン方法 |
JPH11340609A (ja) * | 1998-05-26 | 1999-12-10 | Eastern Co Ltd | プリント配線板、および単位配線板の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
KR20020018676A (ko) | 2002-03-08 |
WO2001078139A1 (fr) | 2001-10-18 |
JP4532807B2 (ja) | 2010-08-25 |
US7154048B2 (en) | 2006-12-26 |
US20020157958A1 (en) | 2002-10-31 |
TW544822B (en) | 2003-08-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3429718B2 (ja) | 表面実装用基板及び表面実装構造 | |
US6319750B1 (en) | Layout method for thin and fine ball grid array package substrate with plating bus | |
KR20090055316A (ko) | 반도체 패키지와, 이를 구비하는 전자 기기 및 반도체패키지의 제조방법 | |
KR100634238B1 (ko) | 테이프 캐리어 패키지용 탭 테이프 | |
KR100775632B1 (ko) | 도금용 공통 전극선 | |
KR20080057158A (ko) | 플립 칩 실장 기판 | |
JP3927783B2 (ja) | 半導体部品 | |
KR101106234B1 (ko) | 고 용량 메모리 카드를 위한 단일층 기판을 형성하는 방법 | |
JP2568748B2 (ja) | 半導体装置 | |
KR20000023475A (ko) | 반도체 장치의 제조 방법 | |
US6896173B2 (en) | Method of fabricating circuit substrate | |
US20080083984A1 (en) | Wiring board | |
KR100780966B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US8530754B2 (en) | Printed circuit board having adaptable wiring lines and method for manufacturing the same | |
JP4159631B2 (ja) | 半導体パッケージの製造方法 | |
CN216902914U (zh) | 一种硅基基板及芯片 | |
US20130153278A1 (en) | Ball grid array package and method of manufacturing the same | |
KR20030072855A (ko) | 플립칩 비지에이 반도체 패키지용 인쇄회로기판의범프패드 도금방법 | |
JP3929302B2 (ja) | 大型回路基板 | |
JP2755255B2 (ja) | 半導体搭載用基板 | |
KR101118720B1 (ko) | 반도체 기판 패널 상에서의 커프 폭을 최소화하기 위한 2측면을 갖는 기판 리드 접속 | |
JPH0547955A (ja) | 半導体素子の支持基板及びそれを使用した回路装置 | |
KR20100123941A (ko) | 반도체 패키지 제조용 기판 및 이를 이용한 반도체 패키지 | |
JP2003197667A (ja) | 集積回路素子 | |
JPH11260959A (ja) | 半導体パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
G170 | Re-publication after modification of scope of protection [patent] | ||
FPAY | Annual fee payment |
Payment date: 20121023 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20131022 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20141021 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20151016 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20161019 Year of fee payment: 10 |
|
FPAY | Annual fee payment |
Payment date: 20171018 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20181018 Year of fee payment: 12 |