JP4456027B2 - 貫通導電体の製造方法 - Google Patents
貫通導電体の製造方法 Download PDFInfo
- Publication number
- JP4456027B2 JP4456027B2 JP2005087643A JP2005087643A JP4456027B2 JP 4456027 B2 JP4456027 B2 JP 4456027B2 JP 2005087643 A JP2005087643 A JP 2005087643A JP 2005087643 A JP2005087643 A JP 2005087643A JP 4456027 B2 JP4456027 B2 JP 4456027B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- silicon substrate
- forming
- electrode formation
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/032—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers
- H10W20/033—Manufacture or treatment of conductive parts of the interconnections of conductive barrier, adhesion or liner layers in openings in dielectrics
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/46—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a liquid
- H10P14/47—Electrolytic deposition, i.e. electroplating; Electroless plating
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
- H10W20/0245—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias comprising use of blind vias during the manufacture
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
- H10W20/0261—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the filling method or the material of the conductive fill
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/021—Manufacture or treatment of interconnections within wafers or substrates
- H10W20/023—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias
- H10W20/0265—Manufacture or treatment of interconnections within wafers or substrates the interconnections being through-semiconductor vias characterised by the sidewall insulation
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
本発明は、半導体チップを実装するパッケージ基板や半導体チップのチップ基板等のシリコン基板を貫通してその表裏を電気的に接続させる貫通電極等の貫通導電体の製造方法に関する。
従来の貫通電極は、例えば複数の半導体チップを積層した半導体パッケージに用いる半導体チップに設ける貫通電極は、半導体チップのチップ基板となるウェハ等のシリコン（Ｓｉ）基板の貫通電極を形成する領域を除く領域にマスクパターンを形成し、ドライエッチングにより露出しているシリコン基板をエッチングして有底の電極形成穴を形成し、この電極形成穴の底面と側面をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により２酸化珪素（ＳｉＯ２）からなる絶縁膜で覆った後に、スパッタ、ＣＶＤ法等によってシード膜を形成し、メッキ法等により導電性を有する金属からなる導電体を電極形成穴に埋め込み、その後にシリコン基板の下面を研磨して電極形成穴の底面に導電体を露出させ、シリコン基板の上面から下面に貫通して上面側と下面側とを電気的に接続する貫通電極を形成している（例えば、特許文献１参照。）。
特開平１０−２２３８３３号公報（第６頁段落００６１−第７頁段落００８２、第４図、第５図）
しかしながら、上述した従来の技術においては、貫通電極をシリコン基板の上面から下面に貫通する円柱として形成しているため、その貫通電極穴のアスペクト比（穴の直径と深さとの比をいう。）が１０を超えてしまうと、電解メッキ法等のメッキ法による導電体の埋め込みの際に、電極形成穴へ電解液が浸入しにくくなり、先に電極形成穴の口元が塞がって電極形成穴を導電体で満たすことが困難になるという問題がある。
本発明は、上記の問題点を解決するためになされたもので、アスペクト比が大きい貫通導電体としての貫通電極を形成する場合の導電体の埋め込み性を向上させる手段を提供することを目的とする。
本発明は、上記課題を解決するために、シリコン基板の上面から前記シリコン基板の厚さ方向に延在する第１の導電体と、該第１の導電体の底面から前記シリコン基板の下面に貫通する前記第１の導電体よりも前記厚さ方向に直交する方向の寸法が小さい第２の導電体とを設けた貫通導電体の製造方法であって、前記シリコン基板の上面に酸化膜を形成する工程と、該酸化膜上に、貫通導電体を形成する部位に前記第２の導電体を形成するための第２の電極形成穴の寸法と同等の寸法の開口部を有するレジストマスクを形成する工程と、該レジストマスクをマスクとして異方性エッチングにより前記酸化膜をエッチングして前記開口部にシリコン基板の上面を露出させる工程と、前記レジストマスクを除去し、露出した前記酸化膜をマスクとして異方性エッチングにより露出させたシリコン基板をエッチングして深穴を形成する工程と、等方性エッチングにより前記深穴の口元の酸化膜を除去して前記第１の導電体を形成するための第１の電極形成穴の寸法と同等の寸法の前記シリコン基板の上面を露出させる工程と、前記後退させた酸化膜をマスクとして異方性エッチングにより露出させたシリコン基板をエッチングして前記第１の電極形成穴を形成すると共に、前記第２の電極形成穴を形成する工程と、前記酸化膜を除去し、露出した前記シリコン基板の上面、並びに前記第１および第２の電極形成穴の内面に絶縁膜を形成する工程と、該絶縁膜上に下地金属層を形成する工程と、該下地金属層上に導電体をメッキして前記第１および第２の電極形成穴を前記導電体で満たして前記第１および第２の導電体を形成する工程と、前記シリコン基板の下面を前記第２の導電体が露出するまで研磨する工程とを備えることを特徴とする。
これにより、本発明は、第２の導電体を形成するための第２の電極形成穴の寸法が小さい場合であっても第１の導電体を形成するための第１の電極形成穴の深さにより第２の電極形成穴のアスペクト比を小さく設定することができ、メッキ法による導電体の埋め込み時に先に第１の電極形成穴の口元が塞がってしまうことを防止することができ、貫通導電体を形成する導電体の埋め込み性を向上させることができるという効果が得られる。
以下に、図面を参照して本発明による貫通導電体およびその製造方法の実施例について説明する。
図１、図２、図３は実施例１の貫通電極の製造方法示す説明図である。
なお、図１〜図３はシリコン基板に形成した貫通電極の近傍を部分拡大図として示した断面図である。
図１〜図３において、１はシリコンからなる半導体パッケージのパッケージ基板や半導体チップのチップ基板等のシリコン基板である。
なお、図１〜図３はシリコン基板に形成した貫通電極の近傍を部分拡大図として示した断面図である。
図１〜図３において、１はシリコンからなる半導体パッケージのパッケージ基板や半導体チップのチップ基板等のシリコン基板である。
２は酸化膜であり、シリコン基板１の上面１ａに形成され、ドライエッチングの際にシリコンとのエッチング選択比が得られるように選択された材料、例えば２酸化珪素により形成されたマスク部材として機能する膜である。
３は段付電極形成穴であり、シリコン基板１の上面１ａから下面１ｂに向かう厚さ方向に直交する方向の寸法が大きい大穴部（第１の電極形成穴）３ａと大穴部３ａより寸法が小さい小穴部（第２の電極形成穴）３ｂとを有する有底の段付穴であって、段付電極形成穴３の内部に銅（Ｃｕ）や銀（Ａｇ）等の導電性を有する金属からなる導電体４を埋め込んで貫通導電体としての貫通電極５を形成するための穴である。
３は段付電極形成穴であり、シリコン基板１の上面１ａから下面１ｂに向かう厚さ方向に直交する方向の寸法が大きい大穴部（第１の電極形成穴）３ａと大穴部３ａより寸法が小さい小穴部（第２の電極形成穴）３ｂとを有する有底の段付穴であって、段付電極形成穴３の内部に銅（Ｃｕ）や銀（Ａｇ）等の導電性を有する金属からなる導電体４を埋め込んで貫通導電体としての貫通電極５を形成するための穴である。
本実施例の大穴部３ａと小穴部３ｂの厚さ方向に直交する方向の断面形状は円形状に形成され、小穴部３ｂの厚さ方向に直交する方向の寸法、つまり直径は１０μｍ程度、段付電極形成穴３の深さは１００μｍ程度に形成される。
貫通電極５は、大穴部３ａに導電体４を埋め込んで形成される太軸部（第１の導電体）５ａと小穴部３ｂに導電体４を埋め込んで形成される細軸部（第２の導電体）とにより形成される導電性を有する段付軸であって、太軸部５ａが露出するシリコン基板１の上面１ａ側と細軸部５ｂが露出するシリコン基板１の下面１ｂ側とを電気的に接続する機能を有している。
貫通電極５は、大穴部３ａに導電体４を埋め込んで形成される太軸部（第１の導電体）５ａと小穴部３ｂに導電体４を埋め込んで形成される細軸部（第２の導電体）とにより形成される導電性を有する段付軸であって、太軸部５ａが露出するシリコン基板１の上面１ａ側と細軸部５ｂが露出するシリコン基板１の下面１ｂ側とを電気的に接続する機能を有している。
７は絶縁膜であり、２酸化珪素等からなる電気絶縁性を有する膜あって、本実施例では段付電極形成穴３の大穴部３ａと小穴部３ｂの側面と底面（内面という。）およびシリコン基板１の上面１ａ上に形成される。
８は下地金属層であり、絶縁膜７と導電体４との間に形成され、絶縁膜７側のバリアメタル膜に導電体４側のシード膜を積層して形成される。この場合にシード膜は導電体４との密着性がよい材料であればどのような材料でもよく、本実施例では導電体４と同じ材料、例えば銅が用いられる。
８は下地金属層であり、絶縁膜７と導電体４との間に形成され、絶縁膜７側のバリアメタル膜に導電体４側のシード膜を積層して形成される。この場合にシード膜は導電体４との密着性がよい材料であればどのような材料でもよく、本実施例では導電体４と同じ材料、例えば銅が用いられる。
９はレジストマスクであり、フォトリソグラフィによりシリコン基板１の上面１ａに塗布されたレジストを露光し、その後に現像処理して形成されるマスク部材である。
以下に、図１〜図３を用い、Ｐで示す工程に従って本実施例の貫通電極の製造方法について説明する。
Ｐ１（図１）、円柱状のシリコンをスライスして形成されたウェハ等のシリコン基板１を準備し、熱酸化法またはＣＶＤ法によりシリコン基板１の上面１ａに２酸化珪素からなる酸化膜２を形成し、この酸化膜２上の貫通電極５を形成する部位にフォトリソグラフィにより小穴部３ｂの直径と同等の直径の開口部９ａを形成したレジストマスク９を形成する。
以下に、図１〜図３を用い、Ｐで示す工程に従って本実施例の貫通電極の製造方法について説明する。
Ｐ１（図１）、円柱状のシリコンをスライスして形成されたウェハ等のシリコン基板１を準備し、熱酸化法またはＣＶＤ法によりシリコン基板１の上面１ａに２酸化珪素からなる酸化膜２を形成し、この酸化膜２上の貫通電極５を形成する部位にフォトリソグラフィにより小穴部３ｂの直径と同等の直径の開口部９ａを形成したレジストマスク９を形成する。
Ｐ２（図１）、工程Ｐ１で形成したレジストマスク９をマスクとして異方性エッチングであるドライエッチングにより開口部９ａの酸化膜２をエッチングしてシリコン基板１の上面１ａを露出させ、剥離剤を用いてレジストマスク９を除去する。
Ｐ３（図１）、レジストマスク９の除去により露出した酸化膜２をマスクとして６フッ化硫黄（ＳＦ６）や酸素（Ｏ２）等の混合ガスを用いたドライエッチングにより露出させたシリコン基板１をエッチングして開口部９ａと同等の直径で深さ１００μｍ程度の深穴１１を形成する。
Ｐ３（図１）、レジストマスク９の除去により露出した酸化膜２をマスクとして６フッ化硫黄（ＳＦ６）や酸素（Ｏ２）等の混合ガスを用いたドライエッチングにより露出させたシリコン基板１をエッチングして開口部９ａと同等の直径で深さ１００μｍ程度の深穴１１を形成する。
Ｐ４（図１）、等方性エッチングである希フッ酸（ＨＦ）等を用いたウェットエッチングにより酸化膜２をエッチングして深穴１１の口元の酸化膜２を段付電極形成穴３の大穴部３ａの直径と同等の直径になるように後退させて除去し、深穴１１の口元近傍のシリコン基板１の上面１ａを露出させる。
Ｐ５（図２）、後退させた酸化膜２をマスクとして６フッ化硫黄や酸素等の混合ガスを用いたドライエッチングにより露出させたシリコン基板１を再度エッチングして大穴部３ａを形成すると共に残った深穴１１により小穴部３ｂを形成し、大穴部３ａおよび小穴部３ｂからなる段付電極形成穴３を形成する。この場合に大穴部３ａの深さは小穴部３ｂのアスペクト比が１０以下になるように設定する。
Ｐ５（図２）、後退させた酸化膜２をマスクとして６フッ化硫黄や酸素等の混合ガスを用いたドライエッチングにより露出させたシリコン基板１を再度エッチングして大穴部３ａを形成すると共に残った深穴１１により小穴部３ｂを形成し、大穴部３ａおよび小穴部３ｂからなる段付電極形成穴３を形成する。この場合に大穴部３ａの深さは小穴部３ｂのアスペクト比が１０以下になるように設定する。
Ｐ６（図２）、フッ酸等を用いたウェットエッチングによりシリコン基板１の上面１ａ上の酸化膜２を全て除去する。
Ｐ７（図２）、酸化膜２の除去により露出したシリコン基板１の上面１ａ、並びに段付電極形成穴３の大穴部３ａと小穴部３ｂの内面に熱酸化法またはＣＶＤ法によりに２酸化珪素からなる絶縁膜７を形成する。
Ｐ７（図２）、酸化膜２の除去により露出したシリコン基板１の上面１ａ、並びに段付電極形成穴３の大穴部３ａと小穴部３ｂの内面に熱酸化法またはＣＶＤ法によりに２酸化珪素からなる絶縁膜７を形成する。
Ｐ８（図２）、形成した絶縁膜７上にスパッタ法またはＣＶＤ法によりにバリアメタル膜を形成し、バリアメタル膜上にＣＶＤ法等によりシード膜を積層して下地金属層８を形成する。
Ｐ９（図３）、電解メッキ法等のメッキ法により下地金属層８上に導電体４をメッキして段付電極形成穴３に導電体４を埋め込み、段付電極形成穴３の大穴部３ａと小穴部３ｂの下地金属層８の内側の容積を導電体４で満たし、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等によりシリコン基板１の上面１ａ側を研磨して下地金属層８およびその上にメッキされている導電体４を除去し、シリコン基板１の上面１ａの絶縁膜７を露出させる。これにより、段付電極形成穴３の大穴部３ａに埋め込まれた導電体４により貫通電極５の太軸部５ａが形成され、その上面がシリコン基板１の上面１ａ側に露出する。また小穴部３ｂに埋め込まれた導電体４により細軸部５ｂが形成される。
Ｐ９（図３）、電解メッキ法等のメッキ法により下地金属層８上に導電体４をメッキして段付電極形成穴３に導電体４を埋め込み、段付電極形成穴３の大穴部３ａと小穴部３ｂの下地金属層８の内側の容積を導電体４で満たし、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）法等によりシリコン基板１の上面１ａ側を研磨して下地金属層８およびその上にメッキされている導電体４を除去し、シリコン基板１の上面１ａの絶縁膜７を露出させる。これにより、段付電極形成穴３の大穴部３ａに埋め込まれた導電体４により貫通電極５の太軸部５ａが形成され、その上面がシリコン基板１の上面１ａ側に露出する。また小穴部３ｂに埋め込まれた導電体４により細軸部５ｂが形成される。
その後、フォトリソグラフィ等を用いてシリコン基板１の上面１ａ側の絶縁膜７上に太軸部５ａの上面と所定の部位を電気的に接続する配線パターンやパッド等を形成する等してシリコン基板１の上面１ａ側の処理を行う。
Ｐ１０（図３）、シリコン基板１の上面１ａ側の処理後に、シリコン基板１の下面１ｂをバックグラインドまたはＣＭＰ法等により研磨し、シリコン基板１を薄板化してその下面１ｂに細軸部５ｂを露出させる。
Ｐ１０（図３）、シリコン基板１の上面１ａ側の処理後に、シリコン基板１の下面１ｂをバックグラインドまたはＣＭＰ法等により研磨し、シリコン基板１を薄板化してその下面１ｂに細軸部５ｂを露出させる。
このようにして段付電極形成穴３の大穴部３ａに埋め込まれた導電体４によりシリコン基板１の厚さ方向に延在する太軸部５ａおよび小穴部３ｂ埋め込まれた導電体４により太軸部５ａ底面からシリコン基板１の下面１ｂに貫通する細軸部５ｂからなる本実施例の段付形状の貫通電極５が形成され、この貫通電極５がシリコン基板１の上面１ａ側と下面１ｂ側とを電気的に接続する。
なお、シリコン基板１の下面１ｂには、露出した細軸部５ｂの下面に半田ボール等を溶着させてバンプ等を形成するようにしてもよく。下面１ｂに上面１ａと同様の絶縁膜を形成して配線パターン等を形成するようにしてもよい。
上記のようにして、本実施例の製造方法による貫通電極５を形成したパッケージ基板やチップ基板等のシリコン基板１を複数形成したウェハが製造される。
上記のようにして、本実施例の製造方法による貫通電極５を形成したパッケージ基板やチップ基板等のシリコン基板１を複数形成したウェハが製造される。
シリコン基板１を半導体チップのチップ基板として用いる場合は、上面１ａに複数の内部回路を形成したウェハに本実施例の貫通電極５を形成し、これをシリコン基板１の単位で個片に分割して半導体チップを製造する。
また、シリコン基板１を半導体パッケージのパッケージ基板として用いる場合は、本実施例の貫通電極５を形成したシリコン基板１を複数形成したウェハに半導体チップを１つまたは複数実装した後に、ウェハをシリコン基板１の単位で個片に分割して半導体パッケージを製造する。
また、シリコン基板１を半導体パッケージのパッケージ基板として用いる場合は、本実施例の貫通電極５を形成したシリコン基板１を複数形成したウェハに半導体チップを１つまたは複数実装した後に、ウェハをシリコン基板１の単位で個片に分割して半導体パッケージを製造する。
以上説明したように、本実施例では、シリコン基板の上面からシリコン基板の厚さ方向に延在する太軸部と、太軸部の底面からシリコン基板の下面に貫通する太軸部の外径より小さい外径の細軸部とにより貫通電極を形成するようにしたことによって、細軸部を形成するための小穴部の内径が小さい場合であっても太軸部を形成するための大穴部の深さにより小穴部のアスペクト比を小さく設定することができ、電解メッキ法による導電体の埋め込み時に先に小穴部の口元が塞がってしまうことを防止することができ、貫通電極を形成する導電体の埋め込み性を向上させることができる。
また、貫通電極を円柱状の太軸部と円柱状の細軸部により構成するようにしたことによって、電極形成穴をシリコン基板の上面から下面に向かって断面積を減少させた円錐または円錐台形状として導電体の埋め込み時の電極形成穴の口元の塞がりを防止する方法においてシリコン基板の下面を研磨して貫通電極の下面を露出させたときに電極形成穴の傾斜面の製造誤差等により生ずる貫通電極の下面の形状の不均一性を解消して、上記工程Ｐ１０において研磨によりシリコン基板の下面に露出する貫通電極の下面の形状の均一性を高めることができる。このことは貫通電極の微細化に伴う細軸化における導電性の確保のために有効である。
図４、図５は実施例２の貫通電極の製造方法示す説明図である。
なお、図４、図５はシリコン基板に形成した貫通電極の近傍を部分拡大図として示した断面図である。また上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図４、図５において、２１は第１の下地金属層であり、上記実施例１の下地金属層８と同様にバリアメタル膜にシード膜を積層して形成される。
なお、図４、図５はシリコン基板に形成した貫通電極の近傍を部分拡大図として示した断面図である。また上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図４、図５において、２１は第１の下地金属層であり、上記実施例１の下地金属層８と同様にバリアメタル膜にシード膜を積層して形成される。
２２は第２の下地金属層であり、上記実施例１の下地金属層８と同様にバリアメタル膜にシード膜を積層して形成される。
本実施例の段付電極形成穴３は、第１の下地金属層２１をＣＭＰ法により研磨して形成される大穴部（第１の電極形成穴）３ａと、第１の下地金属層２１により形成される大穴部３ａより寸法が小さい小穴部（第２の電極形成穴）３ｂとで構成される有底の段付穴である。
本実施例の段付電極形成穴３は、第１の下地金属層２１をＣＭＰ法により研磨して形成される大穴部（第１の電極形成穴）３ａと、第１の下地金属層２１により形成される大穴部３ａより寸法が小さい小穴部（第２の電極形成穴）３ｂとで構成される有底の段付穴である。
以下に、図４、図５を用い、ＰＡで示す工程に従って本実施例の貫通電極の製造方法について説明する。
ＰＡ１（図４）、上記実施例１と同様のシリコン基板１を準備し、シリコン基板１の上面１ａ上の貫通電極５を形成する部位にフォトリソグラフィにより開口部９ｂを形成したレジストマスク９を形成する。
ＰＡ１（図４）、上記実施例１と同様のシリコン基板１を準備し、シリコン基板１の上面１ａ上の貫通電極５を形成する部位にフォトリソグラフィにより開口部９ｂを形成したレジストマスク９を形成する。
ＰＡ２（図４）、工程ＰＡ１で形成したレジストマスク９をマスクとして６フッ化硫黄や酸素等の混合ガスを用いたドライエッチングにより開口部９ｂのシリコン基板１をエッチングして開口部９ｂと同等の直径で深さ１００μｍ程度の深穴２５を形成し、剥離剤を用いてレジストマスク９を除去する。
ＰＡ３（図４）、レジストマスク９の除去により露出した露出したシリコン基板１の上面１ａおよび深穴２５の内面に熱酸化法またはＣＶＤ法によりに２酸化珪素からなる絶縁膜７を形成する。
ＰＡ３（図４）、レジストマスク９の除去により露出した露出したシリコン基板１の上面１ａおよび深穴２５の内面に熱酸化法またはＣＶＤ法によりに２酸化珪素からなる絶縁膜７を形成する。
ＰＡ４（図４）、形成した絶縁膜７上にスパッタ法またはＣＶＤ法によりにバリアメタル膜を形成し、バリアメタル膜上にＣＶＤ法等によりシード膜を積層して第１の下地金属層２１を形成する。
ＰＡ５（図５）、ＣＭＰ法によりシリコン基板１の上面１ａ側に形成した第１の下地金属層２１および深穴２５の口元に形成されている第１の下地金属層２１を研磨し、深穴２５の口元にの第１の下地金属層２１を除去して大穴部３ａを形成すると共に残った深穴２５の内面の第１の下地金属層２１により小穴部３ｂを形成し、大穴部３ａおよび小穴部３ｂからなる段付電極形成穴３を形成する。この場合にＣＭＰ法に用いる研磨剤は選択比の大きい研磨剤、つまり第１の下地金属層２１は研磨されやすく絶縁膜７は研磨されにくい性質を有する研磨剤を用い、大穴部３ａの深さは小穴部３ｂのアスペクト比が１０以下になるように設定する。
ＰＡ５（図５）、ＣＭＰ法によりシリコン基板１の上面１ａ側に形成した第１の下地金属層２１および深穴２５の口元に形成されている第１の下地金属層２１を研磨し、深穴２５の口元にの第１の下地金属層２１を除去して大穴部３ａを形成すると共に残った深穴２５の内面の第１の下地金属層２１により小穴部３ｂを形成し、大穴部３ａおよび小穴部３ｂからなる段付電極形成穴３を形成する。この場合にＣＭＰ法に用いる研磨剤は選択比の大きい研磨剤、つまり第１の下地金属層２１は研磨されやすく絶縁膜７は研磨されにくい性質を有する研磨剤を用い、大穴部３ａの深さは小穴部３ｂのアスペクト比が１０以下になるように設定する。
ＰＡ６（図５）、研磨により露出した大穴部３ａの絶縁膜７および小穴部３ｂの第１の下地金属層２１上にスパッタ法またはＣＶＤ法によりにバリアメタル膜を形成し、バリアメタル膜上にＣＶＤ法等によりシード膜を積層して第２の下地金属層２２を形成する。
ＰＡ７（図５）、電解メッキ法等のメッキ法により第２の下地金属層２２上に導電体４をメッキして段付電極形成穴３に導電体４を埋め込み、段付電極形成穴３の大穴部３ａと小穴部３ｂの第２の下地金属層２２の内側の容積を導電体４で満たし、ＣＭＰ法等によりシリコン基板１の上面１ａ側を研磨して第２の下地金属層２２およびその上にメッキされている導電体４を除去し、シリコン基板１の上面１ａの絶縁膜７を露出させる。これにより、段付電極形成穴３の大穴部３ａに埋め込まれた導電体４により貫通電極５の太軸部５ａが形成され、その上面がシリコン基板１の上面１ａ側に露出する。また小穴部３ｂに埋め込まれた導電体４により細軸部５ｂが形成される。
ＰＡ７（図５）、電解メッキ法等のメッキ法により第２の下地金属層２２上に導電体４をメッキして段付電極形成穴３に導電体４を埋め込み、段付電極形成穴３の大穴部３ａと小穴部３ｂの第２の下地金属層２２の内側の容積を導電体４で満たし、ＣＭＰ法等によりシリコン基板１の上面１ａ側を研磨して第２の下地金属層２２およびその上にメッキされている導電体４を除去し、シリコン基板１の上面１ａの絶縁膜７を露出させる。これにより、段付電極形成穴３の大穴部３ａに埋め込まれた導電体４により貫通電極５の太軸部５ａが形成され、その上面がシリコン基板１の上面１ａ側に露出する。また小穴部３ｂに埋め込まれた導電体４により細軸部５ｂが形成される。
その後、実施例１と同様にしてシリコン基板１の上面１ａ側の処理を行う。
ＰＡ８（図５）、シリコン基板１の上面１ａ側の処理後に、実施例１の工程Ｐ１０と同様にしてシリコン基板１を薄板化し、その下面１ｂに細軸部５ｂを露出させる。
このようにして段付電極形成穴３の大穴部３ａに埋め込まれた導電体４によりシリコン基板１の厚さ方向に延在する太軸部５ａおよび小穴部３ｂ埋め込まれた導電体４により太軸部５ａ底面からシリコン基板１の下面１ｂに貫通する第１および第２の下地金属層２２、２２で囲まれた細軸部５ｂからなる本実施例の段付形状の貫通電極５が形成され、この貫通電極５がシリコン基板１の上面１ａ側と下面１ｂ側とを電気的に接続する。
ＰＡ８（図５）、シリコン基板１の上面１ａ側の処理後に、実施例１の工程Ｐ１０と同様にしてシリコン基板１を薄板化し、その下面１ｂに細軸部５ｂを露出させる。
このようにして段付電極形成穴３の大穴部３ａに埋め込まれた導電体４によりシリコン基板１の厚さ方向に延在する太軸部５ａおよび小穴部３ｂ埋め込まれた導電体４により太軸部５ａ底面からシリコン基板１の下面１ｂに貫通する第１および第２の下地金属層２２、２２で囲まれた細軸部５ｂからなる本実施例の段付形状の貫通電極５が形成され、この貫通電極５がシリコン基板１の上面１ａ側と下面１ｂ側とを電気的に接続する。
上記のようにして、本実施例の製造方法による貫通電極５を形成したパッケージ基板やチップ基板等のシリコン基板１を複数形成したウェハが製造され、実施例１で説明したと同様にして半導体チップや半導体パッケージを製造する。
以上説明したように、本実施例では、第１の下地金属層により形成した段付電極形成穴に導電体を埋め込むことによっても、上記実施例１と同様の効果を得ることができる。
以上説明したように、本実施例では、第１の下地金属層により形成した段付電極形成穴に導電体を埋め込むことによっても、上記実施例１と同様の効果を得ることができる。
また、細軸部を２重の下地金属層で囲って形成するようにしたことによって、実施例１の工程Ｐ５および工程Ｐ６で形成した大穴部を第１の下地金属層を研磨する一つの工程ＰＡ５で形成することができ、シリコン基板に形成する貫通電極の製造効率の向上を図ることができる。
なお、上記各実施例においては、段付電極形成穴の段数を１段として説明したが、段付電極形成穴の段数は１段に限らず、２段以上何段であってもよい。要は細軸部に導電体を埋め込む際に１段では導電体を満たしきれない場合に階段状に段数を増やして細軸部を導電体で満たすようにすればよい。この場合に実施例１においては工程Ｐ４、Ｐ５を繰返して徐々に拡大した大穴部を形成して階段状とし、実施例２においては上記で説明した深穴の直径を予め段数に応じて大きく形成しておき、工程ＰＡ４、ＰＡ５を繰返して徐々に縮小した小穴部を形成して階段状とする。
なお、上記各実施例においては、段付電極形成穴の段数を１段として説明したが、段付電極形成穴の段数は１段に限らず、２段以上何段であってもよい。要は細軸部に導電体を埋め込む際に１段では導電体を満たしきれない場合に階段状に段数を増やして細軸部を導電体で満たすようにすればよい。この場合に実施例１においては工程Ｐ４、Ｐ５を繰返して徐々に拡大した大穴部を形成して階段状とし、実施例２においては上記で説明した深穴の直径を予め段数に応じて大きく形成しておき、工程ＰＡ４、ＰＡ５を繰返して徐々に縮小した小穴部を形成して階段状とする。
また、上記各実施例においては、段付電極形成穴の断面形状は円形状として説明したが、楕円形状や四角形状であってもよい。
更に、上記各実施例においては、貫通導電体は貫通電極であるとして説明したが、貫通導電体は前記に限らず、ウェハの上下面に形成するレジストマスクの形成時の位置合せのための合せマーク等であってもよい。要は導電体をアスペクト比の高い穴に埋め込んで形成する貫通導電体であればどのようなものに適用しても上記各実施例と同様の効果を得ることができる。前記の合せマークを形成する場合は、断面形状を十字型や鉤型等の位置と方向の検出が可能な形状にして上記の貫通電極と同様の製造方法で形成すればよい。
更に、上記各実施例においては、貫通導電体は貫通電極であるとして説明したが、貫通導電体は前記に限らず、ウェハの上下面に形成するレジストマスクの形成時の位置合せのための合せマーク等であってもよい。要は導電体をアスペクト比の高い穴に埋め込んで形成する貫通導電体であればどのようなものに適用しても上記各実施例と同様の効果を得ることができる。前記の合せマークを形成する場合は、断面形状を十字型や鉤型等の位置と方向の検出が可能な形状にして上記の貫通電極と同様の製造方法で形成すればよい。
１ シリコン基板
１ａ 上面
１ｂ 下面
２ 酸化膜
３ 段付電極形成穴
３ａ 大穴部（第１の電極形成穴）
３ｂ 小穴部（第２の電極形成穴）
４ 導電体
５ 貫通電極
５ａ 太軸部（第１の導電体）
５ｂ 細軸部（第２の導電体）
７ 絶縁膜
８ 下地金属層
９ レジストマスク
９ａ、９ｂ 開口部
１１、２５ 深穴
２１ 第１の下地金属層
２２ 第２の下地金属層
１ａ 上面
１ｂ 下面
２ 酸化膜
３ 段付電極形成穴
３ａ 大穴部（第１の電極形成穴）
３ｂ 小穴部（第２の電極形成穴）
４ 導電体
５ 貫通電極
５ａ 太軸部（第１の導電体）
５ｂ 細軸部（第２の導電体）
７ 絶縁膜
８ 下地金属層
９ レジストマスク
９ａ、９ｂ 開口部
１１、２５ 深穴
２１ 第１の下地金属層
２２ 第２の下地金属層
Claims (4)
- シリコン基板の上面から前記シリコン基板の厚さ方向に延在する第１の導電体と、該第１の導電体の底面から前記シリコン基板の下面に貫通する前記第１の導電体よりも前記厚さ方向に直交する方向の寸法が小さい第２の導電体とを設けた貫通導電体の製造方法であって、
前記シリコン基板の上面に酸化膜を形成する工程と、
該酸化膜上に、貫通導電体を形成する部位に前記第２の導電体を形成するための第２の電極形成穴の寸法と同等の寸法の開口部を有するレジストマスクを形成する工程と、
該レジストマスクをマスクとして異方性エッチングにより前記酸化膜をエッチングして前記開口部にシリコン基板の上面を露出させる工程と、
前記レジストマスクを除去し、露出した前記酸化膜をマスクとして異方性エッチングにより露出させたシリコン基板をエッチングして深穴を形成する工程と、
等方性エッチングにより前記深穴の口元の酸化膜を除去して前記第１の導電体を形成するための第１の電極形成穴の寸法と同等の寸法の前記シリコン基板の上面を露出させる工程と、
前記後退させた酸化膜をマスクとして異方性エッチングにより露出させたシリコン基板をエッチングして前記第１の電極形成穴を形成すると共に、前記第２の電極形成穴を形成する工程と、
前記酸化膜を除去し、露出した前記シリコン基板の上面、並びに前記第１および第２の電極形成穴の内面に絶縁膜を形成する工程と、
該絶縁膜上に下地金属層を形成する工程と、
該下地金属層上に導電体をメッキして前記第１および第２の電極形成穴を前記導電体で満たして前記第１および第２の導電体を形成する工程と、
前記シリコン基板の下面を前記第２の導電体が露出するまで研磨する工程とを備えることを特徴とする貫通導電体の製造方法。 - 請求項１において、
前記深穴の口元の酸化膜を後退させる工程と、前記後退させた酸化膜をマスクとして第１の電極形成穴を形成する工程とを繰返して階段状の電極形成穴を形成することを特徴とする貫通導電体の製造方法。 - シリコン基板の上面から前記シリコン基板の厚さ方向に延在する第１の導電体と、該第１の導電体の底面から前記シリコン基板の下面に貫通する前記第１の導電体よりも前記厚さ方向に直交する方向の寸法が小さい第２の導電体とを設けた貫通導電体の製造方法であって、
前記シリコン基板の上面に、貫通導電体を形成する部位に前記第１の導電体を形成するための第１の電極形成穴の寸法と同等の寸法の開口部を有するレジストマスクを形成する工程と、
該レジストマスクをマスクとして異方性エッチングにより露出しているシリコン基板をエッチングして深穴を形成する工程と、
前記レジストマスクを除去し、露出した前記シリコン基板の上面、および前記深穴の内面に絶縁膜を形成する工程と、
該絶縁膜上に第１の下地金属層を形成する工程と、
前記深穴の口元の前記第１の下地金属層を研磨により除去し、前記第１の電極形成穴を形成すると共に前記第２の導電体を形成するための第２の電極形成穴を形成する工程と、
前記露出した絶縁膜上および前記第１および第２の電極形成穴の内面に第２の下地金属層を形成する工程と、
該第２の下地金属層上に導電体をメッキして前記第１および第２の電極形成穴を前記導電体で満たして前記第１および第２の導電体を形成する工程と、
前記シリコン基板の下面を前記第２の導電体が露出するまで研磨する工程とを備えることを特徴とする貫通導電体の製造方法。 - 請求項３において、
前記第１の下地金属層を形成する工程と、前記深穴の口元の前記第１の下地金属層を除去して第１の電極形成穴を形成する工程とを繰返して階段状の電極形成穴を形成することを特徴とする貫通導電体の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005087643A JP4456027B2 (ja) | 2005-03-25 | 2005-03-25 | 貫通導電体の製造方法 |
| US11/387,780 US7419906B2 (en) | 2005-03-25 | 2006-03-24 | Method for manufacturing a through conductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005087643A JP4456027B2 (ja) | 2005-03-25 | 2005-03-25 | 貫通導電体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006269860A JP2006269860A (ja) | 2006-10-05 |
| JP4456027B2 true JP4456027B2 (ja) | 2010-04-28 |
Family
ID=37035770
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005087643A Expired - Fee Related JP4456027B2 (ja) | 2005-03-25 | 2005-03-25 | 貫通導電体の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7419906B2 (ja) |
| JP (1) | JP4456027B2 (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5246103B2 (ja) * | 2008-10-16 | 2013-07-24 | 大日本印刷株式会社 | 貫通電極基板の製造方法 |
| US7786008B2 (en) * | 2008-12-12 | 2010-08-31 | Stats Chippac Ltd. | Integrated circuit packaging system having through silicon vias with partial depth metal fill regions and method of manufacture thereof |
| US20100206737A1 (en) * | 2009-02-17 | 2010-08-19 | Preisser Robert F | Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) |
| JP5522377B2 (ja) * | 2009-03-05 | 2014-06-18 | Ｔｄｋ株式会社 | 貫通電極の形成方法、及び半導体基板 |
| JP5498751B2 (ja) * | 2009-10-05 | 2014-05-21 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| US20120024713A1 (en) * | 2010-07-29 | 2012-02-02 | Preisser Robert F | Process for electrodeposition of copper chip to chip, chip to wafer and wafer to wafer interconnects in through-silicon vias (tsv) with heated substrate and cooled electrolyte |
| US8563428B2 (en) * | 2010-09-17 | 2013-10-22 | Applied Materials, Inc. | Methods for depositing metal in high aspect ratio features |
| US8580682B2 (en) | 2010-09-30 | 2013-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cost-effective TSV formation |
| US9190325B2 (en) | 2010-09-30 | 2015-11-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | TSV formation |
| KR101697573B1 (ko) | 2010-11-29 | 2017-01-19 | 삼성전자 주식회사 | 반도체 장치, 그 제조 방법, 및 상기 반도체 장치를 포함하는 반도체 패키지 |
| JP2013106015A (ja) * | 2011-11-17 | 2013-05-30 | Taiyo Yuden Co Ltd | 半導体装置、及びその製造方法 |
| CN103175718B (zh) * | 2013-02-01 | 2015-01-21 | 上海交通大学 | 铜互连微柱力学性能原位压缩试样的制备方法 |
| WO2014012381A1 (zh) * | 2012-07-17 | 2014-01-23 | 上海交通大学 | 铜互连微柱力学性能原位压缩试样及其制备方法 |
| KR20140104778A (ko) | 2013-02-21 | 2014-08-29 | 삼성전자주식회사 | 관통전극을 갖는 반도체 소자의 제조방법 |
| CN106558533B (zh) * | 2015-09-30 | 2020-03-10 | 中芯国际集成电路制造(上海)有限公司 | 导电插塞结构的形成方法 |
| JP2017199854A (ja) | 2016-04-28 | 2017-11-02 | Tdk株式会社 | 貫通配線基板 |
| US10847596B2 (en) * | 2017-11-10 | 2020-11-24 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Bendable display panel and fabricating method thereof |
| CN107994055B (zh) * | 2017-11-10 | 2020-09-04 | 武汉华星光电半导体显示技术有限公司 | 可弯折显示面板及其制作方法 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0666436B2 (ja) * | 1983-04-15 | 1994-08-24 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH03171663A (ja) * | 1989-11-29 | 1991-07-25 | Toshiba Corp | 半導体記憶装置およびその製造方法 |
| US5170372A (en) * | 1990-08-16 | 1992-12-08 | Texas Instruments Incorporated | Memory device having bit lines over a field oxide |
| JP2796012B2 (ja) * | 1992-05-06 | 1998-09-10 | 株式会社東芝 | 半導体装置及びその製造方法 |
| JP3439493B2 (ja) * | 1992-12-01 | 2003-08-25 | 沖電気工業株式会社 | 半導体記憶装置の製造方法 |
| JP4011695B2 (ja) | 1996-12-02 | 2007-11-21 | 株式会社東芝 | マルチチップ半導体装置用チップおよびその形成方法 |
| JP3920399B2 (ja) | 1997-04-25 | 2007-05-30 | 株式会社東芝 | マルチチップ半導体装置用チップの位置合わせ方法、およびマルチチップ半導体装置の製造方法・製造装置 |
| JP3173652B2 (ja) | 1998-10-15 | 2001-06-04 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP4736251B2 (ja) | 2001-06-27 | 2011-07-27 | 凸版印刷株式会社 | フィルムキャリア及びその製造方法 |
| JP2004014657A (ja) | 2002-06-05 | 2004-01-15 | Toshiba Corp | 半導体チップおよびその製造方法、ならびに三次元積層半導体装置 |
-
2005
- 2005-03-25 JP JP2005087643A patent/JP4456027B2/ja not_active Expired - Fee Related
-
2006
- 2006-03-24 US US11/387,780 patent/US7419906B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20060216921A1 (en) | 2006-09-28 |
| US7419906B2 (en) | 2008-09-02 |
| JP2006269860A (ja) | 2006-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4456027B2 (ja) | 貫通導電体の製造方法 | |
| CN100334723C (zh) | 半导体装置及其制造方法 | |
| JP4966487B2 (ja) | 半導体装置及びその製造方法 | |
| US7671460B2 (en) | Buried via technology for three dimensional integrated circuits | |
| CN101802990B (zh) | 使用穿透硅通道的半导体封装方法 | |
| JP4439976B2 (ja) | 半導体装置およびその製造方法 | |
| JP5360648B2 (ja) | 導電性ビアの製造と充填のための方法、およびそのように形成された導電性ビア | |
| KR101387701B1 (ko) | 반도체 패키지 및 이의 제조방법 | |
| KR100830581B1 (ko) | 관통전극을 구비한 반도체 소자 및 그 형성방법 | |
| TWI243468B (en) | Semiconductor chip, semiconductor wafer, semiconductor device, and the manufacturing method for the same | |
| CN218482232U (zh) | 半导体器件 | |
| US20100244251A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2010080750A (ja) | 半導体装置及びその製造方法 | |
| CN112447641B (zh) | 半导体器件 | |
| JP2005235859A (ja) | 半導体装置及びその製造方法 | |
| JP2011086773A (ja) | 半導体装置及び回路基板並びに電子機器 | |
| JP4601686B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN108666284A (zh) | 半导体装置的制造方法及半导体装置 | |
| CN106653682A (zh) | 集成电路结构及其形成方法 | |
| JP4544902B2 (ja) | 半導体装置及びその製造方法 | |
| JP4334397B2 (ja) | 半導体装置及びその製造方法 | |
| KR102899608B1 (ko) | 반도체 패키지 | |
| JP2005311117A (ja) | 半導体装置及びその製造方法 | |
| JP3698160B2 (ja) | 半導体装置の製造方法 | |
| JP2006041512A (ja) | マルチチップパッケージ用集積回路チップの製造方法及びその方法により形成されたウエハ及びチップ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070810 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20081203 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090721 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090723 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090918 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091020 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091210 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100105 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100204 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130212 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |