JP5522377B2 - 貫通電極の形成方法、及び半導体基板 - Google Patents

貫通電極の形成方法、及び半導体基板 Download PDF

Info

Publication number
JP5522377B2
JP5522377B2 JP2010035341A JP2010035341A JP5522377B2 JP 5522377 B2 JP5522377 B2 JP 5522377B2 JP 2010035341 A JP2010035341 A JP 2010035341A JP 2010035341 A JP2010035341 A JP 2010035341A JP 5522377 B2 JP5522377 B2 JP 5522377B2
Authority
JP
Japan
Prior art keywords
hole
solid metal
metal
forming
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010035341A
Other languages
English (en)
Other versions
JP2010232641A (ja
Inventor
智浩 曽我部
孝彰 土門
大輔 井ノ口
幹夫 ▲高▼木
健一 遠池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2010035341A priority Critical patent/JP5522377B2/ja
Publication of JP2010232641A publication Critical patent/JP2010232641A/ja
Application granted granted Critical
Publication of JP5522377B2 publication Critical patent/JP5522377B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

本発明は、半導体基板への貫通電極の形成方法、及び貫通電極を有する半導体基板に関する。
下記非特許文献１にも記載のように、現在の高度な電子システムの中核をなす半導体チップでは、外部との信号の送受信や電気エネルギーの供給はもっぱらシリコンチップ表面の金属電極を通して行われている。半導体チップと外部との接続には、細い金線を使ったワイヤボンディングやハンダバンプを使ったフリップチップボンディングが広く使用されている。しかし、電子機器の小型化かつ高性能化を実現するため、最近ではより薄型で占有面積が小さく、高密度に集積され、さらに高速動作が可能な半導体デバイスが強く要求されている。
これらの要求に対して従来の接続法では性能の限界に近づきつつあり、次世代の接続技術としてチップの表面と裏面の双方に電極を持つ構造、すなわちシリコン貫通電極(ＴＳＶ：Through Silicon Via)が登場してきている。ビアの穴あけには例えば深掘り反応性イオンエッチング(Ｄ−ＲＩＥ：Deep Riactive Ion Etching)が用いられる。ビアの直径は例えば３０〜４０μｍであり、ビアとシリコンチップは約１μｍ厚のＣＶＤ(Chemical Vapor Deposition)によるＳｉＯ2で絶縁される。ビア内部は例えばＣｕで充填し、表面側及び裏面側に接続用の突起電極(バンプ)がＣｕ,Ａｕ,ハンダなどで形成される。導電体とチップ内のＩＣ回路は配線層内のＡｌ配線またはチップ表面のＣｕ細配線によって接続される。
下記特許文献１は、光励起電解研磨法によりシリコン基板に高アスペクト比の貫通孔を形成し、この内壁を酸化処理し、溶融金属埋め戻し法により金属を充填し、貫通電極とする方法を開示している。
下記特許文献２は、基板を貫通して形成され、かつ一方の開口が導電性薄膜により塞がれている微細孔に導電性物質を充填して貫通電極を形成する方法に関し、基板の導電性薄膜側の面に導電性薄膜を保持する保護部材を設けた後で前記微細孔の他方の開口から導電性物質を充填することを開示している。
下記特許文献３は、半導体基板の表面に第１絶縁膜を、裏面に第２絶縁膜を形成し、半導体基板とはエッチングレートの異なる導電性部材からなる第１エッチングストップ層を第２絶縁膜に形成する第１工程と、貫通電極の形成対象箇所に対して、第１エッチングストップ層までエッチングして凹部を形成する第２工程と、第１エッチングストップ層をシード層として用い凹部に対してボトムアップ成長を用いたメッキにより貫通電極を形成する第３工程とを開示している。
下記特許文献４は、非貫通孔を有する基板に、導電性を有し、非貫通孔の容積よりも小量の体積の導電材料を、基板の厚み方向一方側の表面部に供給して、非貫通孔の開口部を塞ぎ、非貫通孔外の空間の圧力を非貫通孔の圧力よりも高くし、非貫通孔内外の差圧によって導電材料を非貫通孔に充填する充填操作を、非貫通孔が導電材料で満たされるまで繰返し導電材料を充填し、基板の他方の面を導電材料が外方に露出するまで後退させることによって、導電性にばらつきのない貫通電極を安定して形成することを開示している。
特開２００２−２３７４６８号公報 特開２００４−２００５８４号公報 特開２００６−２２２１３８号公報 特開２００６−２９４８１４号公報
表面技術 Vol.58 (2007), No.12 「３次元チップ積層のためのシリコン貫通電極(ＴＳＶ)の開発動向」傅田精一
上記特許文献１及び２のような溶融金属を用いる方法の場合、溶融金属がハンダ等の融点の低い金属だとしても、数百度レベルの高温雰囲気を維持した状態で溶融金属をハンドリング(図１６(Ａ)参照)する必要があり、工程及び装置が複雑となりやすい。上記特許文献３のようにメッキにより貫通電極を形成する場合、メッキ成長のためにリードタイムが長くなる。上記特許文献４では、導電材料として導電ペーストが用いられているが、導電ペーストは金属粉と溶剤を混合させたものであるため、貫通孔内の金属密度が低い(図１６(Ｂ)参照)という問題がある。なお、貫通孔の内壁にのみ導電体を形成する手法(図１６(Ｃ)参照)も一般的であるが、この方法は電極の断面積が小さく、例えば直流抵抗を重視する場合(例えば電源ライン)は損失が発生するため好ましくない。
本発明はこうした状況を認識してなされたものであり、その目的は、高温雰囲気を維持した状態で溶融金属をハンドリングする必要をなくして工程及び装置を簡略化することができ、かつメッキによる場合と比較してリードタイムの短縮化が可能で、また導電ペーストを用いる場合と比較して高密度に金属を貫通孔内に充填することができ、さらに貫通孔の内壁にのみ導電体を形成する手法と比較して直流抵抗を小さくすることの可能な貫通電極の形成方法、及び短時間で容易に製造できる信頼性の高い貫通電極を有する半導体基板を提供することにある。
本発明の第１の態様は、貫通電極の形成方法である。この方法は、
半導体基板の所定位置に、前記半導体基板の表面に開口を有する第１の非貫通孔と、前記第１の非貫通孔の底部に前記第１の非貫通孔よりも小さな開口を有する第２の非貫通孔とを形成し、二段形状の非貫通孔を成す非貫通孔形成工程と、
前記二段形状の非貫通孔の内面に絶縁層を形成するとともに、固体金属との密着性を高めるシード層を前記絶縁層上に形成するシード層形成工程と、
前記第２の非貫通孔には入らない形状の固体金属を、前記第１の非貫通孔上に配置する固体金属配置工程と、
前記固体金属を減圧雰囲気中で加熱して前記固体金属を軟化或いは溶融させ、前記軟化或いは溶融した金属で前記第１の非貫通孔内の少なくとも一部を満たして前記第２の非貫通孔の開口を塞ぐ固体金属軟化工程と、
前記半導体基板を加圧雰囲気とすることで、前記軟化或いは溶融した金属を前記第２の非貫通孔に充填する金属充填工程と、
前記半導体基板のうち厚み方向に関して前記第１及び第２の非貫通孔が存在しない部分を除去する除去工程とを有し、
前記固体金属が、前記第１の非貫通孔よりも小径で前記第２の非貫通孔よりも大径の略球体の金属粒であり、
前記第１の非貫通孔の容積が前記第２の非貫通孔の容積よりも大きい。
前記非貫通孔形成工程は、ウエハ状態の前記半導体基板に前記二段形状の非貫通孔を多数個形成するものであり、
前記固体金属配置工程は、ウエハ状態の前記半導体基板上に多数個の前記固体金属をばらまいて前記第１の非貫通孔の底部に載置するばらまき工程と、前記第１の非貫通孔の底部に載置されなかった前記固体金属を回収する回収工程とを含んでもよい。
前記非貫通孔形成工程は、ウエハ状態の前記半導体基板に前記二段形状の非貫通孔を多数個形成するものであり、
前記固体金属配置工程は、多数個の前記二段形状の非貫通孔の形成間隔と同じ間隔を隔てて形成された多数個の固体金属配置孔を有するトレイを用い、各固体金属配置孔に前記固体金属を保持し、前記トレイをウエハ状態の前記半導体基板に重ねるようにして多数個の前記固体金属をそれぞれ前記二段形状の非貫通孔に移し替えるものであってもよい。
本発明の第２の態様は、貫通電極の形成方法である。この方法は、
半導体基板の所定位置に、前記半導体基板の表面に開口を有する第１の非貫通孔と、前記第１の非貫通孔の底部に前記第１の非貫通孔よりも小さな開口を有する第２の非貫通孔とを形成し、二段形状の非貫通孔を成す非貫通孔形成工程と、
前記二段形状の非貫通孔の内面に絶縁層を形成するとともに、固体金属との密着性を高めるシード層を前記絶縁層上に形成するシード層形成工程と、
前記第２の非貫通孔には入らない形状の固体金属を、前記第１の非貫通孔上に配置する固体金属配置工程と、
前記固体金属を減圧雰囲気中で加熱して前記固体金属を軟化或いは溶融させ、前記軟化或いは溶融した金属で前記第１の非貫通孔内の少なくとも一部を満たして前記第２の非貫通孔の開口を塞ぐ固体金属軟化工程と、
前記半導体基板を加圧雰囲気とすることで、前記軟化或いは溶融した金属を前記第２の非貫通孔に充填する金属充填工程と、
前記半導体基板のうち厚み方向に関して前記第１及び第２の非貫通孔が存在しない部分を除去する除去工程とを有し、
前記非貫通孔形成工程は、ウエハ状態の前記半導体基板に前記二段形状の非貫通孔を多数個形成するものであり、
前記固体金属配置工程は、多数個の前記二段形状の非貫通孔の形成間隔と同じ間隔を隔てて多数個の前記固体金属が連なった固体金属連結体を、各固体金属が前記二段形状の非貫通孔上に位置するようにウエハ状態の前記半導体基板上に配置するものである。
前記除去工程は、前記半導体基板のうち厚み方向に関して前記第１の非貫通孔が存在する部分も、前記厚み方向に関して所定長に渡って除去するものであってもよい。
前記絶縁層はＳｉＯ 2 であり、前記シード層はＣｕ、Ａｌ、又はＳｎ、或いはこれら金属を含む合金であってもよい。
前記固体金属がアルミニウムであってもよい。あるいは、前記固体金属が銅或いは半田合金であってもよい。
前記第１の非貫通孔が、前記半導体基板への開口側に向かって径が大きくなる円錐形状であってもよい。
前記非貫通孔形成工程では、１つの前記第１の非貫通孔に対して複数の前記第２の非貫通孔を形成してもよい。
なお、以上の構成要素の任意の組合せ、本発明の表現を方法やシステムなどの間で変換したものもまた、本発明の態様として有効である。
本発明の第１の態様の貫通電極の形成方法によれば、半導体基板の表面に開口を有する第１の非貫通孔と、前記第１の非貫通孔の底部に前記第１の非貫通孔よりも小さな開口を有する第２の非貫通孔とを形成し、前記第２の非貫通孔には入らない形状の固体金属を第１の非貫通孔上に配置した状態で加熱以降の工程を実行するため、高温雰囲気を維持した状態で溶融金属をハンドリングする必要がなく、工程及び装置を簡略化することができる。また、メッキ成長のためにリードタイムが長くなることもない。また、前記固体金属は導電ペーストと異なり溶剤を含まないため、導電ペーストを用いる場合と比較して貫通電極内の金属密度を高めることができる。さらに、前記第２の非貫通孔に軟化或いは溶融した金属が充填されるため、貫通孔の内壁にのみ導電体を形成する場合と比較して直流抵抗を小さくすることが可能となる。
本発明の第２の態様の半導体基板によれば、短時間で容易に製造できる信頼性の高い貫通電極を有するので、コスト低減及び高品質化に有利である。
本発明の実施の形態に係る貫通電極の形成方法の流れを示す工程図。 同方法のフローチャート。 本実施の形態の固体金属配置工程の具体例(その１)の模式的説明図。 同工程の具体例(その２)の模式的説明図。 同工程の具体例(その３)の模式的説明図。 金属材料の種類と融点、延展性及び価格の関係をまとめた表。 本実施の形態で貫通電極を形成したＳｉ基板を用いた電子部品の例示的な断面図。 同電子部品を組み立てる際の例示的な工程図。 変形例に関し、第１の非貫通孔を円錐状とする場合の貫通電極の形成方法の工程図(非貫通孔形成工程の後のみ)。 変形例に関し、Ｐｔ膜に替えてＳｉＯ2マスクを用いる場合の非貫通孔形成工程の工程図。 変形例に関し、二段形状の貫通孔に固体金属を充填したものを貫通電極とした場合の断面図。 変形例に関し、１つの第１の非貫通孔に対して第２の非貫通孔を複数形成し、かつ固体金属として金属箔を用いる場合の、貫通電極の形成方法の流れを示す工程図。 変形例に関し、レジストパターンの剥離を先に行ってから絶縁層とシード層を形成する場合の工程図。 同場合において第１の非貫通孔を円錐状とするときの工程図。 同場合において１つの第１の非貫通孔に対して第２の非貫通孔を複数形成するときの工程図。 従来技術の問題点を示す模式図。
以下、図面を参照しながら本発明の好適な実施の形態を詳述する。なお、各図面に示される同一または同等の構成要素、部材、処理等には同一の符号を付し、適宜重複した説明は省略する。また、実施の形態は発明を限定するものではなく例示であり、実施の形態に記述されるすべての特徴やその組み合わせは必ずしも発明の本質的なものであるとは限らない。
図１は、本発明の実施の形態に係る貫通電極の形成方法の流れを示す工程図である。図２は、同方法のフローチャートである。以下、順に説明する。
１．非貫通孔形成工程(図１(Ａ)〜(Ｆ)、図２(Ｓ１〜Ｓ６))
まず、図１(Ａ)に示すように半導体基板としてのＳｉ基板１０の表面にＰｔ膜１１を形成する(図２のＳ１)。Ｐｔ膜１１の膜厚は例えば５００Å,７００Å又は１０００Åである(Å：オングストローム)。次に、図１(Ｂ)に示すようにＰｔ膜１１上に小径の例えば円形状に開口したレジストパターン１２を形成し(図２のＳ２)、図１(Ｃ)に示すようにＰｔ膜１１の一部をミリングにて除去する(図２のＳ３)。なお、ミリングは、例えばミリング装置によって電圧７５０Ｖ、照射角１０°の条件で為される。ミリングによりＰｔ膜１１は小径の例えば円形状に開口する。その後、例えばキシレン又はアセトンで洗浄し、次いで図１(Ｄ)に示すようにアッシングによりレジストパターン１２を除去(剥離)し(図２のＳ４)、図１(Ｅ)に示すようにＰｔ膜１１上に大径の例えば円形状に開口したレジストパターン１５を形成する(図２のＳ５)。そして、Ｄ−ＲＩＥ(Deep Reactive Ion Etching)によってＰｔ膜１１及びＳｉ基板１０の一部を除去して図１(Ｆ)に示すようにＳｉ基板１０に二段形状の非貫通孔２０を形成する(図２のＳ６)。二段形状の非貫通孔２０は、第１の非貫通孔２１と第２の非貫通孔２２とを有する。第１の非貫通孔２１はＳｉ基板１０の表面に開口(例えば円形)を有し、第２の非貫通孔２２は第１の非貫通孔２１の底部に第１の非貫通孔２１よりも小さな開口(例えば円形)を有する。すなわち、二段形状の非貫通孔２０は、第１の非貫通孔２１と、第１の非貫通孔２１よりも小さな開口の第２の非貫通孔２２とを、第１の非貫通孔２１がＳｉ基板１０の表面側となるように同軸で形成したものである。
２．シード層形成工程(図１(Ｇ)、図２(Ｓ７))
図１(Ｇ)に示すように、Ｐｔ膜１１及びＳｉ基板１０の露出面(二段形状の非貫通孔２０の内面)に絶縁層３１を形成(成膜)し、必要に応じて絶縁層３１上に後述の固体金属との密着性を高めるシード層３２を形成(成膜)する(図２のＳ７)。絶縁層３１は例えばＳｉＯ2層であり、シード層は後述のように例えばＡｌ或いはＡｌを含む合金による層である。
３．固体金属配置工程(図１(Ｈ)及び(Ｉ)、図２(Ｓ８及びＳ９))
例えばキシレン又はアセトンで洗浄し、次いで図１(Ｈ)に示すようにアッシングによりレジストパターン１５を除去(剥離)し(図２のＳ８)、図１(Ｉ)に示すように第１の非貫通孔２１の底部に固体金属５０を載置する(図２のＳ９)。固体金属５０は、好ましくは第１の非貫通孔２１よりも小径で第２の非貫通孔２２よりも大径の金属粒であり、略球状のＡｌが好適である。Ａｌは電気的特性が良く、貴金属に比べると安価である。略球状とすることにより第１の非貫通孔２１への搭載性が良くなる。なお固体金属５０の材質はＡｌ以外にもＣｕや半田系合金を適宜用いてもよい。本工程は、より詳細には後述される。
４．固体金属軟化工程(図１(Ｊ)、図２(Ｓ１０))
固体金属５０を載置したＳｉ基板１０を、例えば６×１０-３Ｐａの減圧雰囲気下(実質的な真空状態)に置き、固体金属５０の軟化点近傍或いは融点以上の温度まで例えば金属ヒータで加熱する(図２のＳ１０)。減圧雰囲気下とすることで、第２の非貫通孔２２の開口と固体金属５０との隙間から空気が抜けて、第２の非貫通孔２２内も減圧雰囲気となる。また、図１(Ｊ)に示すように、Ｓｉ基板１０及び固体金属５０の加熱により固体金属５０は軟化或いは溶融(融解)し、シード層３２と一体化して第１の非貫通孔２１内の少なくとも一部を満たす(埋める)。これにより第２の非貫通孔２２の開口は軟化或いは溶融した金属５０によって塞がれる。なお、シード層３２は好ましくは固体金属５０と同種の金属膜(ここではＡｌ膜)或いは同種の金属を含む合金膜である。固体金属５０を前述のＣｕや半田系合金とした場合は、シード層３２はＣｕ膜、Ｓｎ膜或いは同種の金属を含む合金膜とすればよい。軟化点とは、融点よりも低いものの、固体金属５０が軟化し、第１の非貫通孔２１内の少なくとも一部を満たして第２の非貫通孔２２の開口を塞ぐことが可能となる温度である。
５．金属充填工程(図１(Ｋ)、図２(Ｓ１１))
加熱状態を維持して減圧雰囲気を例えば所定圧力でＮ2パージ(窒素ガスの供給により加圧)する(図２のＳ１１)。こうして減圧雰囲気から加圧雰囲気に移行することで、軟化或いは溶融した金属５０を図１(Ｋ)に示すように第２の非貫通孔２２に充填する。すなわち、加圧雰囲気下においても第２の非貫通孔２２内は軟化或いは溶融した金属５０によって塞がれているため減圧状態が維持され、軟化或いは溶融した金属５０を境界とする両空間(第２の非貫通孔２２内外)に圧力差が生じ、軟化或いは溶融した金属５０が圧力差によって第２の非貫通孔２２内へ移動しシード層３２と一体化して第２の非貫通孔２２内を満たす。この時の充填温度は例えば６９０〜７５０℃で、パージは好ましくは１〜３回繰り返す。なお、減圧雰囲気や加圧雰囲気はＳｉ基板１０を収容するチャンバーで得ることができ、加熱もチャンバーで行える。
６．除去工程(図１(Ｌ)、図２(Ｓ１２及びＳ１３))
Ｓｉ基板１０を冷却して、軟化或いは溶融した金属５０を硬化させ(図２のＳ１２)、図１(Ｌ)に示すようにＳｉ基板１０のうち厚み方向に関して固体金属５０で充填された第２の非貫通孔２２が存在しない部分を例えばＣＭＰ研磨(ＣＭＰ：Chemical Mechanical Polishing)によって除去する(図２のＳ１３)。こうして所望の貫通電極を有するＳｉ基板１０が完成する。
本実施の形態によれば、下記の効果を奏することができる。
(1) Ｓｉ基板１０の表面に開口を有する第１の非貫通孔２１と、第１の非貫通孔２１の底部に第１の非貫通孔２１よりも小さな開口を有する第２の非貫通孔２２とを形成しているため、第２の非貫通孔２２よりも大径の第１の非貫通孔２１が固体金属５０の位置決め孔として機能することとなり、第１の非貫通孔２１を設けない場合と比較して固体金属５０の配置が容易となる。
(2) 第２の非貫通孔２２には入らない形状の固体金属５０を第１の非貫通孔２１上に載置した状態で加熱以降の工程(図１(Ｊ)及び図２(Ｓ１０)以降)を実行するため、高温雰囲気を維持した状態で溶融金属をハンドリングする必要がなく、工程及び装置を簡略化することができる。
(3) 軟化或いは溶融した金属５０によって第１の非貫通孔２１内の少なくとも一部を満たして第２の非貫通孔２２の開口を塞いだ状態で減圧雰囲気から加圧雰囲気に移行するので、第１の非貫通孔２１内を満たしている軟化或いは溶融した金属５０は加圧雰囲気下において第２の貫通孔２２以外に行き場がない。したがって、軟化或いは溶融した金属５０の第２の非貫通孔２２への充填をより確実に隙間なく高密度に実行可能である。
(4) 第２の非貫通孔２２内に軟化或いは溶融した金属５０を充填するため、メッキによる場合と異なりメッキ成長のためにリードタイムが長くなることがなく、工程の短縮化に有利である。また、貫通孔の内壁にのみ導電体を形成する場合と比較して、断線リスクが低いのはもちろん、直流抵抗が小さく低損失な貫通電極が得られる。
(5) 導電ペーストと異なり固体金属５０は溶剤を含まないため、導電ペーストを用いる場合と比較して完成した貫通電極内の金属密度(金属含有比率)を高めることができ、信頼性が高い。
(6) 軟化或いは溶融した金属５０で第２の非貫通孔２２を充填する為、第２の非貫通孔２２の側面と金属の密着性が良好で機密性が極めて高い。
以下、上述の固体金属配置工程について、次の３つの方法を具体例に詳細に説明する。
１．固体金属のばらまき及び回収
図３は、本実施の形態の固体金属配置工程の具体例(その１)の模式的説明図である。Ｓｉ基板１０は多数個取りであるため、図３(Ａ)に示すように切断分離前のＳｉ基板１０はＳｉウエハ１００に含まれる形で存在する。Ｓｉウエハ１００上には、一つのＳｉ基板１０に相当する一区画に対して二段形状の非貫通孔２０が上述の非貫通孔形成工程により所定数(例えば４個)形成されている。二段形状の非貫通孔２０は上述のとおり第１の非貫通孔２１と第２の非貫通孔２２との組み合わせ形状であり、固体金属５０(同図ではＡｌボールを例示)の径は第１の非貫通孔２１の径より小さく、第２の非貫通孔２２の径より大きい。したがって、図３(Ｂ)に示すように多数個の二段形状の非貫通孔２０が形成されたＳｉウエハ１００上に多数個(二段形状の非貫通孔２０以上の数)の固体金属５０(Ａｌボール)をばらまくこと(ばらまき工程)によって第１の非貫通孔２１に固体金属５０が落としこまれる(配置される)。二段形状の非貫通孔２０の寸法は好ましくは、既に固体金属５０が配置された第１の非貫通孔２１には別の固体金属５０が余分に入らないように設計する。なお、条件が許せば振動による補助も可能である。余った固体金属５０は、例えばＳｉウエハ１００を傾けることにより不図示の容器等に容易に回収可能である(回収工程)。以上の方法は、溶融金属や導電ペーストを用いる場合には実現できないことは明らかで、固体金属５０を用いる本実施の形態に特有のものである。溶融金属や導電ペーストは回収が困難なことを考えると、本方法は材料効率が良くコスト面でも有利である。
２．固体金属連結体(固体金属フレーム)の配置
図４は、本実施の形態の固体金属配置工程の具体例(その２)の模式的説明図である。本方法では、多数個連結した状態で存在する固体金属５０(例えばＡｌ板)を、Ｓｉウエハ１００を個別のＳｉ基板１０に切断分離する前の段階で、一括して二段形状の非貫通孔２０上に配置する。具体的には、多数個の二段形状の非貫通孔２０の形成間隔と同じ間隔を隔てて多数個の固体金属５０が例えば金属細線(Ａｌ細線等)によって連なった固体金属連結体５００(図４(Ａ))を、各固体金属５０が二段形状の非貫通孔２０上に位置するようにＳｉウエハ１００上に配置する(図４(Ｂ))。本方法も、溶融金属や導電ペーストを用いる場合と比較して材料効率が良くコスト面でも有利である。また、多数個の固体金属５０を一括して配置できるため、工程を短縮化して生産性を高めることができる。
３．吸着トレイの利用
図５は、本実施の形態の固体金属配置工程の具体例(その３)の模式的説明図である。本方法では、多数個の二段形状の非貫通孔２０の形成間隔と同じ間隔を隔てて形成された多数個の固体金属配置孔２５を有する吸着トレイ２５０を用い、各固体金属配置孔２５に固体金属５０(Ａｌボール)を例えば吸引(真空吸着)により保持し、吸着トレイ２５０をＳｉウエハ１００に重ねるようにして多数個の固体金属５０をそれぞれ二段形状の非貫通孔２０に移し替える。本方法も、溶融金属や導電ペーストを用いる場合と比較して材料効率が良くコスト面でも有利である。また、多数個の固体金属５０を一括して配置できるため、工程を短縮化して生産性を高めることができる。
本実施の形態において固体金属５０の材料としてＡｌが好適であるとする最も重要な点は、延展性と低軟化点(低融点)の両立にある。本実施の形態では軟化或いは溶融した金属５０を第２の非貫通孔２２内に圧入する構成上、軟化温度(又は融点)は低い方が加熱の程度が少なくて済むため好ましい。また、延展性の良い金属ほど第２の非貫通孔２２内に圧入しやすくて好ましい。ここで、図６に示すとおり、延展性の高い金属の中でハンダを除いて最も融点が低いのがＡｌである。ハンダは外部端子としてハンダバンプを利用することが多いことに配慮して本実施の形態では固体金属５０として使用しない。なお、軟化温度(軟化点)と融点はほぼ比例すると見なせる。
図７は、本実施の形態で貫通電極７０を形成したＳｉ基板１０を用いた電子部品２００の例示的な断面図である。電子部品２００は、Ｓｉ基板１０上にＩＣ２０６及びデバイス素子２０７がＡｕ(金)バンプによって実装され、実装された素子は実装強度確保のために例えばポリイミドによってアンダーフィル２０８が施されている。
ＩＣ２０６及びデバイス素子２０７は、キャップ２０９とＳｉ基板１０とを封止接合することで封止される。本実施の形態で形成した貫通電極７０は、封止された内部のＩＣ２０６及びデバイス素子２０７に信号や駆動電源を供給或いは引き出す外部接続端子として機能する。貫通電極７０の裏端(電子部品２００を実装する際の実装面側の端部)には電子部品２００を実装するためのボールハンダ２１１が形成されている。
Ｓｉ基板１０は、図中上面にＩＣ２０６及びデバイス素子２０７が実装されることからも分かるとおり、内部に回路を有し、表面には電極が形成されている。これは公知の半導体の製造工程を経ることで形成される。
図８は、図７の電子部品２００を組み立てる際の例示的な工程図である。本実施の形態で形成された貫通電極７０は、Ｓｉ基板１０内の回路やＳｉ基板１０の表面電極２０５などと導通(接続)され、信号のＩ／Ｏや電源の供給を行う。なお、図８においてＳｉ基板１０は電子部品一つ分のサイズとして描かれているが、実際はＳｉウエハ１００の一区画の状態であり、キャップ２０９も同様である。ウエハ単位で組み立てて、完成後にスリッタなどで分割し個片とする。
図８(Ａ)に示すように、本実施の形態で貫通電極７０を形成したＳｉ基板１０は、ＩＣ及びデバイス素子(例えばＭＥＭＳ：Micro Electro Mechanical Systems)を実装するための表面電極２０５が形成され、Ｓｉ基板１０内の回路と導通されている。貫通電極７０も同様である。これにまず、図８(Ｂ)に示すようにＩＣ２０６を実装する。ＩＣ２０６の実装方法は種々あり、適時選択すればよいが、ここでは金バンプと金電極による超音波接合を行なっている。
続いて、図８(Ｃ)に示すようにデバイス素子２０７をＩＣ２０６に被せるように同じく実装する。実装後、図８(Ｄ)に示すように、ＩＣ２０６の封止とデバイス素子２０７の実装強度向上のためにアンダーフィル２０８を施す。アンダーフィル２０８は、バンプによって形成されるＳｉ基板１０と、ＩＣ２０６又はデバイス素子２０７との隙間に、樹脂をディスペンサによって供給し、毛細管現象を利用して注入する。
樹脂を硬化させた後、図８(Ｅ)に示すようにケース状のキャップ２０９によってＩＣ２０６とデバイス素子２０７とを封止する。この際、封止によってキャップ２０９内とキャップ２０９外は隔絶することが望ましく、さらにキャップ２０９内は不活性ガス(Ｎ2)で充填するか、真空状態とすることが望ましい。キャップ２０９とＳｉ基板１０との封止には、接着剤や金属ロウ付けなど種々の手法の中から適時選択すればよい。
最後に、例えばダイサによってＳｉウエハ１００から個別のＳｉ基板１０に切断することで電子部品２００が完成する(図８(Ｆ))。
以上、実施の形態を例に本発明を説明したが、実施の形態の各構成要素や各処理プロセスには請求項に記載の範囲で種々の変形が可能であることは当業者に理解されるところである。以下、変形例について触れる。
実施の形態では第１の非貫通孔２１が筒状(円柱状)である場合を説明したが、変形例では筒状に替えて錐状(例えば円錐状)としてもよい。この場合、Ｄ−ＲＩＥでの加工条件の難易度は上がるものの、真空加熱からＮ2パージの工程において、より容易に充填が可能となる。また、固体金属配置工程においても供給が容易となる。図９は、第１の非貫通孔２１を円錐状とする場合の貫通電極の形成方法の工程図(非貫通孔形成工程の後のみ)である。
実施の形態では非貫通孔形成工程においてＳｉ基板１０上にＰｔ膜１１を形成したが、変形例ではＰｔ膜１１に替えてＳｉＯ2マスクとしてもよい。Ｐｔ膜１１の場合、Ｄ−ＲＩＥによってＳｉ基板１０と共に除去されたが、ＳｉＯ2マスクの場合はエッチングレートが小さい（高選択比）ため、Ｓｉ基板１０と共には殆ど除去されないので、本変形例では非貫通孔形成工程の一部を変更する。以下、具体的に説明する。
図１０は、Ｐｔ膜１１に替えてＳｉＯ2マスク１１１を用いる場合の非貫通孔形成工程の工程図である。まず、同図(Ａ)に示すようにＳｉ基板１０の表面にＳｉＯ2マスク１１１を形成する。ＳｉＯ2マスク１１１の膜厚は例えば５０００Åである。次に、同図(Ｂ)に示すようにＳｉＯ2マスク１１１上に小径の例えば円形状に開口したレジストパターン１２を形成し、同図(Ｃ)に示すようにＳｉＯ2マスク１１１の一部をＲＩＥにて除去する。これによりＳｉＯ2マスク１１１は小径の例えば円形状に開口する。その後、例えばキシレン又はアセトンで洗浄し、次いで同図(Ｄ)に示すようにアッシングによりレジストパターン１２を除去(剥離)し、同図(Ｅ)に示すようにＳｉＯ2マスク１１１上に大径の例えば円形状に開口したレジストパターン１５を形成する。そして、同図(Ｆ)に示すようにＤ−ＲＩＥによってＳｉ基板１０の一部を除去し、同図(Ｇ)に示すようにＳｉＯ2マスク１１１の一部をＲＩＥにて除去し、同図(Ｈ)に示すようにＤ−ＲＩＥによってＳｉ基板１０の一部をさらに除去することでＳｉ基板１０に二段形状の非貫通孔２０を形成する。
実施の形態では除去工程においてＳｉ基板１０のうち厚み方向に関して第２の非貫通孔２２が存在しない部分を除去したが、変形例では固体金属５０で充填された第１の非貫通孔２１の存在部分の少なくとも一部は除去せずに残してもよい。Ｓｉ基板１０の両面に固体金属５０が露出している限り、図１１に示すように、二段形状の貫通孔に固体金属５０を充填したものを貫通電極としてもよい。この場合、開口の大きな側に図７のボールハンダ２１１を形成し、開口の小さな側に同図のＩＣ２０６及びデバイス素子２０７等を実装するとよい。
実施の形態では固体金属５０としてＡｌが好適である旨を示したが、変形例では固体金属５０としてＡｌよりも電気抵抗が少ない銅を用いることも可能である。真空加熱時に銅の融点である１０００℃以上の加熱を許容できる条件であれば、銅を用いてもよい。
実施の形態では第１の非貫通孔２１及び第２の非貫通孔２２の開口形状が円形である場合を例示したが、変形例では開口形状は楕円形や角形としてもよい。
実施の形態では減圧前に固体金属配置工程を実行したが、変形例では固体金属配置工程は減圧後に(すなわち減圧雰囲気下で)実行されてもよい。
実施の形態では固体金属５０は略球体が好ましいとしたが、変形例では固体金属５０は多面体としてもよい。この場合も、第１の非貫通孔２１には入るが第２の非貫通孔２２には入らない形状が好ましい。
実施の形態では１つの第１の非貫通孔２１に対して第２の非貫通孔２２を１つだけ形成する場合を説明したが、変形例では１つの第１の非貫通孔２１に対して第２の非貫通孔２２を複数形成してもよい。さらに、固体金属として金属箔ないし金属薄板を用いてもよい。以下、具体的に説明する。
図１２は、１つの第１の非貫通孔２１に対して第２の非貫通孔２２を複数形成し、かつ固体金属として金属箔を用いる場合の、貫通電極の形成方法の流れを示す工程図である。以下、実施の形態との相違点を中心に説明する。まず、実施の形態と同様に、Ｓｉ基板１０の表面へのＰｔ膜１１の形成(図１２(Ａ))、Ｐｔ膜１１上へのレジストパターン１２の形成(図１２(Ｂ))、ミリングによるＰｔ膜１１の一部除去(図１２(Ｃ))、アッシングによるレジストパターン１２の除去(図１２(Ｄ))を順次実行する。そして、図１２(Ｅ)に示すレジストパターン１５を形成する。このとき、レジストパターン１５の開口径は、Ｐｔ膜１１の小径の開口が複数(幅方向及び奥行き方向について所定数例えば３つずつ等)存在する大きさとする。そして、実施の形態と同様にＤ−ＲＩＥによってＰｔ膜１１及びＳｉ基板１０の一部を除去することで、図１２(Ｆ)に示すように、Ｓｉ基板１０に二段形状の非貫通孔２０を形成する。二段形状の非貫通孔２０は、１つの第１の非貫通孔２１に対して複数の第２の非貫通孔２２を有する。
続いて、実施の形態と同様に、絶縁層３１及びシード層３２の形成(図１２(Ｇ))、アッシングによるレジストパターン１５の除去(図１２(Ｈ))を実行する。次に、図１２(Ｉ)に示すように第１の非貫通孔２１の底部に固体金属としての金属箔５２を載置する。金属箔５２は、好ましくは複数ないし全数の第２の非貫通孔２２の開口を１つで覆う大きさとする。そして、実施の形態と同様に、減圧雰囲気下での加熱により図１２(Ｊ)に示すように金属箔５２を軟化或いは溶融(融解)させてシード層３２と一体化して第１の非貫通孔２１内の少なくとも一部を満たし、加熱状態を維持して減圧雰囲気を例えば所定圧力でＮ2パージ(加圧)することで図１２(Ｋ)に示すように軟化或いは溶融した金属５２を第２の非貫通孔２２に充填する。次に、実施の形態と同様に、軟化或いは溶融した金属５２を冷却により硬化させ、図１２(Ｌ)に示すようにＳｉ基板１０のうち厚み方向に関して金属５２で充填された第２の非貫通孔２２が存在しない部分を除去する。
実施の形態では、二段形状の非貫通孔２０の形成(図１(Ａ)〜(Ｆ)、図２(Ｓ１〜Ｓ６))の後、絶縁層３１とシード層３２を形成し(図１(Ｇ)、図２のＳ７)、その後レジストパターン１５を剥離した(図１(Ｈ)、図２のＳ８)が、変形例では、図１３に示すように、レジストパターン１５の剥離を先に行ってから絶縁層３１とシード層３２を形成してもよい。すなわち、実施の形態と同様に図１３(Ａ)に示すように二段形状の非貫通孔２０を形成してから、例えばキシレン又はアセトンで洗浄し、次いで図１３(Ｂ)に示すようにアッシングによりレジストパターン１５を除去(剥離)する(図１３(Ｄ)のＳ７')。その後、図１３(Ｃ)に示すように、Ｐｔ膜１１及びＳｉ基板１０の露出面(二段形状の非貫通孔２０の内面)に絶縁層３１を形成(成膜)し、絶縁層３１上にシード層３２を形成(成膜)する(図１３(Ｄ)のＳ８')。この場合、実施の形態と異なり、Ｐｔ膜１１の上面に絶縁層３１及びシード層３２が残る。以降の工程は実施の形態と同様である。
レジストパターン１５の剥離を先に行ってから絶縁層３１とシード層３２を形成することは、図９に示すように第１の非貫通孔２１が円錐状である場合や、図１２に示すように１つの第１の非貫通孔２１に対して第２の非貫通孔２２を複数形成する場合にも可能である。いずれの場合も、二段形状の非貫通孔２０を同様に形成し、例えばキシレン又はアセトンで洗浄し、次いでアッシングによりレジストパターン１５を剥離し(図１４(Ａ)又は図１５(Ａ))、Ｐｔ膜１１及びＳｉ基板１０の露出面(二段形状の非貫通孔２０の内面)に絶縁層３１を形成(成膜)し、絶縁層３１上にシード層３２を形成(成膜)する(図１４(Ｂ)又は図１５(Ｂ))。以降の工程は変更ない。
１０ Ｓｉ基板
１１ Ｐｔ膜
１２、１５ レジストパターン
２０ 二段形状の非貫通孔
２１ 第１の非貫通孔
２２ 第２の非貫通孔
３１ 絶縁層
３２ シード層
５０ 金属
１００ Ｓｉウエハ
２００ 電子部品

Claims (10)

  1. 半導体基板の所定位置に、前記半導体基板の表面に開口を有する第１の非貫通孔と、前記第１の非貫通孔の底部に前記第１の非貫通孔よりも小さな開口を有する第２の非貫通孔とを形成し、二段形状の非貫通孔を成す非貫通孔形成工程と、
    前記二段形状の非貫通孔の内面に絶縁層を形成するとともに、固体金属との密着性を高めるシード層を前記絶縁層上に形成するシード層形成工程と、
    前記第２の非貫通孔には入らない形状の固体金属を、前記第１の非貫通孔上に配置する固体金属配置工程と、
    前記固体金属を減圧雰囲気中で加熱して前記固体金属を軟化或いは溶融させ、前記軟化或いは溶融した金属で前記第１の非貫通孔内の少なくとも一部を満たして前記第２の非貫通孔の開口を塞ぐ固体金属軟化工程と、
    前記半導体基板を加圧雰囲気とすることで、前記軟化或いは溶融した金属を前記第２の非貫通孔に充填する金属充填工程と、
    前記半導体基板のうち厚み方向に関して前記第１及び第２の非貫通孔が存在しない部分を除去する除去工程とを有し、
    前記固体金属が、前記第１の非貫通孔よりも小径で前記第２の非貫通孔よりも大径の略球体の金属粒であり、
    前記第１の非貫通孔の容積が前記第２の非貫通孔の容積よりも大きい、貫通電極の形成方法。
  2. 請求項１に記載の貫通電極の形成方法において、
    前記非貫通孔形成工程は、ウエハ状態の前記半導体基板に前記二段形状の非貫通孔を多数個形成するものであり、
    前記固体金属配置工程は、ウエハ状態の前記半導体基板上に多数個の前記固体金属をばらまいて前記第１の非貫通孔の底部に載置するばらまき工程と、前記第１の非貫通孔の底部に載置されなかった前記固体金属を回収する回収工程とを含む、貫通電極の形成方法。
  3. 請求項１に記載の貫通電極の形成方法において、
    前記非貫通孔形成工程は、ウエハ状態の前記半導体基板に前記二段形状の非貫通孔を多数個形成するものであり、
    前記固体金属配置工程は、多数個の前記二段形状の非貫通孔の形成間隔と同じ間隔を隔てて形成された多数個の固体金属配置孔を有するトレイを用い、各固体金属配置孔に前記固体金属を保持し、前記トレイをウエハ状態の前記半導体基板に重ねるようにして多数個の前記固体金属をそれぞれ前記二段形状の非貫通孔に移し替えるものである、貫通電極の形成方法。
  4. 半導体基板の所定位置に、前記半導体基板の表面に開口を有する第１の非貫通孔と、前記第１の非貫通孔の底部に前記第１の非貫通孔よりも小さな開口を有する第２の非貫通孔とを形成し、二段形状の非貫通孔を成す非貫通孔形成工程と、
    前記二段形状の非貫通孔の内面に絶縁層を形成するとともに、固体金属との密着性を高めるシード層を前記絶縁層上に形成するシード層形成工程と、
    前記第２の非貫通孔には入らない形状の固体金属を、前記第１の非貫通孔上に配置する固体金属配置工程と、
    前記固体金属を減圧雰囲気中で加熱して前記固体金属を軟化或いは溶融させ、前記軟化或いは溶融した金属で前記第１の非貫通孔内の少なくとも一部を満たして前記第２の非貫通孔の開口を塞ぐ固体金属軟化工程と、
    前記半導体基板を加圧雰囲気とすることで、前記軟化或いは溶融した金属を前記第２の非貫通孔に充填する金属充填工程と、
    前記半導体基板のうち厚み方向に関して前記第１及び第２の非貫通孔が存在しない部分を除去する除去工程とを有し、
    前記非貫通孔形成工程は、ウエハ状態の前記半導体基板に前記二段形状の非貫通孔を多数個形成するものであり、
    前記固体金属配置工程は、多数個の前記二段形状の非貫通孔の形成間隔と同じ間隔を隔てて多数個の前記固体金属が連なった固体金属連結体を、各固体金属が前記二段形状の非貫通孔上に位置するようにウエハ状態の前記半導体基板上に配置するものである、貫通電極の形成方法。
  5. 請求項１から４のいずれかに記載の貫通電極の形成方法において、前記除去工程は、前記半導体基板のうち厚み方向に関して前記第１の非貫通孔が存在する部分も、前記厚み方向に関して所定長に渡って除去するものである、貫通電極の形成方法。
  6. 請求項１から５のいずれかに記載の貫通電極の形成方法において、前記絶縁層はＳｉＯ2であり、前記シード層はＣｕ、Ａｌ、又はＳｎ、或いはこれら金属を含む合金である、貫通電極の形成方法。
  7. 請求項１から６のいずれかに記載の貫通電極の形成方法において、前記固体金属がアルミニウムである、貫通電極の形成方法。
  8. 請求項１から６のいずれかに記載の貫通電極の形成方法において、前記固体金属が銅或いは半田合金である、貫通電極の形成方法。
  9. 請求項１から８のいずれかに記載の貫通電極の形成方法において、前記第１の非貫通孔が、前記半導体基板への開口側に向かって径が大きくなる円錐形状である、貫通電極の形成方法。
  10. 請求項１から９のいずれかに記載の貫通電極の形成方法において、前記非貫通孔形成工程では、１つの前記第１の非貫通孔に対して複数の前記第２の非貫通孔を形成する、貫通電極の形成方法。
JP2010035341A 2009-03-05 2010-02-19 貫通電極の形成方法、及び半導体基板 Expired - Fee Related JP5522377B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2010035341A JP5522377B2 (ja) 2009-03-05 2010-02-19 貫通電極の形成方法、及び半導体基板

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009051835 2009-03-05
JP2009051835 2009-03-05
JP2010035341A JP5522377B2 (ja) 2009-03-05 2010-02-19 貫通電極の形成方法、及び半導体基板

Publications (2)

Publication Number Publication Date
JP2010232641A JP2010232641A (ja) 2010-10-14
JP5522377B2 true JP5522377B2 (ja) 2014-06-18

Family

ID=42690310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010035341A Expired - Fee Related JP5522377B2 (ja) 2009-03-05 2010-02-19 貫通電極の形成方法、及び半導体基板

Country Status (2)

Country Link
JP (1) JP5522377B2 (ja)
CN (1) CN101826473B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011211113A (ja) 2010-03-30 2011-10-20 Toshiba Corp 半導体装置の製造方法
WO2013042629A1 (ja) * 2011-09-21 2013-03-28 住友精密工業株式会社 金属充填装置
CN103050450B (zh) * 2012-11-14 2015-10-28 日月光半导体制造股份有限公司 芯片封装构造及其制造方法
JP2019134074A (ja) * 2018-01-31 2019-08-08 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001068839A (ja) * 1999-08-25 2001-03-16 Nittetsu Micro Metal:Kk 金属球配列方法及び金属球配列装置
JP2001326325A (ja) * 2000-05-16 2001-11-22 Seiko Epson Corp 半導体装置及びその製造方法
US6399512B1 (en) * 2000-06-15 2002-06-04 Cypress Semiconductor Corporation Method of making metallization and contact structures in an integrated circuit comprising an etch stop layer
US6376353B1 (en) * 2000-07-03 2002-04-23 Chartered Semiconductor Manufacturing Ltd. Aluminum and copper bimetallic bond pad scheme for copper damascene interconnects
JP3535461B2 (ja) * 2001-01-10 2004-06-07 新光電気工業株式会社 半導体装置の製造方法及び半導体装置
JP2003115658A (ja) * 2001-10-05 2003-04-18 Advantest Corp 配線基板の製造方法、充填物挿入方法、配線基板、及び素子パッケージ
JP4071615B2 (ja) * 2002-12-20 2008-04-02 株式会社フジクラ 貫通電極の形成方法及び貫通電極付き基板
JP2004228135A (ja) * 2003-01-20 2004-08-12 Mitsubishi Electric Corp 微細孔への金属埋め込み方法
JP4263953B2 (ja) * 2003-06-23 2009-05-13 三洋電機株式会社 半導体装置及びその製造方法
JP4609072B2 (ja) * 2005-01-12 2011-01-12 デジタルパウダー株式会社 基板両面の導通方法及び配線基板
JP2006216747A (ja) * 2005-02-03 2006-08-17 Fujikura Ltd 貫通電極の製造方法および構造
JP4456027B2 (ja) * 2005-03-25 2010-04-28 Ｏｋｉセミコンダクタ株式会社 貫通導電体の製造方法
JP2008048273A (ja) * 2006-08-18 2008-02-28 Epson Toyocom Corp 圧電デバイスおよび圧電デバイスの製造方法

Also Published As

Publication number Publication date
CN101826473A (zh) 2010-09-08
CN101826473B (zh) 2013-10-16
JP2010232641A (ja) 2010-10-14

Similar Documents

Publication Publication Date Title
US8030208B2 (en) Bonding method for through-silicon-via based 3D wafer stacking
JP5808586B2 (ja) インターポーザの製造方法
TWI227910B (en) Semiconductor device, circuit substrate and electronic instrument
JP5500464B2 (ja) マスクを使用せずに導電性ビアに対して裏面位置合わせを行うことによる半導体構成部品の製造方法
US8138577B2 (en) Pulse-laser bonding method for through-silicon-via based stacking of electronic components
EP2365934B1 (en) Functional capping
JP2002043463A (ja) 電子及びｍｅｍｓ素子の表面実装型チップスケールパッケージング方法
JP2012209424A (ja) 半導体装置の製造方法
JP5663607B2 (ja) 半導体装置
CN106571346B (zh) 用于芯片封装件的结构和形成方法
US9466533B2 (en) Semiconductor structure including a through electrode, and method for forming the same
CN108417550B (zh) 半导体装置及其制造方法
KR102511808B1 (ko) 반도체 디바이스 및 제조 방법
WO2010035375A1 (ja) 半導体装置及びその製造方法
WO2009146588A1 (en) Bonding method for through-silicon-via based 3d wafer stacking
TWI351750B (en) Stack package having reduced electrical connection
CN110970397A (zh) 一种堆叠封装结构及其制备方法
JP5522377B2 (ja) 貫通電極の形成方法、及び半導体基板
JP6056386B2 (ja) 貫通電極付き配線基板及びその製造方法
CN103137613B (zh) 制备有源芯片封装基板的方法
CN108242438A (zh) 具有伸出导电通孔的半导体装置和制造此类装置的方法
JP2005183689A (ja) 支持基板、搬送体、半導体装置の製造方法、半導体装置、回路基板、並びに電子機器
CN106783796B (zh) 一种芯片封装结构及其制备方法
JP5060038B2 (ja) 電子回路装置およびその製造方法
JP2006041148A (ja) 半導体装置の製造方法、半導体装置、及び電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20121205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140205

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140325

R150 Certificate of patent or registration of utility model

Ref document number: 5522377

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees