JP2019134074A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2019134074A
JP2019134074A JP2018015355A JP2018015355A JP2019134074A JP 2019134074 A JP2019134074 A JP 2019134074A JP 2018015355 A JP2018015355 A JP 2018015355A JP 2018015355 A JP2018015355 A JP 2018015355A JP 2019134074 A JP2019134074 A JP 2019134074A
Authority
JP
Japan
Prior art keywords
opening
region
semiconductor device
shape
viscous fluid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018015355A
Other languages
English (en)
Inventor
建治 竹尾
Kenji Takeo
建治 竹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2018015355A priority Critical patent/JP2019134074A/ja
Priority to DE112018006991.5T priority patent/DE112018006991T5/de
Priority to US16/964,663 priority patent/US20210057386A1/en
Priority to PCT/JP2018/048382 priority patent/WO2019150879A1/ja
Publication of JP2019134074A publication Critical patent/JP2019134074A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】固体撮像装置等の半導体装置における複数の基板を貼り合わせて一方の基板を貫通する貫通電極を形成して基板間の電気的接続を形成するような積層型構造に適し、信頼性を維持することが可能な構造、及び半導体装置の製造方法を提供する。【解決手段】半導体装置は、積層された層構造１００の一主面に少なくとも１つ以上の開口１１０を備える。開口１１０の一主面における平面形状は、前記平面形状の他の領域から突出し、外形に折曲点を含む角状領域１１３を備える。【選択図】図１Ａ

Description

本開示は、半導体装置及び半導体装置の製造方法に関する。
近年、シリコンなどの半導体を用いて形成された演算処理装置、記憶装置、又は固体撮像装置等の半導体装置では、構造が増々複雑化している。例えば、半導体装置では、複数の基板を貼り合わせた後、一方の基板を貫通する貫通電極を形成することで、複数の基板間の電気的な接続を形成するような積層型構造が用いられるようになっている。
構造が複雑化した半導体装置の製造工程では、形成難度がより高い高アスペクト比のホール又はスリットを形成する必要が生じ得る。高アスペクト比のホール又はスリットは、形成時のエッチング時間が長くなり易く、かつ底部へのレジスト等の埋め込みが不均一になり易いため、半導体装置に不具合を生じさせる要因になり易い。そのため、高アスペクト比のホール又はスリットを形成する際に生じる影響を抑制する技術が検討されている。
例えば、下記の特許文献１には、開口の直径が穴の底部に向けて細くなるテーパ形状の有する第１の穴と、第１の穴の底部に形成された円筒状の第２の穴とを設けることによって、基板を貫通する貫通電極用の貫通孔を形成する技術が開示されている。
特開２０１５−１８２９６９号公報
しかし、特許文献１に開示された技術では、第１の穴及び第２の穴の各々を別工程で形成するため、半導体装置の製造工程のコストを増加させてしまう。また、第１の穴及び第２の穴からなる貫通孔は、垂直に掘り抜いた単純な貫通孔と比較して形状及び膜構成が複雑化する。そのため、このような第１の穴及び第２の穴からなる貫通孔を設けた半導体装置では、信頼性が低下する可能性があった。
そこで、本開示では、構造が複雑化した場合でも信頼性を維持することが可能な、新規かつ改良された半導体装置、及び半導体装置の製造方法を提案する。
本開示によれば、積層された層構造の一主面に少なくとも１つ以上の開口を備え、前記開口の前記一主面における平面形状は、前記平面形状の他の領域から突出し、外形に折曲点を含む角状領域を備える、半導体装置が提供される。
また、本開示によれば、外形に折曲点を含む角状領域を備え、前記角状領域が他の領域から突出する平面形状を備える少なくとも１つ以上の開口を、積層された層構造の一主面に形成すること、を含む、半導体装置の製造方法が提供される。
本開示によれば、半導体装置の層構造の一主面に形成された開口に起因する不具合の発生をより簡易な構造にて抑制することで、構造が複雑化した場合でも、半導体装置の信頼性を維持することが可能である。
以上説明したように本開示によれば、構造が複雑化した場合でも信頼性を維持することが可能な半導体装置を提供することが可能である。
なお、上記の効果は必ずしも限定的なものではなく、上記の効果とともに、または上記の効果に代えて、本明細書に示されたいずれかの効果、または本明細書から把握され得る他の効果が奏されてもよい。
本開示の第１の実施形態に係る半導体装置に設けられる開口の形状の一例を示す平面及び断面図である。 本開示の第１の実施形態に係る半導体装置に設けられる開口の形状の他の例を示す平面及び断面図である。 比較例に係る半導体装置に設けられる開口の形状の一例を示す平面及び断面図である。 本開示の第２の実施形態に係る半導体装置の構成を模式的に説明する斜視図である。 図３で示した固体撮像装置において、本開示に係る技術を適用する開口が形成される領域を示す模式図である。 同実施形態に係る半導体装置に設けられる開口の形状の一例を示す平面図である。 同実施形態に係る半導体装置に設けられる開口の形状の一例を示す平面図である。 同実施形態に係る半導体装置に設けられる開口の形状の一例を示す平面図である。 同実施形態に係る半導体装置に設けられる開口の形状の一例を示す平面図である。 同実施形態に係る半導体装置に設けられる開口の形状の一例を示す断面図である。 同実施形態に係る半導体装置に設けられる開口の形状の一例を示す断面図である。 本開示の第３の実施形態に係る半導体装置に設けられる開口の形状の一例を示す平面図である。 同実施形態に係る半導体装置に設けられる開口の形状の一例を示す断面図である。 同実施形態に係る半導体装置に設けられる開口の形状の一例を示す断面図である。 同実施形態に係る半導体装置に設けられる開口の形状の一例を示す平面図である。 同実施形態に係る半導体装置に設けられる開口の形状の一例を示す平面図である。 同実施形態に係る半導体装置に設けられる開口の形状の一例を示す平面図である。 同実施形態に係る半導体装置に設けられる開口の形状の一例を示す平面図である。
以下に添付図面を参照しながら、本開示の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
なお、説明は以下の順序で行うものとする。
１．第１の実施形態
２．第２の実施形態
２．１．半導体装置の構成
２．２．開口の構成
３．第３の実施形態
４．第４の実施形態
＜１．第１の実施形態＞
まず、図１Ａ〜図２を参照して、本開示の第１の実施形態に係る半導体装置の構成について説明する。
本実施形態に係る半導体装置は、図示しないが、例えば、半導体基板と、半導体基板に設けられた各種素子と、半導体基板の上に積層された複数の絶縁層と、複数の絶縁層の各々の内部に設けられ、各種素子の各々を電気的に接続する各種配線と、を備える。
絶縁層は、絶縁材料にて形成され、半導体基板の上に形成された複数層からなる積層構造として設けられる。各種配線は、導電性材料にて形成され、絶縁層の各々の内部に埋め込まれるように設けられる。絶縁層の各々の内部に設けられた各種配線は、絶縁層の各々を貫通して設けられた層間電極によって互いに電気的に接続している。また、半導体装置が複数の半導体基板を積層した積層型半導体装置として設けられる場合、半導体基板には、積層する半導体基板の各々に設けられた各種素子又は配線を電気的に接続するために、半導体基板を貫通する基板間電極が設けられる。
このような半導体装置では、電極又は各種配線の形成のため、又は所定の領域を他の領域と離隔するため、絶縁層又は半導体基板に開口を形成することがあり得る。しかしながら、開口の形状が、幅は小さく、かつ深さが大きいような高アスペクト比の形状である場合、絶縁層又は半導体基板に設けられた開口は、以下で説明するように、半導体装置の信頼性に影響を及ぼすことがあり得る。
ここで、図２を参照して、比較例に係る半導体装置において、開口が半導体装置の信頼性に及ぼす影響について説明する。図２は、比較例に係る半導体装置に設けられる開口の形状の一例を示す平面及び断面図である。図２では、図２に正対して左側に粘性流体の塗布前の状態を示し、右側に粘性流体の塗布後の状態を示す。
図２に示すように、開口９１０が設けられた層構造９００の一主面上に、レジスト等の粘性流体９２０を流す場合を考える。
開口９１０が設けられた層構造９００の一主面上に、粘性流体９２０を流す場合、一主面上を流れる粘性流体９２０は、開口９１０の内部に流れ込む、開口９１０を避けて一主面上を流れる、又は開口９１０の内部に流れ込まずに開口９１０上を通過して流れるといういずれかの挙動を取り得る。
そのため、開口９１０の底部まで粘性流体９２０を流入させるためには、開口９１０の内部に粘性流体９２０を優先的に流れ込ませ、かつ開口９１０の内部の空気を粘性流体９２０で押し出すことが重要である。特に、開口９１０全体を隙間なく粘性流体１２０で埋め込むためには、粘性流体９２０と空気との界面及び開口９１０の接触面における物理現象を制御することで、優先的に粘性流体９２０が開口９１０の内部に流れ込む状態を生み出すことが重要である。
しかしながら、図２で示す層構造９００に設けられた開口９１０は、一主面上の平面形状が等方的な円形状である。このような平面形状の開口９１０は、粘性流体９２０が流れる際の圧力を開口９１０の周囲で分散させてしまう。
したがって、図２では、粘性流体９２０は、開口９１０の内部に流れ込むよりは、開口９１０を避けて一主面上を流れる、又は開口９１０の内部に流れ込まずに開口９１０上を通過して流れる可能性が高い。このような場合、粘性流体９２０は、開口９１０全体を隙間なく埋め込む前に、開口９１０の上部を塞いでしまうため、開口９１０の内部の空気が逃げる経路を封じてしまう。したがって、粘性流体９２０は、開口９１０の内部に空隙９３０を残したまま、開口９１０の上部を塞いでしまう。
開口９１０の内部に空隙９３０が存在する場合、製造工程の後段の熱処理等によって空隙９３０内の空気が膨張することで空隙９３０の内圧が上昇し、開口９１０の上部を覆う硬化した粘性流体９２０（レジスト等）にクラックが生じたり、層構造９００に意図しない応力が掛かったりする可能性がある。したがって、開口９１０の内部に大きな空隙９３０が存在する場合、半導体装置の信頼性が低下する可能性がある。
本開示に係る技術は、上記事情を考慮することで想到されたものである。本実施形態に係る半導体装置は、層構造の一主面に設けられた開口を、レジスト等の粘性流体が流れ込みやすい角状領域を設けた平面形状にて設けることにより、開口の内部への粘性流体の流れ込みを促進させることができる。以下では、このような粘性流体が流れ込みやすい開口の具体的な平面形状について、図１Ａ及び図１Ｂを参照して説明する。なお、層構造の一主面に設けられた開口は、銅（Ｃｕ）、アルミニウム（Ａｌ）、チタン（Ｔｉ）、タングステン（Ｗ）又はタンタル（Ｔａ）などの金属又は金属化合物を含む導電性材料にて埋め込まれることで貫通電極として用いられてもよく、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸窒化シリコン（ＳｉＯＮ）、若しくは有機樹脂などの絶縁材料又は空隙にて埋め込まれることで絶縁層として用いられてもよい。
図１Ａは、本実施形態に係る半導体装置に設けられる開口の形状の一例を示す平面及び断面図であり、図１Ｂは、本実施形態に係る半導体装置に設けられる開口の形状の他の例を示す平面及び断面図である。図１Ａ及び図１Ｂでは、図１Ａ及び図１Ｂに正対して左側に粘性流体の塗布前の状態を示し、右側に粘性流体の塗布後の状態を示す。
図１Ａ及び図１Ｂに示すように、本実施形態に係る半導体装置は、積層された層構造１００の一主面上に開口１１０を備える。開口１１０は、他の領域１１１から突出して設けられ、外形に折曲点を含む角状領域１１３を含む平面形状にて設けられる。
具体的には、図１Ａに示すように、開口１１０の平面形状は、円形状の外周の１点を、該１点が折曲点となるように外側に引き伸ばした雫型形状であってもよい。このとき、円形状から突出するように引き伸ばされた領域が角状領域１１３に相当する。また、図１Ｂに示すように、開口１１０の平面形状は、シャフトとなる線分の一方にアローヘッドが設けられた一方向の矢印形状であってもよい。このとき、アローヘッドの領域が角状領域１１３に相当する。すなわち、角状領域１１３は、外形に頂点となる折曲点を少なくとも１つ以上含む領域に相当する。例えば、角状領域１１３は、多角形形状から少なくとも１つ以上の頂点を含む領域を切り取った形状に相当し得る。
開口１１０をこのような角状領域１１３を含む非等方的な平面形状で形成することによって、粘性流体１２０が流れる際に生じる圧力を角状領域１１３に集中させることができる。これにより、粘性流体１２０は、角状領域１１３から開口１１０の内部に流れ込みやすくなるため、粘性流体１２０が開口１１０を避けて一主面上を流れる、又は開口１１０の内部に流れ込まずに開口１１０上を通過して流れる可能性が低下する。したがって、開口１１０は、粘性流体１２０を開口１１０の底部から順に充填することができるため、粘性流体１２０が開口１１０の上部を塞ぐ前に、粘性流体１２０にて開口１１０全体を隙間なく埋め込むことができる。
また、開口１１０の平面形状は、角状領域１１３が設けられた一側と対向する他側に、外形が曲線で構成された曲線領域１１５を含んでもよい。
具体的には、図１Ａに示すように、開口１１０の平面形状が雫型形状である場合、円形状から突出するように引き伸ばされた角状領域１１３の反対側の円形状の一部は、外形が曲線で構成された曲線領域１１５に相当してもよい。また、図１Ｂに示すように、開口１１０の平面形状が一方向の矢印形状である場合、矢印の終点であるアローヘッドの角状領域１１３の反対側に存在する矢印の始点は、外形が曲線で構成された曲線領域１１５に相当してもよい。
開口１１０は、角状領域１１３が設けられた一側と対向する他側に曲線領域１１５が設けられる平面形状であることによって、開口１１０の内部に存在する空気が粘性流体１２０に押し出されて逃げ出す経路を形成することができる。
具体的には、曲線領域１１５の等方的な外形は、粘性流体１２０が流れる際の圧力を分散させるため、曲線領域１１５では、粘性流体１２０が開口１１０の内部に流入しにくい。そのため、開口１１０の平面形状に曲線領域１１５を設けることによって、開口１１０は、角状領域１１３から選択的に粘性流体１２０を開口１１０の内部に流入させ、曲線領域１１５から選択的に開口１１０の内部に存在する空気を逃がすことができる。したがって、角状領域１１３及び曲線領域１１５の各々を含む平面形状を有する開口１１０は、より安定的に開口１１０の内部を隙間なく粘性流体１２０にて埋め込むことができる。
本開示に係る技術は、開口１１０が設けられる層構造１００、及び開口１１０を埋め込む粘性流体１２０の種類等に依らずに、いずれの層構造１００及び粘性流体１２０に対しても適用することが可能である。
そのため、上述した層構造１００は、半導体装置の内部のいずれかの層状の部材を表す。具体的には、層構造１００は、一主面を有する層又は基板であり、公知の半導体基板、ガラス基板若しくは樹脂基板、又は半導体層、絶縁層若しくは導体層のいずれであってもよい。例えば、層構造１００は、シリコン、ゲルマニウム、ガリウムヒ素（ＧａＡｓ）、インジウムガリウムヒ素（ＩｎＧａＡｓ）、窒化ガリウム（ＧａＮ）若しくはシリコンカーバイド（ＳｉＣ）等の半導体基板又は半導体層であってもよく、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸窒化シリコン（ＳｉＯＮ）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化チタン（ＴｉＯ２）、五酸化二タンタル（Ｔａ２Ｏ５）、酸化ハフニウム（ＨｆＯ２）、酸化ジルコン（ＺｒＯ２）、酸化ルテニウム（ＲｕＯ２）又は酸化ランタン（Ｌａ２Ｏ３）等の絶縁層であってもよい。
また、上述した粘性流体１２０は、例えば、流体になり得る公知の有機材料又は無機材料を表す。例えば、粘性流体１２０は、各種レジスト（又は各種レジストを溶解した組成物）、熱又は光による硬化性又は可塑性を有する有機樹脂、又はＳＯＧ（Ｓｐｉｎ−Ｏｎ−Ｇｌａｓｓ）などの無機ガラスなどであってもよい。
＜２．第２の実施形態＞
次に、図３〜図６Ｂを参照して、本開示の第２の実施形態に係る半導体装置の構成について説明する。
（２．１．半導体装置の構成）
まず、図３を参照して、本実施形態に係る半導体装置の構成について説明する。図３は、本開示の第２の実施形態に係る半導体装置の構成を模式的に説明する斜視図である。
図３に示すように、本実施形態に係る半導体装置は、第１基板１０及び第２基板２０が積層されることで構成された積層型の固体撮像装置である。
具体的には、第１基板１０は、フォトダイオード（ＰｈｏｔｏＤｉｏｄｅ：ＰＤ）が設けられた画素領域１１を備え、第１基板１０の裏面側から入射した光を画素領域１１のＰＤで光電変換する機能を実現する。第２基板２０は、第１基板１０で光電変換された信号電荷を信号処理する制御回路が設けられた制御領域２３、及び第１基板１０で光電変換された信号電荷を一時記憶するメモリ回路が設けられたメモリ領域２１等を備える。これにより、第２基板２０は、第１基板１０で光電変換された信号電荷を画像信号に変換する機能を実現する。第１基板１０及び第２基板２０は、各基板が実現する機能に対応するように、各基板上の回路をより適切に構成することが可能であるため、固体撮像装置をより容易に高機能化することができる。
なお、第１基板１０及び第２基板２０の各々に設けられた回路は、例えば、第１基板１０又は第２基板２０のいずれかの半導体基板を貫通して設けられた基板間電極によって、互いに電気的に接続される。基板間電極は、例えば、画素領域１１を避けて、画素領域１１の周囲を囲む領域に設けられてもよい。
（２．２．開口の構成）
続いて、図４〜図６Ｂを参照して、本実施形態に係る半導体装置に設けられる開口の形状について説明する。図４は、図３で示した固体撮像装置において、本開示に係る技術を適用する開口が形成される領域を示す模式図である。
本開示に係る技術が適用される開口は、例えば、図４に示す画素領域１１の周囲の周辺領域１３に設けられてもよい。具体的には、画素領域１１の周囲の周辺領域１３には、第１基板１０及び第２基板２０の各々に設けられた回路を電気的に接続するための基板間電極が所定の間隔を置いて、複数設けられる。本開示に係る技術は、このような基板間電極を形成するための開口の各々に適用されてもよい。
次に、図５Ａ〜図５Ｄを参照して、基板間電極を形成するための開口の各々の平面形状について具体的に説明する。図５Ａ〜図５Ｄは、本実施形態に係る半導体装置に設けられる開口の形状の一例を示す平面図である。なお、図５Ａ〜図５Ｄは、図４の画素領域１１の頂点近傍の周辺領域１３の一部を拡大して示した模式図であり、矢印Ｒは、粘性流体１２０が流れる方向を示す。
例えば、図５Ａに示すように、開口２１０Ａは、基板間電極が形成される主領域２１１と、外形に折曲点を含み、主領域２１１から突出して設けられた角状領域２１３Ａと、を含む平面形状にて設けられてもよい。具体的には、開口２１０Ａは、円形状の主領域２１１の外周の１点を、該１点が折曲点となるように外側に引き伸ばした雫型形状であってもよい。このとき、円形状の主領域２１１から突出するように引き伸ばされた領域が角状領域２１３Ａに相当する。
なお、角状領域２１３Ａは、主領域２１１に対して、第１基板１０の一主面においてレジスト等の粘性流体１２０が流れる方向Ｒと対向する側に設けられてもよい。換言すると、角状領域２１３Ａは、第１基板１０の一主面における粘性流体１２０の流れの上流側に設けられていてもよい。このような場合、開口２１０Ａは、第１基板１０の一主面において、開口２１０Ａの内部に粘性流体１２０を流れ込ませやすい角状領域２１３Ａを、粘性流体１２０が流入してくる方向に配置することができる。したがって、開口２１０Ａは、内部に粘性流体１２０をより流入させ易くすることができるため、開口２１０Ａの内部に空隙が生じることをより確実に防止することができる。
例えば、図５Ｂに示すように、開口２１０Ｂは、基板間電極が形成される主領域２１１と、外形に折曲点を含み、主領域２１１から突出して設けられた角状領域２１３Ｂと、を含む平面形状にて設けられてもよい。具体的には、開口２１０Ｂは、円形状の主領域２１１の外周の一部から三角形状の角状領域２１３Ｂが突出する形状であってもよい。
なお、角状領域２１３Ｂは、主領域２１１に対して、第１基板１０の一主面においてレジスト等の粘性流体１２０が流れる方向Ｒとほぼ対向する側に設けられてもよい。例えば、角状領域２１３Ｂは、第１基板１０の一主面においてレジスト等の粘性流体１２０が流れる方向Ｒから片側に９０度ずつ広げた角度範囲に向かって設けられてもよい。このような場合であっても、開口２１０Ｂは、第１基板１０の一主面において、開口２１０Ｂの内部に粘性流体１２０が流れ込みやすい角状領域２１３Ｂを、レジスト等の粘性流体１２０が流入してくる方向側に配置することができる。したがって、開口２１０Ｂは、内部に粘性流体１２０をより流入させ易くすることができるため、開口２１０Ｂの内部に空隙が生じることをより確実に防止することができる。
ただし、レジスト等の粘性流体１２０が流れる方向Ｒが一定に定まらない場合は、角状領域２１３Ｂは、画素領域１１が設けられた側と反対側（すなわち、第１基板１０の外側）を向くように設けられてもよい。粘性流体１２０は、第１基板１０の外部から流れてくるため、角状領域２１３Ｂを第１基板１０の外側に向けておくことによって、粘性流体１２０の流入する方向に依らずに、開口２１０Ｂの内部に粘性流体１２０を流入させ易くすることができる。
例えば、図５Ｃに示すように、開口２１０Ｃは、基板間電極が形成される主領域２１１と、外形に折曲点を含み、主領域２１１から突出して設けられた角状領域２１３Ｃと、を含む平面形状にて設けられてもよい。具体的には、開口２１０Ｃは、円形状の主領域２１１の外周の一部から、途中で分枝する線状形状の角状領域２１３Ｃが突出する形状であってもよい。
角状領域２１３Ｃは、主領域２１１よりも平面形状が細い線状形状又はスリット状形状に設けられる。このような角状領域２１３Ｃでは、主領域２１１よりも実効的な表面積が大きくなるため、層構造１００から粘性流体１２０に対して働く表面張力が大きくなる。その結果、角状領域２１３Ｃでは、毛細管現象が生じることによって、粘性流体１２０を開口２１０Ｃの内部に引き込む力がより大きく働くことになる。これにより、角状領域２１３Ｃは、主領域２１１の開口２１０Ｃの内部に粘性流体１２０をより流入させ易くすることができるため、開口２１０Ｃの内部に空隙が生じることを抑制することができる。
なお、角状領域２１３Ｃは、図５Ｂと同様に、主領域２１１に対して、第１基板１０の一主面においてレジスト等の粘性流体１２０が流れる方向Ｒとほぼ対向する側に設けられてもよい。このような場合でも、開口２１０Ｃは、内部に粘性流体１２０をより流入させ易くすることができるため、開口２１０Ｃの内部に空隙が生じることをより確実に防止することができる。
例えば、図５Ｄに示すように、開口２１０Ｄは、基板間電極が形成される主領域２１１と、主領域２１１の各々を接続する角状領域２１３Ｄと、を含む平面形状にて設けられてもよい。具体的には、開口２１０Ｄは、円形状の主領域２１１の外周の一部から突出し、隣接する開口２１０Ｄの主領域２１１と接続する線状形状の角状領域２１３Ｄを含む形状であってもよい。なお、角状領域２１３Ｄは、開口２１０Ｄの各々の主領域２１１を接続するため、画素領域１１の頂点近傍の周辺領域１３では、互いに直交する方向に配列された開口２１０Ｄの主領域２１１を接続するために、外形に折曲点を有することになる。
角状領域２１３Ｄは、図５Ｃで示した角状領域２１３Ｃと同様に、主領域２１１よりも平面形状が細い線状形状又はスリット状形状に設けられる。このような角状領域２１３Ｄでは、図５Ｃで示した角状領域２１３Ｃと同様に、層構造１００から粘性流体１２０に対して働く表面張力が大きくなる。したがって、角状領域２１３Ｄでは、毛細管現象が生じることによって、主領域２１１の開口２１０Ｄの内部に粘性流体１２０をより流入させ易くすることができるため、開口２１０Ｄの内部に空隙が生じることをより抑制することができる。
また、角状領域２１３Ｄは、開口２１０Ｄの各々を接続しているため、１つの開口２１０Ｄの内部に粘性流体１２０が流入した場合、角状領域２１３Ｄによって開口２１０Ｄから隣接する開口２１０Ｄへ粘性流体１２０を導くことができる。このような場合、複数の開口２１０Ｄのいずれかの内部に粘性流体１２０が流れ込めば、すべての開口２１０Ｄの内部に粘性流体１２０が流れ込むことになる。そのため、このような平面形状の開口２１０Ｄによれば、複数の開口２１０Ｄの一部で、開口２１０Ｄの内部に粘性流体１２０が流れ込んでないという状況を防止することができる。
なお、開口２１０Ｄの内部には、最終的に基板間電極が設けられるため、開口２１０Ｄの各々は、最終的に、互いに電気的に離隔され、独立した平面形状となる必要がある。そのため、開口２１０Ｄの各々を接続する角状領域２１３Ｄは、後段の工程において、絶縁材料の埋め込み、又は全面エッチバック等によって消滅してもよい。
続いて、図６Ａ及び図６Ｂを参照して、基板間電極を形成するための開口の各々の断面形状について具体的に説明する。図６Ａ及び図６Ｂは、本実施形態に係る半導体装置に設けられる開口の形状の一例を示す断面図である。
図６Ａに示す開口２１０の断面形状は、例えば、図５Ａで示した開口２１０Ａの断面形状に対応してもよい。具体的には、図６Ａに示す開口２１０は、基板間電極が形成される主領域２１１と、円形状の主領域２１１から突出するように引き伸ばされた角状領域２１３とを含む平面形状にて、層構造１００の一主面に設けられる。
このとき、角状領域２１３の開口２１０は、主領域２１１の開口２１０に対して、形成深さが浅くなるように設けられてもよい。具体的には、角状領域２１３の開口２１０は、外形の折曲点から主領域２１１の中心に向かう方向に徐々に形成深さが深くなるようなテーパ形状にて設けられてもよい。角状領域２１３の開口２１０がこのようなテーパ形状にて設けられる場合、角状領域２１３の表面積が大きくなるため、角状領域２１３における実効的な接触角を低減することで、粘性流体１２０を角状領域２１３の内部に引き込む力をより大きくすることができる。したがって、このような断面形状の開口２１０は、内部に粘性流体１２０をより流入させ易くすることができるため、開口２１０の内部に空隙が生じることをより抑制することができる。
なお、図６Ａに示す断面形状の開口２１０は、層構造１００をドライエッチングすることによって形成することができる。ドライエッチングでは、エッチングするパターン形状が狭い又は小さい領域には、エッチングガスが侵入しにくいため、エッチングするパターン形状が広い領域よりもエッチングが進みにくい。そのため、ドライエッチングにて開口２１０を形成することによって、主領域２１１よりも平面形状が狭い角状領域２１３の断面形状を図６Ａで示すようなテーパ形状とすることができる。
図６Ｂに示す開口２１０の断面形状は、例えば、図５Ｄで示した開口２１０Ｄの断面形状に対応してもよい。具体的には、図６Ｂに示す開口２１０は、基板間電極が形成される主領域２１１と、主領域２１１の各々を接続する角状領域２１３とを含む平面形状にて、層構造１００の一主面に設けられてもよい。
このとき、角状領域２１３の開口２１０は、主領域２１１の開口２１０に対して、より浅い形成深さにて設けられてもよい。角状領域２１３の開口２１０がこのような浅い形成深さにて設けられる場合、後段の工程にて角状領域２１３を消滅させることで、開口２１０の各々を互いに電気的に離隔された、独立した平面形状とすることが容易になる。具体的には、後段の工程において、開口２１０の各々を接続する角状領域２１３を全面エッチバック等によって研磨し、消滅させることが容易になる。
なお、図６Ｂに示す断面形状の開口２１０は、図６Ａで示した断面形状の開口２１０と同様に、ドライエッチングによって形成することができる。ドライエッチングでは、マイクロローディング効果によって、パターン形状が狭い領域は、パターン形状が広い領域よりもエッチングが進みにくいため、エッチング深さが浅くなる。そのため、ドライエッチングにて開口２１０を形成することによって、主領域２１１よりも平面形状が狭い角状領域２１３の断面形状を図６Ｂで示すような浅い形成深さとすることができる。
＜３．第３の実施形態＞
続いて、図７〜図８Ｂを参照して、本開示の第３の実施形態に係る半導体装置の構成について説明する。
第３の実施形態に係る半導体装置は、第２の実施形態と同様に、図３及び図４で示した積層型の固体撮像装置である。第３の実施形態に係る半導体装置において、本開示に係る技術を適用する開口は、図４に示す画素領域１１の内部に設けられてもよい。具体的には、画素領域１１には、画素ごと又は複数の画素ごとに、各画素にて光電変換された信号電荷を信号処理回路に転送する層間電極が所定の間隔を置いて、複数設けられる。本開示に係る技術は、このような層間電極を形成するための開口の各々に適用されてもよい。
ここで、図７を参照して、層間電極を形成するための開口の各々の平面形状について具体的に説明する。図７は、本実施形態に係る半導体装置に設けられる開口の形状の一例を示す平面図である。なお、図７は、図４の画素領域１１の一部を拡大して示した模式図であり、矢印Ｒは、粘性流体１２０が流れる方向を示す。
例えば、図７に示すように、開口３１０は、層間電極が形成される主領域３１１と、主領域３１１から突出し、かつ主領域３１１の各々を接続する角状領域３１３とを含む平面形状にて設けられてもよい。
具体的には、開口３１０は、円形状の主領域３１１の外周の一部から突出する線状形状、及び円形状の主領域３１１の外周の一部から突出し、隣接する開口３１０の主領域３１１と接続する線状形状からなる角状領域３１３を含む形状であってもよい。なお、角状領域３１３は、四方格子状に配置された開口３１０の各々の主領域３１１を接続するため、例えば、四方格子状に配置されてもよい。また、四方格子の最外周に配置された開口３１０では、角状領域３１３は、主領域３１１の外周の一部から突出するように設けられてもよい。
角状領域３１３は、主領域３１１よりも平面形状が細い線状形状又はスリット状形状に設けられる。このような角状領域３１３では、主領域３１１よりも実効的な表面積が大きくなるため、層構造１００から粘性流体１２０に対して働く表面張力が大きくなる。その結果、角状領域３１３では、毛細管現象が生じることによって、粘性流体１２０を開口３１０の内部に引き込む力がより大きく働くことになる。これにより、角状領域３１３は、主領域３１１の開口３１０の内部に粘性流体１２０をより流入させ易くすることができるため、開口３１０の内部に空隙が生じることを抑制することができる。
また、角状領域３１３は、開口３１０の各々を接続しているため、１つの開口３１０の内部に粘性流体１２０が流入した場合、角状領域３１３を用いて、開口３１０から隣接する開口３１０へ粘性流体１２０を導くことができる。このような場合、角状領域３１３に流れ込んだ粘性流体１２０を、角状領域３１３で接続された全ての主領域３１１の開口３１０の内部に導くことができる。そのため、このような平面形状の開口３１０によれば、複数の開口３１０の一部で、開口３１０の内部に粘性流体１２０が流れ込んでないという状況を防止することができる。
続いて、図８Ａ及び図８Ｂを参照して、層間電極を形成するための開口の各々の断面形状について具体的に説明する。図８Ａ及び図８Ｂは、本実施形態に係る半導体装置に設けられる開口の形状の一例を示す断面図である。図８Ａ及び図８Ｂでは、図８Ａ及び図８Ｂに正対して左側に粘性流体の塗布前の開口の断面形状の状態を示し、右側に最終的な開口の断面形状の状態を示す。
図８Ａ及び図８Ｂに示す開口３１０は、層間電極が形成される主領域３１１と、円形状の主領域３１１の外周の一部から突出する角状領域３１３とを含む平面形状にて、層構造１００の一主面に設けられてもよい。角状領域３１３は、隣接する開口３１０の主領域３１１と接続する線状形状にて設けられ、角状領域３１３の開口３１０は、主領域３１１の開口３１０に対して、より浅い形成深さにて設けられてもよい。
このとき、図８Ａに示すように、角状領域３１３の開口３１０が設けられた所定の層３０１は、後段の工程にて消滅してもよい。これにより、開口３１０の各々を互いに電気的に離隔された、独立した平面形状とすることができるため、開口３１０に形成される層間電極を互いに電気的に離隔することができる。角状領域３１３の開口３１０が設けられた所定の層３０１は、例えば、全面エッチバック又はＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によって、消滅されてもよい。
また、図８Ｂに示すように、角状領域３１３の開口３１０は、後段の工程にて絶縁材料３０３にて埋め込まれてもよい。これにより、開口３１０の各々に形成された層間電極を互いに電気的に離隔することができる。なお、絶縁材料３０３は、主領域３１１の開口３１０の一部を埋め込んでいてもよいことは言うまでもない。角状領域３１３の開口３１０への絶縁材料の埋め込みは、例えば、マスクを用いた選択的な領域へのＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｏｔｉｏｎ）等によって行われてもよい。
なお、図８Ａ及び８Ｂに示す断面形状の開口３１０は、層構造１００をドライエッチングすることによって形成することができる。ドライエッチングでは、マイクロローディング効果によって、パターン形状が狭い領域は、パターン形状が広い領域よりもエッチングが進みにくいため、エッチング深さが浅くなる。そのため、ドライエッチングにて開口３１０を形成することによって、主領域３１１よりも平面形状が狭い角状領域３１３の断面形状を図８Ａ及び図８Ｂで示すような浅い形成深さとすることができる。
＜４．第４の実施形態＞
次に、図９Ａ〜図９Ｄを参照して、本開示の第４の実施形態に係る半導体装置の構成について説明する。
第４の実施形態に係る半導体装置は、第２及び第３の実施形態と同様に、図３及び図４で示した積層型の固体撮像装置である。第４の実施形態に係る半導体装置において、本開示に係る技術を適用する開口は、図４に示す画素領域１１の内部に設けられてもよい。具体的には、画素領域１１には、画素ごとに半導体基板の領域を分離する画素分離層が四方格子状に設けられる。本開示に係る技術は、このような画素分離層を形成するための開口の各々に適用されてもよい。
ここで、図９Ａ〜図９Ｄを参照して、画素分離層を形成するための開口の各々の平面形状について具体的に説明する。図９Ａ〜図９Ｄは、本実施形態に係る半導体装置に設けられる開口の形状の一例を示す平面図である。なお、図９Ａ〜図９Ｄは、図４の画素領域１１の一部を拡大して示した模式図であり、矢印Ｒは、粘性流体１２０が流れる方向を示す。
例えば、図９Ａに示すように、開口４１０Ａは、画素分離層が形成される主領域４１１と、主領域４１１の最外周から外側に突出して設けられた角状領域４１３Ａと、を含む平面形状にて設けられてもよい。具体的には、開口４１０Ａは、四方格子状に配置された主領域４１１の最外周から線状形状の角状領域４１３Ａが主領域４１１と同じ間隔で突出する形状であってもよい。
角状領域４１３Ａは、主領域４１１と同様の細い線状形状又はスリット状形状にて設けられる。このような線状形状の角状領域４１３Ａは、層構造１００から粘性流体１２０に対して働く表面張力が大きくなるため、毛細管現象が生じることによって、粘性流体１２０を開口４１０Ａの内部に引き込む力がより大きく働く。そのため、角状領域４１３Ａは、開口４１０Ａの内部に粘性流体１２０をより流入させ易くすることができるため、開口４１０Ａの内部に空隙が生じることを抑制することができる。
また、角状領域４１３Ａは、画素領域１１が設けられた側と反対側（すなわち、第１基板１０の外側）を向くように設けられる。これによれば、第１基板１０の外部から（例えば、方向Ｒから）流れてくる粘性流体１２０に対して、開口４１０Ａの内部に粘性流体１２０を流れ込ませやすい角状領域４１３Ａを、粘性流体１２０が流入してくる方向に配置することができる。したがって、角状領域４１３Ａは、開口２１０Ｂの内部に粘性流体１２０をより流入させ易くすることができる。
例えば、図９Ｂに示すように、開口４１０Ｂは、画素分離層が形成される主領域４１１と、主領域４１１の最外周から外側に突出して設けられた角状領域４１３Ｂと、を含む平面形状にて設けられてもよい。具体的には、開口４１０Ｂは、四方格子状に配置された主領域４１１の最外周から線状形状の角状領域４１３Ｂが主領域４１１よりも狭い間隔で突出する形状であってもよい。
角状領域４１３Ｂは、主領域４１１と同様の細い線状形状又はスリット状形状にて設けられる。これによれば、角状領域４１３Ｂは、図９Ａで示した角状領域４１３Ａと同様に、開口４１０Ｂの内部に粘性流体１２０をより流入させ易くすることができるため、開口４１０Ｂの内部に空隙が生じることを抑制することができる。ただし、角状領域４１３Ｂは、図９Ａで示した角状領域４１３Ａよりも狭い間隔で設けられるため、開口４１０Ｂの内部に粘性流体１２０をさらに流入させ易くすることで、開口４１０Ｂの内部に空隙が生じることをさらに抑制することができる。
例えば、図９Ｃに示すように、開口４１０Ｃは、画素分離層が形成される主領域４１１と、主領域４１１の最外周から外側に突出して設けられた角状領域４１３Ｃと、を含む平面形状にて設けられてもよい。具体的には、開口４１０Ｃは、四方格子状に配置された主領域４１１の最外周から線状形状の角状領域４１３Ｃが、主領域４１１と同じ間隔で、粘性流体１２０が流れる方向Ｒに向かって突出する形状であってもよい。
角状領域４１３Ｃは、主領域４１１と同様の細い線状形状又はスリット状形状にて設けられる。これによれば、角状領域４１３Ｃは、図９Ａで示した角状領域４１３Ａと同様に、開口４１０Ｃの内部に粘性流体１２０をより流入させ易くすることができるため、開口４１０Ｃの内部に空隙が生じることを抑制することができる。また、開口４１０Ｃは、第１基板１０の一主面において、開口４１０Ｃの内部に粘性流体１２０を流れ込ませやすい角状領域４１３Ｃを、粘性流体１２０が流入してくる方向に配置することができる。したがって、開口４１０Ｃは、内部に粘性流体１２０をより流入させ易くすることができるため、開口４１０Ｃの内部に空隙が生じることをより確実に防止することができる。
例えば、図９Ｄに示すように、開口４１０Ｄは、画素分離層が形成される主領域４１１と、主領域４１１の最外周から外側に突出して設けられた角状領域４１３Ｄと、を含む平面形状にて設けられてもよい。具体的には、開口４１０Ｄは、四方格子状に配置された主領域４１１の最外周から、先端が修飾された線状形状の角状領域４１３Ｄが主領域４１１と同じ間隔で突出する形状であってもよい。
角状領域４１３Ｄは、主領域４１１と同様の細い線状形状又はスリット状形状にて設けられ、線状形状の先端に十字型のさらに細かい突起部を有する平面形状にて設けられる。これによれば、角状領域４１３Ｄは、先端の十字型の突起部において、実効的な表面積をさらに大きくし、層構造１００から粘性流体１２０に対して働く表面張力をさらに大きくすることができる。その結果、角状領域４１３Ｄでは、毛細管現象によって開口４１０の内部により強く粘性流体１２０を引き込むことができるようになる。これにより、角状領域４１３Ｄは、主領域４１１の開口４１０の内部に粘性流体１２０をさらに流入させ易くすることができるため、開口４１０の内部に空隙が生じることをさらに抑制することができる。
以上、添付図面を参照しながら本開示の好適な実施形態について詳細に説明したが、本開示の技術的範囲はかかる例に限定されない。本開示の技術分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本開示の技術的範囲に属するものと了解される。
本実施形態に係る半導体装置が層構造中に備える開口の平面形状は、上述した具体的な形状に限定されない。半導体装置が層構造中に備える開口の平面形状は、特許請求の範囲に記載された技術的思想の範疇内において、適宜、置換又は変更されてもよい。
また、本明細書に記載された効果は、あくまで説明的または例示的なものであって限定的ではない。つまり、本開示に係る技術は、上記の効果とともに、または上記の効果に代えて、本明細書の記載から当業者には明らかな他の効果を奏しうる。
なお、以下のような構成も本開示の技術的範囲に属する。
（１）
積層された層構造の一主面に少なくとも１つ以上の開口を備え、
前記開口の前記一主面における平面形状は、前記平面形状の他の領域から突出し、外形に折曲点を含む角状領域を備える、半導体装置。
（２）
前記開口の前記一主面における前記平面形状は、前記角状領域が設けられた一側と対向する他側に、外形が曲線で構成された曲線領域をさらに備える、前記（１）に記載の半導体装置。
（３）
前記角状領域は、多角形形状から少なくとも１つ以上の頂点を含む領域を切り取った形状である、前記（１）又は（２）に記載の半導体装置。
（４）
前記角状領域は、前記平面形状の一部領域から延伸、折曲、又は分枝する線状形状である、前記（１）又は（２）に記載の半導体装置。
（５）
前記開口は、前記一主面に複数設けられ、
前記開口の各々の前記一主面における前記平面形状は、前記角状領域にて互いに連結される、前記（４）に記載の半導体装置。
（６）
前記角状領域の前記開口は、前記平面形状の他の領域の前記開口よりも開口深さが浅い、前記（１）〜（５）のいずれか一項に記載の半導体装置。
（７）
前記開口の内部は、導電性材料で埋め込まれる、前記（１）〜（６）のいずれか一項に記載の半導体装置。
（８）
前記半導体装置は、所定の機能をそれぞれ有する複数の基板を積層することで構成され、
前記導電性材料は、前記複数の基板の各々を電気的に接続する基板間電極を構成する、前記（７）に記載の半導体装置。
（９）
前記半導体装置は、固体撮像装置であり、
前記基板間電極は、前記固体撮像装置の画素領域の周囲を囲む領域に設けられる、前記（８）に記載の半導体装置。
（１０）
前記導電性材料は、前記層構造を介して設けられた複数の配線の各々を電気的に接続する層間電極を構成する、前記（７）に記載の半導体装置。
（１１）
前記半導体装置は、固体撮像装置であり、
前記層間電極は、前記固体撮像装置の画素領域内の画素ごと、又は複数の画素ごとに設けられる、前記（１０）に記載の半導体装置。
（１２）
前記開口の内部は、空隙又は絶縁材料で埋め込まれる、前記（１）〜（６）のいずれか一項に記載の半導体装置。
（１３）
前記開口の前記一主面における前記平面形状は、格子状形状である、前記（１２）に記載の半導体装置。
（１４）
前記半導体装置は、固体撮像装置であり、
前記開口は、前記固体撮像装置の画素領域内の画素の各々を離隔するように設けられる、前記（１３）に記載の半導体装置。
（１５）
外形に折曲点を含む角状領域を備え、前記角状領域が他の領域から突出する平面形状を備える少なくとも１つ以上の開口を、積層された層構造の一主面に形成すること、
を含む、半導体装置の製造方法。
（１６）
前記開口が形成された前記層構造の前記一主面の上に粘性流体を塗布することで、前記開口の内部に前記粘性流体を充填すること、
をさらに含む、前記（１５）に記載の半導体装置の製造方法。
（１７）
前記粘性流体をパターニングすることと、
パターニングされた前記粘性流体をマスクに用いて前記層構造をエッチングすることと、
をさらに含む、前記（１６）に記載の半導体装置の製造方法。
（１８）
前記角状領域は、前記粘性流体の塗布時に前記粘性流体が流れる方向の上流側に形成される、前記（１６）又は（１７）に記載の半導体装置の製造方法。
（１９）
前記層構造のエッチング後に、前記開口の前記角状領域が消滅するまで、前記層構造を前記一主面側から研磨すること、
をさらに含む、前記（１７）又は（１８）に記載の半導体装置の製造方法。
（２０）
前記層構造のエッチング後に、前記開口の前記角状領域を絶縁材料で埋め込むこと、
をさらに含む、前記（１７）又は（１８）に記載の半導体装置の製造方法。
１０ 第１基板
１１ 画素領域
１３ 周辺領域
２０ 第２基板
２１ メモリ領域
２３ 制御領域
１００ 層構造
１１０、２１０、２１０Ａ、２１０Ｂ、２１０Ｃ、２１０Ｄ、３１０、４１０、４１０Ａ、４１０Ｂ、４１０Ｃ、４１０Ｄ 開口
１１３、２１３、２１３Ａ、２１３Ｂ、２１３Ｃ、２１３Ｄ、３１３、４１３、４１３Ａ、４１３Ｂ、４１３Ｃ、４１３Ｄ 角状領域
１１５ 曲線領域
１２０ 粘性流体
２１１、３１１、４１１ 主領域

Claims (20)

  1. 積層された層構造の一主面に少なくとも１つ以上の開口を備え、
    前記開口の前記一主面における平面形状は、前記平面形状の他の領域から突出し、外形に折曲点を含む角状領域を備える、半導体装置。
  2. 前記開口の前記一主面における前記平面形状は、前記角状領域が設けられた一側と対向する他側に、外形が曲線で構成された曲線領域をさらに備える、請求項１に記載の半導体装置。
  3. 前記角状領域は、多角形形状から少なくとも１つ以上の頂点を含む領域を切り取った形状である、請求項１に記載の半導体装置。
  4. 前記角状領域は、前記平面形状の一部領域から延伸、折曲、又は分枝する線状形状である、請求項１に記載の半導体装置。
  5. 前記開口は、前記一主面に複数設けられ、
    前記開口の各々の前記一主面における前記平面形状は、前記角状領域にて互いに連結される、請求項４に記載の半導体装置。
  6. 前記角状領域の前記開口は、前記平面形状の他の領域の前記開口よりも開口深さが浅い、請求項１に記載の半導体装置。
  7. 前記開口の内部は、導電性材料で埋め込まれる、請求項１に記載の半導体装置。
  8. 前記半導体装置は、所定の機能をそれぞれ有する複数の基板を積層することで構成され、
    前記導電性材料は、前記複数の基板の各々を電気的に接続する基板間電極を構成する、請求項７に記載の半導体装置。
  9. 前記半導体装置は、固体撮像装置であり、
    前記基板間電極は、前記固体撮像装置の画素領域の周囲を囲む領域に設けられる、請求項８に記載の半導体装置。
  10. 前記導電性材料は、前記層構造を介して設けられた複数の配線の各々を電気的に接続する層間電極を構成する、請求項７に記載の半導体装置。
  11. 前記半導体装置は、固体撮像装置であり、
    前記層間電極は、前記固体撮像装置の画素領域内の画素ごと、又は複数の画素ごとに設けられる、請求項１０に記載の半導体装置。
  12. 前記開口の内部は、空隙又は絶縁材料で埋め込まれる、請求項１に記載の半導体装置。
  13. 前記開口の前記一主面における前記平面形状は、格子状形状である、請求項１２に記載の半導体装置。
  14. 前記半導体装置は、固体撮像装置であり、
    前記開口は、前記固体撮像装置の画素領域内の画素の各々を離隔するように設けられる、請求項１３に記載の半導体装置。
  15. 外形に折曲点を含む角状領域を備え、前記角状領域が他の領域から突出する平面形状を備える少なくとも１つ以上の開口を、積層された層構造の一主面に形成すること、
    を含む、半導体装置の製造方法。
  16. 前記開口が形成された前記層構造の前記一主面の上に粘性流体を塗布することで、前記開口の内部に前記粘性流体を充填すること、
    をさらに含む、請求項１５に記載の半導体装置の製造方法。
  17. 前記粘性流体をパターニングすることと、
    パターニングされた前記粘性流体をマスクに用いて前記層構造をエッチングすることと、
    をさらに含む、請求項１６に記載の半導体装置の製造方法。
  18. 前記角状領域は、前記粘性流体の塗布時に前記粘性流体が流れる方向の上流側に形成される、請求項１６に記載の半導体装置の製造方法。
  19. 前記層構造のエッチング後に、前記開口の前記角状領域が消滅するまで、前記層構造を前記一主面側から研磨すること、
    をさらに含む、請求項１７に記載の半導体装置の製造方法。
  20. 前記層構造のエッチング後に、前記開口の前記角状領域を絶縁材料で埋め込むこと、
    をさらに含む、請求項１７に記載の半導体装置の製造方法。
JP2018015355A 2018-01-31 2018-01-31 半導体装置及び半導体装置の製造方法 Pending JP2019134074A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018015355A JP2019134074A (ja) 2018-01-31 2018-01-31 半導体装置及び半導体装置の製造方法
DE112018006991.5T DE112018006991T5 (de) 2018-01-31 2018-12-27 Halbleitervorrichtung und halbleitervorrichtungs-herstellungsverfahren
US16/964,663 US20210057386A1 (en) 2018-01-31 2018-12-27 Semiconductor device and method of manufacturing semiconductor device
PCT/JP2018/048382 WO2019150879A1 (ja) 2018-01-31 2018-12-27 半導体装置及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018015355A JP2019134074A (ja) 2018-01-31 2018-01-31 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2019134074A true JP2019134074A (ja) 2019-08-08

Family

ID=67478081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018015355A Pending JP2019134074A (ja) 2018-01-31 2018-01-31 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20210057386A1 (ja)
JP (1) JP2019134074A (ja)
DE (1) DE112018006991T5 (ja)
WO (1) WO2019150879A1 (ja)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004228135A (ja) * 2003-01-20 2004-08-12 Mitsubishi Electric Corp 微細孔への金属埋め込み方法
JP2005033116A (ja) * 2003-07-11 2005-02-03 Sony Corp バイアホール及びバイアホールを有する半導体装置並びに同バイアホールの形成方法。
JP5522377B2 (ja) * 2009-03-05 2014-06-18 Ｔｄｋ株式会社 貫通電極の形成方法、及び半導体基板
JP4987917B2 (ja) * 2009-08-19 2012-08-01 株式会社東芝 固体撮像装置の製造方法
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
KR102336665B1 (ko) * 2014-10-02 2021-12-07 삼성전자 주식회사 데드존을 줄이는 씨모스 이미지 센서

Also Published As

Publication number Publication date
WO2019150879A1 (ja) 2019-08-08
US20210057386A1 (en) 2021-02-25
DE112018006991T5 (de) 2020-10-08

Similar Documents

Publication Publication Date Title
JP4439976B2 (ja) 半導体装置およびその製造方法
JP4327644B2 (ja) 半導体装置の製造方法
JP5289830B2 (ja) 半導体装置
JP4456027B2 (ja) 貫通導電体の製造方法
US9598275B2 (en) Pressure sensor and manufacture method thereof
TW201034150A (en) Silicon wafer having interconnection metal
JP2005109221A (ja) ウェーハレベルパッケージ及びその製造方法
TWI600116B (zh) 半導體裝置及半導體裝置之製造方法
JP2018170363A (ja) 半導体装置の製造方法及び半導体装置
JP2013089816A (ja) 半導体装置及びその製造方法
JP2010080750A (ja) 半導体装置及びその製造方法
TW201803020A (zh) 半導體裝置的形成方法
JP2011049303A (ja) 電気部品およびその製造方法
JP6838893B2 (ja) 半導体装置及びその製造方法
US10600700B2 (en) Test structure and manufacturing method therefor
US20150344298A1 (en) Electronic component and manufacturing method of the same
JP2010232400A (ja) 半導体基板と半導体基板の製造方法および半導体パッケージ
JP2018006481A (ja) 半導体装置及びその製造方法
JP2008028110A (ja) 半導体装置
WO2019150879A1 (ja) 半導体装置及び半導体装置の製造方法
TWI631782B (zh) 半導體雷射及其製造方法
TW201642391A (zh) 半導體裝置之製造方法及半導體裝置
JP2012054342A (ja) 半導体装置およびその製造方法
JP2009054828A (ja) 半導体装置およびその製造方法
JP2015228473A (ja) 半導体装置およびその製造方法