JP2013089816A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013089816A
JP2013089816A JP2011230008A JP2011230008A JP2013089816A JP 2013089816 A JP2013089816 A JP 2013089816A JP 2011230008 A JP2011230008 A JP 2011230008A JP 2011230008 A JP2011230008 A JP 2011230008A JP 2013089816 A JP2013089816 A JP 2013089816A
Authority
JP
Japan
Prior art keywords
opening
insulating layer
semiconductor substrate
layer
size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011230008A
Other languages
English (en)
Other versions
JP5802515B2 (ja
Inventor
Eiko Nomachi
映子 野町
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011230008A priority Critical patent/JP5802515B2/ja
Priority to US13/593,980 priority patent/US20130099349A1/en
Publication of JP2013089816A publication Critical patent/JP2013089816A/ja
Priority to US14/615,400 priority patent/US9520339B2/en
Application granted granted Critical
Publication of JP5802515B2 publication Critical patent/JP5802515B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】高信頼性のBSV方式のTSVを実現する。
【解決手段】実施形態に係わる半導体装置は、表面及び裏面を有し、表面側にLSIが形成される半導体基板１１と、表面側において半導体基板１１内に形成され、開口部を有する絶縁層１２と、表面側において開口部上に形成され、LSIに接続される導電層１３と、裏面側から開口部を介して導電層１３に接続されるビア１７とを備える。ビア１７のサイズは、裏面から半導体基板１１と絶縁層１２の界面までの範囲内において開口部のサイズよりも大きく、開口部内において開口部のサイズに等しい。
【選択図】図１

Description

実施形態は、半導体装置及びその製造方法に関する。
複数のチップを積み重ね、これらチップをTSV (Through Silicon Via)で互いに電気的に接続する技術が知られている。この技術をメモリチップの実装に適用すれば、見かけ上、高速かつ大容量のメモリチップを実現できる。また、TSVを形成する方法として、チップの表面側にLSIを形成した後、LSIが形成されないチップの裏面側から複数のホールを形成するBSV (Backside Via hole)方式が知られている。
しかし、BSV方式を採用する場合、ウェハプロセスにおいてチップの裏面側を研磨し、半導体基板を薄くすることにより、複数のホールのアスペクト比を小さくするプロセスが採用される。この時、半導体基板の厚さに裏面上の位置に応じたばらつきが発生する。従って、１つのチップに対して複数のホールを同時に形成すると、各ホールの深さが同じでないことに起因して各ホールを正しく形成できない場合がある。これは、複数のホール内に導電材料を埋め込む際にカバレッジ不良による信頼性の劣化を招く。
特開２０１１−９６４５号公報
実施形態は、高信頼性のBSV方式のTSVを実現する技術を提案する。
実施形態に係わる半導体装置は、表面及び裏面を有し、前記表面側にLSIが形成される半導体基板と、前記表面側において前記半導体基板内に形成され、開口部を有する第１の絶縁層と、前記表面側において前記開口部上に形成され、前記LSIに接続される導電層と、前記裏面側から前記開口部を介して前記導電層に接続され、前記裏面から前記半導体基板と前記第１の絶縁層の第１の界面までの範囲内において前記開口部のサイズよりも大きいサイズを有し、前記開口部内において前記開口部のサイズに等しいビアとを備える。
実施形態の半導体装置の製造方法は、半導体基板の表面側に開口部を有する絶縁層を形成する工程と、前記表面側においてLSIを形成する工程と、前記表面側において前記開口部上に前記LSIに接続される導電層を形成する工程と、前記半導体基板の裏面側から前記半導体基板を選択的にエッチングすることにより、前記裏面から前記半導体基板と前記絶縁層の界面までの範囲内において前記開口部のサイズよりも大きいサイズを有し、前記開口部内において自己整合的に前記開口部のサイズに等しく、前記開口部を介して前記導電層に達するホールを形成する工程と、前記ホール内にビアを形成する工程とを備える。
半導体装置の実施例を示す断面図。 TSV構造の第１の例を示す平面図。 図２のＩＩＩ−ＩＩＩ線に沿う断面図。 TSV構造の第２の例を示す平面図。 図４のＶ−Ｖ線に沿う断面図。 TSV構造の第３の例を示す平面図。 図６のＶＩＩ−ＶＩＩ線に沿う断面図。 TSV構造の第４の例を示す平面図。 図８のＩＸ−ＩＸ線に沿う断面図。 TSV構造の第５の例を示す平面図。 図１０のＸＩ−ＸＩ線に沿う断面図。 TSV構造の第６の例を示す平面図。 図１２のＸＩＩＩ−ＸＩＩＩ線に沿う断面図。 TSV構造の第７の例を示す平面図。 図１４のＸＶ−ＸＶ線に沿う断面図。 TSV構造の第８の例を示す平面図。 図１６のＸＶＩＩ−ＸＶＩＩ線に沿う断面図。 製造方法の実施例を示す断面図。 製造方法の実施例を示す断面図。 製造方法の実施例を示す断面図。 製造方法の実施例を示す断面図。 製造方法の実施例を示す断面図。 製造方法の実施例を示す断面図。 製造方法の実施例を示す断面図。 製造方法の実施例を示す断面図。 製造方法の実施例を示す断面図。
以下、図面を参照しながら実施形態を説明する。
実施形態は、BSV方式のTSVを形成する技術に関する。
例えば、異方性エッチングにより、半導体基板（例えば、シリコン基板）の裏面側から複数のホールを形成する場合、複数のホールの底部には、エッチングストッパとしての絶縁層（例えば、酸化シリコン層）を設けるのが一般的である。
しかし、裏面研磨後の半導体基板の厚さは、例えば、40〜50 μmである反面、エッチングストッパとしての絶縁層の厚さは、0.3 μm程度である。このため、半導体基板に発生する厚さのばらつきを考慮して半導体基板のエッチング時間を増やすと、絶縁層がオーバーエッチングされ、エッチングストッパとしての機能を十分に果たせなくなる場合がある。また、半導体基板と絶縁層とのエッチング選択比が十分に大きいエッチング条件を採用すると、今度は、底部が絶縁層に達したホールでは、エッチャントが異方性を失うことにより横方向のエッチング（サイドエッチング）が発生する。
そこで、実施形態の製造方法では、これらを防止するため、まず、半導体基板の表面側に、予め、ホール(BSV)を形成するときのエッチングストッパとして機能する、開口部を有する絶縁層を形成しておく。また、ビア(TSV)の接続対象となる導電層は、この絶縁層の開口部上に配置する。
この状態において、半導体基板を選択的にエッチングし、半導体基板の裏面側から絶縁層の開口部を介して導電層に達するホールを形成すると、底部が絶縁層に達したホールでは、さらに、絶縁層の開口部に半導体基板が存在するため、その開口部内の半導体基板をオーバーエッチングすることになる。即ち、ホール(BSV)を形成するに当たって、サイドエッチングが発生することはない。また、底部が導電層に達したホールにおいても、その周囲は、絶縁層により取り囲まれているため、サイドエッチングが発生することはない。
以上の技術を採用すれば、ビアを良好なカバレッジでホール内に埋め込むことができるため、高信頼性のBSV方式のTSVを実現することができる。
尚、上述の製造方法を実施するに当たり、ホールのサイズは、半導体基板の裏面から、半導体基板と絶縁層の界面までの範囲内において開口部のサイズよりも大きくする。これにより、ホールのサイズは、開口部内において自己整合的に開口部のサイズに等しくなり、かつ、半導体基板と絶縁層の界面において不連続に変化する。
ここで、ホールのサイズとは、半導体基板の裏面側から見たときのサイズを意味し、部分的に形成されるノッチやミクロな凹凸などは含まないものとする。また、不連続に変化するとは、ホールのサイズが直線的に変化するのではなく、階段状に急激に変化することを意味する。
このように、ホールを自己整合的に導電層上に形成できるため、両者の合わせ精度の向上により、さらなる高信頼性を実現できる。
［半導体装置］
図１は、実施形態に係わる半導体装置を示している。
半導体基板１１は、例えば、シリコン基板である。半導体基板１１の厚さは、例えば、40〜50 μmの範囲内にある。半導体基板１１の表面側において、LSIエリア内に半導体集積回路が形成される。また、半導体基板１１の表面側において、BSVエリア内に、ホール(BSV)を形成するときのエッチングストッパとして機能する絶縁層１２が形成される。
絶縁層１２は、例えば、酸化シリコン層であり、その厚さは、0.3 μm程度である。絶縁層１２は、例えば、LSIエリア内の半導体集積回路を構成する素子を分離する素子分離絶縁層（例えば、STI-insulator: Shallow Trench Isolation-insulator）の一部を採用することができる。
絶縁層１２は、開口部を有する。また、ビア（裏面バンプ）１７の接続対象となる導電層１３は、絶縁層１２の開口部上に配置され、かつ、LSIエリア内の半導体集積回路に接続される。導電層１３は、例えば、LSIエリア内のMOSトランジスタのゲート電極と同時に形成される。
導電層１３は、絶縁層（層間絶縁層）１４により覆われる。導電層１３は、例えば、導電性ポリシリコン層、金属シリサイド層又はそれらの積層構造を有する。絶縁層１４は、例えば、酸化シリコン層である。
ビア１７は、半導体基板１１の裏面側から、絶縁層１２の開口部を介して、導電層１３に接続される。半導体基板１１とビア１７との間には、両者を絶縁するための絶縁層１５が形成される。絶縁層１５は、例えば、酸化シリコン層である。
ビア１７のサイズは、半導体基板１１の裏面から、半導体基板１１と絶縁層１２の界面までの範囲内において開口部のサイズよりも大きく、かつ、開口部内において開口部のサイズに等しい。また、ビア１７のサイズは、半導体基板１１と絶縁層１２の界面において不連続に変化する。
ここで、ビア１７のサイズとは、半導体基板１１の裏面側からビア１７を見たときのサイズを意味する。例えば、ビア１７が円形のときは、ビア１７のサイズは、直径であり、ビア１７が正方形のときは、ビア１７のサイズは、一辺のサイズである。また、ビア１７のサイズには、従来の課題として掲げたサイドエッチングによる意図しないノッチを含まないものとする。
同様に、開口部のサイズとは、半導体基板１１の裏面側から絶縁層１２の開口部を見たときのサイズを意味する。例えば、開口部が円形のときは、開口部のサイズは、直径であり、開口部が正方形のときは、開口部のサイズは、一辺のサイズである。
半導体基板１１の裏面側には、パッシベーション層（絶縁層）１６が形成される。また、半導体基板１１の表面側には、配線層１８及びパッシベーション層１９が形成される。半導体基板１１の表面側には、導電層１３に接続される表面バンプ２０が形成される。表面バンプ２０は、導電層１３の直上に配置されるのが望ましい。
次に、図１の半導体装置のビア１７の構造例について説明する。
尚、以下の説明において、図１と同じ要素には同じ符号を付すことによりその詳細な説明を省略する。
図２及び図３は、TSV構造の第１の例を示している。
図３は、図２のＩＩＩ−ＩＩＩ線に沿う断面図である。
半導体基板１１の表面側には、開口部を有する絶縁層１２と、絶縁層１２の開口部上の導電層１３とが形成される。導電層１３は、絶縁層１４により覆われる。
絶縁層１２の開口部のサイズは、Ｗ１である。また、絶縁層１２は、アイランド状であり、絶縁層１２のサイズは、Ｗ２である。本例では、絶縁層１２及びその開口部ともに、円形であり、絶縁層１２としては、リング状となっている。即ち、Ｗ１は、リングの内径、Ｗ２は、リングの外径となっている。
導電層１３のサイズは、Ｗ３である。本例では、導電層１３は、円形であり、Ｗ１＜Ｗ３＜Ｗ２の関係を有する。
ビア１７のサイズは、半導体基板１１の裏面から、半導体基板１１と絶縁層１２との界面までの範囲内において、Ｗ４である。本例では、ビア１７は、円形であり、Ｗ１＜Ｗ４＜Ｗ２の関係を有する。また、ビア１７のサイズは、開口部内において開口部のサイズＷ１に等しく、かつ、半導体基板１１と絶縁層１２の界面において不連続に変化する。
この構造においては、ビア１７の底部は、絶縁層１２に取り囲まれるため、ホール(BSV)を形成するときにサイドエッチングが発生することはない。
図４及び図５は、TSV構造の第２の例を示している。
図５は、図４のＶ−Ｖ線に沿う断面図である。
本例は、第１の例の変形例である。本例が第１の例と異なる点は、導電層１３のサイズＷ３のみである。その他の点は、第１の例と同じであるため、その説明を省略する。
本例では、導電層１３のサイズＷ３は、絶縁層１２の開口部のサイズＷ１よりも小さい。この構造においても、ビア１７の底部は、絶縁層１２，１４に取り囲まれるため、ホール(BSV)を形成するときにサイドエッチングが発生することはない。
図６及び図７は、TSV構造の第３の例を示している。
図７は、図６のＶＩＩ−ＶＩＩ線に沿う断面図である。
本例は、第２の例の変形例である。本例が第２の例と異なる点は、導電層１３が複数の層を備える点のみである。その他の点は、第２の例と同じであるため、その説明を省略する。
本例では、導電層１３は、第１の層（例えば、導電性ポリシリコン層）１３ａと、第２の層（例えば、金属シリサイド層）１３ｂとを備える。この構造においても、ビア１７の底部は、絶縁層１２，１４に取り囲まれるため、ホール(BSV)を形成するときにサイドエッチングが発生することはない。
図８及び図９は、TSV構造の第４の例を示している。
図９は、図８のＩＸ−ＩＸ線に沿う断面図である。
本例は、第３の例の変形例である。本例が第３の例と異なる点は、導電層１３が第２の層１３ｂのみを備える点（図７の第１の層１３ａが除去されている点）である。その他の点は、第３の例と同じであるため、その説明を省略する。
本例では、導電層１３は、ホール(BSV)を形成する前においては、第１及び第２の層を備える。しかし、ホールを形成するときに、導電層１３を構成する第１の層を除去する。結果として、導電層１３は、第２の層（例えば、金属シリサイド層）１３ｂのみを備える。
この場合、ビア１７のサイズは、絶縁層１２，１４の界面から導電層１３ｂまでの範囲内において導電層１３ｂのサイズＷ３に等しく、かつ、絶縁層１２，１４の界面において不連続に変化する。
この構造においても、ビア１７の底部は、絶縁層１２，１４に取り囲まれるため、ホール(BSV)を形成するときにサイドエッチングが発生することはない。
図１０及び図１１は、TSV構造の第５の例を示している。
図１１は、図１０のＸＩ−ＸＩ線に沿う断面図である。
半導体基板１１の表面側には、開口部を有する絶縁層１２と、絶縁層１２の開口部上の導電層１３とが形成される。導電層１３は、絶縁層１４により覆われる。
絶縁層１２の開口部は、円形のホールであり、そのサイズは、Ｗ１である。導電層１３は、絶縁層１２上の導電線であり、そのサイズ（配線幅）は、Ｗ３である。導電層１３のサイズＷ３は、開口部のサイズＷ１よりも大きい。
ビア１７のサイズは、半導体基板１１の裏面から、半導体基板１１と絶縁層１２との界面までの範囲内において、Ｗ４である。本例では、ビア１７は、円形であり、Ｗ１＜Ｗ４の関係を有する。また、ビア１７のサイズは、開口部内において開口部のサイズＷ１に等しく、かつ、半導体基板１１と絶縁層１２の界面において不連続に変化する。
この構造においては、ビア１７の底部は、絶縁層１２に取り囲まれるため、ホール(BSV)を形成するときにサイドエッチングが発生することはない。
図１２及び図１３は、TSV構造の第６の例を示している。
図１３は、図１２のＸＩＩＩ−ＸＩＩＩ線に沿う断面図である。
本例は、第５の例の変形例である。本例が第５の例と異なる点は、導電線としての導電層１３のサイズＷ３のみである。その他の点は、第５の例と同じであるため、その説明を省略する。
本例では、導電線としての導電層１３のサイズ（配線幅）Ｗ３は、絶縁層１２の開口部のサイズＷ１よりも小さい。この構造においても、ビア１７の底部は、絶縁層１２，１４に取り囲まれるため、ホール(BSV)を形成するときにサイドエッチングが発生することはない。
図１４及び図１５は、TSV構造の第７の例を示している。
図１５は、図１４のＸＶ−ＸＶ線に沿う断面図である。
本例は、第６の例の変形例である。本例が第６の例と異なる点は、導電線としての導電層１３が複数の層を備える点のみである。その他の点は、第６の例と同じであるため、その説明を省略する。
本例では、導電線としての導電層１３は、第１の層（例えば、導電性ポリシリコン層）１３ａと、第２の層（例えば、金属シリサイド層）１３ｂとを備える。この構造においても、ビア１７の底部は、絶縁層１２，１４に取り囲まれるため、ホール(BSV)を形成するときにサイドエッチングが発生することはない。
図１６及び図１７は、TSV構造の第８の例を示している。
図１７は、図１６のＸＶＩＩ−ＸＶＩＩ線に沿う断面図である。
本例は、第７の例の変形例である。本例が第７の例と異なる点は、導電線としての導電層１３が、開口部上において第２の層１３ｂのみを備える点（開口部上において図１５の第１の層１３ａが部分的に除去されている点）である。その他の点は、第７の例と同じであるため、その説明を省略する。
本例では、導電線としての導電層１３は、ホール(BSV)を形成する前においては、第１及び第２の層を備える。しかし、ホールを形成するときに、導電層１３を構成する第１の層の一部を除去する。結果として、導電線としての導電層１３は、開口部上において第２の層（例えば、金属シリサイド層）１３ｂのみを備える。
この場合、ビア１７のサイズは、絶縁層１２，１４の界面から導電層１３ｂまでの範囲内において導電層１３ｂのサイズＷ３に等しく、かつ、絶縁層１２，１４の界面において不連続に変化する。
この構造においても、ビア１７の底部は、絶縁層１２，１４に取り囲まれるため、ホール(BSV)を形成するときにサイドエッチングが発生することはない。
［製造方法］
次に、半導体装置の製造方法について説明する。
以下の説明では、図８及び図９に示すTSV構造の第４の例に係わる半導体装置の製造方法を例にする。その他の構造については、以下の例を適宜変更することにより容易に製造可能である。
まず、図１８に示すように、半導体基板１１の表面上に絶縁層（例えば、窒化シリコン層）２１を形成する。また、ＰＥＰ(Photo Engraving Process)により、絶縁層２１上にフォトレジスト層２２を形成する。このフォトレジスト層２２をマスクにして、異方性エッチング（例えば、ＲＩＥ）により、絶縁層２１及び半導体基板１１をエッチングすると、図１９に示すように、半導体基板１１内にはトレンチが形成される。
ここで、半導体基板１１の表面からトレンチの底部までの深さは、例えば、0.3 μm程度に設定される。
この後、フォトレジスト層２２は除去される。
次に、図２０に示すように、絶縁層（例えば、酸化シリコン層）１２をトレンチ内に満たす。トレンチ外の絶縁層１２については、例えば、ＣＭＰ(Chemical Mechanical Polishing)により、除去する。ＣＭＰでは、絶縁層２１をストッパとして、絶縁層１２の研磨及び平坦化を実行する。
続けて、図２１に示すように、例えば、ウェットエッチングによりトレンチ内の絶縁層１２をエッチングし、絶縁層１２の表面の位置を半導体基板１１の表面の位置と同じ程度に調整する。この後、絶縁層２１を除去すると、図２２に示すように、開口部のサイズがＷ１であるリング状の絶縁層（BSV形成時のエッチングストッパ）１２が形成される。
尚、絶縁層１２は、半導体集積回路(LSI)を構成する素子を分離する素子分離絶縁層と同時に形成するのが望ましい。
次に、図２３に示すように、半導体基板１１の表面側において、絶縁層１２の開口部上に、アイランド状の導電層１３を形成する。導電層１３は、第１の層（例えば、導電性ポリシリコン層）１３ａ及び第２の層（例えば、NiSi層）１３ｂを備える。
この後、一般的なバックエンドプロセスにより、半導体基板１１の表面側に、配線層及びパッシベーション層を形成し、さらに、表面バンプを形成する（図１参照）。
また、半導体基板１１の裏面を研磨し、半導体基板１１の厚さを40〜50 μmの範囲内に設定する。
次に、図２４（ａ）に示すように、半導体基板１１の裏面上にパッシベーション層１６を形成する。また、ＰＥＰにより、パッシベーション層１６上にフォトレジスト層２３を形成する。このフォトレジスト層２３をマスクにして、異方性エッチング（例えば、ＲＩＥ）でパッシベーション層１６及び半導体基板１１を選択的にエッチングすることにより、半導体基板１１内にホール(BSV)が形成される。
このエッチングは、半導体基板１１と絶縁層１２のエッチング選択比が十分に大きくなる条件により実行される。例えば、ＨＢｒ、ＳＦ６、ＳｉＦ４、Ｏ２などを含むエッチングガスを用いれば、半導体基板１１としてのシリコンのみをエッチングし、絶縁層１２としての酸化シリコンをほとんどエッチングしない十分に大きなエッチング選択比を得ることができる。
また、ホールのサイズは、半導体基板１１の裏面から、半導体基板１１と絶縁層１２の界面までの範囲内において、絶縁層１２の開口部のサイズＷ１よりも大きい値Ｗ４にする。但し、ホールと絶縁層１２との合わせずれにより、ホールが絶縁層１２から外れることを防止するため、ホールと絶縁層１２とのサイズ差Δ（＝（Ｗ２−Ｗ４）／２）は、１μｍ以上とするのが望ましい。
これにより、ホールの底部が絶縁層１２に到達しても、絶縁層１２の開口部内に半導体基板１１が存在するため、その半導体基板１１がオーバーエッチングされることにより、サイドエッチングが発生することはない。
また、ホールの底部が導電層１３に到達した場合においても、その周囲は、絶縁層１２，１４により取り囲まれているため、サイドエッチングが発生することはない。
さらに、絶縁層１２の開口部内において、ホールのサイズは、開口部のサイズＷ１に等しくなる。即ち、ホールと導電層１３との位置合わせは、自己整合的に行われるため、半導体装置の信頼性を向上できる。
尚、ホール(BSV)を形成するときのエッチング条件は、エッチング中に一定であってもよいし、エッチングの途中で変化させてもよい。
例えば、第１のエッチング条件（半導体基板１１のエッチングレートＥｒ１）で、絶縁層１２が露出するまで、半導体基板１１のエッチングを高速に行い、絶縁層１２が露出した後は、第２のエッチング条件（半導体基板１１のエッチングレートＥｒ２（＜Ｅｒ１））で、開口部内の半導体基板１１をエッチングしてもよい。
次に、図２５（ａ）に示すように、導電層１３の一部を選択的に除去する。
本例では、導電層１３のうち第１の層１３ａを除去する。これは、例えば、導電層１３を、半導体集積回路(LSI)を構成するMOSトランジスタのゲート電極と同時に形成するとき、導電層１３は、導電性ポリシリコン層と金属シリサイド層の積層構造になる場合があるからである。
この場合、第１の層１３ａとしての導電性ポリシリコン層を除去すれば、ビアを低抵抗な金属シリサイド層に直接コンタクトさせることができるため、配線抵抗の低抵抗化による高性能化に非常に有効となる。
その結果、ホールのサイズは、絶縁層１２，１４の界面から導電層１３ｂまでの範囲内において導電層１３ｂのサイズＷ３に等しく、かつ、絶縁層１２，１４の界面において不連続に変化することになる。
尚、第１の層１３ａのエッチングは、第１の層１３ａと第２の層１３ｂのエッチング選択比が十分に大きくなる条件により実行される。
例えば、ＨＢｒ、ＳＦ６、ＳｉＦ４、Ｏ２などを含むエッチングガスを用いれば、第１の層１３ａとしての導電性ポリシリコンのみをエッチングし、第２の層１３ｂとしての金属シリサイド層をほとんどエッチングしない十分に大きなエッチング選択比を得ることができる。
また、第１の層１３ａのエッチングは、図２４（ａ）に示す半導体基板１１のエッチングに連続して行うことができる。
これに対し、図２４（ｂ）に示すように、ホールを形成するときのエッチングストッパとして、開口部を有しない絶縁層１２を使用する比較例の場合、例えば、ＨＢｒ、ＳＦ６、ＳｉＦ４、Ｏ２などを含むエッチングガスを用いて半導体基板１１としてのシリコンを選択的にエッチングする。この時、底部が絶縁層１２に達したホールでは、その直下にエッチング対象である半導体基板１１が存在しなくなるため、エッチャントが異方性を失って、サイドエッチングが発生する。
この後、図２５（ｂ）に示すように、例えば、ＣＨＦ３などを含むエッチングガスを用いて絶縁層１２としての酸化シリコンを選択的にエッチングする。さらに、この後、例えば、ＨＢｒ、ＳＦ６、ＳｉＦ４、Ｏ２などを含むエッチングガスを用いて第１の層１３ａとしての導電性ポリシリコン層を選択的にエッチングする。
その結果、ホールの途中に意図しないノッチ２４が形成される。
このサイドエッチングによる意図しないノッチ２４は、第一に、ホールの内面に絶縁層を形成するときのカバレージを悪くする。これは、ホール内に金属を埋め込んだときに、金属と半導体基板１１との短絡という事態を招く。また、このノッチ２４は、ホール内に金属を埋め込むときのカバレージも悪くする。これは、ビアの抵抗値を増大させ、最悪の場合には、ビアの断線を招くため、素子の信頼性を劣化させる。
また、比較例では、ホールの底部が絶縁層１２に達した後に、エッチング条件を変化させ、絶縁層１２をエッチングしなければならないため、プロセス条件が複雑になる。
さらに、絶縁層１２は、予め形成された開口部を有しないため、実施例のプロセスのように、ホールと導電層１３との位置合わせを自己整合的に行うことができない。即ち、ホールの形成時に、ホールと導電層１３との位置合わせを行わなければならず、かつ、製品（ウェハー）ごとに、この精度にはばらつきが発生するため、これが製品特性のばらつきの一因となる。
最後に、図２６に示すように、ホールの内面上に絶縁層（例えば、酸化シリコン層）１５を形成する。例えば、絶縁層１５として酸化シリコン層を用いるときは、熱酸化により、ホールの内面のうち、半導体基板１１が剥き出しになった部分に、酸化シリコン層を選択的に形成することができる。
また、ホール内に金属を埋め込み、ビア（裏面バンプ）１７を形成する。例えば、ビア１７がバリアメタルと金属との積層であるときは、ＰＶＤにより、ホールの内面上にバリアメタルを形成した後、ホールを完全に埋め込む金属を形成する。
ここで、金属が満たされるホールのサイズは、半導体基板１１の裏面側から、Ｗ４、Ｗ１、Ｗ３という具合に段階的に順次小さくなる。即ち、金属をカバレージ良く埋め込むことができるため、ビア１７の信頼性を向上できる。
［むすび］
実施形態によれば、高信頼性のBSV方式のTSVを実現できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１１： 半導体基板、 １２，１４，１５，２１： 絶縁層、 １３： 導電層、 １３ａ： 第１の層、 １３ｂ： 第２の層、 １６，１９： パッシベーション層、 １７： ビア（裏面バンプ）、 １８： 配線層、 ２０： 表面バンプ、 ２２，２３： フォトレジスト層。

Claims (5)

  1. 半導体基板の表面側に開口部を有する絶縁層を形成する工程と、
    前記表面側においてLSIを形成する工程と、
    前記表面側において前記開口部上に前記LSIに接続される導電層を形成する工程と、
    前記半導体基板の裏面側から前記半導体基板を選択的にエッチングすることにより、前記裏面から前記半導体基板と前記絶縁層の界面までの範囲内において前記開口部のサイズよりも大きいサイズを有し、前記開口部内において自己整合的に前記開口部のサイズに等しく、前記開口部を介して前記導電層に達するホールを形成する工程と、
    前記ホール内にビアを形成する工程と
    を具備する半導体装置の製造方法。
  2. 表面及び裏面を有し、前記表面側にLSIが形成される半導体基板と、
    前記表面側において前記半導体基板内に形成され、開口部を有する第１の絶縁層と、
    前記表面側において前記開口部上に形成され、前記LSIに接続される導電層と、
    前記裏面側から前記開口部を介して前記導電層に接続され、前記裏面から前記半導体基板と前記第１の絶縁層の第１の界面までの範囲内において前記開口部のサイズよりも大きいサイズを有し、前記開口部内において前記開口部のサイズに等しいビアと
    を具備する半導体装置。
  3. 前記第１の絶縁層は、前記LSIを構成する素子を分離する素子分離絶縁層の一部である請求項２に記載の半導体装置。
  4. 前記第１の絶縁層及び前記導電層は、それぞれアイランド状である請求項２に記載の半導体装置。
  5. 前記表面側において、前記第１の絶縁層上に形成され、前記導電層を覆う第２の絶縁層をさらに具備し、
    前記導電層のサイズは、前記開口部のサイズよりも小さく、
    前記ビアのサイズは、前記第１及び第２の絶縁層の第２の界面から前記導電層までの範囲内において前記導電層のサイズに等しい請求項２に記載の半導体装置。
JP2011230008A 2011-10-19 2011-10-19 半導体装置及びその製造方法 Expired - Fee Related JP5802515B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2011230008A JP5802515B2 (ja) 2011-10-19 2011-10-19 半導体装置及びその製造方法
US13/593,980 US20130099349A1 (en) 2011-10-19 2012-08-24 Semiconductor device and method of manufacturing the same
US14/615,400 US9520339B2 (en) 2011-10-19 2015-02-05 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011230008A JP5802515B2 (ja) 2011-10-19 2011-10-19 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2013089816A true JP2013089816A (ja) 2013-05-13
JP5802515B2 JP5802515B2 (ja) 2015-10-28

Family

ID=48135298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011230008A Expired - Fee Related JP5802515B2 (ja) 2011-10-19 2011-10-19 半導体装置及びその製造方法

Country Status (2)

Country Link
US (2) US20130099349A1 (ja)
JP (1) JP5802515B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015010195A1 (en) * 2013-07-22 2015-01-29 Conversant Intellectual Property Management Inc. Through semiconductor via structure with reduced stress proximity effect
JP2015201493A (ja) * 2014-04-04 2015-11-12 キヤノン株式会社 半導体装置及びその製造方法
JP2016225478A (ja) * 2015-05-29 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
JP2017050497A (ja) * 2015-09-04 2017-03-09 株式会社東芝 半導体装置およびその製造方法
WO2017038108A1 (ja) * 2015-08-31 2017-03-09 株式会社ソシオネクスト 半導体装置、及び半導体装置の製造方法
US9773697B2 (en) 2015-05-29 2017-09-26 Toshiba Memory Corporation Method of manufacturing semiconductor device
WO2019097949A1 (ja) * 2017-11-14 2019-05-23 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体の製造方法、並びに撮像装置
WO2021232891A1 (zh) * 2020-05-19 2021-11-25 上海先方半导体有限公司 一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法
WO2024063164A1 (ja) * 2022-09-22 2024-03-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および、半導体装置の製造方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015041691A (ja) * 2013-08-21 2015-03-02 株式会社東芝 半導体装置および半導体装置の製造方法
KR102652854B1 (ko) * 2016-08-17 2024-04-02 삼성전자주식회사 반도체 소자 및 그 제조 방법
JP2019054199A (ja) * 2017-09-19 2019-04-04 東芝メモリ株式会社 半導体装置
EP3564994A1 (en) * 2018-05-03 2019-11-06 ams AG Semiconductor device with through-substrate via
JP2019204894A (ja) * 2018-05-24 2019-11-28 東芝メモリ株式会社 半導体装置の製造方法および半導体装置
DE102018215793A1 (de) * 2018-09-18 2020-03-19 Robert Bosch Gmbh Verfahren zur Herstellung einer Halbleitervorrichtung sowie Halbleitervorrichtung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004130458A (ja) * 2002-10-11 2004-04-30 Rohm Co Ltd 半導体デバイスとその製造方法
JP2009158862A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体パッケージ
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
JP2011029491A (ja) * 2009-07-28 2011-02-10 Toshiba Corp 半導体装置およびその製造方法
JP2011108690A (ja) * 2009-11-12 2011-06-02 Panasonic Corp 半導体装置及びその製造方法
JP2013533638A (ja) * 2010-07-23 2013-08-22 テッセラ，インコーポレイテッド 裏面コンタクトがビアファースト構造体又はビアミドル構造体で接続された超小型電子素子

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4433663B2 (ja) 2001-09-06 2010-03-17 コニカミノルタホールディングス株式会社 塗布材塗布方法、被塗布基材、及び被塗布基材を含む塗布材塗布装置
JP5537016B2 (ja) * 2008-10-27 2014-07-02 株式会社東芝 半導体装置および半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004130458A (ja) * 2002-10-11 2004-04-30 Rohm Co Ltd 半導体デバイスとその製造方法
JP2009158862A (ja) * 2007-12-27 2009-07-16 Toshiba Corp 半導体パッケージ
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
JP2011029491A (ja) * 2009-07-28 2011-02-10 Toshiba Corp 半導体装置およびその製造方法
JP2011108690A (ja) * 2009-11-12 2011-06-02 Panasonic Corp 半導体装置及びその製造方法
JP2013533638A (ja) * 2010-07-23 2013-08-22 テッセラ，インコーポレイテッド 裏面コンタクトがビアファースト構造体又はビアミドル構造体で接続された超小型電子素子

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015010195A1 (en) * 2013-07-22 2015-01-29 Conversant Intellectual Property Management Inc. Through semiconductor via structure with reduced stress proximity effect
JP2015201493A (ja) * 2014-04-04 2015-11-12 キヤノン株式会社 半導体装置及びその製造方法
US9773697B2 (en) 2015-05-29 2017-09-26 Toshiba Memory Corporation Method of manufacturing semiconductor device
JP2016225478A (ja) * 2015-05-29 2016-12-28 株式会社東芝 半導体装置および半導体装置の製造方法
WO2017038108A1 (ja) * 2015-08-31 2017-03-09 株式会社ソシオネクスト 半導体装置、及び半導体装置の製造方法
JP2017050497A (ja) * 2015-09-04 2017-03-09 株式会社東芝 半導体装置およびその製造方法
CN106505060A (zh) * 2015-09-04 2017-03-15 株式会社东芝 半导体装置及其制造方法
WO2019097949A1 (ja) * 2017-11-14 2019-05-23 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体の製造方法、並びに撮像装置
JPWO2019097949A1 (ja) * 2017-11-14 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体の製造方法、並びに撮像装置
US11355421B2 (en) 2017-11-14 2022-06-07 Sony Semiconductor Solutions Corporation Semiconductor device, manufacturing method for semiconductor, and imaging unit
JP7136800B2 (ja) 2017-11-14 2022-09-13 ソニーセミコンダクタソリューションズ株式会社 半導体装置および半導体装置の製造方法、並びに撮像装置
WO2021232891A1 (zh) * 2020-05-19 2021-11-25 上海先方半导体有限公司 一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法
WO2024063164A1 (ja) * 2022-09-22 2024-03-28 ソニーセミコンダクタソリューションズ株式会社 半導体装置、および、半導体装置の製造方法

Also Published As

Publication number Publication date
US9520339B2 (en) 2016-12-13
JP5802515B2 (ja) 2015-10-28
US20130099349A1 (en) 2013-04-25
US20150155223A1 (en) 2015-06-04

Similar Documents

Publication Publication Date Title
JP5802515B2 (ja) 半導体装置及びその製造方法
US10950534B2 (en) Through-substrate via structure and method of manufacture
JP5021992B2 (ja) 半導体装置およびその製造方法
US7943470B2 (en) Chip-stacked semiconductor device and manufacturing method thereof
CN105280610A (zh) 3dic互连器件及其形成方法
JP2014107304A (ja) 半導体装置およびその製造方法
US11107726B2 (en) Method for manufacturing bonding pad in semiconductor device
KR20170023643A (ko) 반도체 장치 및 이의 제조 방법
JP2011210744A (ja) 半導体装置及びその製造方法
JP2005135988A (ja) 半導体装置の製造方法
JP2007005401A (ja) 半導体装置およびその製造方法
JP2012256639A (ja) 半導体装置の製造方法
TW569387B (en) Semiconductor device with multilayer interconnection structure and method of manufacturing the same
JP2010118410A (ja) 半導体装置
JP2018032757A (ja) 半導体装置及びその製造方法
JP2013046006A (ja) 半導体装置及びその製造方法
JP5261926B2 (ja) 半導体装置およびその製造方法
KR101459597B1 (ko) 관통 실리콘 비아 제조방법
JP2012190961A (ja) 半導体装置、電子デバイス及び電子デバイスの製造方法
JP2006269491A (ja) 半導体装置の製造方法
KR100886642B1 (ko) 캐패시터의 제조 방법
TW201401507A (zh) 半導體元件與其製作方法
CN104051419B (zh) 用于堆叠式器件的互连结构
JP2001284204A (ja) 半導体装置及びその製造方法
JP2006261522A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131205

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131212

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131219

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20131226

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140212

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141028

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141224

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150831

R151 Written notification of patent or utility model registration

Ref document number: 5802515

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees