JPWO2019097949A1 - 半導体装置および半導体の製造方法、並びに撮像装置 - Google Patents

半導体装置および半導体の製造方法、並びに撮像装置 Download PDF

Info

Publication number
JPWO2019097949A1
JPWO2019097949A1 JP2019553761A JP2019553761A JPWO2019097949A1 JP WO2019097949 A1 JPWO2019097949 A1 JP WO2019097949A1 JP 2019553761 A JP2019553761 A JP 2019553761A JP 2019553761 A JP2019553761 A JP 2019553761A JP WO2019097949 A1 JPWO2019097949 A1 JP WO2019097949A1
Authority
JP
Japan
Prior art keywords
hole
side wall
insulating
insulating wall
peripheral surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019553761A
Other languages
English (en)
Other versions
JP7136800B2 (ja
Inventor
白岩　利章
利章 白岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of JPWO2019097949A1 publication Critical patent/JPWO2019097949A1/ja
Application granted granted Critical
Publication of JP7136800B2 publication Critical patent/JP7136800B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/1469—Assemblies, i.e. hybrid integration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

貫通孔形成領域と、前記貫通孔形成領域を囲む内周面を有する絶縁壁と、一方の面に前記絶縁壁が埋め込まれるとともに、前記絶縁壁の内周面よりも外側に側壁が設けられた貫通孔を有する半導体基板と、前記貫通孔の側壁および前記絶縁壁の内周面を覆う側壁絶縁膜と、前記側壁絶縁膜を介して前記半導体基板の貫通孔に設けられた導電体とを備えた半導体装置。

Description

本開示は、例えば、ＴＳＶ（Through Silicon Via）等の貫通電極構造を有する半導体装置およびその製造方法、並びに撮像装置に関する。
複数の半導体チップを積層させた半導体装置の開発が進められている。このような半導体装置は、例えば撮像装置に適用され、高機能化、高密度化、小型化および薄型化の実現が期待されている。
複数の半導体チップは、互いに電気的に接続されている。この半導体チップ間の電気的な接続は、例えば、ＴＳＶ等の貫通電極構造によりなされている（例えば、特許文献１参照）。貫通電極構造は、例えば、半導体基板の貫通孔に、側壁絶縁膜を介して導電体を設けたものである。
特開２０１４−４１８７９号公報
このような貫通電極構造を有する半導体装置では、貫通電極構造に起因した不具合の発生を抑えることが望まれている。
したがって、貫通電極構造に起因した不具合の発生を抑えることが可能な半導体装置およびその製造方法、並びに撮像装置を提供することが望ましい。
本開示の一実施の形態に係る半導体装置の製造方法は、貫通孔形成領域を囲む内周面を有する絶縁壁を形成し、一方の面に絶縁壁が埋め込まれた半導体基板に異方性加工および等方性加工をこの順に施し、絶縁壁の内周面よりも外側に側壁が設けられた貫通孔を形成するものである。
本開示の一実施の形態に係る半導体装置の製造方法では、例えば、貫通孔の側壁が絶縁壁の内周面よりも内側に配置されるように異方性加工を施し、等方性加工により、この貫通孔を広げる。これにより、仮に、異方性加工時にノッチが生じても、等方性加工の際に、絶縁壁により、貫通孔の形状が補正される。
本開示の一実施の形態に係る半導体装置は、貫通孔形成領域と、貫通孔形成領域を囲む内周面を有する絶縁壁と、一方の面に絶縁壁が埋め込まれるとともに、絶縁壁の内周面よりも外側に側壁が設けられた貫通孔を有する半導体基板と、貫通孔の側壁および絶縁壁の内周面を覆う側壁絶縁膜と、側壁絶縁膜を介して半導体基板の貫通孔に設けられた導電体とを備えたものである。
本開示の一実施の形態に係る撮像装置は、積層された第１半導体チップおよび第２半導体チップと、第１半導体チップおよび第２半導体チップを電気的に接続する貫通電極構造とを備え、貫通電極構造は、貫通孔形成領域と、貫通孔形成領域を囲む内周面を有する絶縁壁と、一方の面に絶縁壁が埋め込まれるとともに、絶縁壁の内周面よりも外側に側壁が設けられた貫通孔を有する半導体基板と、貫通孔の側壁および絶縁壁の内周面を覆う側壁絶縁膜と、側壁絶縁膜を介して半導体基板の貫通孔に設けられた導電体とを含むものである。
本開示の一実施の形態に係る半導体装置および撮像装置では、絶縁壁の内周面よりも外側に貫通孔の側壁が設けられているので、上記本開示の一実施の形態に係る半導体装置の製造方法により製造することが可能となる。
本開示の一実施の形態に係る半導体装置およびその製造方法、並びに撮像装置によれば、絶縁壁の内周面よりも外側に貫通孔の側壁を設けるようにしたので、例えば、ノッチ等に起因した電気的な不具合の発生を抑えることができる。よって、貫通電極構造に起因した不具合の発生を抑えることが可能となる。
尚、上記内容は本開示の一例である。本開示の効果は、上述したものに限らず、他の異なる効果であってもよいし、更に他の効果を含んでいてもよい。
本開示の一実施の形態に係る半導体装置の要部の概略構成を表す断面模式図である。 （Ａ）は、図１に示した貫通孔および絶縁壁の断面構成を表す模式図であり、（Ｂ）は、（Ａ）に対応する平面構成を表す模式図である。 （Ａ）は、図２に示した貫通孔および絶縁壁の断面構成の他の例を表す模式図であり、（Ｂ）は、（Ａ）に対応する平面構成を表す模式図である。 図２に示した貫通孔の側壁の位置の他の例（１）を表す断面模式図である。 図２に示した貫通孔の側壁の位置の他の例（２）を表す断面模式図である。 （Ａ）は、図１に示した半導体装置の製造方法の一工程を表す断面模式図であり、（Ｂ）は、（Ａ）に対応する平面模式図である。 （Ａ）は、図６に続く工程を表す断面模式図であり、（Ｂ）は、（Ａ）に対応する平面模式図である。 （Ａ）は、図７に続く工程を表す断面模式図であり、（Ｂ）は、（Ａ）に対応する平面模式図である。 比較例１に係る半導体装置の製造方法について説明するための断面模式図である。 比較例２に係る半導体装置の製造方法について説明するための断面模式図である。 図１０に示した半導体装置の製造方法の他の例について説明するための断面模式図である。 （Ａ）は、変形例１に係る半導体装置の製造方法の一工程を表す断面模式図であり、（Ｂ）は、（Ａ）に対応する平面模式図である。 （Ａ）は、図１２に続く工程を表す断面模式図であり、（Ｂ）は、（Ａ）に対応する平面模式図である。 （Ａ）は、図１３に続く工程を表す断面模式図であり、（Ｂ）は、（Ａ）に対応する平面模式図である。 （Ａ）は、変形例２に係る半導体装置の製造方法の一工程を表す断面模式図であり、（Ｂ）は、（Ａ）に対応する平面模式図である。 （Ａ）は、図１５に続く工程を表す断面模式図であり、（Ｂ）は、（Ａ）に対応する平面模式図である。 （Ａ）は、図１６に続く工程を表す断面模式図であり、（Ｂ）は、（Ａ）に対応する平面模式図である。 図１に示した半導体装置が適用された撮像装置の構成の一例を表す断面模式図である。 図１８に示した撮像装置を用いた電子機器（カメラ）の一例を表す機能ブロック図である。 体内情報取得システムの概略的な構成の一例を示すブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、本開示における実施形態について、図面を参照して詳細に説明する。なお、説明する順序は、下記の通りである。
１．実施の形態（貫通電極構造を有する半導体装置）
２．変形例１（フォトレジストおよび無機絶縁膜をマスクに用いた製造方法の例）
３．変形例２（有機絶縁膜を用いた製造方法の例）
４．適用例１（撮像装置の例）
５．適用例２（電子機器の例）
６．応用例１（体内情報取得システムへの応用例）
７．応用例２（内視鏡手術システムへの応用例）
８．応用例３（移動体への応用例）
＜実施の形態＞
図１は、本開示の一実施の形態に係る半導体装置（半導体装置１）の要部の断面構成を模式的に表したものである。この半導体装置１は、例えば、撮像装置（後述の図１８の撮像装置２）などに適用されるものであり、互いに積層された第１半導体チップ１０および第２半導体チップ２０を有している。第１半導体チップ１０および第２半導体チップ２０は、接合面Ｓで互いに接して積層されている。この第１半導体チップ１０および第２半導体チップ２０は、例えば第１半導体チップ１０に設けられた貫通電極構造により、電気的に接続されている。この貫通電極構造は、例えば、ＴＳＶである。
第１半導体チップ１０は、接合面Ｓ側から順に絶縁層１１および半導体基板１３を有している。半導体基板１３は、第２半導体チップ２０との対向面（面Ｓａ）を有しており、半導体基板１３には、この面Ｓａから絶縁壁１２が埋め込まれている。この絶縁壁１２で囲まれた領域（後述の貫通孔形成領域１０Ｈ）を含む領域に、半導体基板１３の貫通孔１３Ｈが設けられている。貫通孔１３Ｈには、側壁１３Ｓを覆う側壁絶縁膜１４および導電体１５が設けられている。第２半導体チップ２０は、多層配線層２１を有している。
絶縁層１１は、半導体基板１３の面Ｓａに設けられている。絶縁層１１は、例えば、酸化シリコン（ＳｉＯ）により構成されている。絶縁層１１の厚みは、例えば１μｍ〜２μｍである。絶縁層１１には、コンタクト１１Ｃが設けられている。このコンタクト１１Ｃは、貫通孔１３Ｈに対向する領域の少なくとも一部で絶縁層１１から露出され、導電体１５に接続されている。コンタクト１１Ｃは、例えば銅（Ｃｕ）などの導電材料により構成されている。
絶縁層１１上の選択的な領域に絶縁壁１２が設けられている。絶縁壁１２の断面（例えば、図１のＺＸ断面）形状は、四角形である。この絶縁壁１２は、絶縁層１１に一体化して設けられていてもよい。絶縁壁１２は、例えば、酸化シリコンにより構成されている。絶縁壁１２の構成材料と、絶縁層１１の構成材料とが異なっていてもよく、例えば、絶縁壁１２は窒化シリコン（ＳｉＮ），酸窒化シリコン（ＳｉＯＮ）または炭化窒化シリコン（ＳｉＣＮ）等により構成されていてもよい。絶縁壁１２は、複数の材料を含んでいてもよい。絶縁壁１２の高さ（図１のＺ方向の大きさ）は、半導体基板１３の厚みよりも小さくなっている。絶縁壁１２の高さは、例えば、１μｍ〜２μｍである。絶縁壁１２は、貫通孔形成領域１０Ｈを囲むように設けられている。絶縁壁１２は、互いに対向する内周面１２ｉおよび外周面１２ｏを有している。内周面１２ｉが、外周面１２ｏよりも貫通孔形成領域１０Ｈにより近い位置に設けられており、内周面１２ｉにより貫通孔形成領域１０Ｈの形状が規定される。
図２は、絶縁壁１２の構成を、半導体基板１３の貫通孔１３Ｈの構成とともに模式的に表したものである。図２（Ａ）は、絶縁壁１２および貫通孔１３Ｈの断面構成、図２（Ｂ）は、絶縁壁１２および貫通孔１３Ｈの平面構成をそれぞれ表している。絶縁壁１２の内周面１２ｉに囲まれた貫通孔形成領域１０Ｈは、例えば、円状の平面（図２のＸＹ平面）形状を有している。円状の貫通孔形成領域１０Ｈの直径は、例えば５０μｍ〜１００μｍである。
図３は、絶縁壁１２および貫通孔１３Ｈの他の構成を表したものである。図３（Ａ）は、絶縁壁１２および貫通孔１３Ｈの断面構成、図３（Ｂ）は、絶縁壁１２および貫通孔１３Ｈの平面構成をそれぞれ表している。絶縁壁１２の内周面１２ｉに囲まれた貫通孔形成領域１０Ｈが、例えば、正方形等の四角形状の平面（図２のＸＹ平面）形状を有していてもよい。
上述のように、半導体基板１３は、この貫通孔形成領域１０Ｈを含む領域に貫通孔１３Ｈを有している。貫通孔１３Ｈは、例えば、貫通孔形成領域１０Ｈの平面形状と、略相似形の平面形状を有している。貫通孔１３Ｈの平面形状は、円状であってもよく（図２（Ｂ））、正方形等の四角形状であってもよい（図３（Ｂ））。本実施の形態では、貫通孔１３Ｈは、貫通孔形成領域１０Ｈよりも広い領域にわたって設けられており、貫通孔１３Ｈの側壁１３Ｓが、絶縁壁１２の内周面１２ｉよりも外側（外周面１２ｏ側）に配置されている（図１〜図３）。このような貫通孔１３Ｈは、例えば、後述の方法により製造されるので、ノッチ等（後述の図９のノッチＮ）の形状異常を有しておらず、貫通孔１３Ｈの側壁１３Ｓ全面が面Ｓａに垂直に配置されている。貫通孔１３Ｈの側壁１３Ｓは、例えば、絶縁壁１２（内周面１２ｉと外周面１２ｏとの間）に対向する位置に配置されている。
図４および図５に示したように、貫通孔１３Ｈの側壁１３Ｓが絶縁壁１２の外周面１２ｏよりも外側、つまり絶縁壁１２よりも外側に配置されていてもよい。貫通孔１３Ｈの側壁１３Ｓの一部が絶縁壁１２よりも外側に配置されていてもよく（図４）、貫通孔１３Ｈの側壁１３Ｓ全てが絶縁壁１２よりも外側に配置されていてもよい（図５）。
半導体基板１３は、例えばシリコン（Ｓｉ）基板により構成されている。このとき、例えば、半導体基板１３の（１００）面に、結晶面方位に沿った貫通孔１３Ｈが設けられていてもよい。この結晶面方位に沿った貫通孔１３Ｈの平面形状は、正方形である（図３（Ｂ））。半導体基板１３は、シリコンカーバイド（ＳｉＣ）により構成されていてもよい。半導体基板１３の厚みは、例えば５０μｍ〜１００μｍである。
貫通孔１３Ｈの側壁１３Ｓは、側壁絶縁膜１４で覆われている。上述のように、半導体装置１では、貫通孔１３Ｈがノッチ等の形状異常を有していないので、側壁１３Ｓ全面が側壁絶縁膜１４で覆われ、導電体１５と側壁１３Ｓとの間の短絡の発生が抑えられる。この側壁絶縁膜１４は、貫通孔１３Ｈの側壁１３Ｓとともに、絶縁壁１２の内周面１２ｉを覆っている。換言すれば、貫通孔１３Ｈ内には、絶縁壁１２（内周面１２ｉ）と側壁絶縁膜１４との界面が存在する。側壁絶縁膜１４は、例えば、酸化シリコン，窒化シリコン，酸窒化シリコンおよび炭化窒化シリコン等の無機絶縁材料により構成されている。側壁絶縁膜１４が積層構造を有していてもよい。
側壁１３Ｓが側壁絶縁膜１４で覆われた貫通孔１３Ｈに、導電体１５が埋設されている。即ち、側壁１３Ｓと導電体１５との間には、側壁絶縁膜１４が設けられている。側壁絶縁膜１４と導電体１５との間にバリアメタル膜（図示せず）を設けるようにしてもよい。バリアメタル膜は、例えば、チタン（Ｔｉ），窒化チタン（ＴｉＮ）またはタンタル（Ｔａ）等により構成されている。導電体１５は、絶縁層１１から露出されたコンタクト１１Ｃに接している。導電体１５は、例えば銅（Ｃｕ）により構成されている。導電体１５は、タングステン（Ｗ），ニッケル（Ｎｉ），アルミニウム（Ａｌ），またはポリシリコン等により構成されていてもよい。
第２半導体チップ２０の多層配線層２１は、例えば、コンタクト２１Ｃ、配線２１Ｗおよびパッド２１Ｐを有している。コンタクト２１Ｃは接合面Ｓで第１半導体チップ１０のコンタクト１１Ｃに接している。コンタクト２１Ｃは、上記コンタクト１１Ｃと同様の導電材料により構成されている。パッド２１Ｐは、コンタクト２１Ｃよりも第１半導体チップ１０から離れた位置に配置されている。パッド２１Ｐは、例えばアルミニウム（Ａｌ）により構成されている。配線２１Ｗは、コンタクト２１Ｃとパッド２１Ｐとを電気的に接続している。このように、第１半導体チップ１０の導電体１５は、コンタクト１１Ｃ，２１Ｃおよび配線２１Ｗを介してパッド２１Ｐに電気的に接続されている。
このような半導体装置１は、例えば、以下のようにして製造する（図６〜図８）。図６（Ａ）、図７（Ａ）および図８（Ａ）は、各工程の断面構成を表し、図６（Ｂ）、図７（Ｂ）および図８（Ｂ）は各々、図６（Ａ）、図７（Ａ）および図８（Ａ）に対応する工程の平面構成を表している。
まず、半導体基板１３を用意する。次いで、この半導体基板１３の一方の面（面Ｓａ）に、例えば直径７０μｍの円状の貫通孔形成領域１０Ｈを囲む溝を形成する。その後、この溝に、例えば、酸化シリコンを埋め込む。これにより絶縁壁１２が形成される。半導体基板１３の面Ｓａには、絶縁層１１を形成しておく。絶縁層１１は、絶縁壁１２と同一工程で形成するようにしてもよく、あるいは、絶縁壁１２の形成後に、形成するようにしてもよい。
絶縁層１１および絶縁壁１２を形成した後、図６（Ａ）、図６（Ｂ）に示したように、半導体基板１３の他方の面上に、開口１６Ｍを有するフォトレジスト１６を形成する。開口１６Ｍは、貫通孔形成領域１０Ｈに対向する位置に設けられ、例えば円状の平面形状を有している。開口１６Ｍは、例えば、貫通孔形成領域１０Ｈと同心円であり、開口１６Ｍの直径は貫通孔形成領域１０Ｈの直径よりも小さくなっている。開口１６Ｍの直径は、例えば、６０μｍである。フォトレジスト１６の厚みは、例えば、１μｍである。
フォトレジスト１６を形成した後、図７（Ａ）、図７（Ｂ）に示したように、フォトレジスト１６をマスクとして半導体基板１３に異方性加工を施す。異方性加工として、例えば反応性イオンエッチング（ＲＩＥ：Reactive Ion Etching）等のドライエッチングを用いる。この異方性加工では、半導体基板１３に、フォトレジスト１６の開口１６Ｍと略同じ大きさ、即ち、貫通孔形成領域１０Ｈよりも狭い領域に貫通孔（貫通孔１３Ｈｄ）が形成される。この貫通孔１３Ｈｄの側壁（側壁１３Ｓｄ）は、絶縁壁１２の内周面１２ｉよりも内側に配置される。異方性加工によって貫通孔１３Ｈｄを形成する際には、例えば、面Ｓａ近傍にノッチ（ノッチＮ）が形成される。ノッチＮは、エッチング方向（図７（Ａ）のＺ方向）に対して垂直方向（図７（Ａ）のＸ方向）にエッチングが進行することにより生成される、形状異常の部分である。ノッチＮの大きさは、例えば、３μｍ程度であり、面Ｓａ近傍では、貫通孔１３Ｈｄの直径が６６μｍ程度に広がっている。ノッチＮも、絶縁壁１２の内周面１２ｉよりも内側に配置される。
半導体基板１３に異方性加工を施した後、半導体基板１３に等方性加工を施す。これにより、図８（Ａ）、図８（Ｂ）に示したように貫通孔１３Ｈｄを広げて、貫通孔１３Ｈを形成する。等方性加工として、例えば化学的ドライエッチング（ＣＤＥ：Chemical Dry Etching）等のドライエッチングを用いる。この等方性加工では、例えば±３μｍ程度の合わせずれを考慮して、７μｍのエッチングを行う。これにより、絶縁壁１２の内周面１２ｉよりも外側に側壁１３Ｓが配置された貫通孔１３Ｈが形成される。また、ノッチＮ（図７（Ａ））は、貫通孔１３Ｈｄが広がる際に、絶縁壁１２に接触し、消滅する。即ち、等方性加工により、貫通孔１３Ｈｄの形状が補正され、ノッチＮのない貫通孔１３Ｈが形成される。
半導体基板１３に貫通孔１３Ｈを形成した後、この貫通孔１３Ｈの側壁１３Ｓおよび絶縁壁１２の内周面１２ｉに、例えば、ＣＶＤ（Chemical Vapor Deposition）法を用いて側壁絶縁膜１４を形成する。次いで、例えばエッチングにより、絶縁層１１のコンタクト１１Ｃを露出させた後、貫通孔１３Ｈに導電体１５を形成する。導電体１５は、例えば、電解めっき法またはプラズマＣＶＤ法を用いて形成する。この後、例えばＣＭＰ（Chemical Mechanical Polishing）法を用いて、貫通孔１３Ｈの外側の導電体１５を除去する。このようにして、半導体装置１が形成される。
半導体装置１では、半導体基板１３の貫通孔１３Ｈに設けられた導電体１５が、コンタクト１１Ｃ，２１Ｃおよび配線２１Ｗを介してパッド２１Ｐに電気的に接続されている。即ち、半導体基板１３を有する第１半導体チップ１０と、パッド２１Ｐを有する第２半導体チップ２０とが貫通電極構造により、電気的に接続されている。
本実施の形態の半導体装置１は、上述の方法で製造することが可能である。具体的には、貫通孔１３Ｈｄの側壁１３Ｓｄが絶縁壁１２の内周面１２ｉよりも内側に配置されるように異方性加工を施し（図７（Ａ），図７（Ｂ））、等方性加工により、この貫通孔１３Ｈｄを広げる。これにより、貫通孔１３Ｈの側壁１３Ｓが絶縁壁１２の内周面１２ｉよりも外側に配置される。したがって、異方性加工時にノッチＮが生じても、等方性加工の際に、絶縁壁１２により、貫通孔１３Ｈｄの形状が補正される。以下、この作用・効果について説明する。
図９は、比較例１に係る半導体装置の製造方法の一工程を表している。この方法では、絶縁壁（図１等の絶縁壁１２）を形成せずに、半導体基板１３にエッチングを施して貫通孔１３Ｈを形成している。半導体基板１３の厚みのばらつきを考慮するため、半導体基板１３の厚みに対して、過剰なエッチングが施される。ここで、半導体基板１３の厚みのばらつきとは、複数の半導体基板１３の間での、半導体基板１３毎の厚みのばらつき、および１つの半導体基板１３内での厚みのばらつきを含む。これにより、絶縁層１１の近傍には、ノッチＮが形成される。このノッチＮの部分では、側壁１３Ｓを側壁絶縁膜で十分に覆うことができず、側壁１３Ｓと導電体との間で短絡などの電気的不具合が発生しやすい。
図１０は、比較例２に係る半導体装置の製造方法の一工程を表している。このように、絶縁壁１２を設けることにより、仮にノッチＮが生じても、ノッチＮが絶縁壁１２の内周面１２ｉに接していれば、絶縁壁１２により、側壁１３Ｓと導電体との間の絶縁性が確保される。
しかし、図１１に示したように、貫通孔１３Ｈと絶縁壁１２との間で位置ずれが生じる虞がある。ノッチＮが絶縁壁１２の内周面１２ｉよりも外側に配置される場合、あるいは、内周面１２ｉの内側に配置されるものの、内周面１２ｉに接しない場合には、ノッチＮに起因して、側壁１３Ｓと導電体との間で短絡が発生する。
これに対し、本実施の形態では、上述のように、半導体基板１３に異方性加工および等方性加工をこの順に施して、側壁１３Ｓが絶縁壁１２の内周面１２ｉよりも外側に配置された貫通孔１３Ｈを形成している。このため、等方性加工の際に絶縁壁１２により、ノッチＮが消失し、貫通孔１３ＨにノッチＮが生成するのを抑えられる。
以上説明したように、本実施の形態に係る半導体装置１では、絶縁壁１２の内周面１２ｉよりも外側に貫通孔１３Ｈの側壁１３Ｓを設けるようにしたので、例えば、ノッチＮ等に起因した電気的な不具合の発生を抑えることができる。よって、貫通電極構造に起因した不具合の発生を抑えることが可能となる。
以下、上記実施の形態の変形例について説明するが、以降の説明において上記実施の形態と同一構成部分については同一符号を付してその説明は適宜省略する。
＜変形例１＞
図１２〜図１４は、変形例１に係る半導体装置１の製造方法を表したものである。図１２（Ａ）、図１３（Ａ）および図１４（Ａ）は、各工程の断面構成を表し、図１２（Ｂ）、図１３（Ｂ）および図１４（Ｂ）は各々、図１２（Ａ）、図１３（Ａ）および図１４（Ａ）に対応する工程の平面構成を表している。このように、フォトレジスト１６とともに、無機絶縁膜（無機絶縁膜１７）で形成したマスクを用いて、半導体基板１３に異方性加工を施すようにしてもよい。
上記実施の形態で説明したのと同様にして、半導体基板１３の一方の面（面Ｓａ）に絶縁層１１および絶縁壁１２を形成した後、半導体基板１３の他方の面に、無機絶縁膜１７およびフォトレジスト１６をこの順に形成する。無機絶縁膜１７は、例えば、厚み１μｍ〜５μｍの酸化シリコンにより形成する。その後、フォトレジスト１６に開口１６Ｍを形成する（図１２（Ａ），図１２（Ｂ））。
続いて、このフォトレジスト１６をマスクにして、無機絶縁膜１７および半導体基板１３の順に、異方性加工を施す（図１３（Ａ），図１３（Ｂ））。これにより、半導体基板１３は、フォトレジスト１６および無機絶縁膜１７により形成されたマスクによりエッチングされる。
その後、半導体基板１３に等方性加工を施して、貫通孔１３Ｈを形成する（図１４（Ａ），図１４（Ｂ））。
本変形例のように、フォトレジスト１６とともに無機絶縁膜１７をマスクとして用い、半導体基板１３に異方性加工を施すようにしてもよい。この場合にも、上記実施の形態と同等の効果を得ることができる。また、無機絶縁膜１７をマスクとして用いることにより、貫通孔１３Ｈを形成する際のマスク選択比を向上させることが可能となる。
＜変形例２＞
図１５〜図１７は、変形例２に係る半導体装置１の製造方法を表したものである。図１５（Ａ）、図１６（Ａ）および図１７（Ａ）は、各工程の断面構成を表し、図１５（Ｂ）、図１６（Ｂ）および図１７（Ｂ）は各々、図１５（Ａ）、図１６（Ａ）および図１７（Ａ）に対応する工程の平面構成を表している。このように、貫通孔形成領域１０Ｈに有機絶縁膜（有機絶縁膜１８）を設けるようにしてもよい。
まず、半導体基板１３の一方の面（面Ｓａ）に絶縁層１１および絶縁壁１２とともに、有機絶縁膜１８を形成する。有機絶縁膜１８は、貫通孔形成領域１０Ｈの絶縁層１１と半導体基板１３との間に設けられている。有機絶縁膜１８は、例えば厚み２００ｎｍ〜３００ｎｍのアモルファスカーボンにより構成されている。
次に、上記実施の形態で説明したのと同様にして、半導体基板１３の他方の面に、開口１６Ｍを有するフォトレジスト１６を形成する（図１５（Ａ），図１５（Ｂ））。続いて、このフォトレジスト１６をマスクにして、半導体基板１３に異方性加工を施す（図１６（Ａ），図１６（Ｂ））。その後、半導体基板１３に等方性加工を施して、貫通孔１３Ｈを形成する（図１７（Ａ），図１７（Ｂ））。有機絶縁膜１８は、例えばフォトレジスト１６とともに、除去する。
本変形例のように、貫通孔形成領域１０Ｈに有機絶縁膜１８を形成した後に、貫通孔１３Ｈを形成するようにしてもよい。この場合にも、上記実施の形態と同等の効果を得ることができる。また、有機絶縁膜１８がエッチングストッパとして機能するので、下地（絶縁層１１）への過剰なエッチングを抑えることができる。
＜適用例１＞
本実施の形態の半導体装置１は例えば撮像装置（後述の図１８の撮像装置２）に適用される。
図１８は、撮像装置２の要部の模式的な断面構成を表している。この撮像装置２は、半導体チップ２１１と、半導体チップ２１２と、半導体チップ２１３とをこの順に有しており、これらは互いに積層されている。この撮像装置２は、例えば、裏面照射型ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。
半導体チップ２１１には、例えば、センサ回路が設けられている。半導体チップ２１２には、例えば、ロジック回路が設けられている。半導体チップ２１３には、例えば、メモリ回路が設けられている。ロジック回路およびメモリ回路は、それぞれ外部との信号の入出力を伴って動作するように構成されている。
半導体チップ２１１は半導体基板を有しており、この半導体基板には、画素の光電変換部となるフォトダイオード（ＰＤ）２３４が設けられている。この半導体基板の半導体ウェル領域には、各画素トランジスタのソース／ドレイン領域が設けられている。
半導体チップ２１１は、半導体基板の表面に画素トランジスタＴｒ１，Ｔｒ２を有している。この画素トランジスタＴｒ１，Ｔｒ２は、各々、ゲート電極と、一対のソース／ドレイン領域とを有している。半導体基板の表面とゲート電極との間にはゲート絶縁膜が設けられている。
フォトダイオード（ＰＤ）２３４に隣接する画素トランジスタＴｒ１が転送トランジスタに相当し、そのソース／ドレイン領域がフローティングディフージョン（ＦＤ）に相当する。
半導体チップ２１１は、層間絶縁膜を有している。この層間絶縁膜には、複数の接続導体２４４が設けられている。接続導体２４４は各々、画素トランジスタＴｒ１，Ｔｒ２に接続されている。
半導体チップ２１１は、複数層のメタル配線２４０を含む多層配線層２４５を有している。メタル配線２４０の少なくとも一部は、接続導体２４４に接続されている。メタル配線２４０は、例えば、銅（Ｃｕ）配線により構成されている。各銅配線は、例えば、Ｃｕ拡散を防止するため、バリアメタル膜で覆われている。多層配線層２４５上には、例えば、銅配線のキャップ膜である保護膜が設けられている。
多層配線層２４５の最下層（半導体チップ２１２側の層）には、外部接続用の電極であるアルミパッド２８０が設けられている。すなわち、メタル配線２４０よりも半導体チップ２１２との接着面２９１に近い位置に、アルミパッド２８０が設けられている。この外部接続用の電極は、外部との信号の入出力に係る配線の一端として用いられる。なお、ここでは、電極がアルミで形成されるものとして説明するが、電極が他の金属で形成されるようにしてもよい。
半導体チップ２１１には、半導体チップ２１２との電気的接続に用いられる貫通電極２６５が設けられている。貫通電極２６５は、後述する半導体チップ２１２の貫通電極２６６に接続されるとともに、アルミパッド２８０ａにも接続されている。
半導体チップ２１１には、半導体チップ２１１の裏面側（受光面側）からアルミパッド２８０ａに達するようにパッド孔３５１が形成されている。
半導体チップ２１１には、裏面全面に絶縁保護膜が設けられている。半導体チップ２１１の裏面のうち、遮光領域には遮光膜が設けられている。また、半導体チップ２１１は、平坦化膜上に、各画素に対応するオンチップカラーフィルタ２７４およびオンチップマイクロレンズ２７５を有している。
半導体チップ２１１と半導体チップ２１３との間に設けられた半導体チップ２１２は、ロジック回路を含んでいる。半導体チップ２１１は半導体基板を有しており、この半導体基板のｐ型の半導体ウェル領域には、ＭＯＳトランジスタＴｒ６，Ｔｒ７，Ｔｒ８が設けられている。ロジック回路は、このＭＯＳトランジスタＴｒ６，Ｔｒ７，Ｔｒ８を含んでいる。
半導体チップ２１２は、複数の接続導体２５４を有している。この接続導体２５４には、ＭＯＳトランジスタＴｒ６，Ｔｒ７，Ｔｒ８が接続されている。
半導体チップ２１２は、複数層のメタル配線２５０を含む多層配線層２５５を有している。メタル配線２５０は、各々接続導体２５４に接続されている。
メタル配線２５０は、例えば、銅（Ｃｕ）配線により構成されている。多層配線層２５５上には、メタル配線２５０のキャップ膜である保護膜が設けられている。
多層配線層２５５の最下層（半導体チップ２１３側の層）には、電極となるアルミパッド３２０が設けられている。すなわち、メタル配線２５０よりも半導体チップ２１３との接着面２９２に近い位置に、アルミパッド３２０が設けられている。
半導体チップ２１２は、貫通電極２６６を有しており、この貫通電極２６６により、半導体チップ２１２は、半導体チップ２１１および半導体チップ２１３と電気的に接続されている。貫通電極２６６は、半導体チップ２１１の貫通電極２６５に接続されるとともに、半導体チップ２１３のアルミパッド３３０ａにも接続されている。
半導体チップ２１２を間にして半導体チップ２１１に対向する半導体チップ２１３は、メモリ回路を含んでいる。半導体チップ２１３は、半導体基板を有しており、この半導体基板のｐ型の半導体ウェル領域に、ＭＯＳトランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３が設けられている。メモリ回路は、このＭＯＳトランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３を含んでいる。
半導体チップ２１３は、複数の接続導体３４４を有している。この接続導体３４４には、ＭＯＳトランジスタＴｒ１１，Ｔｒ１２，Ｔｒ１３が接続されている。
半導体チップ２１３は、複数層のメタル配線３４０を含む多層配線層３４５を有している。メタル配線３４０は、各々接続導体３４４に接続されている。
メタル配線３４０は、例えば、銅（Ｃｕ）配線により構成されている。多層配線層３４５上には、メタル配線３４０のキャップ膜である保護膜が設けられている。
多層配線層３４５の最上層（半導体チップ２１２側の層）には、電極となるアルミパッド３３０が設けられている。
この撮像装置２では、貫通電極２６５，２６６が設けられているので、アルミパッド２８０ａを介し、半導体チップ２１１，２１２、２１３との間の信号の入出力が可能となっている。
例えば、貫通電極２６５，２６６のどちらか、あるいは両方に、上記実施の形態等で説明した貫通電極構造が適用される。
＜適用例２＞
上記撮像装置２は、例えば、デジタルスチルカメラやビデオカメラ等のカメラシステムや、撮像機能を有する携帯電話等、撮像機能を備えたあらゆるタイプの電子機器に適用することができる。図１９に、その一例として、電子機器３（カメラ）の概略構成を示す。この電子機器３は、例えば、静止画または動画を撮影可能なビデオカメラであり、撮像装置２と、光学系（光学レンズ）３１０と、シャッタ装置３１１と、撮像装置２およびシャッタ装置３１１を駆動する駆動部３１３と、信号処理部３１２とを有する。
光学系３１０は、被写体からの像光（入射光）を撮像装置２へ導くものである。この光学系３１０は、複数の光学レンズから構成されていてもよい。シャッタ装置３１１は、撮像装置２への光照射期間および遮光期間を制御するものである。駆動部３１３は、撮像装置２の転送動作およびシャッタ装置３１１のシャッタ動作を制御するものである。信号処理部３１２は、撮像装置２から出力された信号に対し、各種の信号処理を行うものである。信号処理後の映像信号Ｄoutは、メモリなどの記憶媒体に記憶されるか、あるいは、モニタ等に出力される。
＜応用例１＞
＜体内情報取得システムへの応用例＞
更に、本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図２０は、本開示に係る技術（本技術）が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。
体内情報取得システム１０００１は、カプセル型内視鏡１０１００と、外部制御装置１０２００とから構成される。
カプセル型内視鏡１０１００は、検査時に、患者によって飲み込まれる。カプセル型内視鏡１０１００は、撮像機能及び無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置１０２００に順次無線送信する。
外部制御装置１０２００は、体内情報取得システム１０００１の動作を統括的に制御する。また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。
体内情報取得システム１０００１では、このようにして、カプセル型内視鏡１０１００が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。
カプセル型内視鏡１０１００と外部制御装置１０２００の構成及び機能についてより詳細に説明する。
カプセル型内視鏡１０１００は、カプセル型の筐体１０１０１を有し、その筐体１０１０１内には、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、給電部１０１１５、電源部１０１１６、及び制御部１０１１７が収納されている。
光源部１０１１１は、例えばＬＥＤ（light emitting diode）等の光源から構成され、撮像部１０１１２の撮像視野に対して光を照射する。
撮像部１０１１２は、撮像素子、及び当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。撮像部１０１１２では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部１０１１２によって生成された画像信号は、画像処理部１０１１３に提供される。
画像処理部１０１１３は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等のプロセッサによって構成され、撮像部１０１１２によって生成された画像信号に対して各種の信号処理を行う。画像処理部１０１１３は、信号処理を施した画像信号を、ＲＡＷデータとして無線通信部１０１１４に提供する。
無線通信部１０１１４は、画像処理部１０１１３によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ１０１１４Ａを介して外部制御装置１０２００に送信する。また、無線通信部１０１１４は、外部制御装置１０２００から、カプセル型内視鏡１０１００の駆動制御に関する制御信号を、アンテナ１０１１４Ａを介して受信する。無線通信部１０１１４は、外部制御装置１０２００から受信した制御信号を制御部１０１１７に提供する。
給電部１０１１５は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、及び昇圧回路等から構成される。給電部１０１１５では、いわゆる非接触充電の原理を用いて電力が生成される。
電源部１０１１６は、二次電池によって構成され、給電部１０１１５によって生成された電力を蓄電する。図２０では、図面が煩雑になることを避けるために、電源部１０１１６からの電力の供給先を示す矢印等の図示を省略しているが、電源部１０１１６に蓄電された電力は、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び制御部１０１１７に供給され、これらの駆動に用いられ得る。
制御部１０１１７は、ＣＰＵ等のプロセッサによって構成され、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び、給電部１０１１５の駆動を、外部制御装置１０２００から送信される制御信号に従って適宜制御する。
外部制御装置１０２００は、ＣＰＵ，ＧＰＵ等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイクロコンピュータ若しくは制御基板等で構成される。外部制御装置１０２００は、カプセル型内視鏡１０１００の制御部１０１１７に対して制御信号を、アンテナ１０２００Ａを介して送信することにより、カプセル型内視鏡１０１００の動作を制御する。カプセル型内視鏡１０１００では、例えば、外部制御装置１０２００からの制御信号により、光源部１０１１１における観察対象に対する光の照射条件が変更され得る。また、外部制御装置１０２００からの制御信号により、撮像条件（例えば、撮像部１０１１２におけるフレームレート、露出値等）が変更され得る。また、外部制御装置１０２００からの制御信号により、画像処理部１０１１３における処理の内容や、無線通信部１０１１４が画像信号を送信する条件（例えば、送信間隔、送信画像数等）が変更されてもよい。
また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、ＮＲ（Noise reduction）処理及び／又は手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の信号処理を行うことができる。外部制御装置１０２００は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置１０２００は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。
以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１０１１２に適用され得る。これにより、検出精度が向上する。
＜応用例２＞
＜内視鏡手術システムへの応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
図２１は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
図２１では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギー処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ: Camera Control Unit）１１２０１に送信される。
ＣＣＵ１１２０１は、ＣＰＵ（Central Processing Unit）やＧＰＵ（Graphics Processing Unit）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
光源装置１１２０３は、例えばＬＥＤ（light emitting diode）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギー処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Narrow Band Imaging）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ICG）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
図２２は、図２１に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（dimensional）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Auto Exposure）機能、ＡＦ（Auto Focus）機能及びＡＷＢ（Auto White Balance）機能が内視鏡１１１００に搭載されていることになる。
カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギー処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１１４０２に適用され得る。撮像部１１４０２に本開示に係る技術を適用することにより、検出精度が向上する。
なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜応用例３＞
＜移動体への応用例＞
本開示に係る技術は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット、建設機械、農業機械（トラクター）などのいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２３は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２３に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図１３の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２４は、撮像部１２０３１の設置位置の例を示す図である。
図２４では、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２４には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部12031に適用され得る。具体的には、図１８の撮像装置２は、撮像部12031に適用することができる。撮像部12031に本開示に係る技術を適用することにより、より見やすい撮影画像を得ることができるため、ドライバの疲労を軽減することが可能になる。
以上、実施の形態および変形例等を挙げて説明したが、本開示内容は上記実施の形態等に限定されるものではなく、種々変形が可能である。例えば、上記実施の形態において説明した半導体装置の構成は一例であり、更に他の層を備えていてもよい。また、各層の材料や厚みも一例であって、上述のものに限定されるものではない。
また、上記適用例１では、裏面照射型の撮像装置２を例に挙げて説明したが、本技術は表面照射型の撮像装置に適用することも可能である。更に、本技術は、２つの半導体チップ、または４つ以上の半導体チップの積層構造を有する撮像装置に適用することも可能である。
加えて、上記適用例１，２では半導体装置１を撮像装置２に適用する例を説明したが、半導体装置１は、他の装置に適用するようにしてもよい。
上記実施の形態等において説明した効果は一例であり、他の効果であってもよいし、更に他の効果を含んでいてもよい。
尚、本開示は、以下のような構成であってもよい。
（１）
貫通孔形成領域と、
前記貫通孔形成領域を囲む内周面を有する絶縁壁と、
一方の面に前記絶縁壁が埋め込まれるとともに、前記絶縁壁の内周面よりも外側に側壁が設けられた貫通孔を有する半導体基板と、
前記貫通孔の側壁および前記絶縁壁の内周面を覆う側壁絶縁膜と、
前記側壁絶縁膜を介して前記半導体基板の貫通孔に設けられた導電体と
を備えた半導体装置。
（２）
前記貫通孔の前記側壁の少なくとも一部は、前記絶縁壁に対向する位置に設けられている
前記（１）に記載の半導体装置。
（３）
前記貫通孔の前記側壁の少なくとも一部は、前記絶縁壁よりも外側に設けられている
前記（１）または（２）に記載の半導体装置。
（４）
前記貫通孔形成領域の形状は円である
前記（１）ないし（３）のうちいずれか１つに記載の半導体装置。
（５）
前記貫通孔形成領域の形状は四角形である
前記（１）ないし（３）のうちいずれか１に記載の半導体装置。
（６）
前記貫通孔の前記側壁は、前記半導体基板の一方の面に垂直に設けられている
前記（１）ないし（５）のうちいずれか１に記載の半導体装置。
（７）
前記半導体基板はシリコン基板である
前記（１）ないし（６）のうちいずれか１に記載の半導体装置。
（８）
前記絶縁壁は、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）または炭化窒化シリコン（ＳｉＣＮ）を含む
前記（１）ないし（７）のうちいずれか１に記載の半導体装置。
（９）
積層された第１半導体チップおよび第２半導体チップと、
前記第１半導体チップおよび前記第２半導体チップを電気的に接続する貫通電極構造とを備え、
前記貫通電極構造は、
貫通孔形成領域と、
前記貫通孔形成領域を囲む内周面を有する絶縁壁と、
一方の面に前記絶縁壁が埋め込まれるとともに、前記絶縁壁の内周面よりも外側に側壁が設けられた貫通孔を有する半導体基板と、
前記貫通孔の側壁および前記絶縁壁の内周面を覆う側壁絶縁膜と、
前記側壁絶縁膜を介して前記半導体基板の貫通孔に設けられた導電体とを含む
撮像装置。
（１０）
貫通孔形成領域を囲む内周面を有する絶縁壁を形成し、
一方の面に前記絶縁壁が埋め込まれた半導体基板に異方性加工および等方性加工をこの順に施し、前記絶縁壁の内周面よりも外側に側壁が設けられた貫通孔を形成する
半導体装置の製造方法。
（１１）
前記異方性加工では、前記絶縁壁の内周面よりも内側に前記側壁を形成し、
前記等方性加工により、前記側壁を前記絶縁壁の内周面よりも外側に配置する
前記（１０）に記載の半導体装置の製造方法。
本出願は、日本国特許庁において２０１７年１１月１４日に出願された日本特許出願番号第２０１７−２１９１２０号を基礎として優先権を主張するものであり、この出願の全ての内容を参照によって本出願に援用する。
当業者であれば、設計上の要件や他の要因に応じて、種々の修正、コンビネーション、サブコンビネーション、および変更を想到し得るが、それらは添付の請求の範囲やその均等物の範囲に含まれるものであることが理解される。

Claims (11)

  1. 貫通孔形成領域と、
    前記貫通孔形成領域を囲む内周面を有する絶縁壁と、
    一方の面に前記絶縁壁が埋め込まれるとともに、前記絶縁壁の内周面よりも外側に側壁が設けられた貫通孔を有する半導体基板と、
    前記貫通孔の側壁および前記絶縁壁の内周面を覆う側壁絶縁膜と、
    前記側壁絶縁膜を介して前記半導体基板の貫通孔に設けられた導電体と
    を備えた半導体装置。
  2. 前記貫通孔の前記側壁の少なくとも一部は、前記絶縁壁に対向する位置に設けられている
    請求項１に記載の半導体装置。
  3. 前記貫通孔の前記側壁の少なくとも一部は、前記絶縁壁よりも外側に設けられている
    請求項１に記載の半導体装置。
  4. 前記貫通孔形成領域の形状は円である
    請求項１に記載の半導体装置。
  5. 前記貫通孔形成領域の形状は四角形である
    請求項１に記載の半導体装置。
  6. 前記貫通孔の前記側壁は、前記半導体基板の一方の面に垂直に設けられている
    請求項１に記載の半導体装置。
  7. 前記半導体基板はシリコン基板である
    請求項１に記載の半導体装置。
  8. 前記絶縁壁は、酸化シリコン（ＳｉＯ）、窒化シリコン（ＳｉＮ）、酸窒化シリコン（ＳｉＯＮ）または炭化窒化シリコン（ＳｉＣＮ）を含む
    請求項１に記載の半導体装置。
  9. 積層された第１半導体チップおよび第２半導体チップと、
    前記第１半導体チップおよび前記第２半導体チップを電気的に接続する貫通電極構造とを備え、
    前記貫通電極構造は、
    貫通孔形成領域と、
    前記貫通孔形成領域を囲む内周面を有する絶縁壁と、
    一方の面に前記絶縁壁が埋め込まれるとともに、前記絶縁壁の内周面よりも外側に側壁が設けられた貫通孔を有する半導体基板と、
    前記貫通孔の側壁および前記絶縁壁の内周面を覆う側壁絶縁膜と、
    前記側壁絶縁膜を介して前記半導体基板の貫通孔に設けられた導電体とを含む
    撮像装置。
  10. 貫通孔形成領域を囲む内周面を有する絶縁壁を形成し、
    一方の面に前記絶縁壁が埋め込まれた半導体基板に異方性加工および等方性加工をこの順に施し、前記絶縁壁の内周面よりも外側に側壁が設けられた貫通孔を形成する
    半導体装置の製造方法。
  11. 前記異方性加工では、前記絶縁壁の内周面よりも内側に前記側壁を形成し、
    前記等方性加工により、前記側壁を前記絶縁壁の内周面よりも外側に配置する
    請求項１０に記載の半導体装置の製造方法。
JP2019553761A 2017-11-14 2018-10-18 半導体装置および半導体装置の製造方法、並びに撮像装置 Active JP7136800B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017219120 2017-11-14
JP2017219120 2017-11-14
PCT/JP2018/038807 WO2019097949A1 (ja) 2017-11-14 2018-10-18 半導体装置および半導体の製造方法、並びに撮像装置

Publications (2)

Publication Number Publication Date
JPWO2019097949A1 true JPWO2019097949A1 (ja) 2020-11-26
JP7136800B2 JP7136800B2 (ja) 2022-09-13

Family

ID=66540134

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019553761A Active JP7136800B2 (ja) 2017-11-14 2018-10-18 半導体装置および半導体装置の製造方法、並びに撮像装置

Country Status (3)

Country Link
US (1) US11355421B2 (ja)
JP (1) JP7136800B2 (ja)
WO (1) WO2019097949A1 (ja)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008547206A (ja) * 2005-06-14 2008-12-25 キュービック・ウエハ・インコーポレーテッド チップの架橋接続
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
JP2012209440A (ja) * 2011-03-30 2012-10-25 Seiko Epson Corp 半導体装置、回路基板および電子機器
JP2013089816A (ja) * 2011-10-19 2013-05-13 Toshiba Corp 半導体装置及びその製造方法
JP2013105956A (ja) * 2011-11-15 2013-05-30 Rohm Co Ltd 半導体装置およびその製造方法、電子部品
JP2014022637A (ja) * 2012-07-20 2014-02-03 Ps4 Luxco S A R L 半導体装置及びその製造方法
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2014154722A (ja) * 2013-02-08 2014-08-25 Rohm Co Ltd 半導体装置およびその製造方法
JP2014158048A (ja) * 2014-04-24 2014-08-28 Seiko Epson Corp 半導体装置及び回路基板並びに電子機器、半導体装置の製造方法
JP2015501531A (ja) * 2011-10-06 2015-01-15 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 開口を含む基板及びこれを形成する方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7215032B2 (en) 2005-06-14 2007-05-08 Cubic Wafer, Inc. Triaxial through-chip connection
US8154131B2 (en) 2005-06-14 2012-04-10 Cufer Asset Ltd. L.L.C. Profiled contact
JP2007036060A (ja) * 2005-07-28 2007-02-08 Sanyo Electric Co Ltd 半導体装置及びその製造方法
JP2007311676A (ja) * 2006-05-22 2007-11-29 Sony Corp 半導体装置とその製造方法
JP6034095B2 (ja) * 2012-08-21 2016-11-30 株式会社東芝 半導体装置およびその製造方法
JP2016134523A (ja) * 2015-01-20 2016-07-25 株式会社東芝 半導体装置及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008547206A (ja) * 2005-06-14 2008-12-25 キュービック・ウエハ・インコーポレーテッド チップの架橋接続
JP2011009645A (ja) * 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
JP2012209440A (ja) * 2011-03-30 2012-10-25 Seiko Epson Corp 半導体装置、回路基板および電子機器
JP2015501531A (ja) * 2011-10-06 2015-01-15 エレクトロ サイエンティフィック インダストリーズ インコーポレーテッド 開口を含む基板及びこれを形成する方法
JP2013089816A (ja) * 2011-10-19 2013-05-13 Toshiba Corp 半導体装置及びその製造方法
JP2013105956A (ja) * 2011-11-15 2013-05-30 Rohm Co Ltd 半導体装置およびその製造方法、電子部品
JP2014022637A (ja) * 2012-07-20 2014-02-03 Ps4 Luxco S A R L 半導体装置及びその製造方法
JP2014099582A (ja) * 2012-10-18 2014-05-29 Sony Corp 固体撮像装置
JP2014154722A (ja) * 2013-02-08 2014-08-25 Rohm Co Ltd 半導体装置およびその製造方法
JP2014158048A (ja) * 2014-04-24 2014-08-28 Seiko Epson Corp 半導体装置及び回路基板並びに電子機器、半導体装置の製造方法

Also Published As

Publication number Publication date
WO2019097949A1 (ja) 2019-05-23
US20200335426A1 (en) 2020-10-22
US11355421B2 (en) 2022-06-07
JP7136800B2 (ja) 2022-09-13

Similar Documents

Publication Publication Date Title
JP7270616B2 (ja) 固体撮像素子および固体撮像装置
JP2018064758A (ja) 半導体装置、製造方法、および電子機器
US11784147B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20230052040A1 (en) Semiconductor device, imaging device, and manufacturing apparatus
JP2019012739A (ja) 固体撮像素子および撮像装置
JPWO2019150981A1 (ja) 固体撮像装置およびその製造方法、並びに電子機器
JPWO2020158515A1 (ja) 固体撮像素子、電子機器、および固体撮像素子の製造方法
US11798965B2 (en) Solid-state imaging device and method for manufacturing the same
WO2020246323A1 (ja) 撮像装置
JPWO2018180570A1 (ja) 固体撮像素子、電子機器、および半導体装置
TW202139447A (zh) 攝像裝置
WO2019188131A1 (ja) 半導体装置および半導体装置の製造方法
US20220005853A1 (en) Semiconductor device, solid-state imaging device, and electronic equipment
JPWO2020080124A1 (ja) 半導体素子およびその製造方法
JPWO2019135333A1 (ja) 半導体装置
JP7136800B2 (ja) 半導体装置および半導体装置の製造方法、並びに撮像装置
EP4307373A1 (en) Semiconductor device and imaging device
WO2022130987A1 (ja) 固体撮像装置およびその製造方法
WO2021049142A1 (ja) 固体撮像装置
US11862662B2 (en) Image device
US11735615B2 (en) Imaging device with protective resin layer and stress relaxation region
WO2021186911A1 (ja) 撮像装置及び電子機器
JPWO2020059495A1 (ja) 撮像素子、半導体素子および電子機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210906

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210906

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220809

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220901

R150 Certificate of patent or registration of utility model

Ref document number: 7136800

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150