JP2016134523A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2016134523A JP2016134523A JP2015008755A JP2015008755A JP2016134523A JP 2016134523 A JP2016134523 A JP 2016134523A JP 2015008755 A JP2015008755 A JP 2015008755A JP 2015008755 A JP2015008755 A JP 2015008755A JP 2016134523 A JP2016134523 A JP 2016134523A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- semiconductor device
- layer
- semiconductor
- nitride semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 165
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000000758 substrate Substances 0.000 claims abstract description 60
- 150000004767 nitrides Chemical class 0.000 claims abstract description 56
- 238000005530 etching Methods 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 37
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 230000007547 defect Effects 0.000 abstract description 3
- 239000010410 layer Substances 0.000 description 99
- 230000004888 barrier function Effects 0.000 description 22
- 239000011241 protective layer Substances 0.000 description 10
- 239000000470 constituent Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000001020 plasma etching Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- 229910002601 GaN Inorganic materials 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- HZXMRANICFIONG-UHFFFAOYSA-N gallium phosphide Chemical compound [Ga]#P HZXMRANICFIONG-UHFFFAOYSA-N 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Dicing (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
【課題】不良が発生するのを抑制することが可能な半導体装置を提供する。【解決手段】半導体装置の半導体チップ１０−１、１０−２は、基板３０と、基板３０上に設けられた窒化物半導体層３１とを含む。基板３０の側面であって窒化物半導体層３１側に凹部５１が設けられ、凹部５１の端は、窒化物半導体層３１の下に位置する。【選択図】図７
Description
本発明の実施形態は、半導体装置及びその製造方法に係り、例えば、パワー半導体素子を備えた半導体装置及びその製造方法に関する。
スイッチング電源やインバータなどの回路には、スイッチング素子やダイオードなどのパワー半導体素子を備えたパワー半導体デバイスが用いられる。窒化物半導体などの化合物半導体を用いた素子は優れた材料特性を持っているため、高性能なパワー半導体デバイスを実現できる。
パワー半導体デバイスを備えた半導体ウェハは、ダイシング工程により複数の半導体チップに切り分けられる。このダイシング工程において、窒化物半導体層にチッピングやクラックが発生してしまう。チッピングとは、ダイシング面に発生する破損であり、クラックとは、ダイシング面に発生する割れ目である。このチッピングやクラックに起因して、パワー半導体デバイスに不良が発生したり、歩留まりが低下してしまう。
実施形態は、不良が発生するのを抑制することが可能な半導体装置及びその製造方法を提供する。
実施形態に係る半導体装置は、基板と、前記基板上に設けられた窒化物半導体層とを具備する。前記基板の側面であって前記窒化物半導体層側に凹部が設けられ、前記凹部の端は、前記窒化物半導体層の下に位置する。
実施形態に係る半導体装置の製造方法は、間隔を空けて配置された第１及び第２半導体チップを備えた半導体装置の製造方法であって、前記第１及び第２半導体チップ上にそれぞれ第１及び第２マスクを形成する工程と、前記間隔に設けられた窒化物半導体層を異方性エッチングする工程と、前記異方性エッチングにより露出した基板を部分的に等方性エッチングすることで、凹部を形成する工程と、前記間隔に沿って前記第１及び第２半導体チップをダイシングする工程とを具備する。
以下、実施形態について図面を参照して説明する。ただし、図面は模式的または概念的なものであり、各図面の寸法および比率などは必ずしも現実のものと同一とは限らない。以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置などによって、本発明の技術思想が特定されるものではない。なお、以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複説明は必要な場合にのみ行う。
［第１実施形態］
［１−１］半導体装置の構成
図１は、第１実施形態に係る半導体装置１の平面図である。半導体装置１は、半導体ウェハから構成される。図１は、半導体ウェハの一部を抽出して示している。
［１−１］半導体装置の構成
図１は、第１実施形態に係る半導体装置１の平面図である。半導体装置１は、半導体ウェハから構成される。図１は、半導体ウェハの一部を抽出して示している。
半導体装置１は、例えばマトリクス状に配置された複数の半導体チップ１０を備える。複数の半導体チップ１０は、ダイシングライン２０を隔てて配置される。ダイシングライン２０は、複数の半導体チップ１０をダイシング工程によって切り分けるための領域である。
各半導体チップ１０は、例えば、電源（電力）の変換及び制御を行うパワー半導体デバイスから構成される。パワー半導体デバイスが備えるパワー半導体素子としては、パワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）、ヘテロ接合バイポーラトランジスタ（ＨＢＴ：Heterojunction Bipolar Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、及びダイオードなどが挙げられる。
以下に、ＨＥＭＴを備えた半導体チップ１０を例に挙げて説明する。図２は、半導体装置１の断面図である。
半導体装置１は、半導体チップ１０−１、１０−２を備える。半導体チップ１０−１、１０−２は、ダイシングライン２０を隔てて配置される。以下の説明では、半導体チップ１０−１、１０−２を区別する必要がない場合は、半導体チップ１０のように枝番を省いて参照符号を示し、半導体チップ１０の説明は、半導体チップ１０−１、１０−２の両方に適用されるものとする。
半導体チップ１０は、基板３０、窒化物半導体層３１、及び保護層３２を備える。窒化物半導体層３１は、半導体チップ１０ごとに分離されることなく、複数の半導体チップ１０に共通して形成される。保護層３２は、半導体チップ１０ごとに設けられる。すなわち、保護層３２が剥離された領域がダイシングライン２０となる。ダイシングライン２０に対応する窒化物半導体層３１は、半導体装置１の上面に露出している。
基板３０は、例えば、（１１１）面を主面とするシリコン（Ｓｉ）基板から構成される。基板３０としては、炭化シリコン（ＳｉＣ）、窒化ガリウム（ＧａＮ）、ガリウムリン（ＧａＰ）、インジウムリン（ＩｎＰ）、ガリウム砒素（ＧａＡｓ）、又はサファイア（Ａｌ２Ｏ３）などを用いても良い。
窒化物半導体層３１は、例えば、バッファ層３１Ａ、チャネル層３１Ｂ、及びバリア層３１Ｃの３層が積層されて構成される。
バッファ層３１Ａは、基板３０上に設けられる。バッファ層３１Ａは、バッファ層３１Ａ上に形成される窒化物半導体層の格子定数と、基板３０の格子定数との相違によって生じる歪みを緩和するとともに、バッファ層３１Ａ上に形成される窒化物半導体層の結晶性を制御する機能を有する。バッファ層３１Ａは、例えば、ＡｌＸＧａ１−ＸＮ（０≦Ｘ≦１）から構成される。バッファ層３１Ａは、組成比が異なる複数のＡｌＸＧａ１−ＸＮを積層して構成しても良い。バッファ層３１Ａを積層構造で構成する場合、この積層構造に含まれる複数の層の格子定数が、バッファ層３１Ａを挟む上下の層のうち下層の格子定数から上層の格子定数に向かって変化するように、積層構造の組成比を調整する。
チャネル層３１Ｂは、バッファ層３１Ａ上に設けられる。チャネル層３１Ｂは、トランジスタのチャネル(電流経路）が形成される層である。チャネル層３１Ｂは、ＡｌＸＩｎＹＧａ１−（Ｘ＋Ｙ）Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）から構成される。チャネル層３１Ｂは、アンドープ層であり、かつ結晶性が良好な（高品質な）窒化物半導体から構成される。アンドープとは、意図的に不純物をドープしないことをいい、例えば、製造過程等で入り込む程度の不純物量はアンドープの範疇である。本実施形態では、チャネル層３１Ｂは、アンドープのＧａＮ（真性ＧａＮともいう）から構成される。
バリア層３１Ｃは、チャネル層３１Ｂ上に設けられる。バリア層３１Ｃは、ＡｌＸＩｎＹＧａ１−（Ｘ＋Ｙ）Ｎ（０≦Ｘ＜１、０≦Ｙ＜１、０≦Ｘ＋Ｙ＜１）から構成される。バリア層３１Ｃは、チャネル層３１Ｂのバンドギャップより大きい窒化物半導体から構成される。本実施形態では、バリア層３１Ｃは、例えば、アンドープのＡｌＧａＮから構成される。
なお、半導体装置１を構成する複数の半導体層は、例えば、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法を用いたエピタキシャル成長により順次形成される。すなわち、半導体装置１を構成する複数の半導体層は、エピタキシャル層から構成される。
半導体チップ１０は、ＨＥＭＴ４０を備える。ＨＥＭＴ４０は、ソース電極４１Ａ、ドレイン電極４１Ｂ、ゲート電極４１Ｃ、及び窒化物半導体層３１の一部から構成される。ソース電極４１Ａ、ドレイン電極４１Ｂ、及びゲート電極４１Ｃ上にはそれぞれ、電極パッド４２Ａ、４２Ｂ、及び４２Ｃが設けられる。
ソース電極４１Ａ及びドレイン電極４１Ｂは、バリア層３１Ｃ上に互いに離間して設けられる。さらに、バリア層３１Ｃ上かつソース電極４１Ａ及びドレイン電極４１Ｂ間には、ソース電極４１Ａ及びドレイン電極４１Ｂに離間してゲート電極４１Ｃが設けられる。
ゲート電極４１Ｃとバリア層３１Ｃとは、ショットキー接合している。すなわち、ゲート電極４１Ｃは、バリア層３１Ｃとショットキー接合する材料を含むように構成される。図２に示した半導体装置１は、ショットキー障壁型ＨＥＭＴである。ゲート電極４１Ｃとしては、例えば、Ａｕ／Ｎｉの積層構造が用いられる。”／”の左側が上層、右側が下層を表している。
なお、半導体装置１は、ショットキー障壁型ＨＥＭＴに限定されず、バリア層３１Ｃとゲート電極４１Ｃの間にゲート絶縁膜を介在させたＭＩＳ（Metal Insulator Semiconductor）型ＨＥＭＴであっても良い。
ソース電極４１Ａとバリア層３１Ｃとは、オーミック接触している。同様に、ドレイン電極４１Ｂとバリア層３１Ｃとは、オーミック接触している。すなわち、ソース電極４１Ａ及びドレイン電極４１Ｂの各々は、バリア層３１Ｃとオーミック接触する材料を含むように構成される。ソース電極４１Ａ及びドレイン電極４１Ｂとしては、例えば、Ａｌ／Ｔｉの積層構造が用いられる。
チャネル層３１Ｂとバリア層３１Ｃとのヘテロ接合構造において、バリア層３１Ｃの方がチャネル層３１Ｂよりも格子定数が小さいことから、バリア層３１Ｃに歪みが生じる。この歪みに起因するピエゾ効果によりバリア層３１Ｃ内にピエゾ分極が生じ、チャネル層３１Ｂにおけるバリア層３１Ｃとの界面付近に２次元電子ガス（2DEG : two-dimensional electron gas）が発生する。この２次元電子ガスが、ソース電極４１Ａ及びドレイン電極４１Ｂ間のチャネルとなる。そして、ゲート電極４１Ｃとバリア層３１Ｃとの接合によって生じるショットキー障壁により、ドレイン電流の制御が可能となる。
保護層３２は、窒化物半導体層３１上及び電極（ソース電極４１Ａ、ドレイン電極４１Ｂ、及びゲート電極４１Ｃを含む）上に設けられる。保護層３２は、パッシベーション層とも呼ばれる。保護層３２は、電極パッドを形成するための開口部を有する。保護層３２は、絶縁体から構成され、シリコン窒化物（ＳｉＮ）、又はシリコン酸化物（ＳｉＯ２）などが用いられる。
電極パッド４２Ａ、４２Ｂ、４２Ｃは、外部回路との接続に用いられ、半導体チップ１０の外部に露出している。電極パッド４２Ａ、４２Ｂ、及び４２Ｃはそれぞれ、保護層３２に形成された開口部を介して、ソース電極４１Ａ、ドレイン電極４１Ｂ、及びゲート電極４１Ｃに電気的に接続される。
［１−２］製造方法
次に、図３乃至図７を用いて、第１実施形態に係る半導体装置１の製造方法について説明する。図３乃至図７では、図面が煩雑になるのを避けるために、窒化物半導体層３１を簡略化して一層で図示し、また、電極及び電極パッドの図示を省略している。
次に、図３乃至図７を用いて、第１実施形態に係る半導体装置１の製造方法について説明する。図３乃至図７では、図面が煩雑になるのを避けるために、窒化物半導体層３１を簡略化して一層で図示し、また、電極及び電極パッドの図示を省略している。
図３乃至図７には、１本のダイシングライン２０と、ダイシングライン２０の両側に配置された２個の半導体チップ１０−１、１０−２の一部とを抽出して示している。ダイシングライン２０の幅は、ダイシング工程で使用するダイシングブレードの幅に応じて設定され、例えば４５μｍ以上７０μｍ以下である。
まず、基板３０に複数の半導体チップ１０が形成された半導体装置（半導体ウェハ）１を準備する。続いて、グラインディング装置を用いて基板３０の裏面を均等に削ることで、基板３０を所定の厚さまで薄くする。基板３０の厚さは、半導体チップ１０の仕様により適宜設定される。
続いて、図３に示すように、半導体チップ１０−１、１０−２（具体的には、保護層３２）上に、フォトリソグラフィ法を用いて、レジスト（マスク層）５０を形成する。換言すると、ダイシングライン２０以外の領域に、レジスト５０を形成する。
続いて、図４に示すように、レジスト５０をマスクとして、窒化物半導体層３１を異方性エッチングする。異方性エッチング工程には、例えば、ＲＩＥ（Reactive Ion Etching）法が用いられる。異方性エッチング工程により、ダイシングライン２０に対応する領域の窒化物半導体層３１が除去される。
続いて、図５に示すように、レジスト５０をマスクとして、基板３０を部分的に等方性エッチングする。等方性エッチング工程によるエッチング量（エッチング深さ）は、例えば５μｍ程度である。等方性エッチング工程には、例えば、等方性のプラズマエッチング、又はウェットエッチングが用いられる。
図５に示すように、等方性エッチング工程によって基板３０のサイドエッチングが発生する。等方性エッチング工程により、窒化物半導体層３１の端に対応する領域の基板３０には、凹部５１が形成される。凹部５１は、窒化物半導体層３１の下まで入り込んでいる。換言すると、窒化物半導体層３１の下には、アンダーカットが形成される。凹部５１の面内方向における端は、窒化物半導体層３１の端より半導体チップ１０の内側に位置する。続いて、図６に示すように、レジスト５０を除去する。
続いて、図７に示すように、ダイシングライン２０に沿って半導体装置１をダイシングし、半導体装置１を複数の半導体チップ１０に切り分ける。ダイシング工程には、ブレードダイシング、又はレーザーダイシングなどが用いられる。本実施形態では、窒化物半導体層３１が異方性エッチングされるため、窒化物半導体層３１の側面は、基板３０の側面より面内方向内側に位置する。
ダイシング工程において、基板３０の切断面には、チッピングやクラックが発生する。このチッピングに起因して半導体チップ１０の縁が割れたり又は欠けたりしてしまう。さらに、基板３０のチッピングが延びて窒化物半導体層３１まで達し、窒化物半導体層３１にチッピングやクラックが発生してしまう。しかし、本実施形態では、図７に示すように、基板３０の側面であって窒化物半導体層３１側には、凹部５１が形成される。また、凹部５１は、窒化物半導体層３１の下まで入り込んでいる。よって、基板３０に凹部５１まで達するチッピングが発生した場合でも、基板３０のチッピングが窒化物半導体層３１に達するのを抑制できる。
［１−３］第１実施形態の効果
以上詳述したように第１実施形態では、ダイシングライン（間隔）２０に対応する窒化物半導体層３１を異方性エッチングにより除去した後、この異方性エッチングにより露出した基板３０を所定のエッチング量だけ等方性エッチングする。この等方性エッチング工程により、基板３０には、窒化物半導体層３１の下まで入り込んだ凹部５１が形成される。その後、ダイシングライン２０に沿って半導体装置１をダイシングするようにしている。
以上詳述したように第１実施形態では、ダイシングライン（間隔）２０に対応する窒化物半導体層３１を異方性エッチングにより除去した後、この異方性エッチングにより露出した基板３０を所定のエッチング量だけ等方性エッチングする。この等方性エッチング工程により、基板３０には、窒化物半導体層３１の下まで入り込んだ凹部５１が形成される。その後、ダイシングライン２０に沿って半導体装置１をダイシングするようにしている。
従って第１実施形態によれば、基板３０の側面であって凹部５１近傍にチッピングやクラックが発生した場合でも、基板３０の凹部５１に割れや欠けが発生するのに留めることができる。これにより、基板３０のチッピングが延びて窒化物半導体層３１にチッピングが発生するのを抑制することができる。
結果として、半導体チップ１０に不良が発生するのを抑制することができる。また、歩留まりが低下するのを抑制することができる。
［第２実施形態］
第２実施形態では、窒化物半導体層３１を異方性エッチングした後、さらに異方性エッチングにより基板３０をオーバーエッチングする。その後、基板３０を等方性エッチングすることで、基板に凹部５１を形成するようにしている。
第２実施形態では、窒化物半導体層３１を異方性エッチングした後、さらに異方性エッチングにより基板３０をオーバーエッチングする。その後、基板３０を等方性エッチングすることで、基板に凹部５１を形成するようにしている。
以下に、図８乃至図１１を用いて、第２実施形態に係る半導体装置１の製造方法について説明する。図３までの製造工程は、第１実施形態と同じである。
続いて、図８に示すように、レジスト５０をマスクとして、窒化物半導体層３１を異方性エッチングする。続いて、レジスト５０をマスクとして、基板３０を部分的に異方性エッチングする。異方性エッチング工程により、ダイシングライン２０に対応する領域の窒化物半導体層３１が除去されるとともに、基板３０にダイシングライン２０と概略同じ幅の開口部が形成される。
基板３０の異方性エッチング工程は、窒化物半導体層３１の異方性エッチング工程からガス種を変えて連続的に行っても良い。また、基板３０の異方性エッチング工程は、ガス種を同じにして、窒化物半導体層３１のオーバーエッチングによって行っても良い。基板３０の異方性エッチングによるエッチング量は、例えば１０μｍ程度である。異方性エッチング工程には、例えば、ＲＩＥ法が用いられる。
続いて、図９に示すように、レジスト５０をマスクとして、基板３０を部分的に等方性エッチングする。等方性エッチング工程によるエッチング量は、例えば５μｍ程度である。等方性エッチング工程には、例えば、等方性のプラズマエッチング、又はウェットエッチングが用いられる。
図９に示すように、等方性エッチング工程によって基板３０のサイドエッチングが発生する。等方性エッチング工程により、窒化物半導体層３１の端に対応する基板３０には、凹部５１が形成される。凹部５１は、窒化物半導体層３１の下まで入り込んでいる。凹部５１の面内方向における端は、窒化物半導体層３１の端より半導体チップ１０の内側に位置する。
続いて、図１０に示すように、レジスト５０を除去する。続いて、図１１に示すように、ダイシングライン２０に沿って半導体装置１をダイシングし、半導体装置１を複数の半導体チップ１０に切り分ける。ダイシング工程には、ブレードダイシング、又はレーザーダイシングなどが用いられる。
以上詳述したように第２実施形態では、第１実施形態と同様に、窒化物半導体層３１の端に対応する基板３０には、凹部５１が形成される。これにより、第１実施形態と同じ効果が得られる。
また、第２実施形態は、基板３０を異方エッチングして基板３０に凹部を形成した後、この凹部から基板３０を部分的に等方性エッチングしている。これにより、凹部５１の側面の形状をよりなだらかにできるため、所望の形状を有する凹部５１を形成することができる。具体的には、凹部５１が窒化物半導体層３１の下に入り込む量を制御できる。
なお、上記各実施形態では、基板上に窒化物半導体層が形成された半導体装置を用いている。しかし、これに限定されるものではなく、基板上に、基板と材料が異なる化合物半導体からなるエピタキシャル層が形成された半導体装置に、上記各実施形態を適用することも可能である。
本願明細書において、「積層」とは、互いに接して重ねられる場合の他に、間に他の層が挿入されて重ねられる場合も含む。また、「上に設けられる」とは、直接接して設けられる場合の他に、間に他の層が挿入されて設けられる場合も含む。
本発明は、上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲内で、構成要素を変形して具体化することが可能である。さらに、上記実施形態には種々の段階の発明が含まれており、１つの実施形態に開示される複数の構成要素の適宜な組み合わせ、若しくは異なる実施形態に開示される構成要素の適宜な組み合わせにより種々の発明を構成することができる。例えば、実施形態に開示される全構成要素から幾つかの構成要素が削除されても、発明が解決しようとする課題が解決でき、発明の効果が得られる場合には、これらの構成要素が削除された実施形態が発明として抽出されうる。
１…半導体装置、１０…半導体チップ、２０…ダイシングライン、３０…基板、３１…窒化物半導体層、３２…保護層、５０…レジスト、５１…凹部
Claims (9)
- 基板と、
前記基板上に設けられた窒化物半導体層と、
を具備し、
前記基板の側面であって前記窒化物半導体層側に凹部が設けられ、
前記凹部の端は、前記窒化物半導体層の下に位置することを特徴とする半導体装置。 - 前記凹部は、面内方向に窪んでいることを特徴とする請求項１に記載の半導体装置。
- 前記窒化物半導体層の側面は、前記基板の側面より面内方向内側に位置することを特徴とする請求項１又は２に記載の半導体装置。
- 前記窒化物半導体層は、窒化ガリウム（ＧａＮ）を含むことを特徴とする請求項１乃至３のいずれかに記載の半導体装置。
- 前記基板は、シリコン（Ｓｉ）を含むことを特徴とする請求項１乃至４のいずれかに記載の半導体装置。
- 間隔を空けて配置された第１及び第２半導体チップを備えた半導体装置の製造方法であって、
前記第１及び第２半導体チップ上にそれぞれ第１及び第２マスクを形成する工程と、
前記間隔に設けられた窒化物半導体層を異方性エッチングする工程と、
前記異方性エッチングにより露出した基板を部分的に等方性エッチングすることで、凹部を形成する工程と、
前記間隔に沿って前記第１及び第２半導体チップをダイシングする工程と、
を具備することを特徴とする半導体装置の製造方法。 - 間隔を空けて配置された第１及び第２半導体チップを備えた半導体装置の製造方法であって、
前記第１及び第２半導体チップ上にそれぞれ第１及び第２マスクを形成する工程と、
前記間隔に設けられた窒化物半導体層を異方性エッチングする工程と、
前記異方性エッチングにより露出した基板を部分的に異方性エッチングする工程と、
前記基板の異方性エッチングの後に、前記基板を部分的に等方性エッチングすることで、凹部を形成する工程と、
前記間隔に沿って前記第１及び第２半導体チップをダイシングする工程と、
を具備することを特徴とする半導体装置の製造方法。 - 前記窒化物半導体層は、窒化ガリウム（ＧａＮ）を含むことを特徴とする請求項６又は７に記載の半導体装置の製造方法。
- 前記基板は、シリコン（Ｓｉ）を含むことを特徴とする請求項６乃至８のいずれかに記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015008755A JP2016134523A (ja) | 2015-01-20 | 2015-01-20 | 半導体装置及びその製造方法 |
| US14/831,554 US20160211225A1 (en) | 2015-01-20 | 2015-08-20 | Semiconductor device and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015008755A JP2016134523A (ja) | 2015-01-20 | 2015-01-20 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2016134523A true JP2016134523A (ja) | 2016-07-25 |
Family
ID=56408400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015008755A Pending JP2016134523A (ja) | 2015-01-20 | 2015-01-20 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20160211225A1 (ja) |
| JP (1) | JP2016134523A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018230297A1 (ja) * | 2017-06-15 | 2018-12-20 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2022536751A (ja) * | 2019-06-13 | 2022-08-18 | ウルフスピード インコーポレイテッド | 半導体ウェハをダイシングする方法およびこの方法によって作製された半導体装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7136800B2 (ja) * | 2017-11-14 | 2022-09-13 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置および半導体装置の製造方法、並びに撮像装置 |
-
2015
- 2015-01-20 JP JP2015008755A patent/JP2016134523A/ja active Pending
- 2015-08-20 US US14/831,554 patent/US20160211225A1/en not_active Abandoned
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018230297A1 (ja) * | 2017-06-15 | 2018-12-20 | 株式会社デンソー | 半導体装置およびその製造方法 |
| JP2022536751A (ja) * | 2019-06-13 | 2022-08-18 | ウルフスピード インコーポレイテッド | 半導体ウェハをダイシングする方法およびこの方法によって作製された半導体装置 |
| JP7465288B2 (ja) | 2019-06-13 | 2024-04-10 | ウルフスピード インコーポレイテッド | 半導体ウェハをダイシングする方法およびこの方法によって作製された半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20160211225A1 (en) | 2016-07-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE49603E1 (en) | GaN-on-Si semiconductor device structures for high current/ high voltage lateral GaN transistors and methods of fabrication thereof | |
| US10249506B2 (en) | GaN-on-si semiconductor device structures for high current/ high voltage lateral GaN transistors and methods of fabrication thereof | |
| JP5503113B2 (ja) | 半導体装置、ウエハ構造体および半導体装置の製造方法 | |
| US7838906B2 (en) | Semiconductor device and method of manufacturing the same | |
| US9768257B2 (en) | Semiconductor device | |
| JP2016136579A (ja) | 半導体装置及びその製造方法 | |
| US8487375B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP5625558B2 (ja) | 半導体ウェハ、及び半導体装置の製造方法 | |
| US9966311B2 (en) | Semiconductor device manufacturing method | |
| JP2015146406A (ja) | 縦型電子デバイスの製造方法および縦型電子デバイス | |
| CN107863294B (zh) | 半导体晶片和方法 | |
| JP5468761B2 (ja) | 半導体装置、ウエハ構造体および半導体装置の製造方法 | |
| KR102208076B1 (ko) | 고전자 이동도 트랜지스터 및 그 제조방법 | |
| CN110521004B (zh) | 半导体装置 | |
| US20220199438A1 (en) | Method of forming dice and structure of die | |
| JP2016134523A (ja) | 半導体装置及びその製造方法 | |
| WO2022067644A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20230387286A1 (en) | Nitride semiconductor device | |
| JP5923242B2 (ja) | 化合物半導体装置及び化合物半導体装置の製造方法 | |
| KR101402147B1 (ko) | 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈 | |
| WO2024040513A1 (en) | Semiconductor device and method for manufacturing the same | |
| KR101392398B1 (ko) | 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈 | |
| US20170077279A1 (en) | Semiconductor device | |
| US20240105587A1 (en) | Semiconductor device and method for manufacturing the same |