KR101392398B1 - 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈 - Google Patents
갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈 Download PDFInfo
- Publication number
- KR101392398B1 KR101392398B1 KR1020130012949A KR20130012949A KR101392398B1 KR 101392398 B1 KR101392398 B1 KR 101392398B1 KR 1020130012949 A KR1020130012949 A KR 1020130012949A KR 20130012949 A KR20130012949 A KR 20130012949A KR 101392398 B1 KR101392398 B1 KR 101392398B1
- Authority
- KR
- South Korea
- Prior art keywords
- source
- layer
- electrode
- drain
- substrate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 65
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 54
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 54
- 238000004519 manufacturing process Methods 0.000 title description 23
- 239000000758 substrate Substances 0.000 claims abstract description 117
- 239000010410 layer Substances 0.000 claims description 288
- 238000002161 passivation Methods 0.000 claims description 68
- 238000000034 method Methods 0.000 claims description 44
- 239000012790 adhesive layer Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 3
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000005253 cladding Methods 0.000 claims 3
- 230000008569 process Effects 0.000 description 33
- 150000004767 nitrides Chemical class 0.000 description 29
- 239000000463 material Substances 0.000 description 15
- 230000000052 comparative effect Effects 0.000 description 14
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 14
- 229910052581 Si3N4 Inorganic materials 0.000 description 13
- 239000010931 gold Substances 0.000 description 8
- 229910002704 AlGaN Inorganic materials 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 239000003990 capacitor Substances 0.000 description 7
- 230000015556 catabolic process Effects 0.000 description 7
- 229910052814 silicon oxide Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 125000006850 spacer group Chemical group 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- VKJLWXGJGDEGSO-UHFFFAOYSA-N barium(2+);oxygen(2-);titanium(4+) Chemical compound [O-2].[O-2].[O-2].[Ti+4].[Ba+2] VKJLWXGJGDEGSO-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 238000009713 electroplating Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052594 sapphire Inorganic materials 0.000 description 3
- 239000010980 sapphire Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 230000000712 assembly Effects 0.000 description 2
- 238000000429 assembly Methods 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- PIGFYZPCRLYGLF-UHFFFAOYSA-N Aluminum nitride Chemical compound [Al]#N PIGFYZPCRLYGLF-UHFFFAOYSA-N 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000000443 aerosol Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000011056 performance test Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명에 따른 갈륨 질화물계 반도체 소자는, 기판의 제1 면 상에 형성된 소스 오믹층 및 드레인 오믹층; 상기 소스 오믹층 및 상기 드레인 오믹층 사이의 상기 기판의 상기 제1 면 상에 형성된 게이트 전극; 상기 소스 오믹층 및 상기 드레인 오믹층에 각각 연결된 소스 전극 및 드레인 전극; 상기 소스 전극 및 상기 드레인 전극에 각각 형성된 소스 패드 및 드레인 패드; 및 상기 소스 패드의 측벽으로부터 상기 기판의 측벽 상에 컨포말하게 형성되어, 상기 기판의 제2 면까지 연장되는 소스 그라운드 전극;을 포함하며, 상기 소스 전극은 상기 게이트 전극과 수직적으로 오버랩된다. 또한, 본 발명은 상기 갈륨 질화물계 반도체 소자를 포함하는 파워 모듈을 제공한다.
Description
본 발명은 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈에 관한 것으로서, 더욱 상세하게는, 이종접합 구조를 갖는 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈에 관한 것이다.
정보통신기술의 발달과 함께 고주파, 고온, 고전력 전자소자에 대한 요구가 증가되고 있으며, 특히 고전력을 제어할 수 있는 파워 소자에 대한 다양한 연구가 진행되고 있다. 갈륨 질화물(GaN) 계열의 이종접합 구조를 이용하는 HFET(heterostructure field effect transistor)의 경우, 접합 계면에서의 밴드 불연속(band-discontinuity)이 크기 때문에 접합 계면에 높은 농도의 전자가 집중될 수 있고, 전자 이동도(electron mobility)를 더욱 높일 수 있다. 따라서, 높은 항복전압(breakdown voltage), 높은 시트 캐리어 밀도, 높은 포화 전류 등을 갖는 이종접합 구조를 사용한 갈륨 질화물 계열의 반도체 소자, 즉 고전자이동도 트랜지스터(high electron mobility transistor, HEMT)의 연구가 다양하게 수행되고 있다.
그러나, 일반적으로 갈륨 질화물 계열의 반도체 소자는 열전도도가 낮은 사파이어 등의 절연 기판을 사용하고, 이를 채용한 파워 소자의 구동 전압이 높으므로, 상기 반도체 소자의 방열 특성 및 내전압성을 향상시킬 필요가 있다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제는 방열 특성 및 내전압성이 우수한 갈륨 질화물계 반도체 소자를 제공하는 것이다.
또한, 본 발명의 기술적 사상이 이루고자 하는 다른 기술적 과제는, 상기 갈륨 질화물계 반도체 소자 어셈블리의 제조 방법을 제공하는 것이다.
또한, 본 발명의 기술적 사상이 이루고자 하는 또 다른 기술적 과제는, 상기 갈륨 질화물계 반도체 소자를 포함하는 파워 모듈을 제공하는 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 기술적 사상에 따른 갈륨 질화물계 반도체 소자는, 기판의 제1 면 상에 형성된 소스 오믹층 및 드레인 오믹층; 상기 소스 오믹층 및 상기 드레인 오믹층 사이의 상기 기판의 상기 제1 면 상에 형성된 게이트 전극; 상기 소스 오믹층 및 상기 드레인 오믹층에 각각 연결된 소스 전극 및 드레인 전극; 상기 소스 전극 및 상기 드레인 전극에 각각 형성된 소스 패드 및 드레인 패드; 및 상기 소스 패드의 측벽으로부터 상기 기판의 측벽 상에 컨포말하게 형성되어, 상기 기판의 제2 면까지 연장되는 소스 그라운드 전극;을 포함하며, 상기 소스 전극은 상기 게이트 전극과 수직적으로 오버랩된다.
예시적인 실시예들에 있어서, 상기 소스 전극과 상기 게이트 전극 사이에 실리콘 질화물로 형성된 패시베이션층이 개재될 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 전극은 하부 폭이 상부 폭보다 작은 감마 형상으로 형성될 수 있다.
예시적인 실시예들에 있어서, 상기 소스 그라운드 전극은 상기 기판의 상기 제2 면으로부터 상기 소스 패드와 접합되는 부분까지 일체로 형성될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 다른 기술적 사상에 따른 갈륨 질화물계 반도체 소자의 제조 방법은, 기판의 제1 면 상에 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계; 상기 소스 전극 및 상기 드레인 전극과 각각 연결되는 소스 패드 및 드레인 패드를 형성하는 단계; 상기 소스 패드 및 드레인 패드의 상부에 캐리어 기판을 부착하는 단계; 상기 소스 패드 및 상기 드레인 패드의 일부분이 노출될 때까지 상기 기판의 제2 면으로부터 상기 기판을 소잉(sawing)하는 단계; 상기 기판의 상기 제2 면 및 상기 노출된 소스 패드 및 드레인 패드의 일부를 덮는 소스 그라운드 전극을 형성하는 단계; 및 상기 캐리어 기판을 제거하는 단계;를 포함한다.
예시적인 실시예들에 있어서, 상기 캐리어 기판을 부착하는 단계는, 투명한 상기 캐리어 기판을 준비하는 단계; 상기 캐리어 기판의 제1 면에 자외선 감광성인 접착층을 도포하는 단계; 및 상기 접착층이 상기 소스 및 드레인 패드들과 상기 캐리어 기판 사이에 개재되도록(interposed) 상기 소스 및 드레인 패드들의 상부에 상기 캐리어 기판을 접착하는 단계를 포함하며, 상기 캐리어 기판을 제거하는 단계는, 상기 캐리어 기판의 제2 면으로부터 자외선을 조사하여 상기 접착층을 반응시킴으로써 상기 캐리어 기판을 떼어내는(detach) 단계를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는, 상기 기판의 상기 제1 면 상에 제1 패시베이션층을 형성하는 단계; 제1 폭을 갖는 라인 형상의 제1 개구를 갖는 제1 마스크를 상기 제1 패시베이션층 상에 배치하는 단계; 상기 제1 마스크를 식각 마스크로 사용하여 상기 제1 개구에 의해 노출된 상기 제1 패시베이션층의 제1 영역을 제거하는 단계; 상기 제1 마스크를 제거하는 단계; 제2 폭을 갖는 라인 형상의 제2 개구를 갖는 제2 마스크를, 상기 제2 개구가 상기 제1 패시베이션층의 상기 제1 영역과 부분적으로 중첩되도록(partially overlap) 상기 제1 패시베이션층 상에 배치하는 단계; 상기 제2 개구 내부를 도전 물질로 매립함으로써 상기 게이트 전극을 형성하는 단계; 및 상기 제2 마스크를 제거하는 단계;를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는, 상기 제1 패시베이션층의 일부를 제거하여 노출된 상기 기판 상에 소스 오믹층 및 드레인 오믹층을 형성하는 단계; 상기 게이트 전극, 상기 소스 오믹층 및 상기 드레인 오믹층 상에 제2 패시베이션층을 형성하는 단계; 상기 제2 패시베이션층 일부를 제거하여 상기 소스 오믹층 및 상기 드레인 오믹층의 상면들을 노출하는 단계; 및 노출된 상기 소스 오믹층 및 상기 드레인 오믹층 상에 각각 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계;를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 소스 전극 또는 상기 드레인 전극은 상기 게이트 전극과 수직적으로 오버랩되며, 상기 소스 전극 또는 상기 드레인 전극과 상기 게이트 전극 사이에 상기 제2 패시베이션층이 개재될 수 있다.
예시적인 실시예들에 있어서, 상기 소스 그라운드 전극을 형성하는 단계는, 단위 소자 형성 영역에 대응되는 위치에 형성되는 복수의 개구들을 구비하는 소자 분리 마스크를 상기 기판의 상기 제2 면 하부에 배치하는 단계; 및 상기 소자 분리 마스크를 증착 마스크로 사용하여 도전 물질을 증착(deposition)시킴으로써 상기 소스 그라운드 전극을 형성하는 단계;를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 소스 그라운드 전극을 형성하는 단계는 전자빔 증발법 (electron beam evaporation)을 사용하여 수행될 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 또 다른 기술적 사상에 따른 파워 모듈은 기판 상에 형성된 그라운드층; 상기 그라운드층 상에 형성되며, 고유전율을 갖는 유전 물질을 포함하는 유전층; 상기 그라운드층 상에 상기 유전층과 이격되어 실장된 갈륨 질화물계 반도체 소자; 상기 유전층 상의 상부 전극; 및 상기 상부 전극에 연결되는 에어-브릿지 접속부(air-bridge interconnection)를 포함한다.
예시적인 실시예들에 있어서, 상기 유전층은 바륨티타늄 산화물(BaTiO3)를 포함할 수 있다.
본 발명에 따른 갈륨 질화물계 반도체 소자는, 기판의 배면으로부터 소스 패드까지 일체로 연결되는 소스 그라운드 전극을 구비함에 따라, 방열 특성 및 내전압성이 우수할 수 있다. 또한, 본 발명에 따른 갈륨 질화물계 반도체 소자 어셈블리의 제조 방법은, 상기 소스 그라운드 전극을 형성하기 위한 공정이 용이하다.
도 1은 본 발명의 예시적인 실시예들에 따른 갈륨 질화물계 반도체 소자를 나타내는 단면도이다.
도 2a 내지 도 2g는 본 발명의 예시적인 실시예들에 따른 갈륨 질화물계 반도체 소자의 단위 유닛의 제조 방법을 나타내는 단면도들이다.
도 3a 내지 도 3f는 본 발명의 예시적인 실시예들에 따른 갈륨 질화물계 반도체 소자 어셈블리의 제조 방법을 나타내는 단면도들이다.
도 4a는 본 발명의 예시적인 실시예에 따른 갈륨 질화물계 반도체 소자를 채용한 파워 모듈을 나타내는 평면도이고, 도 4b는 도 4a의 B-B' 선을 따라 취한 단면도이다.
도 5a 내지 도 5e는 예시적인 실시예들에 따른 갈륨 질화물계 반도체 소자를 채용한 파워 모듈의 제조 방법을 나타내는 단면도들이다.
도 6a 내지 도 6d는 본 발명의 예시적인 실시예들에 따른 갈륨 질화물계 반도체 소자의 전기적 성능을 나타내는 그래프들이다.
도 7은 본 발명에 따른 반도체 소자의 단면도를 나타내는 FIB (focused ion beam) 이미지이다.
도 2a 내지 도 2g는 본 발명의 예시적인 실시예들에 따른 갈륨 질화물계 반도체 소자의 단위 유닛의 제조 방법을 나타내는 단면도들이다.
도 3a 내지 도 3f는 본 발명의 예시적인 실시예들에 따른 갈륨 질화물계 반도체 소자 어셈블리의 제조 방법을 나타내는 단면도들이다.
도 4a는 본 발명의 예시적인 실시예에 따른 갈륨 질화물계 반도체 소자를 채용한 파워 모듈을 나타내는 평면도이고, 도 4b는 도 4a의 B-B' 선을 따라 취한 단면도이다.
도 5a 내지 도 5e는 예시적인 실시예들에 따른 갈륨 질화물계 반도체 소자를 채용한 파워 모듈의 제조 방법을 나타내는 단면도들이다.
도 6a 내지 도 6d는 본 발명의 예시적인 실시예들에 따른 갈륨 질화물계 반도체 소자의 전기적 성능을 나타내는 그래프들이다.
도 7은 본 발명에 따른 반도체 소자의 단면도를 나타내는 FIB (focused ion beam) 이미지이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명의 기술적 사상을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 기술적 사상의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 동일한 부호는 시종 동일한 요소를 의미한다. 나아가, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다.
도 1은 본 발명의 예시적인 실시예들에 따른 갈륨 질화물계 반도체 소자(100)를 나타내는 단면도이다.
도 1을 참조하면, 갈륨 질화물계 반도체 소자(100)는 기판(110), 질화물 적층 구조물(120), 소스 전극(142), 드레인 전극(144) 및 게이트 전극(146)을 포함할 수 있다.
기판(110)은 실리콘 카바이드 기판, 실리콘 기판, 알루미늄 질화물 기판, 사파이어 기판 등을 포함할 수 있다.
질화물계 적층 구조물(120)은 기판(110) 상에 순차적으로 적층되는 복수의 갈륨 질화물에 기초한 층들일 수 있다. 각각의 갈륨 질화물 층들의 농도 및 조성이 달라질 수 있다. 예시적인 실시예들에 있어서, 질화물계 적층 구조물(120)은 제1 및 제2 채널층들(121, 122) 및 채널 공급층(124)을 포함할 수 있다. 채널층들(121, 122)은 각각 도핑되지 않은 갈륨 질화물을 포함하고, 채널 공급층(124)은 알루미늄 갈륨 질화물을 포함할 수 있다. 예를 들어, 채널 공급층(124)은 실리콘(Si) 등의 불순물이 소정 농도로 도핑된 AlGaN 층일 수 있다. 채널층들(121, 122) 및 채널 공급층(124)이 접촉하는 계면 근처의 제1 채널층(121) 내에 2차원의 전자 가스 층(2-dimensional electron gas layer, 2DEG 층)(도시되지 않음)이 형성될 수 있다. 이러한 2DEG 층이 갈륨 질화물계 반도체 소자(100)의 채널 영역(channel region)을 구성할 수 있다.
한편, 기판(110)과 제1 채널층(121) 사이에는 버퍼층(112)이 더 형성될 수 있다. 버퍼층(112)은 기판(110) 물질과 제1 채널층(121) 사이의 격자상수 차이에 기인한 미스핏 전위(misfit dislocation) 등의 결함 발생에 의한 결정 품질 열화를 방지하는 역할을 할 수 있다. 버퍼층(112)은 예를 들어 알루미늄 질화물(AlN)을 포함할 수 있다. 또한, 질화물계 적층 구조물(120)은 채널 공급층(124) 층 상에 형성된 스페이서층(123) 및 캡핑층(125)을 더 포함할 수 있다. 예를 들어, 스페이서층(123)은 도핑되지 않은 AlGaN 층일 수 있고, 캡핑층(125)은 도핑되지 않은 AlGaN 층일 수 있다.
소스 전극(142) 및 드레인 전극(144)은 질화물계 적층 구조물(120) 상에 각각 적어도 하나 형성될 수 있다. 도 1에는 두 개의 소스 전극들(142) 사이에 하나의 드레인 전극(144)이 형성된 것이 도시되었다. 구체적으로, 질화물계 적층 구조물(120) 상에 소스 오믹층(132) 및 드레인 오믹층(134)이 형성되고, 소스 오믹층(132) 및 드레인 오믹층(134) 상에 각각 소스 전극(142) 및 드레인 전극(144)이 형성된다. 소스 전극(142) 및 드레인 전극(144) 상부에 소스 패드(162) 및 드레인 패드(164)가 더 형성될 수 있다. 소스 및 드레인 오믹층들(132, 134)은 소스 및 드레인 전극들(142, 144)과 질화물계 적층 구조물(120) 사이의 접촉 저항을 감소시키는 역할을 할 수 있다.
게이트 전극(146)은 질화물계 적층 구조물(120) 상에서 소스 전극(142)과 드레인 전극(144) 사이에 형성된다. 또한, 제1 패시베이션층(152) 및 제2 패시베이션층(154)이 게이트 전극(146)을 커버하도록 형성될 수 있다. 게이트 전극(146) 및 소스 전극(142)은 수직적으로 오버랩될 수 있고, 제2 패시베이션층(154)이 게이트 전극(146)과 소스 전극(142) 사이에 개재될 수 있다. 이처럼, 게이트 전극(146)과 소스 전극(142)이 수직으로 오버랩되는 구조를 더블 필드 플레이트(double field plate) 전극 구조라고 지칭할 수 있다. 한편, 도 1에는 감마 형상을 갖는 게이트 전극(146)을 도시하였다. 이러한, 감마 형상의 게이트 전극(146)을 형성하는 방법은 추후에 도 2a 내지 도 2g를 참조로 상세하게 설명한다.
소스 그라운드 전극(180)은 기판(110)의 하부면, 측면 및 질화물계 적층 구조물(120)의 측벽들 상에 형성되며, 소스 패드(162)까지 연결될 수 있다. 소스 그라운드 전극(180)은 소스 전극(142)으로부터 기판(110) 하부면으로 연결되는 접지층(grounding layer)으로 작용할 수 있다. 또한, 소스 그라운드 전극(180)이 기판(110)의 하부면 전체를 덮도록 형성됨에 따라 반도체 소자(100)에서 발생할 수 있는 열을 기판(110) 외부로 방출하는 방열판(heat sink)으로도 작용할 수 있다.
본 발명에 따른 갈륨 질화물계 반도체 소자(100)는, 더블 필드 플레이트 구조로 형성되어 반도체 소자의 전기적 특성 및 내전압성과 같은 성능이 우수할 수 있고, 우수한 방열 특성을 가질 수 있다. 한편, 본 발명에 따른 반도체 소자(100)의 전기적 성능은 도 6a 내지 도 6d에서 자세히 설명한다.
도 2a 내지 도 2g는 본 발명의 예시적인 실시예들에 따른 갈륨 질화물계 반도체 소자의 단위 소자의 제조 방법을 나타내는 단면도들이다. 도 2a 내지 도 2g를 참조로 설명하는 제조 방법은, 도 1을 참조로 설명한 상기 반도체 소자(100)의 프론트 엔드 공정(front-end process)일 수 있다.
도 2a를 참조하면, 기판(110)에 복수의 질화물층들(120)을 형성할 수 있다. 예를 들어, 기판(110) 상에 버퍼층(112)을 형성한 후, 상기 버퍼층(112) 상에 각각 조성을 달리한 갈륨 질화물계 층들을 복수 개로 형성할 수 있다.
예시적인 실시예들에 있어서, 상기 질화물층들(120)은 유기금속 화학 기상 증착법(metal organic chemical vapor deposition, MOCVD)을 사용하여 형성될 수 있다. 각각의 층들은 GaN의 조성을 갖거나, AlGaN의 조성을 갖도록 형성될 수 있다. 또한, 각각의 층들은 도핑되지 않거나, Si 등 불순물이 도핑될 수도 있다. 이에 따라, 순차적으로 적층된 GaN층 및 AlGaN 층의 이종구조 에피택시 층들을 구성할 수 있다.
예시적인 실시예들에 있어서, 기판(110) 상에 AlN을 사용하여 수십 나노미터 내지 수 마이크로미터의 두께를 갖는 버퍼층(112)이 형성될 수 있다. 이후, 버퍼층(112) 상에 제1 채널층(121)이 수백 나노미터 내지 수 마이크로미터 두께 범위의 도핑되지 않은 GaN 층으로 형성될 수 있다. 제1 채널층(121) 상에 제2 채널층(122)이 수십 나노미터 두께의 도핑되지 않은 GaN 층으로 형성될 수 있다. 제2 채널층(122) 상에 AlGaN을 사용하여 수 나노미터 두께의 스페이서층(123)이 형성되고, 스페이서층(123) 상에 수십 나노미터 두께의 채널 공급층(124)이 형성될 수 있다. 채널 공급층(124)은 불순물이 도핑된 AlGaN 층을 포함할 수 있다. 채널 공급층(124) 상에 캡핑층(125)이 수 나노미터 두께로 형성될 수 있다. 전술한 각각의 질화물층들(120)의 두께 및 물질은 예시적인 목적으로서 설명되었을 뿐, 본 발명에 따른 질화물층들의 두께가 이에 한정되는 것은 아니다. 또한, 전술한 층들 외에 다른 질화물층들이 추가로 더 형성될 수도 있다.
이후, 복수의 질화물층들(120) 상에 제1 패시베이션층(152)이 형성될 수 있다. 제1 패시베이션층(152)은 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물 등을 사용하여 화학 기상 증착법(CVD), 플라즈마 증대 화학 기상 증착법(plasma enhanced CVD, PE-CVD) 등에 의해 형성될 수 있다. 바람직하게는, 제1 패시베이션층(152)은 실리콘 질화물을 사용하여 약 100nm의 두께까지 형성될 수 있다. 제1 패시베이션층(152)은 후속의 급속 열처리 공정 등과 같은 고온 공정으로부터 하부의 질화물층들(120)을 보호하는 역할을 할 수 있고, 또한 기판(110)의 편평도를 향상시킬 수 있다.
도 2b를 참조하면, 제1 패시베이션층(152) 및 복수의 질화물층들(120)이 메사 에칭(mesa-etching)될 수 있다. 이에 따라, 채널층(121)의 상면이 노출될 때까지 식각이 수행된다. 예시적인 실시예들에 있어서, 상기 메사 에칭은 제1 패시베이션층(152)을 선택적으로 제거하기 위하여 SF6/O2 계 플라즈마 분위기에서 ICP 반응성 이온 에칭 공정을 사용하여 수행될 수 있다. 이후, 갈륨 질화물 층들을 제거하기 위하여 Cl2/BCl3 계 플라즈마 분위기에서 ICP 반응성 이온 에칭 공정을 사용하여 수행될 수 있다. 그러나, 상기 메사 에칭을 위한 공정이 이러한 예시들에 한정되는 것은 아니다.
이후, 제1 패시베이션층(152)의 일부분들을 제거하여 노출된 질화물층들(120)의 상면 상에 소스 오믹층(132) 및 드레인 오믹층(134)을 형성할 수 있다. 소스 및 드레인 오믹층들(132, 134)은 각각 복수의 질화물층들(120)과 접촉하도록 형성되며, 후속적으로 형성되는 소스 전극 및 드레인 전극(도시되지 않음)과 질화물층(120) 사이의 접촉 저항을 감소시키는 역할을 한다. 예시적으로 도 2에는 하나의 드레인 오믹층(134)이 두 개의 소스 오믹층들(132) 사이에 형성된 것이 도시되었다. 예를 들어, 소스 및 드레인 오믹층들(132, 134)은 티타늄(Ti), 알루미늄(Al), 탄탈륨(Ta) 및 금(Au)을 포함하는 금속층들의 적층 구조로 형성될 수 있다. 이후, 선택적으로 약 700 내지 1000도의 온도에서, 질소 분위기 하에서 급속 열 어닐링(rapid thermal annealing, RTA) 공정이 수행될 수 있다.
도 2c를 참조하면, 제1 패시베이션층(152), 소스 및 드레인 오믹층들(132, 134) 상에 제1 마스크(M1)가 배치될 수 있다. 제1 마스크(M1)는 제1 개구(M1a)를 구비하며, 제1 개구(M1a)가 소스 및 드레인 오믹층들(132, 134) 사이에 위치하도록 제1 마스크(M1)가 배치될 수 있다.
예시적인 실시예들에 있어서, 제1 마스크(M1)는 포토레지스트 패턴일 수 있다. 또한, 제1 개구(M1a)는 제1 폭(w1)을 가지며, 일 방향으로 연장하는 라인 형상으로 형성될 수 있다. 제1 마스크(M1)를 형성하기 위한 예시적인 공정에서, 제1 패시베이션층(152), 소스 및 드레인 오믹층들(132, 134)을 덮는 포토레지스트층(도시되지 않음)을 형성한다. 이후, 상기 포토레지스트층에 노광(exposure) 공정, 베이킹(baking) 공정 및 현상(development) 공정을 포함하는 포토리소그래피 공정을 수행함에 의해, 제1 패시베이션층(152) 상면 일부를 노출하는 포토레지스트 패턴을 형성할 수 있다.
다른 실시예들에 있어서, 제1 마스크(M1)는 하드 마스크 패턴일 수도 있다. 예를 들어, 상기 하드 마스크 패턴은 제1 패시베이션층(152)과는 식각 선택비를 갖는 물질을 사용하여 형성될 수 있고, 포토리소그래피 공정을 수행하여 상기 하드 마스크 패턴에 제1 개구(M1a)가 형성될 수 있다.
이후, 제1 개구(M1a)에 의해 노출된 제1 패시베이션층(152) 부분이 제거될 수 있다. 따라서, 제1 개구(M1a)가 형성된 위치에서 질화물층들(120)의 상면이 노출될 수 있다. 상기 제거 공정을 위하여 건식 및/또는 습식 에칭 공정이 사용될 수 있다. 예를 들어, 하부의 질화물층들(120)의 표면 및 질화물층들(120)과 제1 패시베이션층(152) 사이의 계면 손상을 최소화하기 위하여, 본 발명에 따르면 건식/습식 에칭 공정을 사용하여 제1 패시베이션층(152)을 식각할 수 있다.
예시적인 실시예들에 있어서, 상기 건식/습식 에칭 공정은, 제1 패시베이션층(152)의 두께의 대략 60 내지 80%는 ICP 에칭 공정을 사용하여 건식 에칭될 수 있고, 제1 패시베이션층(152)의 나머지 두께는 예를 들어 1:6 버퍼 산화물 에칭(buffer oxide etching, BOE) 용액을 사용하여 습식 에칭될 수 있다. 선택적으로, BOE 용액을 사용한 에칭 공정시 더미 웨이퍼(dummy wafer)를 더 사용하여 식각 정밀도를 향상시킬 수도 있다.
이후, 제1 마스크(M1)가 제거될 수 있다.
도 2d를 참조하면, 제1 패시베이션층(152), 소스 및 드레인 오믹층들(132, 134) 상에 제2 마스크(M2)가 배치될 수 있다. 제2 마스크(M2)는 제2 개구(M2a)를 구비하며, 제2 개구(M2a)가 노출된 질화물층(120)의 상면과 부분적으로 중첩되도록 위치할 수 있다. 이에 따라, 제2 개구(M2a)에 의해, 질화물층(120)의 상면 일부가 노출되며, 제1 패시베이션층(152)의 상면 일부가 노출된다.
예시적인 실시예들에 있어서, 제2 개구(M2a)는 제2 폭(w2)을 가지며, 일 방향으로 연장하는 라인 형상으로 형성될 수 있다. 제2 개구(M2a)의 연장 방향은 제1 마스크(M1)에 형성되었던 제1 개구(M1a)의 연장 방향과 실질적으로 평행하게 배치될 수 있다. 이에 따라, 제2 개구(M2a)에 의해 노출되는 질화물층(120)의 상면은 제2 폭(w2)보다는 작은 제3 폭(w3)을 갖고 제2 개구(M2a)의 연장 방향과 평행한 방향으로 연장되는 라인 형상을 가질 수 있다. 이 때, 제3 폭(w3)은 제1 개구(M1a) 및 제2 개구(M2a)가 서로 중첩되는 길이에 대응될 수 있다. 예를 들어, 제1 개구(M1a) 및 제2 개구(M2a)가 각각 1 마이크로미터의 폭을 갖도록 형성되고, 즉 제1 폭은 1μm, 제2 폭은 1 μm 이고, 상기 제1 폭과 제2 폭이 0.5 μm 중첩되는 경우, 제3 폭은 0.5 μm 일 수 있다.
도 2e를 참조하면, 제2 마스크(M2) 상에 도전 물질을 증착하여 제2 개구(M2a)를 매립함으로써 게이트 전극(146)을 형성할 수 있다. 게이트 전극(146)은 노출된 질화물층(120) 및 제2 개구(M2a)에 의해 노출된 제1 패시베이션층(152) 상부에 형성되어, 감마(Γ) 형상을 갖도록 형성될 수 있다. 예시적인 실시예들에 있어서, 게이트 전극(146)은 니켈(Ni) 및 금(Au)의 이중층으로 형성될 수 있으나, 게이트 전극(146)의 종류가 이에 한정되는 것은 아니다. 예를 들어, 게이트 전극(146)은 전자빔 증발법(e-beam evaporation method)에 의해 형성될 수 있다.
한편, 제1 개구(M1a)와 제2 개구(M2a)의 중첩 위치를 조절함에 따라 게이트 전극(146)의 하부 폭을 조절할 수 있고, 이에 따라 마스크에 형성할 수 있는 개구의 최소 폭보다 더 작은 선폭을 갖는 게이트 전극을 형성하는 것이 가능하다. 게이트 전극(146)은 하부 폭이 제3 폭(w3)을 갖고, 상부 폭이 제2 폭(w2)을 갖는 감마 형상으로 형성될 수 있다.
이후, 제2 마스크(M2)가 제거될 수 있다.
도 2f를 참조하면, 게이트 전극(146), 소스 오믹층(132) 및 드레인 오믹층(134)을 덮는 제2 패시베이션층(154)이 형성될 수 있다. 제2 패시베이션층(154)은 제1 패시베이션층(152)과 유사한 물질, 예를 들어 실리콘 질화물을 사용하여 형성될 수 있다.
이후, 소스 및 드레인 오믹층들(132, 134) 상부의 제2 패시베이션층(154) 일부를 제거하고, 소스 및 드레인 오믹층들(132, 134) 상면들을 노출시킬 수 있다. 상기 제거 공정은 예를 들어 반응성 이온 에칭(reactive ion etching) 공정에 의해 수행될 수 있다. 선택적으로, 불필요하게 두껍게 형성된 제2 패시베이션층(154) 부분의 상면 일부가 더 제거될 수도 있다.
이후, 노출된 소스 및 드레인 오믹층들(132, 134) 상에 소스 전극(142) 및 드레인 전극(144)이 형성될 수 있다. 소스 전극(142)은 게이트 전극(146) 상부와 오버랩되도록 형성될 수 있고, 이 때 제2 패시베이션층(154)이 게이트 전극(146)과 소스 전극(142) 사이에 개재될 수 있다. 이에 따라, 게이트 전극(146) 상부를 소스 전극(142)이 둘러싸는 형상으로 형성되어, 더블 필드 플레이트 전극을 형성할 수 있다. 이러한 경우에, 반도체 소자의 항복전압을 현저히 향상시킬 수 있으며, 이러한 더블 필드 플레이트 전극의 효과는 이후에 도 6d를 참조로 상세히 설명한다.
한편, 도 2f에는 소스 전극(142)이 게이트 전극(146)과 오버랩되는 형상을 갖는 것이 도시되었지만, 이에 한정되는 것은 아니다. 이와는 달리, 드레인 전극(144)이 게이트 전극(146) 상부로 연장되어 게이트 전극(146)과 오버랩되게 형성될 수도 있다.
도 2g를 참조하면, 소스 전극(142) 및 드레인 전극(144) 상에 각각 소스 패드(162) 및 드레인 패드(164)가 형성된다. 소스 패드(162) 및 드레인 패드(164)를 형성하기 위한 예시적인 방법에서, 소스 전극(142) 및 드레인 전극(144) 상에 티타늄/금(Ti/Au) 이중막 구조의 접속층(도시되지 않음)을 형성하고, 스퍼터링 등의 공정을 이용하여 상기 접속층 상에 시드층(도시되지 않음)을 형성한 후, 전기도금 등의 공정을 이용하여 소스 패드(162) 및 드레인 패드(164)를 형성할 수 있다.
이후, 소스 패드(162) 및 드레인 패드(164)가 형성된 구조물을 덮는 제3 패시베이션층(156)이 형성될 수 있다. 제3 패시베이션층(156)은 예를 들어, 실리콘 질화물을 사용하여 형성될 수 있다. 제3 패시베이션층(156)은 형성된 소자가 산화되거나 열화되는 것을 방지할 수 있고, 습기 등이 소자 내부로 침투하는 것을 방지하는 보호층으로 작용할 수 있다.
전술한 공정들을 수행하여, 갈륨 질화물계 반도체 소자의 단위 소자(100a)가 완성될 수 있다.
본 발명에 따른 갈륨 질화물계 반도체 소자의 제조 방법에 따르면, 제1 마스크(M1)와 제2 마스크(M2)의 중첩 거리를 조절함에 따라 패터닝 가능한 최소 선폭보다 미세한 선폭을 갖는 게이트 전극(146)을 형성할 수 있다.
도 3a 내지 도 3f는 본 발명의 예시적인 실시예들에 따른 갈륨 질화물계 반도체 소자(100)의 어셈블리 제조 방법을 나타내는 단면도들이다. 도 3a 내지 도 3f를 참조로 설명하는 제조 방법은, 상기 반도체 소자의 백엔드 공정(back-end process)일 수 있다.
도 3a를 참조하면, 기판(110)에 복수 개의 단위 소자들(100a)이 형성된다. 제1 각각의 단위 소자는 도 2a 내지 도 2g를 참조로 설명한 제조 방법을 사용하여 형성된 갈륨 질화물계 반도체 소자일 수 있다. 예를 들어, 기판(110)의 제1 면(F1) 상에 복수의 질화물층들(120)이 형성되고, 질화물층들(120) 상에 소스 전극(142), 드레인 전극(144), 게이트 전극(146), 소스 패드(162) 및 드레인 패드(164)가 형성될 수 있다.
도시되지는 않았지만, 단위 소자들(100a) 상부를 커버하는 패시베이션층(152, 154)이 더 형성되어, 노출된 소스 패드(162), 드레인 패드(164) 등의 구성요소들이 외부로부터의 기계적 충격 또는 습기 등에 의해 손상되는 것을 방지할 수 있다.
도 3b를 참조하면, 소스 패드(162) 및 드레인 패드(164) 상부에 캐리어 기판(170)이 부착될 수 있다. 예시적인 실시예들에 있어서, 캐리어 기판(170)은 투명한 절연 기판이 사용될 수 있다. 그러나, 캐리어 기판(170)의 종류가 이에 한정되는 것은 아니다.
캐리어 기판(170)의 부착을 위한 예시적인 공정에서, 캐리어 기판(170)의 제1 면(F2) 상에 접착층(172) 및 감광성 물질층(174)이 순차적으로 형성되고, 상기 감광성 물질층(174)이 상기 소스 패드(162) 및 드레인 패드(164) 상부에 위치하도록 캐리어 기판이 배치될 수 있다. 이와는 달리, 소스 패드(162) 및 드레인 패드(164) 상부에 감광성 물질층(174)을 먼저 형성하고, 상부에 접착층(172)이 형성된 캐리어 기판(170)을 상기 감광성 물질층(174) 상에 부착할 수도 있다.
예시적인 실시예들에 있어서, 캐리어 기판(170)은 사파이어 기판 등의 투명 절연 기판일 수 있고, 접착층(172)은 왁스 등의 접착 물질을 포함할 수 있고, 감광성 물질층(174)은 예를 들어 자외선에 반응성을 갖는 UV 테이프 등을 포함할 수 있다.
도 3c를 참조하면, 기판(110)의 제1 면(F1)의 반대 면인 기판(110)의 제2 면(F3)이 상부를 향하도록 기판(110)과 캐리어 기판(170)이 부착된 결과물을 뒤집을 수 있다. 이후, 소스 패드(162)가 노출될 때까지 기판(110)의 제2 면(F3)으로부터 블레이드(176)로 소잉(sawing)하여 복수의 단위 소자들(100a)을 개별 칩으로 분리시킬 수 있다. 도 3c에는 소스 패드(162)의 상부 일부분은 상기 블레이드(176)에 의해 다이싱되지 않고 잔류할 때까지 기판(110)을 다이싱한 것을 도시하였다. 그러나, 이와는 달리, 소스 패드(162) 상면까지 다이싱되도록 소잉할 수 있다.
한편, 상기 다이싱 공정에 의해 개별 칩으로 분리된 단위 소자들(100a)은 여전히 감광성 물질층(174) 및 접착층(172)을 통해 캐리어 기판(170)에 부착되어 있다.
도 3d를 참조하면, 기판(110)의 제2 면(F3) 및 기판(110)의 측면을 커버하는 소스 그라운드 전극(180)을 형성한다.
예시적인 실시예들에 있어서, 제3 개구(M3a)를 구비하는 제3 마스크(M3)를 사용하여 전자빔 증발법 등을 이용하여 제3 개구(M3a)에 의해 노출된 기판(110)의 제2 면(F3) 및 측면 상에 소정의 두께로 도전 물질을 증착시킴에 의해 소스 그라운드 전극(180)을 형성할 수 있다. 상기 제3 마스크(M3)는 기판(110) 상에 복수 개로 형성된 단위 소자들(100a)을 개개의 칩으로 분리시킬 수 있는 소자 분리 마스크로 기능할 수 있다. 예를 들어, 제3 마스크(M3)는 금속 물질로 형성된 마스크일 수 있다.
예시적인 실시예들에 있어서, 소스 그라운드 전극(180)은 수 마이크로미터 두께로 형성된 금(Au)을 포함할 수 있고, 소스 그라운드 전극(180)은 기판(110)의 전면(front face)(즉, 제1 면) 상의 소스 패드(162)로부터 기판(110)의 배면(rear face)(즉, 제2 면)으로의 접지(grounding)를 위한 전기적 접속을 제공할 수 있다.
도 3e를 참조하면, 소스 그라운드 전극(180) 상에 블루 테이프(178)를 부착하여 복수 개의 분리된 단위 소자들(100a)의 상면들을 임시로 고정시킬 수 있다.
이후, 캐리어 기판(170)의 제2 면(F4)으로부터 광을 조사하여 감광성 물질층(174)을 반응시키고, 캐리어 기판(170)을 복수의 단위 소자들(100a)로부터 떼어낸다. 예시적인 실시예들에 있어서, 감광성 물질층(174)이 UV 테이프로 형성되고 캐리어 기판(170)이 투명 기판인 경우, 캐리어 기판(170)의 상부로부터 자외선을 조사함으로써 캐리어 기판(170) 하부의 감광성 물질층(174)의 감광 반응을 발생시킬 수 있다. 이에 따라 캐리어 기판(170) 및 단위 소자들(100a) 사이의 부착력이 약화되어 단위 소자들(100a)로부터 캐리어 기판(170)이 용이하게 탈착될 수 있다.
도 3f를 참조하면, 단위 소자들(100a)을 임시로 고정한 블루 테이프(178)가 제거되고, 복수의 갈륨 질화물계 반도체 소자 어셈블리들이 완성된다.
상기 갈륨 질화물계 반도체 소자 어셈블리들은 소스 패드(162)로부터 기판(110)의 배면까지 일체로 연결되는 소스 그라운드 전극(180)을 구비할 수 있다. 소스 그라운드 전극(180)은 기판(110)의 전면에 형성되는 소스 패드(162)를 기판(110)의 배면 전체에 형성되는 그라운드층과의 전기적 접속을 제공할 수 있다. 또한, 소스 그라운드 전극(180)은 기판(110)의 배면에 일체형으로 형성되는 방열층으로 기능하며, 반도체 소자의 구동시 발생할 수 있는 열을 기판(110) 외부로 용이하게 발산할 수 있다. 따라서, 종래에 방열층을 형성하기 위하여 요구되었던 서브마운트 어셈블리(sub-mount assembly) 공정 또는 범프 형성 공정 등이 생략될 수 있어 공정 용이성이 향상된다.
도 4a는 본 발명의 예시적인 실시예에 따른 갈륨 질화물계 반도체 소자를 채용한 파워 모듈(200)을 나타내는 평면도이고, 도 4b는 도 4a의 B-B' 선을 따라 취한 단면도이다.
도 4a 및 도 4b를 참조하면, 기판(210) 상에 그라운드층(220)이 형성되고, 그라운드층(220) 상에 반도체 소자(230) 및 유전층(dielectric layer)(240)이 형성될 수 있다.
예시적인 실시예들에 있어서, 반도체 소자(230)는 도 2a 내지 도 3f를 참조로 설명한 제조 방법들을 사용하여 제조된 갈륨 질화물계 반도체 소자 (100) 및 어셈블리 일 수 있다.
유전층(240)은 그라운드층(220) 상에 반도체 소자(230)와 이격되게 형성될 수 있다. 예를 들어, 복수의 반도체 소자들(230)이 소정의 간격으로 이격되어 배치될 때, 복수의 유전층들(240)이 대응되는 각각의 반도체 소자들(230)과 마주보도록 소정의 간격으로 이격되어 배치될 수 있다. 예시적인 실시예들에 있어서, 유전층(240)는 바륨티타늄 산화물(BaTiO3) 등 고유전율을 갖는 유전 물질을 포함할 수 있다. 예를 들어, 바륨티타늄 산화물은 약 3000 이상의 유전상수를 갖는다.
에어-브릿지 접속부(air-bridge interconnection)(250)는 기판(210) 상에서 그라운드층(220)과 이격되어 형성될 수 있다. 또한, 에어-브릿지 접속부(250)는 매칭 회로(matching circuit)(도시되지 않음)와 반도체 소자(230) 사이의 전기적 연결을 제공할 수도 있다.
상부 전극(250p)은 유전층(240) 상에 형성될 수 있다. 도 4a에 도시된 것과 같이, 복수의 유전층들(240) 상부에 각각 복수의 상부 전극들(250p)이 형성될 수 있다. 유전층(240) 하부의 그라운드층(220), 유전층(240) 및 상부 전극(250p)은 DC 블록 커패시터(DC block capacitor)를 구성할 수 있다. 즉, 유전층(240) 하부의 그라운드층(220)은 상기 DC 블록 커패시터의 하부 전극으로 기능하며, 상부 전극(250p)은 상기 DC 블록 커패시터의 상부 전극으로 기능할 수 있다.
예시적인 실시예들에 있어서, 상부 전극(250p)은 에어-브릿지 접속부(250)와 연결되도록 형성될 수 있다. 즉, 에어-브릿지 접속부(250)에 복수 개의 돌출부들(도시되지 않음)이 형성되고, 상기 각각의 돌출부가 상부 전극(250p)을 구성할 수 있다.
유전층(240)과 상부 전극(250p) 사이에는 시드층(260)이 더 형성될 수 있다. 시드층(260)은 예를 들어 상부 전극(250p)의 형성을 위한 시드층으로 작용하는 금속층일 수도 있다. 또는 시드층(260)은 유전층(240)과 상부 전극(250p) 사이의 부착력을 향상시키는 접착층(adhesion layer)으로 작용할 수도 있다. 이와는 달리, 상부 전극(250p)의 물질에 따라, 상부 전극(250p) 내의 금속 원자들이 유전층(240) 내부로 확산하는 것을 방지하는 확산 방지층으로 작용할 수도 있다.
본 발명에 따른 파워 모듈(200)은 그라운드층(220) 상에 형성된 유전층(240) 및 에어-브릿지 접속부(250)에 연결된 상부 전극(250p)을 통해 상기 DC 블록 커패시터를 제공할 수 있고, 이에 따라 컴팩트한 파워 모듈의 설계가 가능할 수 있다.
도 5a 내지 도 5e는 예시적인 실시예들에 따른 갈륨 질화물계 반도체 소자를 채용한 파워 모듈(200)의 제조 방법을 나타내는 단면도들이다. 상기 제조 방법은 도 4a 및 도 4b를 참조로 설명한 파워 모듈(200)의 제조 방법일 수 있다.
도 5a를 참조하면, 기판(210) 상에 시드층(222)을 형성한 후, 접속부 형성 위치에 제1 포토레지스트층(P1)을 형성한다. 이후, 제1 포토레지스트층(P1)에 의해 커버되지 않는 시드층(222) 상에 전기도금법 등을 사용하여 소정의 두께를 갖는 그라운드층(220)이 형성된다.
도 5b를 참조하면, 그라운드층(220) 상에 유전층(240)가 형성될 수 있다. 유전층(240)는 BaTiO3 등의 약 3000 이상의 고유전율을 갖는 유전 물질을 사용하여 에어로졸 증착법(aerosol deposition process) 등에 의해 형성될 수 있다. 그러나, 유전층(240)의 물질 및 형성 방법이 이에 한정되는 것은 아니다.
도 5c를 참조하면, 접속부 형성 부분의 기판(210) 상면을 노출하는 제2 포토레지스트층(P2)을 형성한다. 예를 들어, 제1 포토레지스트층(P2)은 그라운드층(220)을 완전히 커버하도록 형성될 수 있다. 이에 따라, 후속 공정에서 접속부와 그라운드층(220)이 전기적으로 연결되지 않도록 할 수 있다. 이후, 제1 포토레지스트층 상에 시드층(260)을 형성한다. 시드층(260)은 제2 포토레지스트층(P2)을 컨포말하게 덮을 수 있는 얇은 두께로 형성한다.
이후, 시드층(260) 상에 제3 포토레지스트층(P3)을 형성할 수 있다. 제2 및 제3 포토레지스트층들(P2, P3)은 접속부에 대응되는 개구(P2a)를 형성한다. 개구(P2a)는 유전층(240)의 상면을 일부 노출할 수 있다. 한편, 상기 개구(P2a)의 내벽 일부에는 시드층(260)이 형성된다.
도 5d를 참조하면, 제2 및 제3 포토레지스트층(P2, P3)에 의해 커버되지 않은 개구(P2a) 내를 채우는 에어-브릿지 접속부(250)가 형성될 수 있다. 예를 들어, 시드층(260) 상을 노출시킨 상태로 전기도금법 등을 수행함에 따라 개구(P2a) 내를 채우고 소정의 높이를 갖는 에어-브릿지 접속부(250)가 형성될 수 있다. 이 때, 에어-브릿지 접속부(250)의 일부는 시드층(260)을 통해 유전층(240)의 상면에 연결되도록 형성될 수 있다.
도 5e를 참조하면, 제2 및 제3 포토레지스트층들(P2, P3)이 제거된다.
유전층(240) 상부에 형성된 에어-브릿지 접속부(250)의 일부는 상부 전극(250p)을 구성할 수 있다. 또한, 유전층(240) 하부의 그라운드층(220) 부분이 DC 블록 커패시터의 하부 전극으로 기능할 수 있다. 이에 따라, 순차적으로 형성된 그라운드층(220), 유전층(240) 및 상부 전극(250p)의 적층 구조물이 DC 블록 커패시터로 기능할 수 있다.
이후, 도 4b를 다시 참조하면, 그라운드층(220) 상에 유전층(240)와 이격되게 반도체 소자(230)가 실장된다.
전술한 공정들을 수행하여 파워 모듈(200)이 완성될 수 있다.
종래의 경우, 내부 매칭 회로가 기판 상에 부착되고, 솔더링 또는 와이어 본딩을 사용하여 밀봉 패키지 내에 부착되며, DC 블록 커패시터 또한 솔더링에 의해 기판 상에 부착될 필요가 있다. 이러한 패키지 소자는 제조 공정에 사용되는 실크 프린팅 등에 요구되는 면적이 증가하므로 컴팩트한 패키지를 구성하기가 어렵다.
그러나, 본 발명에 따른 파워 모듈(200)의 제조 방법은, 유전층(240)를 기판(210) 상에 직접 증착하는 방식으로 형성하고, 에어-브릿지 접속부(250) 형성 과정을 통해 상부 전극(250p)을 제조함으로써, 컴팩트한 파워 모듈을 용이한 공정으로 제조할 수 있다.
실험예
본 발명의 예시적인 실시예들에 따른 갈륨 질화물계 반도체 소자를 아래의 방법으로 제조하였다.
1. 반도체 소자의 제조
하기의 표 1에 기재된 바와 같이, 본 발명에 따른 실험예들을 제조하였다. 각각 실험예 1 및 2는 실리콘 산화물 및 실리콘 질화물을 사용하여 제1 및 제2 패시베이션층들을 형성하는 방법으로 반도체 소자를 제조하였고, 비교예 1의 경우, 패시베이션층을 형성하지 않았다. 또한, 실험예 3은 소스 전극과 게이트 전극이 오버랩되는 더블 필드 플레이트 구조로 형성하였고, 비교예 2의 경우, 소스 전극과 게이트 전극이 오버랩되지 않는 싱글 필드 플레이트 구조로 형성하였다.
| 제조 조건 | |
| 비교예 1 | 패시베이션층을 적용하지 않음 |
| 비교예 2 | 단일 필드 플레이트를 형성 |
| 실험예 1 | 제1 패시베이션층을 실리콘 산화물, 제2 패시베이션층을 실리콘 산화물을 사용하여 형성함 |
| 실험예 2 | 제1 패시베이션층을 실리콘 질화물, 제2 패시베이션층을 실리콘 질화물을 사용하여 형성함 |
| 실험예 3 | 더블 필드 플레이트를 형성 |
2. 반도체 소자의 성능 테스트
비교예 1, 2 및 실험예 1 내지 2에 따른 반도체 소자들에 대하여, 드레인-소스 전압을 증가시킴에 따른 드레인-소스 전류(IDS)를 측정하였다. 드레인-소스 전압은 0 내지 15V 로 스윕(sweep)하였고, 이 때 게이트 전극에 1V의 게이트 전압을 인가하였다. 또한, 비교예 2 및 실험예 3에 대하여, 드레인 전극에 3V의 드레인 전압을 인가한 상태에서, -4V 내지 0V의 게이트 전압을 인가하며 각각의 상태에서의 트랜스컨턱턴스(transconductance) (gm) 값을 측정하였다. 또한, 비교예 2 및 실험예 3에 대하여, -5V의 게이트 전압을 인가한 상태에서, 소스-드레인 전압을 점진적으로 증가시켜 항복전압을 측정하였다.
도 6a 내지 도 6d는 본 발명의 예시적인 실시예들에 따른 갈륨 질화물계 반도체 소자의 전기적 성능을 나타내는 그래프들이다.
도 6a를 참조하면, 패시베이션층 형성 여부에 따른 드레인-소스 전압 및 드레인-소스 전류 관계가 도시된다. 비교예 1은 패시베이션층이 형성되지 않은 경우, 실험예 1은 실리콘 산화물 및 실리콘 산화물을 각각 제1 및 제2 패시베이션층들로 형성한 경우, 실험예 2는 실리콘 질화물 및 실리콘 질화물을 각각 제1 및 제2 패시베이션층들로 형성한 경우의 전기적 성능을 나타낸다. 게이트 전압에 1V가 인가될 때, 패시베이션층들이 형성된 실험예 1 및 실험예 2의 경우, 패시베이션층이 형성되지 않은 비교예 1의 경우보다 높은 포화 전류 밀도(saturation current density) 값을 가짐을 확인할 수 있다. 구체적으로, 실험예 1 및 실험예 2는 각각 540 및 643 mA/mm의 최대 전류 밀도 값을 가지며, 이는 비교예 1의 최대 전류 밀도 값보다 각각 17% 및 40% 증가된 수치임을 알 수 있다. 또한, 실험예 2의 문턱 전압이 -4.5V 로서, 비교예의 -3.7V보다 약 1.22배 큰 값을 보인다. 이는, 실리콘 질화물을 포함하는 패시베이션층을 구비한 반도체 소자의 경우 게이트 전극과 2DEG 층 사이의 효과적인 분리(separation)가 가능하기 때문인 것으로 유추할 수 있다. 일반적으로, 실리콘 질화물이 실리콘 산화물보다 높은 온도에서 형성되므로, 실리콘 질화물이 하부의 갈륨 질화물 층과 더욱 안정된 계면을 형성한다. 이에 따라, 실리콘 질화물을 패시베이션층으로 사용하는 반도체 소자는 문턱전압 또는 최대 포화 전류 밀도 등의 전기적 성능이 가장 우수하다.
| 비교예 1 | 실험예 1 | 실험예 2 | |
| 최대 포화 전류 밀도(mA/mm) | 460 | 540 | 643 |
| 피크 트랜스컨덕션(mS/mm) | 172 | 190 | 200 |
| 문턱전압(V) | -3.7 | -3.9 | -4.5 |
도 6(b) 내지 도 6(d)를 참조하면, 싱글 플레이트 구조를 채용한 비교예 2 및 더블 플레이트 구조를 채용한 실험예 3의 전압-전류 그래프, 트랜스컨덕턴스 및 항복전압이 각각 도시된다. 더블 플레이트 구조의 경우 싱글 플레이트 구조보다 약 65% 높은 포화 전류 밀도 및 약 39% 높은 피크 트랜스컨덕션 값을 보여준다. 또한, 더블 플레이트 구조의 경우 107V의 항복전압을 보여, 싱글 플레이트 구조에 비하여 37% 증가된 항복전압을 나타낸다.
| 비교예 2 | 실험예 3 | |
| 최대 포화 전류 밀도(mA/mm) | 557 | 710 |
| 피크 트랜스컨덕션(mS/mm) | 160 | 193 |
| 문턱전압(V) | -4.0 | -4.5 |
| 항복전압(V) | 78 | 107 |
도 7은 본 발명에 따른 반도체 소자의 단면도를 나타내는 FIB (focused ion beam) 이미지이다.
도 7(a) 및 도 7(b)를 참조하면, 기판 상에 각각 S 및 D로 표시된 소스 전극 및 드레인 전극이 소정의 두께로 형성되고, 기판의 측면 및 배면 상에 소스 그라운드 전극(흰색으로 표시됨)이 형성된 것을 확인할 수 있다. 소스 그라운드 전극은 일정한 두께로 기판의 측면 및 배면 상에 컨포멀하게(conformally) 형성되어 있다. 또한, 도 7(b)에 도시된 확대도에는, 기판의 전면 상에 형성된 소스 전극과 기판의 측면 상에 형성된 소스 그라운드 전극의 접합부가 도시되는데, 상기 소스 전극과 상기 소스 그라운드 전극은 균일한 계면을 이루며 접합됨을 확인할 수 있다.
이상에서 설명한 본 발명의 기술적 사상이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명의 기술적 사상이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 반도체 소자 110: 기판
112: 버퍼층 120: 질화물층들
121: 채널층 122: 제2 채널층
123: 스페이서층 124: 채널 공급층
125: 캡핑층 132: 소스 오믹층
134: 드레인 오믹층 142: 소스 전극
144: 드레인 전극 146: 게이트 전극
152, 154, 156: 패시베이션층
162: 소스 패드 164: 드레인 패드
170: 캐리어 기판 172: 접착층
174: 감광성 물질층 176: 블레이드
178: 블루 테이프 180: 소스 그라운드 전극
200: 파워 모듈 210: 기판
220: 그라운드층 222, 260: 시드층
230: 반도체 소자 240: 유전층
250p: 상부전극 250: 에어-브릿지 접속부
112: 버퍼층 120: 질화물층들
121: 채널층 122: 제2 채널층
123: 스페이서층 124: 채널 공급층
125: 캡핑층 132: 소스 오믹층
134: 드레인 오믹층 142: 소스 전극
144: 드레인 전극 146: 게이트 전극
152, 154, 156: 패시베이션층
162: 소스 패드 164: 드레인 패드
170: 캐리어 기판 172: 접착층
174: 감광성 물질층 176: 블레이드
178: 블루 테이프 180: 소스 그라운드 전극
200: 파워 모듈 210: 기판
220: 그라운드층 222, 260: 시드층
230: 반도체 소자 240: 유전층
250p: 상부전극 250: 에어-브릿지 접속부
Claims (13)
- 삭제
- 삭제
- 삭제
- 삭제
- 기판의 제1 면 상에 게이트 전극, 소스 전극 및 드레인 전극을 형성하는 단계;
상기 소스 전극 및 상기 드레인 전극과 각각 연결되는 소스 패드 및 드레인 패드를 형성하는 단계;
상기 소스 패드 및 드레인 패드의 상부에 캐리어 기판을 부착하는 단계;
상기 소스 패드 및 상기 드레인 패드의 일부분이 노출될 때까지 상기 기판의 제2 면으로부터 상기 기판을 소잉(sawing)하는 단계;
상기 기판의 상기 제2 면 및 상기 노출된 소스 패드 및 드레인 패드의 일부를 덮는 소스 그라운드 전극을 형성하는 단계; 및
상기 캐리어 기판을 제거하는 단계;
를 포함하는 갈륨 질화물계 반도체 소자 어셈블리의 제조 방법. - 제5항에 있어서,
상기 캐리어 기판을 부착하는 단계는,
투명한 상기 캐리어 기판을 준비하는 단계;
상기 캐리어 기판의 제1 면에 자외선 감광성인 접착층을 도포하는 단계; 및
상기 접착층이 상기 소스 및 드레인 패드들과 상기 캐리어 기판 사이에 개재되도록(interposed) 상기 소스 및 드레인 패드들의 상부에 상기 캐리어 기판을 접착하는 단계를 포함하며,
상기 캐리어 기판을 제거하는 단계는,
상기 캐리어 기판의 제2 면으로부터 자외선을 조사하여 상기 접착층을 반응시킴으로써 상기 캐리어 기판을 떼어내는(detach) 단계를 포함하는 것을 특징으로 하는 갈륨 질화물계 반도체 소자 어셈블리의 제조 방법. - 제5항에 있어서,
상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는,
상기 기판의 상기 제1 면 상에 제1 패시베이션층을 형성하는 단계;
제1 폭을 갖는 라인 형상의 제1 개구를 갖는 제1 마스크를 상기 제1 패시베이션층 상에 배치하는 단계;
상기 제1 마스크를 식각 마스크로 사용하여 상기 제1 개구에 의해 노출된 상기 제1 패시베이션층의 제1 영역을 제거하는 단계;
상기 제1 마스크를 제거하는 단계;
제2 폭을 갖는 라인 형상의 제2 개구를 갖는 제2 마스크를, 상기 제2 개구가 상기 제1 패시베이션층의 상기 제1 영역과 부분적으로 중첩되도록(partially overlap) 상기 제1 패시베이션층 상에 배치하는 단계;
상기 제2 개구 내부를 도전 물질로 매립함으로써 상기 게이트 전극을 형성하는 단계; 및
상기 제2 마스크를 제거하는 단계;
를 포함하는 것을 특징으로 하는 갈륨 질화물계 반도체 소자 어셈블리의 제조 방법. - 제7항에 있어서,
상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계는,
상기 제1 패시베이션층의 일부를 제거하여 노출된 상기 기판 상에 소스 오믹층 및 드레인 오믹층을 형성하는 단계;
상기 게이트 전극, 상기 소스 오믹층 및 상기 드레인 오믹층 상에 제2 패시베이션층을 형성하는 단계;
상기 제2 패시베이션층 일부를 제거하여 상기 소스 오믹층 및 상기 드레인 오믹층의 상면들을 노출하는 단계; 및
노출된 상기 소스 오믹층 및 상기 드레인 오믹층 상에 각각 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계;
를 포함하는 것을 특징으로 하는 갈륨 질화물계 반도체 소자 어셈블리의 제조 방법. - 제8항에 있어서,
상기 소스 전극 또는 상기 드레인 전극은 상기 게이트 전극과 수직적으로 오버랩되며,
상기 소스 전극 또는 상기 드레인 전극과 상기 게이트 전극 사이에 상기 제2 패시베이션층이 개재된 것을 특징으로 하는 갈륨 질화물계 반도체 소자 어셈블리의 제조 방법. - 제5항에 있어서,
상기 소스 그라운드 전극을 형성하는 단계는,
단위 소자 형성 영역에 대응되는 위치에 형성되는 복수의 개구들을 구비하는 소자 분리 마스크를 상기 기판의 상기 제2 면 하부에 배치하는 단계; 및
상기 소자 분리 마스크를 증착 마스크로 사용하여 도전 물질을 증착시킴으로써 상기 소스 그라운드 전극을 형성하는 단계;
를 포함하는 것을 특징으로 하는 갈륨 질화물계 반도체 소자 어셈블리의 제조 방법. - 제5항에 있어서,
상기 소스 그라운드 전극을 형성하는 단계는 전자빔 증발법 (electron beam evaporation)을 사용하여 수행되는 것을 특징으로 하는 갈륨 질화물계 반도체 소자 어셈블리의 제조 방법. - 삭제
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130012949A KR101392398B1 (ko) | 2013-02-05 | 2013-02-05 | 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020130012949A KR101392398B1 (ko) | 2013-02-05 | 2013-02-05 | 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020140019217A Division KR101402147B1 (ko) | 2014-02-19 | 2014-02-19 | 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101392398B1 true KR101392398B1 (ko) | 2014-05-12 |
Family
ID=50893321
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020130012949A KR101392398B1 (ko) | 2013-02-05 | 2013-02-05 | 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101392398B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102059690B1 (ko) * | 2017-04-20 | 2019-12-26 | 광운대학교 산학협력단 | Iii-v족 반도체 소자 및 그 제조 방법 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003902B1 (ko) * | 1992-03-17 | 1997-03-22 | 가부시키가이샤 도시바 | 화합물반도체 집적회로 및 그 제조방법 |
| JP2009117820A (ja) * | 2007-10-16 | 2009-05-28 | Rohm Co Ltd | 窒化物半導体素子および窒化物半導体素子の製造方法 |
| KR101208674B1 (ko) * | 2010-02-23 | 2012-12-05 | 주식회사 대원이노스트 | 고 전자 이동도 트랜지스터 및 그 제조 방법 |
-
2013
- 2013-02-05 KR KR1020130012949A patent/KR101392398B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR970003902B1 (ko) * | 1992-03-17 | 1997-03-22 | 가부시키가이샤 도시바 | 화합물반도체 집적회로 및 그 제조방법 |
| JP2009117820A (ja) * | 2007-10-16 | 2009-05-28 | Rohm Co Ltd | 窒化物半導体素子および窒化物半導体素子の製造方法 |
| KR101208674B1 (ko) * | 2010-02-23 | 2012-12-05 | 주식회사 대원이노스트 | 고 전자 이동도 트랜지스터 및 그 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102059690B1 (ko) * | 2017-04-20 | 2019-12-26 | 광운대학교 산학협력단 | Iii-v족 반도체 소자 및 그 제조 방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9768257B2 (en) | Semiconductor device | |
| TWI496251B (zh) | 半導體裝置、該半導體裝置的製造方法及電子元件 | |
| KR101920715B1 (ko) | 고 전자 이동도 트랜지스터 및 그 제조방법 | |
| JP5240966B2 (ja) | 窒化ガリウム半導体素子 | |
| US7800097B2 (en) | Semiconductor device including independent active layers and method for fabricating the same | |
| KR101720589B1 (ko) | 이 모드(Ｅ-ｍｏｄｅ) 고 전자 이동도 트랜지스터 및 그 제조방법 | |
| JP6050563B2 (ja) | 化合物半導体装置及びその製造方法 | |
| US11929406B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8916962B2 (en) | III-nitride transistor with source-connected heat spreading plate | |
| TW201628085A (zh) | 半導體裝置及其製造方法 | |
| CN112750898A (zh) | 基于氮化镓的半导体功率器件及其制造方法 | |
| JP5468761B2 (ja) | 半導体装置、ウエハ構造体および半導体装置の製造方法 | |
| CN114127955B (zh) | 半导体装置及其制造方法 | |
| US20230095367A1 (en) | Semiconductor device and method for manufacturing the same | |
| JPWO2020255259A1 (ja) | 半導体装置およびその製造方法 | |
| US20240038852A1 (en) | Semiconductor device and method for manufacturing the same | |
| TW202004928A (zh) | 半導體裝置及其製造方法 | |
| KR101402147B1 (ko) | 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈 | |
| KR101392398B1 (ko) | 갈륨 질화물계 반도체 소자, 이의 제조 방법 및 이를 포함하는 파워 모듈 | |
| KR20140115585A (ko) | 멀티 필드 플레이트 트랜지스터 및 그 제조 방법 | |
| WO2023102744A1 (en) | Nitride-based semiconductor device and method for manufacturing the same | |
| CN114127954B (zh) | 半导体装置及其制造方法 | |
| US20210359120A1 (en) | Semiconductor device, communication module, and semiconductor device manufacturing method | |
| CN112802802B (zh) | 基于su-8光阻胶的半导体功率器件及其制备方法和包括其的功率模块 | |
| KR101598200B1 (ko) | Iii-v족 화합물 반도체 소자 패키지 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| A107 | Divisional application of patent | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170417 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20180409 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20190429 Year of fee payment: 6 |