JP7465288B2 - 半導体ウェハをダイシングする方法およびこの方法によって作製された半導体装置 - Google Patents

半導体ウェハをダイシングする方法およびこの方法によって作製された半導体装置 Download PDF

Info

Publication number
JP7465288B2
JP7465288B2 JP2021573812A JP2021573812A JP7465288B2 JP 7465288 B2 JP7465288 B2 JP 7465288B2 JP 2021573812 A JP2021573812 A JP 2021573812A JP 2021573812 A JP2021573812 A JP 2021573812A JP 7465288 B2 JP7465288 B2 JP 7465288B2
Authority
JP
Japan
Prior art keywords
region
semiconductor wafer
die
laser light
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021573812A
Other languages
English (en)
Other versions
JP2022536751A (ja
Inventor
ケヴィン シュナイダー
アレクサンダー コンポッシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wolfspeed Inc
Original Assignee
Wolfspeed Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wolfspeed Inc filed Critical Wolfspeed Inc
Publication of JP2022536751A publication Critical patent/JP2022536751A/ja
Application granted granted Critical
Publication of JP7465288B2 publication Critical patent/JP7465288B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Dicing (AREA)
  • Laser Beam Processing (AREA)

Description

本開示は、半導体装置の製造に関する。より詳細には、本開示は、半導体ウェハをダイシングする方法、および関連する手段に関する。さらに、本開示は、半導体ウェハをダイシングする方法によって作製された半導体装置に関する。
半導体装置は通常、製造プロセス中に装置の機械的な支持を行う基板の上に製造される。さらに、基板は、半導体装置の電気的性能に寄与することが多い。半導体装置の製造では通常、単一の基板ウェハ上に多くの半導体装置を製造することを要する。半導体装置は、半導体材料、絶縁体材料、金属材料などからなる薄層を形成することによって、基板ウェハ上に形成される。結果として得られた基板ウェハ上の半導体装置のそれぞれが、ダイを画定する。
ダイが形成された後に、半導体ウェハ上に製造された個々のダイを分離する必要がある。その後、個々のダイを取り付け、封入して個々の装置を形成することができる。個々のチップを分離するプロセスは、半導体ウェハを「ダイシングすること」または「シンギュレーションすること」を指す場合がある。
ウェハを個々の半導体装置にダイシングすることは通常、いくつかの方法のうちの１つによって達成される。ウェハをダイシングする方法の１つは、半導体ウェハをブレードによって機械的にソーイングして、個別にダイシングされた正方形、長方形、およびその他の形状の装置のアレイを画定することを要する。
しかし、半導体ウェハをダイシングするために機械鋸を利用すると、不均一なカットになることがある。特に、この不均一なカットには、チップ、チップアウト、クラック、ティアアウト、スプリンタ、エッジクラックなどを含む欠陥が含まれ得る。これらの欠陥は、結果として得られる半導体装置に悪影響を及ぼし得る。場合によっては、欠陥が半導体装置の活性領域へ拡大して、故障または性能低下を招き得る。たとえば、不均一なカットは、半導体装置の活性領域へ広がって故障または性能低下を招き得るクラックを含むことがあり、かつ／またはクラックを引き起こすおそれがある。さらに、半導体が製造され、動作テストに一旦合格した後に、クラックが引き続き、半導体チップが受ける熱サイクルに起因して半導体の動作中に広がるおそれがある。
さらに、半導体ウェハをダイシングするために機械鋸を利用するには通常、半導体の１つまたは複数の層を除去する必要がある。たとえば、半導体ウェハ上に金属層が形成されることがあり、これらの層は鋸刃によっては容易に切削することができない。鋸の動作、特に鋸刃の動作が、半導体の金属層によって妨げられることがある。したがって、半導体製造プロセスには通常、鋸による切削の前に切削線に沿って金属層を除去する、あるいは阻止するという追加プロセスが含まれる。このプロセスは、ダイシング「ストリート」の形成と呼ばれることがある。この追加の製造プロセスにより、半導体製造に時間と費用が加わる。さらに、半導体から金属層を除去すると、その金属層が利用される半導体装置の性能の低下を招き得る。たとえば、金属層の一部分は、熱を伝達するために使用されることがあるが、ストリートを形成するときに除去される可能性があり、それゆえに、ストリート形成の結果として、熱を伝達する半導体装置の能力が低下し得る。別の例として、金属層の一部分は、ダイ取り付けのために使用され得るが、ストリートを形成するときに除去されることがあり、それゆえに、ストリート形成の結果として、半導体装置のダイ取り付けの機能が低下し得る。
ダイシングの他の方法には、「スクライブブレイク」の各技法が含まれる。これらの方法では、１つまたは複数のトレンチまたはスクライブラインが、半導体ウェハの表面にレーザを使用して形成される。その後、半導体ウェハには、ウェハが破断して個々のダイになるのに十分な負荷をかけることができる。スクライブラインは基板ウェハの脆弱ラインとして顕在化し、それによりウェハは、スクライブラインに沿って破断する。
半導体ウェハをダイシングするためにレーザを利用すると、半導体ウェハの欠陥および／または損傷、半導体ウェハの脆弱化、望ましくない材料の生成などを招くおそれがある。特に、レーザからの付随する熱が半導体装置を脆弱化することがある。さらに、レーザを動作させると、スラグなどの望ましくない材料、半導体材料からの望ましくない合金の生成、溶融材料副産物、半導体の様々な層の溶解などが発生する。これらの欠陥は、得られる半導体および／または半導体性能に悪影響を及ぼし得る。
さらに、半導体ウェハをダイシングするためにレーザを利用すると、一般に、半導体の１つまたは複数の層を除去することも必要になる。たとえば、金属層は、「スクライブブレイク」プロセスの一部として容易に破壊することはできない。この点について、金属層は破壊するのではなく、曲がり得る。したがって、半導体製造プロセスには通常、破断する前に金属層をカットラインに沿って除去または阻止するという追加のプロセスも含まれる。この追加の製造プロセスにより、半導体製造に時間と費用が加わる。さらに、上述のように、半導体から金属層を除去すると、その金属層が利用される半導体装置の性能の低下を招き得る。
したがって、より清浄なダイシング、半導体性能の改善、製造時間の短縮、製造コストの削減などをもたらす、半導体ウェハのダイシングの代替解決策が必要とされている。
１つの一般的な態様には、第１の面および第２の面を有する、かつ少なくとも第１の装置領域および第２の装置領域を含む半導体ウェハから、半導体装置を形成する方法が含まれ、この方法は、半導体ウェハの第１の面を切削して、半導体ウェハを部分的に貫通して延びる第１の領域を形成するステップであって、第１の領域が底部を有する、ステップと、レーザ光のビームを、レーザ光のビームが半導体ウェハの第１の面と第２の面の間の半導体ウェハ内に集束するように半導体ウェハに向けるステップとを含み、レーザ光のビームは、材料のアブレーションによって半導体ウェハをさらに切削して、第１の領域と一直線に並んだ第２の領域を形成する。
１つの一般的な態様には、第１の面、第２の面および装置領域を備えるダイが含まれ、このダイは、ダイの周辺部に沿って第１の面と第２の面の間に部分的に延びる第１の領域を含み、ダイはさらに、ダイの周辺部に沿って第１の面と第２の面の間に第２の領域を含み、第１の領域は第２の領域と一直線に並び、第１の領域は鋸切削領域を含み、第２の領域はレーザアブレーション領域を含む。
１つの一般的な態様には、第１の面および第２の面を有する、かつ少なくとも第１の装置領域および第２の装置領域を含む半導体ウェハから、半導体装置を形成する方法が含まれ、この方法は、半導体ウェハの第１の面を切削して、半導体ウェハを部分的に貫通して延びる第１の領域を形成するステップと、レーザ光のビームを、レーザ光のビームが半導体ウェハの第１の面と第２の面の間の半導体ウェハ内に集束するように半導体ウェハに向けるステップとを含み、レーザ光のビームは、材料のアブレーションによって半導体ウェハをさらに切削して第２の領域を形成し、レーザ光のビームを半導体ウェハに向けるステップは、レーザ光のビームを第１の領域内で方向付けして第２の領域を形成することをさらに含む。
本開示の追加の特徴、利点、および態様は、以下の詳細な説明、図面、および特許請求の範囲を検討することにより、記述または明示することができる。さらに、上記の本開示の概要も以下の発明を実施するための形態も例示的なものであり、請求項に記載の本開示の範囲を限定することなく、さらなる説明を提示することが意図されていることを理解されたい。
本開示がさらに理解されるように含まれている添付の図面は、本明細書に組み込まれていてその一部を構成し、本開示の態様を図示し、また、発明を実施するための形態とともに本開示の原理を説明する役割を果たす。本開示、および本開示を実践できる様々な方法について基本的に理解するのに必要であり得るよりも詳細に、本開示の構造的細部を示そうとすることはない。
本開示による、半導体ウェハをダイシングするプロセスを示す図である。 本開示の態様による、ダイシングの前の半導体ウェハの部分断面図である。 本開示による、処理中の半導体ウェハの部分断面図である。 本開示による、処理中の半導体ウェハの部分断面図である。 本開示による、初期処理後の半導体ウェハの部分断面図である。 図５による初期処理後の半導体ウェハの部分詳細断面図である。 本開示による、初期処理後の半導体ウェハの部分透視図である。 本開示による、初期処理後の半導体ウェハの部分透視図である。 本開示による、初期処理後の半導体ウェハの底面図である。 本開示による、初期処理後の半導体ウェハの底面図である。 本開示による、鋸切削手段を示す図である。 本開示による、レーザ切削手段を示す図である。 初期処理後の典型的な半導体ウェハの上面図である。
Appendix
（Appendix）図１は、本開示による、半導体ウェハをダイシングするプロセスを示す図である。 （Appendix）図２は、本開示の態様による、ダイシングの前の半導体ウェハの部分断面図である。 （Appendix）図３は、本開示による、処理中の半導体ウェハの部分断面図である。 （Appendix）図４は、本開示による、処理中の半導体ウェハの部分断面図である。 （Appendix）図５は、本開示による、初期処理後の半導体ウェハの部分断面図である。 （Appendix）図６は、図５による初期処理後の半導体ウェハの部分詳細断面図である。 （Appendix）図７は、本開示による、初期処理後の半導体ウェハの部分透視図である。 （Appendix）図８は、本開示による、初期処理後の半導体ウェハの部分透視図である。 （Appendix）図９は、本開示による、初期処理後の半導体ウェハの底面図である。 （Appendix）図１０は、本開示による、初期処理後の半導体ウェハの底面図である。 （Appendix）図１１は、本開示による、鋸切削手段を示す図である。 （Appendix）図１２は、本開示による、レーザ切削手段を示す図である。 （Appendix）図１３は、初期処理後の典型的な半導体ウェハの上面図である。
本開示の諸態様、およびその様々な特徴および有利な細部を、添付の図面に描写および／または図示され、以下の説明で詳述される非限定的な態様および例を参照して、より完全に説明する。図面に示された特徴は必ずしも原寸に比例して描かれていないこと、および本明細書にたとえ明示的に述べられていなくても当業者には理解されるように、１つの態様の特徴を別の態様でも使用できることに留意されたい。よく知られている構成要素および処理技法についての説明は、本開示の態様を不必要に不明瞭にしないようにするために省略されることがある。本明細書で用いられる諸例は単に、本開示を実践できる方法を理解しやすくし、さらには当業者が本開示の諸態様を実践できるようにするものである。したがって、本明細書の諸例および諸態様は、本開示の範囲を限定するものと解釈されるべきではなく、その範囲は、添付の請求項および適用法によってのみ定義される。さらに、図面のいくつかの図を通じて、また開示された異なる実施形態において、同じ参照数字が同じ部分を表すことに留意されたい。
第１、第２などの用語が、様々な要素を説明するために本明細書で用いられることがあるが、こうした要素がこれらの用語によって限定されるべきではないことを理解されたい。これらの用語は単に、１つの要素を別のものと区別するために用いられるにすぎない。たとえば、第１の要素が第２の要素と呼ばれることがあり、同様に、第２の要素が第１の要素と呼ばれることが、本開示の範囲から逸脱することなくあり得る。本明細書では「および／または」という用語は、関連する列挙品目のうちの１つ以上のいずれかの、またはすべての組み合わせを含む。
層、領域、または基板などの要素が、別の要素の「上に」ある、または「上に」延びていると言及される場合、その要素は、別の要素の上に直にあることも直に延びていることもあり、あるいは介在する要素が存在することもあることを理解されたい。対照的に、ある要素が別の要素の「上に直に」ある、または「上に直に」延びていると言及される場合には、介在する要素が存在しない。同様に、層、領域、または基板などの要素が、別の要素を「覆って」いる、または「覆って」延びていると言及される場合、その要素は、別の要素を直に「覆って」いることも「覆って」延びていることもあり、あるいは介在する要素が存在することもあることを理解されたい。対照的に、ある要素が別の要素を「直に覆って」いる、または「直に覆って」延びていると言及される場合には、介在する要素が存在しない。ある要素が別の要素に「接続されている」または「結合されている」と言及される場合、その要素は別の要素に直に接続されていることも結合されていることもあり、あるいは介在する要素が存在することがあることもまた理解されたい。対照的に、ある要素が別の要素に「直に接続されている」または「直に結合されている」と言及される場合には、介在する要素が存在しない。
本明細書では、「下の」もしくは「上の」、または「上方の」もしくは「下方の」、または「水平の」または「垂直の」などの相対的な用語が、図に示されている１つの要素、層、または領域と、別の要素、層、または領域との関係を説明するために使用されことがある。これらの用語および上で論じられたものは、図に表された向きに加えて、装置の様々な向きを包含するものであることを理解されたい。
本明細書で用いられる術語は、特定の態様を説明することだけが目的であり、本開示を限定するものではない。本明細書では、単数形の「１つの（ａ）」、「１つの（ａｎ）」および「その（ｔｈｅ）」は、特に指示がない限り複数形もまた含むものである。用語の「含む（ｃｏｍｐｒｉｓｅｓ）」、「含んでいる（ｃｏｍｐｒｉｓｉｎｇ）」、「含む（ｉｎｃｌｕｄｅｓ）」、および／または「含んでいる（ｉｎｃｌｕｄｉｎｇ）」は、本明細書で用いられる場合、提示された特徴、完全体、ステップ、操作、要素、および／または構成要素が存在することを明示するが、１つまたは複数の他の特徴、完全体、ステップ、操作、要素、構成要素、および／またはこれらの群が存在すること、または追加されることを排除しないことをさらに理解されたい。
特に定義されていない限り、本明細書で用いられるすべての用語（技術用語および科学用語を含む）は、本開示が属する技術分野の当業者によって一般に理解されるものと同じ意味を有する。本明細書で使用されている用語は、本明細書および関連技術の文脈におけるその意味と合致する意味を有すると理解されるべきであり、理想化された、または過度に正式の意味には、本明細書で明らかにそのように定義されていない限り、解釈されないことを理解されたい。
構造のタイプに加えて、トランジスタが形成される半導体材料の特性もまた、動作パラメータに影響を及ぼし得る。トランジスタの動作パラメータに影響を及ぼす特性のうち、熱伝導率は、トランジスタの高周波特性および高出力特性に影響を与え得る。
熱伝導率とは、熱を放散する半導体材料の能力のことである。典型的な動作では、すべてのトランジスタが熱を発生する。そうして、高出力高周波トランジスタは通常、小信号トランジスタよりも大量の熱を発生する。半導体材料の温度が上昇すると、温度上昇に伴うキャリア移動度の低下により、接合リーク電流が一般に増加し、トランジスタ中の電流が一般に減少する。したがって、熱が半導体から放散されるならば、その材料は低い温度にとどまり、より低いリーク電流でより大きい電流を搬送することができる。
開示されたプロセスおよび装置は、基板上に実装できる半導体装置に適用することができる。いくつかの態様では、基板は、必要とされる材料の種類に応じて、直径の範囲がたとえば１インチ（２．５４ｃｍ）未満から１２インチ（３０．５ｃｍ）を超えるまでの円形の半導体ウェハの形に形成することができる。たとえば、正方形、長方形、三角形などの他の半導体ウェハの形状が可能であり、他の半導体ウェハサイズもまた可能である。
基板は、たとえば、炭化ケイ素（ＳｉＣ）、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウム砒素（ＧａＡｓ）、サファイア、リン化ガリウム（ＧａＰ）、窒化ガリウム（ＧａＮ）、酸化亜鉛（ＺｎＯ）、これらの合金、本明細書に記載された用途に適した他の材料、ＩＩＩ－Ｖ族材料の成長を支持できる他の任意の材料などを含み得る。材料は、基板上に堆積させ、パターニングして、トランジスタ、発光ダイオード（ＬＥＤ）、ダイオード、太陽電池、およびその他の装置などの半導体装置を形成することができる。
１つの態様では、半導体装置は、高電子移動度トランジスタ（ＨＥＭＴ）とすることができる。この点において、ＨＥＭＴはＩＩＩ族窒化物ベースの装置とすることができ、このようなＨＥＭＴは、高出力無線周波数（ＲＦ）用途、低周波数高出力スイッチング用途、およびその他の用途に非常に有望な候補である。たとえば、ＧａＮおよびその合金などのＩＩＩ族窒化物の材料特性は、高電圧高電流をＲＦ用途の高ＲＦ利得および直線性とともに実現することを可能にする。典型的なＩＩＩ族窒化物ＨＥＭＴは、大きいバンドギャップのＩＩＩ族窒化物（たとえばＡｌＧａＮ）バリア層と小さいバンドギャップのＩＩＩ族窒化物（たとえばＧａＮ）バッファ層との間の界面に２次元電子ガス（２ＤＥＧ）が形成されることに依拠しており、より小さいバンドギャップの材料がより高い電子親和力を有する。２ＤＥＧは、小さいバンドギャップの材料中の蓄積層であり、高い電子濃度および高い電子移動度を含み得る。
１つの態様では、半導体装置には発光ダイオード（ＬＥＤ）が含まれ得る。これに関連して、ＬＥＤの継続的な開発が、可視スペクトルおよびその他の光スペクトルをカバーできる高効率で機械的に堅牢な光源をもたらした。これらの属性は、固体装置の潜在的に長い寿命と相まって、様々な新しい照明応用例や表示応用例などを可能にし得る。たとえば、ＧａＮベースの発光ダイオード（ＬＥＤ）は、複数のＧａＮベースのエピタキシャル層が上に堆積される、サファイア、ＳｉＣなどの絶縁性、半導電性または導電性の基板を含み得る。エピタキシャル層は、通電すると発光するｐｎ接合を有する活性領域を含み得る。
本明細書では、「半導体ウェハ」という用語は、ウェハの基板が半導体材料であるかどうかにかかわらず、半導体材料の少なくとも１つの領域を有するウェハを指す。たとえば、非半導体材料の基板上に半導体材料の層を形成して、半導体ウェハを得ることができる。さらに、本明細書では、「ウェハ」という用語は、全部のウェハまたはウェハの一部分を指す。したがって、ウェハという用語は、ウェハ全体を記述するのにも、その一部を記述するのにも使用され得る。
図１は、本開示による、半導体ウェハをダイシングするプロセスを示す。
図１を参照すると、本開示の方法によれば、同じ半導体ウェハ上に形成された複数の半導体装置は、本開示による半導体ウェハをダイシングするプロセス（ブロック１００）を利用して互いに分離することができる。
特に、半導体ウェハをダイシングするプロセス（ブロック１００）は、第１のダイシング方法によって半導体ウェハを部分的に機械的に切削すること（ブロック１０２）を含み得る。
１つの態様において、第１のダイシング方法（ブロック１０２）では、機械鋸でもよい第１の手段を利用することができる。１つの態様では、第１の手段は丸鋸でもよい。１つの態様では、第１の手段は、図３および／または図１１に示された鋸装置１１００とすることができる。１つの態様では、第１の手段は、任意のタイプの半導体ウェハ切削機構とすることができる。しかし、簡潔かつ分かりやすくするために、本開示では、第１の手段を鋸装置と呼ぶことがある。
さらに、第１のダイシング方法によって半導体ウェハを部分的に機械的に切削すること（ブロック１０２）は、半導体ウェハ内に部分的に延びる第１の領域を、第１の領域が底部を含むように形成することを含み得る。言い換えると、第１の領域は、半導体ウェハの全部にわたっては延びていない。１つの態様では、第１の領域は、半導体装置の隣り合う縁部の間で縁部に沿って形成することができる。１つの態様では、第１の領域は、半導体装置の周縁部に形成することができる。１つの態様では、第１の領域は、半導体装置の周縁部のまわりに形成することができる。１つの態様では、第１の領域は、第１のスロット、第１のチャネル、第１の溝、第１のトレンチなどとすることができる。第１のダイシング方法によって半導体ウェハを部分的に機械的に切削すること（ブロック１０２）のさらなる詳細については、本明細書で説明する。
加えて、半導体ウェハをダイシングするプロセス（ブロック１００）は、第２のダイシング方法によって半導体ウェハを切削すること（ブロック１０４）をさらに含み得る。
１つの態様では、第２のダイシング方法（ブロック１０４）は、レーザでもよい第２の手段を利用することができる。１つの態様では、第２の手段は、図４に示されたレーザ装置１２００および／または図１２に示されたレーザ装置１２００とすることができる。１つの態様では、第２の手段は、任意のタイプの半導体ウェハ切削機構とすることができる。しかし、簡潔かつ分かりやすくするために、本開示では、第２の手段をレーザ装置と呼ぶことがある。
さらに、第２のダイシング方法によって半導体ウェハを切削すること（ブロック１０４）は、第２の領域が半導体装置の隣り合う縁部間に縁部に沿って形成されるように半導体ウェハへ向けることができる、レーザからのレーザ光ビームを利用することを含み得る。１つの態様では、第２の領域は、半導体装置の周縁部に形成することができる。１つの態様では、第２の領域は、半導体装置の周縁部のまわりに形成することができる。１つの態様では、第２の領域は、第２のスロット、第２のチャネル、第２の溝、第２のトレンチなどとすることができる。１つの態様では、第１の領域と第２の領域は、一方を他方の上に配置することができる。１つの態様では、第１の領域と第２の領域は接続することができる。１つの態様では、第１の領域と第２の領域は、互いに隣接することができる。１つの態様では、第１の領域と第２の領域は直接接続することができる。１つの態様では、第１のダイシング方法によって半導体ウェハを部分的に機械的に切削すること（ブロック１０２）は、第２のダイシング方法によって半導体ウェハを切削する（ブロック１０４）前に行われる。１つの態様では、第１のダイシング方法によって半導体ウェハを部分的に機械的に切削すること（ブロック１０２）は、第２のダイシング方法によって半導体ウェハを切削した（ブロック１０４）後に行われる。言い換えると、ダイシング方法の順序は、任意の特定の順序で実施しても同時に実施してもよい。第２のダイシング方法によって半導体ウェハを切削すること（ブロック１０４）のさらなる詳細については、本明細書で説明する。
次に、半導体ウェハをダイシングするプロセス（ブロック１００）は、半導体ウェハからの半導体装置のシンギュレーションおよび／または分離（ブロック１０６）をさらに含み得る。
１つの態様では、第１のダイシング方法によって半導体ウェハを部分的に機械的に切削すること（ブロック１０２）と、第２のダイシング方法によって半導体ウェハを切削すること（ブロック１０４）とを組み合わせることにより、半導体装置が分離される。１つの態様では、この組み合わせにより、半導体装置が完全に物理的に分離される。１つの態様では、第１の領域と第２の領域を組み合わせることにより、半導体装置が完全に物理的に分離される。１つの態様では、第１の領域と、半導体ウェハ全体にわたって延びる第２の領域とを組み合わせることにより、半導体装置が完全に物理的に分離される。さらに、いくつかの態様では、半導体ウェハは、半導体ウェハをダイシングするプロセス（ブロック１００）の前または間中に、キャリア媒体に取り付けることができる。１つの態様では、キャリア媒体はテープ材とすることができる。１つの態様では、テープ材は、半導体ウェハを保持するために、ＰＶＣ、ポリオレフィン、ポリエチレン、接着剤付きのバッキング材料、および／または同様のものを含み得る。
しかし、代替態様おいて、半導体ウェハをダイシングするプロセス（ブロック１００）では分離が不完全になることがある。この場合、半導体ウェハをダイシングするプロセス（ブロック１００）は、破断線または破断領域を一緒に形成する第１の領域および／または第２領域に沿ってウェハを破断することによる、シンギュレーションをさらに含み得る。このようなシンギュレーションは、任意の適切な手段または方法を用いて達成することができる。たとえば、シンギュレーションは、破断線に沿ってウェハに機械的ストレスを加えることによって行うことができる。１つの態様では、第１のダイシング方法によって半導体ウェハを部分的に機械的に切削すること（ブロック１０２）と、第２のダイシング方法によって半導体ウェハを切削すること（ブロック１０４）とを組み合わせることにより、半導体ウェハ材料の小部分が残ることになり得る。その後、この半導体ウェハ材料の小部分は破断して、シンギュレーションプロセスを終了することができる。この破断は、当業者には理解されるように、半導体ウェハを破断しやすくする可撓性のキャリア基板上にウェハを搭載することによって、容易になり得る。
図２は、本開示の態様による、ダイシングの前の半導体ウェハの部分断面図を示す。
特に、図２は、本開示の半導体ウェハをダイシングするプロセス（ブロック１００）で利用できる、例示的な半導体ウェハ２０２を示す。これに関連して、図２の半導体ウェハ２０２は、本開示の半導体ウェハをダイシングするプロセス（ブロック１００）を実施する前のものが示されている。
半導体ウェハ２０２は、半導体ウェハ２０２の第１の装置面２０６の上および／または中に形成することができる、複数の能動装置部分２０４を含み得る。１つの態様では、第１の装置面２０６は、半導体ウェハ２０２の上面または半導体ウェハ２０２の最上面とすることができる。複数の能動装置部分２０４が分離されると、これらは半導体装置２２２を形成することができる。さらに、能動装置部分２０４は、半導体ウェハ２０２の中にさらに延びること（図示せず）、半導体ウェハ２０２の中に配置すること（図示せず）などができる。いくつかの態様では、半導体ウェハ２０２の基板２０８は、第１の装置面２０６の上に追加層をさらに含み得る。いくつかの態様では、半導体ウェハ２０２の基板２０８は、第１の装置面２０６の上に追加層を含まなくてもよい。
いくつかの態様によれば、半導体ウェハ２０２は、基板２０８を含み得る。基板２０８は、たとえば、炭化ケイ素（ＳｉＣ）、ケイ素（Ｓｉ）、ゲルマニウム（Ｇｅ）、ガリウム砒素（ＧａＡｓ）、サファイア、リン化ガリウム（ＧａＰ）、窒化ガリウム（ＧａＮ）、酸化亜鉛（ＺｎＯ）、これらの合金、本明細書に記載された用途に適した他の材料、ＩＩＩ－Ｖ族材料の成長を支援できる他の任意の材料などで形成することができる。１つの態様では、基板２０８は炭化ケイ素（ＳｉＣ）で形成される。
複数の能動装置部分２０４は、基板２０８のそれぞれの領域２１０を覆うことができる。それぞれの領域２１０は、半導体装置２２２になり得る。１つの態様では、複数の能動装置部分２０４は、トランジスタ、発光ダイオード（ＬＥＤ）、ダイオード、太陽電池、およびその他の装置のうちの１つまたは複数であり得る、半導体装置２２２を実装するように構成することができる。１つの態様では、複数の能動装置部分２０４は、１つまたは複数のトランジスタを実装するように構成することができる。１つの態様では、能動装置部分２０４は、１つまたは複数のＨＥＭＴを実装するように構成することができる。１つの態様では、複数の能動装置部分２０４は、１つまたは複数の発光ダイオード（ＬＥＤ）を実装するように構成することができる。
半導体ウェハ２０２の基板２０８は、基板２０８の反対側に配置された第２の装置面２１２をさらに含み得る。特に、第２の装置面２１２は、第１の装置面２０６とは反対側の基板２０８の面に配置することができる。いくつかの態様では、半導体ウェハ２０２の基板２０８は、第２の装置面２１２上に追加層をさらに含み得る。いくつかの態様では、半導体ウェハ２０２の基板２０８は、第２の装置面２１２の上に追加層をさらに含まなくてもよい。１つの態様では、第２の装置面２１２は、半導体ウェハ２０２の底面を画定し得る。
いくつかの態様では、追加層は、装置部分、コンタクト、層、介在層などを含み得る。１つの態様では、追加層は、メタライゼーション層２１４とすることができる。メタライゼーション層２１４は、第２の装置面２１２の上に配置することができる。いくつかの態様では、メタライゼーション層２１４は、得られる半導体装置２２２に熱伝導性を与えること、および／またはダイを取り付けることができる。追加層を含む態様では、追加層は下面２２０を含み得る。１つの態様では、下面２２０は、基板２０８、第２の装置面２１２、および／または第１の装置面２０６に対して垂直に延びることができる。１つの態様では、下面２２０は、半導体ウェハ２０２の底面を画定し得る。最後に、半導体ウェハ２０２は、複数の能動装置部分２０４、それぞれの領域２１０、および／または半導体装置２２２をこれらの分離前に接続する、接続部分２６２を画定し得る。
図３は、本開示による、処理中の半導体ウェハの部分断面図を示す。
特に、図３は、第１のダイシング方法によって半導体ウェハを部分的に機械的に切削すること（ブロック１０２）を含む、半導体ウェハをダイシングするプロセス（ブロック１００）の間の半導体ウェハ２０２を示す。
１つの態様では、第１の手段は、鋸刃１１０８を有する鋸装置１１００とすることができる。１つの態様では、鋸装置１１００は、第１の装置面２０６に第１の領域２１６を形成するように半導体ウェハ２０２および第１の装置面２０６の上方に配置することができる。さらに、第１のダイシング方法によって半導体ウェハを部分的に機械的に切削すること（ブロック１０２）は、半導体ウェハ２０２の中へ部分的に延びる第１の領域２１６を、第１の領域２１６が底面部２２４を含むように形成することを含み得る。言い換えると、第１の領域２１６は、半導体ウェハ２０２を貫通して延びなくてもよい。１つの態様では、第１の領域２１６は、半導体装置２２２の周縁部に形成することができる。１つの態様では、第１の領域２１６は、半導体装置２２２の周縁部のまわりに形成することができる。１つの態様では、第１の領域２１６は、半導体装置２２２の隣り合う縁部間に縁部に沿って形成することができる。１つの態様では、第１の領域２１６は、第１の壁２２６および第２の壁２２８を有するように、半導体装置２２２の隣り合う縁部間に縁部に沿って形成することができる。１つの態様では、第１の領域２１６は、第１の装置面２０６に垂直に基板２０８の中へ延びることができる。１つの態様では、第１の領域２１６は、第１の装置面２０６から基板２０８の中へ延びることができる。１つの態様では、第１の壁２２６および第２の壁２２８もまた、第１の装置面２０６に垂直に基板２０８の中へ延びることができる。１つの態様では、底部２２４は、基板２０８内で第１の装置面２０６に平行に延びることができる。１つの態様では、第１の領域２１６は、第１のスロット、第１のチャネル、第１の溝、第１のトレンチなどとすることができる。一代替態様では、第１の領域２１６は、第２の装置面２１２から基板２０８の中へ延びることができ、鋸装置１１００は、半導体ウェハ２０２および第２の装置面２１２の下を切削する機能を果たすように配置することができる。
この関連で、第１の領域２１６が底部２２４を含むように、および／または第１の領域２１６が半導体ウェハ２０２を貫通して延びないように、半導体ウェハ２０２の中へ部分的に延びる鋸装置１１００を用いて第１の領域２１６を形成することが、チップ、チップアウト、クラック、ティアアウト、スプリンタ、縁部クラックなどが含まれる欠陥を含み得る不均一な切削の発生を低減させる。特に、半導体ウェハ２０２の中に部分的にのみ延びる領域を形成するように鋸装置１１００を実施すると、上記の不均一なカットおよび関連する欠陥が大幅に減少することが見出された。より具体的には、半導体ウェハ２０２の中に部分的にのみ延びる領域を形成するように鋸装置１１００を実施して、上記の不均一なカットおよび関連する欠陥が大幅に低減することは予想外であり、これらの予想外の結果は、欠陥の低減、製造時間の低減、製造コストの低減などを含む、本明細書に記載の多くの利益をもたらす。
１つの態様では、第１のダイシング方法によって半導体ウェハを部分的に機械的に切削すること（ブロック１０２）を含む、半導体ウェハをダイシングするプロセス（ブロック１００）は、第１の装置面２０６、半導体ウェハ２０２の上面、および／または半導体ウェハ２０２の最上面に第１の領域２１６を形成することを含む。この関連で、第１の手段および／または鋸装置１１００は、メタライゼーション層２１４を含む任意の金属層を切削するために利用されなくてもよい。この関連で、半導体ウェハをダイシングするプロセス（ブロック１００）では、ストリートを形成する必要がないことがある。したがって、半導体ウェハをダイシングするプロセス（ブロック１００）では、半導体ウェハ２０２のどの層もエッチングする必要がないことがある。それゆえに、半導体ウェハをダイシングするプロセス（ブロック１００）は、欠陥を低減させ、半導体製造時間を低減させ、かつ／または半導体製造費用を低減させる。
以上のようにして、図３に示される中間基板アセンブリ３００が形成される。
図４は、本開示による、処理中の半導体ウェハの部分断面図を示す。
図４は、第２のダイシング方法によって半導体ウェハを切削すること（ブロック１０４）を含む、半導体ウェハをダイシングするプロセス（ブロック１００）の間の半導体ウェハ２０２を示す。具体的には、図４は、レーザ装置１２００からのレーザ光の集束ビーム１２０８が、基板２０８の半導体ウェハ２０２の中へ向けられて、ウェハの中に第２の領域２１８を形成できること（ブロック１０４、図１）を示す。１つの態様では、第２の領域２１８は、半導体装置２２２の周縁部に形成することができる。１つの態様では、第２の領域２１８は、半導体装置２２２の周縁部のまわりに形成することができる。１つの態様では、第２の領域２１８は、第２のスロット、第２のチャネル、第２の溝、第２のトレンチなどとすることができる。１つの態様では、レーザ装置１２００は、半導体ウェハ２０２および第１の装置面２０６の上方で動作するように配置することができる。レーザ光の集束ビーム１２０８は、レンズ１２０２（図１２）によって集中させ集束することができる。レーザ光の集束ビーム１２０８は、レーザ光の集束ビーム１２０８が第１の領域２１６を突き抜けるように、複数の能動装置部分２０４の間で半導体ウェハ２０２を横切って走査することが（レーザ装置１２００、半導体ウェハ２０２、またはその両方を相対的に動かすことによって）できる。
１つの態様では、レーザ光の集束ビーム１２０８は、第１の領域２１６を底部２２４まで突き抜ける。このようにして、第２の領域２１８は、図４に図示されているように、第１の領域２１６と実質的に同一の広がりを持ち一直線に並ぶようなパターンで形成することができる。１つの態様では、第１の領域２１６と第２の領域２１８は、一方を他方の上に配置することができる。１つの態様では、第１の領域２１６と第２の領域２１８は接続することができる。１つの態様では、第１の領域２１６と第２の領域２１８は、直接接続することができる。１つの態様では、第１の領域２１６と第２の領域２１８は一直線に並べることができる。１つの態様では、第１の領域２１６の軸と第２の領域２１８の軸は隣接することができる。コントローラ１２５０（図１２）が、レーザ装置１２００の動作と、レーザ光の集束ビーム１２０８と半導体ウェハ２０２の間の相対的な動きとを制御するために設けられてもよい。一代替態様では、第２の領域２１８は、第２の装置面２１２から基板２０８の中へ延びることができ、レーザ装置１２００は、半導体ウェハ２０２および第２の装置面２１２の下に配置することができる。
上述の走査動作中に、レーザ光の集束ビーム１２０８は、半導体ウェハ２０２内に位置し得る焦点２５０をレーザ光の集束ビーム１２０８が有するように、生成することができる。１つの態様では、焦点２５０は、第１の装置面２０６と下面２２０の間にあるように制御される。１つの態様では、焦点２５０は、第１の装置面２０６と第２装置面２１２の間にあるように制御される。１つの態様では、焦点２５０は、底部２２４と下面２２０の間にあるように制御される。１つの態様では、焦点２５０は、底部２２４と第２の装置面２１２の間にあるように制御される。
１つの態様では、レーザ光の集束ビーム１２０８は、焦点２５０が基板２０８内に位置し、また、底部２２４から第２の装置面２１２まで移動するように、生成される。１つの態様では、レーザ光の集束ビーム１２０８は、焦点２５０が基板２０８内に置かれ、半導体ウェハ２０２の材料が除去されるにつれて底部２２４から下面２２０まで移動するように、生成される。具体的には、焦点２５０は、レーザ光１２０８のエネルギーが最適な切削速度および品質をもたらすように、第２の領域２１８を形成している間移動する。いくつかの態様によれば、レーザ光１２０８の集束ビームは、第２の領域２１８の幅にわたって実質的に均一である。
いくつかの態様によれば、レーザ装置１２００は、ガスレーザ、化学レーザ、金属蒸気レーザ、固体レーザ、および／または半導体レーザとして実施することができる。いくつかの態様によれば、レーザ装置１２００は、紫外線レーザとすることができる。
いくつかの態様によれば、レーザ装置１２００は、レーザ光のビーム１２０８を特定のパワーで出力するように制御することができる。１つの態様では、レーザ装置１２００の特定のパワーは、１ワット～２５ワット、２ワット～１２ワット、２ワット～４ワット、４ワット～６ワット、６ワット～８ワット、８ワット～１０ワット、１０ワット～１２ワット、１２ワット～１４ワット、１４ワット～１６ワット、１６ワット～１８ワット、１８ワット～２０ワット、２０ワット～２２ワット、または２２ワット～２５ワットとすることができる。１つの態様では、レーザ装置１２００の特定のパワーは、上記の範囲内で変えることができる。
１つの態様では、第２のダイシング方法によって半導体ウェハを切削すること（ブロック１０４）を含む、半導体ウェハをダイシングするプロセス（ブロック１００）は、第１の装置面２０６、半導体ウェハ２０２の上面、および／または半導体ウェハ２０２の最上面の上方にレーザ光１２０８を発生させるレーザ装置１２００によって第２の領域２１８を形成することを含む。この関連で、第２の手段および／またはレーザ装置１２００は、メタライゼーション層２１４を含む任意の金属層を除去する。この関連で、半導体ウェハをダイシングするプロセス（ブロック１００）では、ストリートを形成する必要がない。したがって、半導体ウェハをダイシングするプロセス（ブロック１００）では、半導体ウェハ２０２のどの層もエッチングする必要がないことがある。それゆえに、半導体ウェハをダイシングするプロセス（ブロック１００）は、欠陥を低減させ、半導体製造時間および／または半導体製造費用を低減させる。
１つの態様では、第２のダイシング方法によって半導体ウェハを切削すること（ブロック１０４）を含む、半導体ウェハをダイシングするプロセス（ブロック１００）は、第２の装置面２１２および／または下面２２０に向けてレーザ光１２０８を発生させるレーザ装置１２００によって第２の領域２１８を形成することを含む。この関連で、第２の装置面２１２および／または下面２２０との両方は、能動装置部分２０４から、さらに第１の領域２１６から物理的に遠くに位置している。この物理的な離隔により、能動装置部分２０４の望ましくない熱損傷が低減する。
図５は、本開示による、初期処理後の半導体ウェハの部分断面図である。
特に、図５は、第２の領域２１８の形成後の半導体ウェハ２０２を示す。この関連で、第２の領域２１８は、基板２０８の一部分、メタライゼーション層２１４の一部分、および第２の領域２１８に沿って位置する半導体ウェハ２０２の任意の他の層を除去することによって、複数の能動装置部分２０４の間の基板２０８に形成することができる。
特に、レーザ装置１２００の動作には、半導体ウェハ２０２の材料の内部アブレーション、第２の領域２１８内の基板２０８の基板材料のアブレーション、第２の領域２１８内のメタライゼーション層２１４の材料のアブレーション、および／または第２の領域２１８内の他の任意の層の材料のアブレーションが含まれ得る。
除去された材料は、半導体ウェハ２０２の第２の領域２１８の下部開口部から脱出すること、再堆積すること、または流出して移動し半導体ウェハ２０２内にとどまることがある。１つの態様では、アブレーションには、半導体ウェハ２０２の材料を溶融または気化することが含まれ得る。たとえば、アブレーションには、単結晶ＳｉＣを溶融または気化させること、結晶境界を気化させること、および／または同様のことが含まれ得る。この関連で、半導体ウェハ２０２の追加層もまた、金属化層２１４を含めて除去することができる。１つの態様では、材料は、材料が取り除かれるように第２の領域２１８から完全に除去することができ、残りの面は、第１の領域２１６とともに第１の装置面２０６から第２の装置面２１２および／または下面２２０まで開いていてもよい第２の領域２１８を画定する。
以上のようにして、図５に示された半導体装置２２２が形成される。
図６は、図５による初期処理後の部分的な半導体ウェハの詳細な断面図を示す。
特に、図６は、鋸装置１１００によって形成された第１の領域２１６が、第１の壁２２６と第２の壁２２８の間に幅Ｗ１を有し得ること、および鋸装置１１００によって形成された第１の領域２１６が、第１の装置面２０６と底部２２４の間に深さＤ１を有し得ることを示す。いくつかの態様では、幅Ｗ１は、２０μｍ～１００μｍ、２０μｍ～２５μｍ、２５μｍ～３０μｍ、３０μｍ～４０μｍ、４０μｍ～５０μｍ、５０μｍ～６０μｍ、６０μｍ～７０μｍ、７０μｍ～８０μｍ、８０μｍ～９０μｍ、または９０μｍ～１００μｍの範囲を有し得る。
いくつかの態様では、深さＤ１は、５μｍ～１５０μｍ、５μｍ～１０μｍ、１０μｍ～１５μｍ、１５μｍ～２０μｍ、２０μｍ～２５μｍ、２５μｍ～３０μｍ、３０μｍ～４０μｍ、４０μｍ～５０μｍ、５０μｍ～６０μｍ、６０μｍ～７０μｍ、７０μｍ～８０μｍ、８０μｍ～９０μｍ、９０μｍ～１００μｍ、１００μｍ～１１０μｍ、１１０μｍ～１２０μｍ、１２０μｍ～１３０μｍ、１３０μｍ～１４０μｍ、または１４０μｍ～１５０μｍの範囲を有し得る。
いくつかの態様では、深さＤ１は、基板２０８の厚さと、メタライゼーション層２１４の厚さと、半導体ウェハ２０２に付随する任意の追加の層または介在する層の厚さとを合わせたものの５０％～９９％、５０％～６０％、６０％～７０％、７０％～８０％、８０％～９０％、９０％～９９％と等しくすることができる。いくつかの態様では、深さＤ１は、基板２０８の厚さと、メタライゼーション層２１４の厚さと、半導体ウェハ２０２に付随する任意の追加の層または介在する層の厚さとを合わせたものの３０％、４０％、５０％、６０％、７０％、８０％、または９０％を超えるものとすることができる。
いくつかの態様では、深さＤ１は、基板２０８の厚さと、半導体ウェハ２０２に付随する任意の追加または介在する層の厚さとを合わせたものの５０％～９９％、５０％～６０％、６０％～７０％、７０％～８０％、８０％～９０％、９０％～９９％と等しくすることができる。いくつかの態様では、深さＤ１は、基板２０８の厚さと、半導体ウェハ２０２に付随する任意の追加または介在する層の厚さとを合わせたものの３０％、４０％、５０％、６０％、７０％、８０％、または９０％を超えるものとすることができる。
いくつかの態様では、深さＤ１は、半導体ウェハ２０２に付随する基板２０８の厚さの５０％～９９％、５０％～６０％、６０％～７０％、７０％～８０％、８０％～９０％、９０％～９９％と等しくすることができる。いくつかの態様では、深さＤ１は、半導体ウェハ２０２に付随する基板２０８の厚さの３０％、４０％、５０％、６０％、７０％、８０％、または９０％を超えるものとすることができる。
いくつかの態様では、深さＤ１は、半導体ウェハ２０２の厚さの５０％～９９％、５０％～６０％、６０％～７０％、７０％～８０％、８０％～９０％、９０％～９９％と等しくすることができる。いくつかの態様では、深さＤ１は、半導体ウェハ２０２の厚さの３０％、４０％、５０％、６０％、７０％、８０％、または９０％を超えるものとすることができる。
図６は、レーザ装置１２００によって形成された第２の領域２１８が、第１の壁２３６と第２の壁２３８との間に幅Ｗ２を有し得ること、ならびにレーザ装置１２００によって形成された第２の領域２１８が、底部２２４と第２の装置面２１２および／または下面２２０との間に深さＤ２を有し得ることをさらに示す。いくつかの態様では、幅Ｗ２は、５μｍ～１００μｍ、５μｍ～１０μｍ、１０μｍ～１５μｍ、１５μｍ～２０μｍ、２０μｍ～２５μｍ、２５μｍ～３０μｍ、３０μｍ～４０μｍ、４０μｍ～５０μｍ、５０μｍ～６０μｍ、６０μｍ～７０μｍ、７０μｍ～８０μｍ、８０μｍ～９０μｍ、または９０μｍ～１００μｍの範囲を有し得る。
いくつかの態様では、深さＤ２は、５μｍ～１００μｍ、５μｍ～１０μｍ、１０μｍ～１５μｍ、１５μｍ～２０μｍ、２０μｍ～２５μｍ、２５μｍ～３０μｍ、３０μｍ～４０μｍ、４０μｍ～５０μｍ、５０μｍ～６０μｍ、６０μｍ～７０μｍ、７０μｍ～８０μｍ、８０μｍ～９０μｍ、または９０μｍ～１００μｍの範囲を有し得る。
いくつかの態様では、深さＤ２と深さＤ１を合わせたものは、基板２０８の厚さと、メタライゼーション層２１４の厚さと、半導体ウェハ２０２に付随する任意の追加または介在する層の厚さとを合わせたものと等しくすることができる。いくつかの態様では、深さＤ２と深さＤ１を合わせたものは、半導体ウェハ２０２の厚さと等しくすることができる。いくつかの態様では、深さＤ２と深さＤ１を合わせたものは、基板２０８の厚さと、メタライゼーション層２１４の厚さと、半導体ウェハ２０２に付随する任意の追加または介在する層の厚さとを合わせたものの８０％～１００％、８０％～８５％、８５％～９５％、９５％～９８％、９８％～９９％、９９％～１００％と等しくすることができる。いくつかの態様では、深さＤ２と深さＤ１を合わせたものは、半導体ウェハ２０２の厚さの８０％～１００％、８０％～８５％、８５％～９５％、９５％～９８％、９８％～９９％、９９％～１００％と等しくすることができる。
いくつかの態様では、深さＤ２と深さＤ１を合わせたものは、基板２０８の厚さとメタライゼーション層２１４の厚さを足したものに等しくすることができる。いくつかの態様では、幅Ｗ１は幅Ｗ２よりも大きくすることができる。幅Ｗ１、幅Ｗ２、深さＤ１、および深さＤ２は、装置ごとおよび場所ごとに変わり得るので、これらの値のそれぞれは、本開示と合致する様々な態様においては平均または平均値を表すことがある。
図７は、本開示による初期処理後の半導体ウェハの部分透視図を示す。
特に、図７は、半導体ウェハをダイシングしたプロセス（図１のブロック１００）の後、ならびに半導体ウェハから半導体装置をシンギュレーションおよび／または分離したプロセス（ブロック１０６）の後の半導体装置２２２を示す。より具体的には、図７に示されるように、半導体装置２２２の裏面または下面２２０／第２の装置面２１２の細部が示されている。さらに、第２の領域２１８の面、および第２の領域２１８の第１の壁２３６／第２の壁２３８が図示され、また、第１の領域２１６の面、および第１の領域２１６の第１の壁２２６／第２の壁２２８が図示されている。
特に、図７は、本開示による半導体ウェハをダイシングするプロセス（図１のブロック１００）には明白な欠陥が含まれないこと、または含まれる欠陥の密度が少なくとも低減されていることを示す。この関連で、図７はさらに、本開示による半導体ウェハをダイシングするプロセス（図１のブロック１００）により、明白な欠陥を含まないように、または含まれる欠陥の密度が少なくとも低減されるように開示プロセスを利用した予想外の結果が得られることを示す。
図８は、本開示による初期処理後の半導体ウェハの部分透視図を示す。
特に、図８は、半導体ウェハをダイシングしたプロセス（図１のブロック１００）の後、ならびに半導体ウェハから半導体装置をシンギュレーションおよび／または分離したプロセス（ブロック１０６）の後の半導体装置２２２を示す。より具体的には、図８に示されるように、半導体装置２２２の、前面または第１の装置面２０６と複数の能動装置部分２０４のうちの少なくとも１つとの細部が示されている。さらに、第２の領域２１８の面、および第２の領域２１８の第１の壁２３６／第２の壁２３８が図示され、また、第１の領域２１６の面、および第１の領域２１６の第１の壁２２６／第２の壁２２８が図示されている。
特に、図８は、本開示による半導体ウェハをダイシングするプロセス（図１のブロック１００）には明白な欠陥が含まれないこと、または含まれる欠陥の密度が少なくとも低減されていることを示す。この関連で、図８はさらに、本開示による半導体ウェハをダイシングするプロセス（図１のブロック１００）により、明白な欠陥を含まないように、または含まれる欠陥の密度が少なくとも低減されるように開示プロセスを利用した予想外の結果が得られることを示す。
図９は、本開示による初期処理後の半導体ウェハの底面図を示す。
特に、図９は、半導体ウェハから半導体装置をシンギュレーションおよび／または分離するプロセス（ブロック１０６）より前に半導体ウェハをダイシングしたプロセス（図１のブロック１００）の後の、半導体装置２２２を示す。より具体的には、図９に示されているように、半導体装置２２２の裏面または下面２２０／第２の装置面２１２の細部が示されている。さらに、第２の領域２１８および第１の領域２１６が図示されている。
特に、図９は、本開示による半導体ウェハをダイシングするプロセス（図１のブロック１００）には明白な欠陥が含まれないこと、または含まれる欠陥の密度が少なくとも低減されていることを示す。この関連で、図９はさらに、本開示による半導体ウェハをダイシングするプロセス（図１のブロック１００）により、明白な欠陥を含まないように、または含まれる欠陥の密度が少なくとも低減されるように開示プロセスを利用した予想外の結果が得られることを示す。
図１０は、本開示による初期処理後の半導体ウェハの底面図を示す。
本開示のいくつかの態様では、複数の能動装置部分２０４は、ストリート構造を形成する必要がない。しかし、場合によっては、ストリート構造が依然として利用されることもある。この関連で、図１０は、複数の能動装置部分２０４が少なくとも１つのストリート構造２６０によって分離され得る一態様を示す。いくつかの態様によれば、下面２２０は、基板２０８の第２の装置面２１２まで完全にエッチングすることができ、それにより、第２の装置面２１２の露出したストリップが各ストリート構造２６０を画定する。
特に、図１０は、本開示による半導体ウェハをダイシングするプロセス（図１のブロック１００）には明白な欠陥が含まれないこと、または含まれる欠陥の密度が少なくとも低減されていることを示す。この関連で、図１０はさらに、本開示による半導体ウェハをダイシングするプロセス（図１のブロック１００）により、明白な欠陥を含まないように、または含まれる欠陥の密度が少なくとも低減されるように開示プロセスを利用した予想外の結果が得られることを示す。
図１１は、本開示による鋸切削装置の概略図を示す。
図１１に図示された鋸装置１１００は、半導体ウェハ２０２に第１の領域２１６を生成するように実施することができる。しかし、任意のタイプの半導体ウェハ切削装置が、半導体ウェハ２０２に第１の領域２１６を生成するために同様に利用されてもよい。鋸装置１１００は、鋸刃１１０８を用いて、半導体ウェハ２０２の基板２０８および／または任意の他の追加層を切削することができる。１つの態様では、鋸刃１１０８は、モータ１１０６によって回転する丸鋸刃とすることができる。モータ１１０６は、回転駆動のために鋸刃１１０８を取り付けるモータ軸１１８０を含み得る。
鋸装置１１００は、鋸刃１１０８によって、制御されたパターンで切削することができる。第１の領域２１６の幅および深さは、鋸装置１１００にパターン生成設定および鋸設定をすることによって制御可能とすることができる。鋸装置１１００は、パワー、回転速度、線速度、反復、および／または同様のものを含む設定値を有し得る。幾何形状は、コンピュータ支援設計（ＣＡＤ）ファイルから直接生成し、鋸装置１１００にインポートすることができる。他の態様では、鋸装置１１００は、代替的または追加的に、切削のためのパターン認識および／または固定ピッチを利用することができる。設定は、鋸装置１１００がハードウェアおよび／またはソフトウェアによって制御することができる。
鋸装置１１００は、コントローラ１１５０を含み得る。コントローラ１１５０は、鋸装置１１００によって処理されている半導体ウェハ２０２または任意の他の構成要素の位置を検知できる位置センサ１１１２から、センサ出力を受け取ることができる。１つの態様では、位置センサ１１１２は、鋸装置１１００によって処理されている半導体ウェハ２０２または任意の他の構成要素の一部を支持している支持体１１１４の位置を検知することができる。コントローラ１１５０は、鋸装置１１００によって処理されている半導体ウェハ２０２または任意の他の構成要素の所望の位置に第１の領域２１６を形成するために、位置決め装置１１１６を用いて支持体１１１４を移動させることができる。位置決め装置１１１６は、支持体１１１４を所望の位置に位置決めするための１つまたは複数の位置決めモータを含み得る。位置決め装置１１１６は、他の多くの方法でも実現することができる。あるいは、位置決め装置１１１６は、鋸装置１１００を位置決めすることができ、位置センサ１１１２は、支持体１１１４が静止している間に鋸装置１１００の位置を決定することができる。他の態様では、鋸装置１１００と支持体１１１４の両方を移動させることができる。
コントローラ１１５０は、プロセッサ１１５２を含み得る。このプロセッサ１１５２は、電源１１５４、メモリ１１５６、クロック１１５８、アナログデジタル変換器（Ａ／Ｄ）１１６０、入力／出力（Ｉ／Ｏ）ポート１１６２などに動作可能に接続することができる。プロセッサ１１５２は、鋸刃１１０８を動作させて、パターン生成によって第１の領域２１６の幅Ｗ１および深さＤ１が生じるように鋸装置１１００を制御することができる。プロセッサ１１５２は、特定のパワー、回転速度、線速度、反復、および／または同様のものによって鋸を動作させるように鋸装置１１００を制御することができる。プロセッサ１１５２は、メモリ１１５６に記憶されたコンピュータ支援設計（ＣＡＤ）ファイルに基づいて鋸を動作させるように鋸装置１１００を制御することができる。
入力／出力（Ｉ／Ｏ）ポート１１６２は、任意の適切に取り付けられた電子装置から信号を受信し、この信号をアナログデジタル変換器（Ａ／Ｄ）１１６０から転送、および／またはプロセッサ１１５２へ転送するように構成することができる。これらの信号には、温度を検知する温度センサ、位置を検知する位置センサ１１１２などからの信号が含まれる。信号がアナログ形式である場合、この信号は、アナログデジタル変換器（Ａ／Ｄ）１１６０を経由して次に進むことができる。この関連で、アナログデジタル変換器（Ａ／Ｄ）１１６０は、アナログ形式の信号を受け取って、この信号を対応するデジタル形式の信号に変換するように構成することができる。
コントローラ１１５０はデジタルアナログ変換器（ＤＡＣ）１１７０を含むことができ、この変換器は、プロセッサ１１５２からデジタル形式信号を受け取って、この信号をアナログ形式に変換し、そのアナログ信号を入力／出力（Ｉ／Ｏ）ポート１１６２から転送するように構成することができる。このようにして、アナログ信号を利用するように構成された電子装置は、情報を受け取ること、またはプロセッサ１１５２によって駆動することができる。プロセッサ１１５２は、デジタルアナログ変換器（ＤＡＣ）１１７０、Ａ／Ｄ １１６０、および／または入力／出力（Ｉ／Ｏ）ポート１１６２との間で信号を送受信するように構成することができる。プロセッサ１１５２はさらに、クロック１１５８から時間信号を受信するように構成することができる。さらに、プロセッサ１１５２は、ＣＡＤファイルを含んでいるメモリ１１５６との間で電子データを記憶および検索するように構成される。コントローラ１１５０は、表示装置１１６８、入力装置１１６４、および読み出し専用メモリ（ＲＯＭ）１１７２をさらに含み得る。最後に、プロセッサ１１５２は、本明細書に記載された半導体ウェハをダイシングするプロセス（ブロック１００）を実行するための、プロセッサ１１５２によって実行される、メモリ１１５６に記憶されたプログラムを含み得る。
図１２は、本開示によるレーザ切削装置の概略図を示す。
レーザ装置１２００は、半導体ウェハ２０２に第２の領域２１８を生成するために、レーザ彫刻機、レーザパターニングシステム、レーザスクライバー、レーザアブレーション装置などを用いて実施することができる。レーザ装置１２００は、半導体ウェハ２０２、基板２０８、任意の介在層、任意の追加層、および／またはメタライゼーション層２１４を集束レーザ光１２０８によって焼尽すること、または他の方法で除去することができる。
レーザ装置１２００は、集束レーザ光１２０８を用いて、制御されたパターンで第２の領域２１８を形成することができる。第２の領域２１８の幅および深さは、パターン生成またはパターン認識、およびレーザ装置１２００のレーザ設定によって制御可能とすることができる。レーザ装置１２００は、周波数、パワー、速度、ベクトル構成、反復、および／または同様のものを含む設定値を有し得る。幾何形状は、コンピュータ支援設計（ＣＡＤ）ファイルから直接生成し、レーザ装置１２００にインポートすることができる。線密度設定および反復設定は、レーザ装置１２００がハードウェアおよび／またはソフトウェアによって制御することができる。
レーザ装置１２００は、関連するシステムの任意の部分から温度を検知する温度センサからセンサ出力を受け取ることができる、コントローラ１２５０を含み得る。コントローラ１２５０は、レーザ装置１２００によって処理されている半導体ウェハ２０２または任意の他の構成要素の位置を検知できる位置センサ１２１２から、センサ出力を受け取ることができる。１つの態様では、位置センサ１２１２は、レーザ装置１２００によって処理されている半導体ウェハ２０２または任意の他の構成要素の一部を支持している、支持体１２１４の位置を検知することができる。コントローラ１２５０は、レーザ装置１２００によって処理されている半導体ウェハ２０２または任意の他の構成要素の所望の位置に第２の領域２１８を形成するために、位置決め装置１２１６を用いて支持体１２１４を移動させることができる。位置決め装置１２１６は、支持体１２１４を所望の位置に位置決めするための１つまたは複数の位置決めモータを含み得る。位置決め装置１２１６は、他の多くの方法でも実現することができる。あるいは、位置決め装置１２１６は、レーザ装置１２００を位置決めすることができ、位置センサ１２１２は、支持体１２１４が静止している間にレーザ装置１２００の位置を決定することができる。
コントローラ１２５０は、プロセッサ１２５２を含み得る。このプロセッサ１２５２は、電源１２５４、メモリ１２５６、クロック１２５８、アナログデジタル変換器（Ａ／Ｄ）１２６０、入力／出力（Ｉ／Ｏ）ポート１２６２などに動作可能に接続することができる。
プロセッサ１２５２は、レーザを動作させて、パターン生成によって第２の領域２１８の幅および深さが生じるようにレーザ装置１２００を制御することができる。１つの態様では、プロセッサ１２５２は、第２の領域２１８の幅Ｗ２および深さＤ２を生じるようにレーザ装置１２００を制御することができる。プロセッサ１２５２は、特定のパワー、回転速度、線速度、反復、および／または同様のものによってレーザを動作させるようにレーザ装置１２００を制御することができる。プロセッサ１２５２は、メモリ１２５６に記憶されたコンピュータ支援設計（ＣＡＤ）ファイルに基づいてレーザを動作させるようにレーザ装置１２００を制御することができる。
入力／出力（Ｉ／Ｏ）ポート１２６２は、任意の適切に取り付けられた電子装置から信号を受信して、この信号をＡ／Ｄ１２６０から転送、および／またはプロセッサ１２５２へ転送するように構成することができる。これらの信号には、温度を検知する温度センサ、位置を検知する位置センサ１２１２などからの信号が含まれる。信号がアナログ形式である場合、この信号は、アナログデジタル変換器（Ａ／Ｄ）１２６０を経由して次に進むことができる。この関連で、アナログデジタル変換器（Ａ／Ｄ）１２６０は、アナログ形式の信号を受け取って、この信号を対応するデジタル形式の信号に変換するように構成することができる。
コントローラ１２５０はデジタルアナログ変換器（ＤＡＣ）１２７０を含むことができ、この変換器は、プロセッサ１２５２からデジタル形式信号を受け取って、この信号をアナログ形式に変換し、そのアナログ信号を入力／出力（Ｉ／Ｏ）ポート１２６２から転送するように構成することができる。このようにして、アナログ信号を利用するように構成された電子装置は、情報を受け取ること、またはプロセッサ１２５２によって駆動することができる。プロセッサ１２５２は、デジタルアナログ変換器（ＤＡＣ）１２７０、アナログデジタル変換器（Ａ／Ｄ）１２６０および／または入力／出力（Ｉ／Ｏ）ポート１２６２との間で信号を送受信するように構成することができる。プロセッサ１２５２はさらに、クロック１２５８から時間信号を受信するように構成することができる。さらに、プロセッサ１２５２は、ＣＡＤファイルを含むメモリ１２５６との間で電子データを記憶および検索するように構成される。コントローラ１２５０は、表示装置１２６８、入力装置１２６４、および読み出し専用メモリ（ＲＯＭ）１２７２をさらに含み得る。最後に、プロセッサ１２５２は、本明細書に記載された半導体ウェハをダイシングするプロセス（ブロック１００）を実行するための、メモリ１２５６に記憶された、プロセッサ１２５２によって実行されるプログラムを含み得る。
レーザ装置１２００は、利得媒体１２０４と、利得媒体１２０４に通電する機構１２０６と、光フィードバック１２１０を与える装置とを含み得る。利得媒体１２０４は、誘導放出によって利得媒体が光を増幅できるようになる特性を持つ材料とすることができる。利得媒体１２０４を通過する特定の波長の光が増幅されて、パワーが増加され得る。利得媒体１２０４が光を増幅するように、利得媒体１２０４にエネルギーをポンピングプロセスで供給することができる。エネルギーは、電流として、または異なる波長の光として供給することができる。ポンプ光は、閃光ランプから、または別のレーザから供給することができる。レーザは、光共振器を用いて光フィードバック１２１０を実施することができる。１つの態様では、フィードバックは、利得媒体１２０４の両端の一対のミラーによって実施することができる。光はミラー間を往復して利得媒体１２０４を通過し、そのたびに増幅される。通常、２つのミラーの一方の出力カプラは、一部分だけ透明とすることができる。集束されたレーザ光１２０８の一部は、このミラーを通り抜けて漏出し、レンズ１２０２で集束されて第２の領域２１８を形成することができる。しかし、レーザ装置、レーザスクライバー、および／またはレーザ彫刻機の他の実施態様が同様に利用されてもよいことに留意されたい。
本開示は、半導体装置２２２を製造するプロセスにも関する。このプロセスは、基板２０８の上および／または中に材料を堆積および／またはパターニングして、トランジスタ、発光ダイオード（ＬＥＤ）、ダイオード、太陽電池、およびその他の装置などの半導体装置２２２を形成することを含む。その後、本開示のプロセスは、本明細書に記載の半導体ウェハをダイシングするプロセス（ブロック１００）を含む。最後に、本開示のプロセスは、個々のダイを取り付け、封止して個々の装置を形成することを含む。
図１３は、ダイシング欠陥の増加した密度を表示する、初期処理後の例示的な半導体ウェハの上面図を示す。
特に、図１３は、機械鋸だけでダイシングされてダイ４の間にスロット６が形成されている半導体ウェハ２を示す。図１３に示されているように、半導体ウェハ２を貫通して完全に切削する鋸により、チップまたはチップアウトの形で欠陥１０が形成されている。さらに、半導体ウェハ２を貫通して完全に切削するように鋸が利用されたので、その鋸切削プロセスのためにストリート８が形成される必要があった。
この点において、本開示により、少なくとも図７、図８、図９、および図１０に示されるように、明白な欠陥を含まないように、または含まれる欠陥の密度が少なくとも低減されるように開示プロセスを利用した予想外の結果が得られる。この関連で、開示プロセスは、図１３に示された装置の製造プロセスなどの従来技術のプロセスと比較して、より低い欠陥密度を実現する。
したがって、本開示は、より清浄なダイシング、半導体性能の改善、製造時間の短縮、製造コストの削減などをもたらす、半導体ウェハのダイシングの代替解決策を提示している。特に、本開示により、明白な欠陥を含まないように、または含まれる欠陥の密度が少なくとも低減されるように開示プロセスを利用した予想外の結果が得られる。さらに、半導体上に形成されたどの金属層も、ストリートを形成するなどの、除去する必要をなくすことができ、それに応じて、熱を伝達する、および／またはダイを取り付けるための半導体装置の機能は、従来技術の装置と比較して改善することができる。
本開示を例示的な態様に関して説明してきたが、本開示が添付の特許請求の範囲の趣旨および範囲内で修正とともに実施できることが当業者には理解されよう。上で示されたこれらの例は単に例示的なものであり、本開示のすべての実施可能な設計、態様、用途、または修正を網羅的に列挙したものではない。

Claims (27)

  1. 第１の面、第２の面および前記第２の面上に配置された金属層を有する、かつ少なくとも第１の装置領域、第２の装置領域および破断領域を含む半導体ウェハから、半導体装置を形成する方法であって、
    半導体ウェハの第１の面を切削して、前記半導体ウェハを部分的に貫通して延びる第１の領域を形成するステップであって、前記第１の領域が底部を有する、ステップと、
    レーザ光のビームを、前記レーザ光のビームが前記半導体ウェハの前記第１の面と前記第２の面の間の前記半導体ウェハ内に集束するように前記半導体ウェハに向けるステップであって、前記レーザ光のビームが、材料のアブレーションによって前記半導体ウェハをさらに切削して、前記第１の領域と一直線に並んだ第２の領域を形成する、ステップと、
    を含み、
    前記第２の領域が前記金属層を部分的にのみ貫通して延び、
    前記第２の領域がレーザアブレーション領域を含み、前記切削された半導体ウェハの部分が破断領域を含み、
    前記第１の領域が前記半導体ウェハの厚さの５０％～９９％の前記半導体ウェハへの深さを有する、
    方法。
  2. 前記第１の領域を形成するステップが、鋸で前記第１の領域を、前記半導体ウェハの前記第１の面の中へソーイングすることを含む、請求項１に記載の方法。
  3. レーザ光のビームを前記半導体ウェハに向ける前記ステップが、前記レーザ光のビームを前記第１の領域内で方向付けして、前記第２の領域を形成することをさらに含む、請求項１に記載の方法。
  4. 前記第１の領域内で前記レーザ光のビームを方向付ける前記ステップでは、前記半導体ウェハを分離して第１のダイおよび第２のダイを形成し、前記第１のダイが前記第１の装置領域を含み、前記第２のダイが前記第２の装置領域を含む、請求項３に記載の方法。
  5. 前記第１の領域が、前記第１の装置領域と前記第２の装置領域との間の前記半導体ウェハの部分の中への、前記半導体ウェハの前記部分の厚さの少なくとも５０％の深さを有する、請求項１に記載の方法。
  6. 前記レーザ光のビームを向ける前記ステップは、前記レーザ光のビームが前記半導体ウェハの材料のアブレーションを生じさせるように行われる、請求項１に記載の方法。
  7. 前記レーザ光のビームを向ける前記ステップが、前記半導体ウェハの前記第１の面の上方に配置されたレーザ装置で前記レーザ光のビームを方向付けることを含む、請求項１に記載の方法。
  8. 前記第１の装置領域および前記第２の装置領域を、前記半導体ウェハの前記第１の面の上または中に少なくとも１つの装置層を形成することによって製造するステップをさらに含む、請求項１に記載の方法。
  9. 前記第１の装置領域および前記第２の装置領域がそれぞれ、第１のトランジスタおよび第２のトランジスタを含み、
    前記半導体ウェハが炭化ケイ素を含む、
    請求項８に記載の方法。
  10. 前記第１の装置領域および前記第２の装置領域がそれぞれ、第１の高電子移動度トランジスタ（ＨＥＭＴ）および第２の高電子移動度トランジスタ（ＨＥＭＴ）を含み、
    前記半導体ウェハが炭化ケイ素を含む、
    請求項８に記載の方法。
  11. 前記第１の装置領域および前記第２の装置領域がそれぞれ、第１の発光ダイオード（ＬＥＤ）および第２の発光ダイオード（ＬＥＤ）を含む、請求項８に記載の方法。
  12. 第１の面、第２の面および装置領域を備えるダイであって、
    前記ダイが、前記ダイの周辺部に沿って前記第１の面と前記第２の面の間に第１の領域の底部まで部分的に延びる第１の領域を含み、
    前記ダイがさらに、前記ダイの周辺部に沿って前記第１の面と前記第２の面の間に、前記第１の領域の底部から前記第２の面に向かって延びる第２の領域を含み、前記第１の領域が前記第２の領域と一直線に並び、
    前記第２の面上に配置された金属層を含み、
    前記第２の領域が前記金属層を部分的にのみ貫通して延び、
    前記第１の領域が鋸切削領域を含み、前記第２の領域がレーザアブレーション領域を含み、前記ダイの周辺部に沿った前記第１の領域および前記第２の領域を含む前記ダイの部分が破断領域を含み、
    前記第１の領域が前記ダイの厚さの５０％～９９％の前記ダイへの深さを有する、
    ダイ。
  13. 前記第１の領域が、第１の手段で前記第１の領域を前記ダイの前記第１の面にソーイングすることによって構造化され配置され、前記第１の手段が鋸を含み、前記第２の領域が、前記第１の領域の底部と前記第２の面の間に集束されたレーザ光のビームによって構造化され配置され、前記レーザ光のビームが、材料のアブレーションによって前記第２の領域を形成するように構成される、請求項１２に記載のダイ。
  14. 前記装置領域がトランジスタを含み、前記ダイが炭化ケイ素を含む、請求項１２に記載のダイ。
  15. 前記装置領域が高電子移動度トランジスタ（ＨＥＭＴ）を含む、請求項１２に記載のダイ。
  16. 前記装置領域が発光ダイオード（ＬＥＤ）を含む、請求項１２に記載のダイ。
  17. 第１の面および第２の面を有する、かつ少なくとも第１の装置領域および第２の装置領域を含む半導体ウェハから、半導体装置を形成する方法であって、
    半導体ウェハの第１の面を切削して、前記半導体ウェハを部分的に貫通して延びる第１の領域を形成するステップと、
    レーザ光のビームを、前記レーザ光のビームが前記半導体ウェハの前記第１の面と前記第２の面の間の前記半導体ウェハ内に集束するように前記半導体ウェハに向けるステップであって、前記レーザ光のビームが、材料のアブレーションによって前記半導体ウェハをさらに切削して第２の領域を形成する、ステップと、
    を含み、
    レーザ光のビームを前記半導体ウェハに向ける前記ステップが、前記レーザ光のビームを前記第１の領域内で方向付けして前記第２の領域を形成することをさらに含み、
    前記第２の領域が金属層を部分的にのみ貫通して延び、
    前記切削された半導体ウェハの部分が破断領域を含み、
    前記第１の領域が前記半導体ウェハの厚さの５０％～９９％の前記半導体ウェハへの深さを有する、
    方法。
  18. 前記第１の領域内でレーザ光のビームを方向付ける前記ステップでは、前記半導体ウェハを分離して第１のダイおよび第２のダイを形成し、前記第１のダイが前記第１の装置領域を含み、前記第２のダイが前記第２の装置領域を含む、請求項１７に記載の方法。
  19. 前記レーザ光のビームを向ける前記ステップは、前記レーザ光のビームが前記半導体ウェハの材料のアブレーションを生じさせるように行われる、請求項１７に記載の方法。
  20. 前記レーザ光のビームを向ける前記ステップが、前記半導体ウェハの前記第１の面の上方に配置されたレーザ装置で前記レーザ光のビームを方向付けることを含む、請求項１７に記載の方法。
  21. 前記第１の装置領域および前記第２の装置領域を、前記半導体ウェハの前記第１の面の上または中に少なくとも１つの装置層を形成することによって製造するステップをさらに含む、請求項１７に記載の方法。
  22. 前記第１の装置領域および前記第２の装置領域がそれぞれ、第１のトランジスタおよび第２のトランジスタを含み、前記半導体ウェハが炭化ケイ素を含む、請求項２１に記載の方法。
  23. 前記第１の装置領域および前記第２の装置領域がそれぞれ、第１の高電子移動度トランジスタ（ＨＥＭＴ）および第２の高電子移動度トランジスタ（ＨＥＭＴ）を含み、前記半導体ウェハが炭化ケイ素を含む、請求項２１に記載の方法。
  24. 前記第１の装置領域および前記第２の装置領域がそれぞれ、第１の発光ダイオード（ＬＥＤ）および第２の発光ダイオード（ＬＥＤ）を含む、請求項２１に記載の方法。
  25. 前記第１の領域が、前記ダイの周辺部に沿って前記第１の面と前記第２の面の間に部分的に延び、不均一な切削の発生を低減し、および／または欠陥の発生を低減し、
    前記第２の領域が、前記第１の領域の底部と前記第２の面の間の複数の位置に集束されたレーザ光のビームによって構造化され配置され、前記レーザ光のビームが、材料のアブレーションによって前記第２の領域を形成するように構成される、
    請求項１２に記載のダイ。
  26. 前記鋸切削領域を含む前記ダイの周辺部に沿って前記第１の面と前記第２の面の間に部分的に延びる前記第１の領域が、前記周辺部に沿って前記第１の面と前記第２の面の間に配置された前記レーザアブレーション領域を含む前記第２の領域の形成に先立って構造化され配置される、請求項１２に記載のダイ。
  27. 前記第２の領域が、前記第１の領域の底部と前記第２の面の間の複数の位置に集束されたレーザ光のビームによって構造化され配置され、前記レーザ光のビームが、材料のアブレーションによって前記第２の領域を形成するように構成され、
    前記第１の領域および前記第２の領域が、上下に構造化され配置される、
    請求項１２に記載のダイ。
JP2021573812A 2019-06-13 2020-06-12 半導体ウェハをダイシングする方法およびこの方法によって作製された半導体装置 Active JP7465288B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US16/440,063 2019-06-13
US16/440,063 US11289378B2 (en) 2019-06-13 2019-06-13 Methods for dicing semiconductor wafers and semiconductor devices made by the methods
PCT/US2020/037440 WO2020252265A1 (en) 2019-06-13 2020-06-12 Methods for dicing semiconductor wafers and semiconductor devices made by the methods

Publications (2)

Publication Number Publication Date
JP2022536751A JP2022536751A (ja) 2022-08-18
JP7465288B2 true JP7465288B2 (ja) 2024-04-10

Family

ID=73744750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021573812A Active JP7465288B2 (ja) 2019-06-13 2020-06-12 半導体ウェハをダイシングする方法およびこの方法によって作製された半導体装置

Country Status (6)

Country Link
US (2) US11289378B2 (ja)
EP (1) EP3963623A4 (ja)
JP (1) JP7465288B2 (ja)
KR (1) KR20220031016A (ja)
CN (1) CN113939898A (ja)
WO (1) WO2020252265A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210202318A1 (en) * 2019-12-27 2021-07-01 Micron Technology, Inc. Methods of forming semiconductor dies with perimeter profiles for stacked die packages
US20230317521A1 (en) * 2022-03-31 2023-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Method for dicing a semiconductor wafer structure

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151924A (ja) 2001-08-28 2003-05-23 Tokyo Seimitsu Co Ltd ダイシング方法およびダイシング装置
JP2006073690A (ja) 2004-09-01 2006-03-16 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2008053500A (ja) 2006-08-25 2008-03-06 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2010067682A (ja) 2008-09-09 2010-03-25 Casio Comput Co Ltd 半導体装置の製造方法
JP2016134523A (ja) 2015-01-20 2016-07-25 株式会社東芝 半導体装置及びその製造方法
JP2016207808A (ja) 2015-04-21 2016-12-08 株式会社ディスコ ウェーハの加工方法
JP2018156973A (ja) 2017-03-15 2018-10-04 株式会社ディスコ ウェーハの加工方法
JP2019068013A (ja) 2017-10-05 2019-04-25 株式会社ディスコ パッケージ基板の加工方法、保護テープ
JP2019087628A (ja) 2017-11-07 2019-06-06 株式会社荏原製作所 デバイスが形成された基板を個々のチップに分割するための方法および装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6195544A (ja) * 1984-10-17 1986-05-14 Hitachi Ltd ペレタイズ方法
JP3509985B2 (ja) * 1995-03-24 2004-03-22 三菱電機株式会社 半導体デバイスのチップ分離方法
SG139508A1 (en) 2001-09-10 2008-02-29 Micron Technology Inc Wafer dicing device and method
JP2003332270A (ja) * 2002-05-15 2003-11-21 Renesas Technology Corp 半導体装置およびその製造方法
US6945844B2 (en) 2002-07-26 2005-09-20 Cree, Inc. Methods for dynamically controlling a semiconductor dicing saw
JP2005064230A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP2005064231A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
US7005317B2 (en) * 2003-10-27 2006-02-28 Intel Corporation Controlled fracture substrate singulation
US7008861B2 (en) 2003-12-11 2006-03-07 Cree, Inc. Semiconductor substrate assemblies and methods for preparing and dicing the same
US7550367B2 (en) * 2004-08-17 2009-06-23 Denso Corporation Method for separating semiconductor substrate
US9034731B2 (en) * 2005-02-03 2015-05-19 Stats Chippac Ltd. Integrated, integrated circuit singulation system
JP2006253402A (ja) * 2005-03-10 2006-09-21 Nec Electronics Corp 半導体装置の製造方法
JP4809632B2 (ja) * 2005-06-01 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4942313B2 (ja) * 2005-07-07 2012-05-30 株式会社ディスコ ウエーハのレーザー加工方法
US7176053B1 (en) 2005-08-16 2007-02-13 Organicid, Inc. Laser ablation method for fabricating high performance organic devices
KR20130086057A (ko) 2005-09-16 2013-07-30 크리 인코포레이티드 실리콘 카바이드 전력 소자들을 그 상에 가지는 반도체 웨이퍼들의 가공방법들
JP2007134454A (ja) * 2005-11-09 2007-05-31 Toshiba Corp 半導体装置の製造方法
WO2007055010A1 (ja) * 2005-11-10 2007-05-18 Renesas Technology Corp. 半導体装置の製造方法および半導体装置
US8629532B2 (en) * 2007-05-08 2014-01-14 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor wafer with assisting dicing structure and dicing method thereof
US8211781B2 (en) * 2008-11-10 2012-07-03 Stanley Electric Co., Ltd. Semiconductor manufacturing method
JP5487749B2 (ja) 2009-06-17 2014-05-07 富士通株式会社 半導体装置及びその製造方法
JP5758116B2 (ja) * 2010-12-16 2015-08-05 株式会社ディスコ 分割方法
US8809120B2 (en) * 2011-02-17 2014-08-19 Infineon Technologies Ag Method of dicing a wafer
EP2762286B1 (en) 2013-01-31 2015-07-01 ams AG Dicing method
JP6189208B2 (ja) * 2013-12-26 2017-08-30 株式会社ディスコ ウエーハの加工方法
DE102015100783A1 (de) * 2015-01-20 2016-07-21 Infineon Technologies Ag Verfahren zum Zertrennen eines Wafers und Halbleiterchip
JP6478801B2 (ja) * 2015-05-19 2019-03-06 株式会社ディスコ ウエーハの加工方法
JP2018125479A (ja) * 2017-02-03 2018-08-09 株式会社ディスコ ウェーハの加工方法
JP6890885B2 (ja) * 2017-04-04 2021-06-18 株式会社ディスコ 加工方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003151924A (ja) 2001-08-28 2003-05-23 Tokyo Seimitsu Co Ltd ダイシング方法およびダイシング装置
JP2006073690A (ja) 2004-09-01 2006-03-16 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2008053500A (ja) 2006-08-25 2008-03-06 Disco Abrasive Syst Ltd ウエーハの分割方法
JP2010067682A (ja) 2008-09-09 2010-03-25 Casio Comput Co Ltd 半導体装置の製造方法
JP2016134523A (ja) 2015-01-20 2016-07-25 株式会社東芝 半導体装置及びその製造方法
JP2016207808A (ja) 2015-04-21 2016-12-08 株式会社ディスコ ウェーハの加工方法
JP2018156973A (ja) 2017-03-15 2018-10-04 株式会社ディスコ ウェーハの加工方法
JP2019068013A (ja) 2017-10-05 2019-04-25 株式会社ディスコ パッケージ基板の加工方法、保護テープ
JP2019087628A (ja) 2017-11-07 2019-06-06 株式会社荏原製作所 デバイスが形成された基板を個々のチップに分割するための方法および装置

Also Published As

Publication number Publication date
US20220216108A1 (en) 2022-07-07
WO2020252265A1 (en) 2020-12-17
US20200395246A1 (en) 2020-12-17
CN113939898A (zh) 2022-01-14
KR20220031016A (ko) 2022-03-11
EP3963623A4 (en) 2023-06-07
EP3963623A1 (en) 2022-03-09
US11289378B2 (en) 2022-03-29
JP2022536751A (ja) 2022-08-18

Similar Documents

Publication Publication Date Title
KR101178361B1 (ko) 반도체 칩의 제조 방법
US7008861B2 (en) Semiconductor substrate assemblies and methods for preparing and dicing the same
US9666677B1 (en) Manufacturable thin film gallium and nitrogen containing devices
US8216867B2 (en) Front end scribing of light emitting diode (LED) wafers and resulting devices
US20220216108A1 (en) Methods for dicing semiconductor wafers and semiconductor devices made by the methods
KR20070042214A (ko) 질화물 반도체 발광 다이오드 및 그 제조방법
JP2010109015A (ja) 半導体発光素子の製造方法
KR101758082B1 (ko) 질화물 반도체 소자의 제조 방법
JP2009032970A (ja) 窒化物半導体素子の製造方法
CN102117769A (zh) 发光二极管芯片的制备方法
CN108666212B (zh) 一种led芯片制作方法
US20170207366A1 (en) Ultrathin solid state dies and methods of manufacturing the same
KR100752717B1 (ko) 수직구조 질화갈륨계 발광 다이오드 소자의 제조방법
JP5564799B2 (ja) 窒化ガリウム系半導体電子デバイスを作製する方法
WO2012089074A1 (en) Method for manufacturing light emitting diode chip
JP2005012206A (ja) 窒化物系半導体素子およびその製造方法
KR20060080827A (ko) 발광 소자의 에피층에서 사파이어 기판을 이탈시키는 방법
KR101308127B1 (ko) 발광 다이오드의 제조 방법
US7696068B2 (en) Method for manufacturing vertical light-emitting diode
KR100752721B1 (ko) 수직구조 질화갈륨계 ｌｅｄ 소자의 제조방법
JP2007109783A (ja) 半導体装置およびその製造方法
US8921204B2 (en) Method for fabricating semiconductor dice by separating a substrate from semiconductor structures using multiple laser pulses
JP4656888B2 (ja) 基板の分割方法
US20220352027A1 (en) Semiconductor chip and method for manufacturing the same
JP2010245338A (ja) 窒化物半導体発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231207

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240229

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240329

R150 Certificate of patent or registration of utility model

Ref document number: 7465288

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150