JP4656888B2 - 基板の分割方法 - Google Patents

基板の分割方法 Download PDF

Info

Publication number
JP4656888B2
JP4656888B2 JP2004229898A JP2004229898A JP4656888B2 JP 4656888 B2 JP4656888 B2 JP 4656888B2 JP 2004229898 A JP2004229898 A JP 2004229898A JP 2004229898 A JP2004229898 A JP 2004229898A JP 4656888 B2 JP4656888 B2 JP 4656888B2
Authority
JP
Japan
Prior art keywords
substrate
electron beam
dividing
semiconductor wafer
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004229898A
Other languages
English (en)
Other versions
JP2005072575A (ja
Inventor
哲三 上田
大助 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2004229898A priority Critical patent/JP4656888B2/ja
Publication of JP2005072575A publication Critical patent/JP2005072575A/ja
Application granted granted Critical
Publication of JP4656888B2 publication Critical patent/JP4656888B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体ウエハのへき開方法及びチップ分離方法に関するものである。
GaN系III-V族窒化物半導体(InGaAlN)は広い禁制帯幅(GaNの室温での禁制帯幅が3.4eV)を有するため、緑色・青色の可視域あるいは紫外といった波長範囲にて高出力の発光ダイオードが実現できる材料であり、既に青色・緑色発光ダイオード、さらには蛍光体を青色あるいは紫外発光ダイオードにより励起することで白色光を得る白色発光ダイオードが商品化されるに至っている。この窒化物半導体を用いた青紫色半導体レーザも次世代高密度光ディスク光源用に開発が進められており、ほぼその実用化の目処が立った段階である。また、窒化物半導体の有する、大きな飽和ドリフト速度や高耐圧といった利点を活かした高周波高出力電子デバイスも将来が有望視されており、研究開発が活発に行われている。
一般に窒化物半導体の結晶成長にはサファイア基板やSiC基板といった熱的に安定な基板を用い、その上に有機金属気相成長法(Metal Organic Chemical Vapor Deposition: MOCVD)により、半導体層をエピタキシャル成長させる方法が用いられている。また、最近ではGaN基板も入手可能であり、その上への結晶成長も行われている。いずれの場合にも、これらの基板はSi基板やGaAs基板に比べて非常に硬いため、発光ダイオードやトランジスタ集積回路のチップ分離が非常に困難である。よって、チップ分離には、例えばダイヤモンドブレードを使ってダイシングを行う方法が一般的に用いられるが、チップ欠けが多発したり、再現性良く四角形にダイシングすることが困難であったりするという問題がある。また半導体レーザを作製する場合には、へき開により共振器ミラーを形成する必要があるが、このへき開面も同様に平坦な面とすることが困難であるという問題がある。これまでは、例えばサファイア基板やSiC基板に例えばダイヤモンドスクライバーで線状の溝を形成した後に基板に刃状治具を押し付ける形でへき開が行われてきた。前述のダイシング・へき開いずれの場合にも基板あるいはエピタキシャル層の一部をスクライブ線部分で除去する工程を含んでおり、チップ欠けが生じ、またチップ形状が再現性良く四角形に近い形にできないという問題がある。このような問題を解決し、サファイア基板あるいはSiC基板上に窒化物半導体デバイスが形成されてなる窒化物半導体ウエハのへき開やチップ分離を、チップ欠けを生じさせることなく、またチップ形状を再現性良く四角形に近い形で行うことが可能な技術が求められている。
以下、従来の窒化物半導体ウエハのへき開方法及びチップ分離方法について説明する。なお、このへき開方法の一例は、例えば特許文献1、2に示されている。
図10(a)、(b)は従来例における窒化物半導体ウエハのへき開方法を示す外観図及び断面図である。
まず、図10(a)に示す通り、SiC基板1上に例えばMOCVD法によりエピタキシャル成長層2を形成し、InGaAlN半導体レーザを形成する。このエピタキシャル成長層2は具体的には、n型InGaAlNクラッド層、InGaAlN活性層、p型InGaAlNクラッド層を含みInGaAlN活性層は405nmで青紫色レーザ発振する。p型InGaAlNクラッド層がエピタキシャル成長層2表面に形成され、p型InGaAlNクラッド層上にはパターニングされたp型オーミック電極が形成される。続いて、このエピタキシャル成長層2が形成されたSiC基板1の裏面を、SiC基板1が例えば100μm厚程度になるまで研磨した後に、SiC基板1上にn型オーミック電極を形成する。ここではSiC基板の例を示したが、サファイア基板を用いる場合には基板に導電性がないため、p型InGaAlNクラッド層及びInGaAlN活性層を選択的に除去した後に表面に露出したn型InGaAlNクラッド層上にn型オーミック電極が形成される。続いて、SiC基板1裏面に、半導体レーザの共振器長の間隔で、SiC基板1のへき開方向であるa軸方向(<11-20>方向)を向いたスクライブ線22を形成する。スクライブ線22の形成にあたってはダイヤモンドスクライバー21が用いられ、深さ約50μmの溝が形成される。
次に、スクライブ線22の形成後、図10(b)に示す通り、SiC基板1裏面のスクライブ線22に刃状治具5を当て、エピタキシャル成長層2表面より治具6で圧力を加えて複数の半導体レーザチップからなるバー状の窒化物半導体ウエハを形成する。そして、バー状の窒化物半導体ウエハのへき開面7に対する端面反射率向上のためのコーティング、及び上記へき開工程を繰り返し実行して半導体レーザチップが得られる。
図11は従来例における窒化物半導体ウエハのチップ分離方法を示す外観図である。
まず、図11に示す通り、SiC基板1上に例えばMOCVD法によりInGaAlNエピタキシャル成長層16を形成する。このエピタキシャル成長層16は発光ダイオードや電界効果トランジスタ集積回路を構成している。発光ダイオードを構成する場合、エピタキシャル成長層16は具体的には、n型InGaAlN層、InGaAlN活性層、p型InGaAlN層を含みInGaAlN活性層は電流注入により470nmで青色発光する。一方、電界効果トランジスタを構成する場合にはアンドープGaN層上にn型AlGaN層が形成される。続いて、電極形成等のデバイス形成プロセスの完了後にSiC基板1を研磨等により薄膜化する。その後、ダイヤモンドブレード23を用いて、図11に示す通り、xy方向に窒化物半導体ウエハを切断することで、チップ分離を行うことができる。
特開平10−70335号公報 特開2003−332273号公報
しかしながら、従来の窒化物半導体ウエハのへき開方法及びチップ分離方法では、図10及び図11に示すいずれの場合にもダイヤモンドスクライバー等を用いて窒化物半導体ウエハに溝を設けるかあるいは窒化物半導体ウエハを切断せねばならず、チップ欠けが多発したり、チップ形状が再現性良く四角形にできなかったりするといった課題がある。さらに、チップ分離を行う場合には、ダイヤモンドブレードで切断される分のチップ幅を確保する必要があり、結果として、ウエハ1枚から得られるチップ総数が少なくなってチップコストが大きくなるという課題もある。
そこで、本発明は前述の技術的課題に鑑み、窒化物半導体ウエハのへき開方法及びチップ分離方法に適用でき、チップ欠けを生じさせることなく、またチップ形状を再現性良く四角形に近い形にすることが可能な、半導体装置及び基板の分割方法を提供することを第1の目的とする。
また、チップコストを小さくする半導体装置及び基板の分割方法を提供することを第2の目的とする。
上記目的を達成するため、本発明の基板の分割方法は、半導体装置が形成された基板の分割方法であって、前記基板の主面を電子ビームでスキャンしてクラックを発生させる電子ビームスキャン工程を含むことを特徴とする。
これによって、基板としての半導体ウエハを分離する場合には、電子ビーム照射により半導体ウエハ表面が短時間に加熱冷却されたことにより発生したクラックを起点として半導体ウエハが分離されるので、チップ欠けを生じさせることなく、またチップ形状を再現性良く四角形に近い形でチップ分離することが可能となる。さらに、スクライブ部分での半導体ウエハの欠損がなく1枚の半導体ウエハから多くのチップを得ることができるので、チップコストを小さくすることが可能となる。
ここで、前記基板の分割方法は、さらに、前記電子ビームスキャン工程の前に、前記電子ビームでスキャンされる前記基板の主面の少なくとも一部上に金属膜を形成する金属膜形成工程を含んでもよいし、前記金属膜形成工程において、前記基板の主面の前記電子ビームが通過する部分の上に、金属膜を形成してもよいし、前記電子ビームスキャン工程において、前記電子ビームのスキャンは前記基板の端部から開始され、前記金属膜形成工程において、前記電子ビームでスキャンされる前記基板の端部の主面上に金属膜を形成してもよい。
これによって、電子ビーム照射時に基板がチャージアップしにくくなり、電子ビームを再現性良く直線状に照射できるので、基板としての半導体ウエハを分離する場合には、チップ形状を再現性良く四角形に近い形でチップ分離することが可能となる。さらに、分割面の平坦性を向上させることが可能となる。
また、前記電子ビームスキャン工程において、前記電子ビームの電流値を変化させて前記基板の主面をスキャンしてもよい。
これによって、基板としての半導体ウエハを分離する場合には、例えば、大電流の電子ビームでスキャンを行って半導体ウエハにクラックを発生させた後に、小電流の電子ビームでスキャンを行って半導体ウエハを分離することができるので、へき開面に沿った形で半導体ウエハの分離を行えるので、半導体ウエハの分離面の直線性、及び平坦性を向上させることが可能となる。
また、前記電子ビームスキャン工程において、互いに平行となるように直線状に前記電子ビームで複数回スキャンして前記基板をバー状に分割してもよい。
これによって、基板としての半導体ウエハを分離する場合には、例えば半導体レーザの共振器ミラーに適用できる平坦性に優れたへき開面を有するチップが作製可能なチップ分離を実現することが可能となる。さらに、電子ビーム照射のみで、簡便にへき開を行うことができるので、チップコストを小さくすることが可能となる。
また、前記基板の分割方法は、さらに、前記電子ビームスキャン工程の後に、前記基板のバー状の分割により露出した端面をコーティングする第1コーティング工程を含んでもよいし、前記基板の分割方法は、さらに、前記第1バー形成工程の後に、前記基板のバー状の分割により露出した端面をコーティングする第2コーティング工程を含んでもよい。
これによって、基板としての半導体ウエハを分離する場合には、へき開面に反射率の大きなミラーを形成することができるので、例えば低しきい値電流を有する半導体レーザを実現することが可能となる。
また、前記基板の分割方法は、さらに、前記電子ビームスキャン工程の前に、前記電子ビームでスキャンされる前記基板の主面の前記電子ビームが通過しない部分の上に絶縁膜を形成する絶縁膜形成工程を含んでもよい。
これによって、絶縁膜を目印として絶縁膜で覆われていない部分、つまり電子ビームでスキャンされるべき部分に電子ビームを高い位置精度で照射することができるので、直線性に優れたスキャンが可能となり、基板としての半導体ウエハを分離する場合には、半導体ウエハの分離面の直線性、平坦性を更に向上させることが可能となる。
また、前記絶縁膜は、フォトレジストあるいは誘電体絶縁膜であってもよいし、前記基板の分割方法は、さらに、前記電子ビームスキャン工程の後に、前記絶縁膜を除去する絶縁膜除去工程を含んでもよい。
これによって、基板としての半導体ウエハを分離する場合には、半導体ウエハ上に形成された絶縁膜を、例えば有機溶剤や酸等により電子ビームの照射後に容易に除去することができるので、半導体ウエハの分離後に絶縁物の影響がなく、例えば放熱に優れた発光ダイオード等を実現することが可能となる。
また、前記半導体装置は、半導体レーザであってもよい。
これによって、低しきい値電流を有する半導体レーザを実現することが可能となる。
また、前記基板の分割方法は、さらに、前記電子ビームスキャン工程の前に、前記電子ビームでスキャンされる前記基板の主面の前記電子ビームが通過する部分に、不純物を添加、あるいは不純物を含む膜を形成する不純物添加工程を含み、前記電子ビームスキャン工程において、前記電子ビームのスキャンにより前記不純物を拡散させてもよい。
これによって、電子ビームでスキャンされた部分の光学的禁制体幅が、電子ビームでスキャンされていない部分の光学的禁制体幅よりも大きくなり、基板としての半導体ウエハを分離する場合には、チップの分離面付近の光学的禁制体幅が中心部よりも大きくなるので、分離面即ち共振器ミラー面近傍での光密度を低減でき、結果として光学破壊の生じにくい、高出力半導体レーザを実現することが可能となる。
また、前記基板は、InGaAlNから構成される半導体層を有してもよい。
これによって、例えば量子井戸構造を有するInGaAlN層を発光層とする高輝度の可視域あるいは紫外発光ダイオードや、青紫色半導体レーザ、さらにはAlGaN/GaNでの2次元電子ガスをチャネルとする電界効果トランジスタ及びその集積回路を実現することが可能となる。
また、前記基板は、SiC、サファイアあるいはGaNから構成される部分を有してもよい。
これによって、良好な結晶性を有するInGaAlN層を基板に形成できるので、高輝度のInGaAlN系可視域あるいは紫外発光ダイオードや、青紫色半導体レーザ、さらには高移動度のAlGaN/GaN系電界効果トランジスタ及びその集積回路を実現することが可能となる。
また、前記半導体装置は、発光ダイオードであってもよい。
これによって、基板としての半導体ウエハを分離する場合には、チップ欠けの少ない、またチップ形状の安定な発光ダイオードチップを実現することが可能となる。
また、前記半導体装置は、トランジスタあるいはその集積回路であってもよい。
これによって、基板としての半導体ウエハを分離する場合には、チップ欠けの少ない、またチップ形状の安定なトランジスタあるいはその集積回路チップを実現することが可能となる。
また、前記電子ビームスキャン工程において、互いに交差するように直線状に前記電子ビームを複数回スキャンして前記基板をチップ状に分割してもよい。
これによって、基板としての半導体ウエハを分離する場合には、例えば発光ダイオードやトランジスタおよびその集積回路チップを周辺部にて欠損させることなく分離することが可能となる。また、ウエハ内でのチップ数を増加させて、低コストのチップを実現することが可能となる。
また、前記電子ビームスキャン工程において、前記金属膜が形成された前記基板の端部の主面を、互いに平行となるように直線状に前記電子ビームで複数回スキャンし、前記基板の分割方法は、さらに、前記電子ビームスキャン工程の後に、前記クラックを有する前記基板の主面と、前記クラックを有しない前記基板の主面とに圧力を加えて前記基板を分割し、バー状の前記基板を形成する第1バー形成工程を含んでもよい。
これによって、基板としての半導体ウエハを分離する場合には、例えば半導体レーザの共振器ミラーに適用できる平坦性に優れたへき開面を有するチップが作製可能なチップ分離を実現することが可能となる。
また、前記基板の分割方法は、さらに、前記電子ビームスキャン工程の前に、前記電子ビームでスキャンされない前記基板の主面に粘着性シートを貼り付ける貼り付け工程と、前記電子ビームスキャン工程の後に、前記粘着性シートを引っ張って前記基板を分割する引っ張り工程を含んでもよいし、前記粘着性シートは、導電性の粘着性シートであってもよい。
これによって、基板としての半導体ウエハを分離する場合には、分離されたバー状のチップあるいはチップを離散させることなく分離することができるので、これらのチップの実装を行う実装工程を容易にすることが可能となる。
また、本発明は、端部に熱変成層を有する基板から構成されることを特徴とする半導体装置とすることもできる。
これによって、半導体装置がチップである場合には、チップは電子ビーム照射による短時間の加熱冷却を用いた分離方法により半導体ウエハから作製されるので、欠損なく分離された、例えば発光ダイオードやトランジスタおよびその集積回路チップを実現することが可能となる。また、同時に分離部分でのチップ欠損がなく、低コストのチップを実現することが可能となる。
ここで、前記基板は、さらに、前記基板の端部上に形成された金属膜を備えてもよい。
これによって、半導体装置がチップである場合には、チップは電子ビーム照射による短時間の加熱冷却を用いた分離方法により半導体ウエハから作製されるので、分離面の高い直線性、平坦性を有する、例えば発光ダイオードやトランジスタおよびその集積回路チップを実現することが可能となる。
また、前記半導体装置は、半導体レーザであってもよい。
これによって、半導体装置が形成されたチップは電子ビーム照射による短時間の加熱冷却を用いた分離方法により半導体ウエハから作製されるので、チップ欠けの少ない、またチップ形状の安定な半導体レーザチップを実現することが可能となる。
また、前記熱変成層は、ディスオーダされた構造を有してもよい。
これによって、光学破壊の生じにくい、高出力半導体レーザチップを実現することが可能となる。
また、前記基板は、InGaAlNから構成される半導体層を有してもよい。
これによって、半導体装置が形成されたチップは電子ビーム照射による短時間の加熱冷却を用いた分離方法により半導体ウエハから作製されるので、例えば量子井戸構造を有するInGaAlN層を発光層とする高輝度の可視域あるいは紫外発光ダイオードや、青紫色半導体レーザ、さらにはAlGaN/GaNでの2次元電子ガスをチャネルとする電界効果トランジスタ及びその集積回路を実現することが可能となる。
また、前記基板は、SiC、サファイアあるいはGaNから構成される部分を有してもよい。
これによって、高輝度のInGaAlN系可視域あるいは紫外発光ダイオードや、青紫色半導体レーザ、さらには高移動度のAlGaN/GaN系電界効果トランジスタ及びその集積回路を実現することが可能となる。
また、前記半導体装置は、発光ダイオードであってもよい。
これによって、半導体装置が形成されたチップは電子ビーム照射による短時間の加熱冷却を用いた分離方法により半導体ウエハから作製されるので、チップ欠けの少ない、またチップ形状の安定な発光ダイオードチップを実現することが可能となる。
また、前記半導体装置は、トランジスタあるいはその集積回路であってもよい。
これによって、半導体装置が形成されたチップは電子ビーム照射による短時間の加熱冷却を用いた分離方法により半導体ウエハから作製されるので、チップ欠けの少ない、またチップ形状の安定なトランジスタあるいはその集積回路チップを実現することが可能となる。
本発明の基板及びその分割方法によれば、チップ欠けを生じさせることなく、またチップ形状を再現性良く四角形に近い形にすることができる。また、チップコストを小さくすることができる。また、しきい値電流が低い半導体レーザを作製することができる。また、光学破壊の生じにくい高出力半導体レーザを低コストで作製することができる。
以下、本発明の実施形態の半導体装置及び基板の分割方法について、図面を参照しながら説明する。
(第1の実施形態)
図1(a)、(b)は、本発明の第1の実施形態における窒化物半導体ウエハのへき開方法を示す外観図及び断面図である。
まず、図1(a)に示す通り、SiC基板1上にエピタキシャル成長層2を形成し、半導体装置であるInGaAlN青紫色半導体レーザを形成する。このエピタキシャル成長層2は具体的には、n型InGaAlNクラッド層、InGaAlN活性層及びp型InGaAlNクラッド層を含み、InGaAlN活性層は405nmで青紫色レーザ発振する。p型InGaAlNクラッド層がエピタキシャル成長層2表面に形成され、p型InGaAlNクラッド層上には、パターニングされた例えばNi/Au等から構成されるp型オーミック電極が形成される。続いて、エピタキシャル成長層2が形成されたSiC基板1の裏面を、SiC基板1が例えば100μm厚程度になるまで研磨した後に、SiC基板1上にも、例えばNi/Au等から構成されるn型オーミック電極を形成する。ここではSiC基板の例を示したが、サファイア基板を用いる場合には基板に導電性がないため、p型InGaAlNクラッド層及びInGaAlN活性層を選択的に除去した後にエピタキシャル成長層2表面に露出したn型InGaAlNクラッド層上に例えばTi/Al等から構成されるn型オーミック電極が形成される。続いて、窒化物半導体ウエハ端部のエピタキシャル成長層2表面を、図1(a)に示すように互いに平行になるように直線状に電子ビーム3で複数回スキャンする。電子ビーム3は、InGaAlN層のへき開方向であるa軸(<11-20>方向)方向(図1(a)におけるA)に、半導体レーザの共振器長の間隔で照射される。この電子ビーム3の照射により、窒化物半導体ウエハ端部にa軸方向を向いたスクライブ線4が形成される。このスクライブ線4は、電子ビーム3照射により窒化物半導体ウエハ表面が短時間に加熱冷却されたことにより発生したクラックを起点とし発生する。
次に、図1(b)に示す通り、エピタキシャル成長層2表面のスクライブ線4に刃状治具5を当て、SiC基板1裏面より治具6で圧力を加えることにより、スクライブ線4を起点とした窒化物半導体ウエハのへき開がおこわれ、複数の半導体レーザチップからなるバー状の窒化物半導体ウエハが形成される。へき開により露出したバー状の窒化物半導体ウエハ端面のへき開面7は、半導体レーザの端面ミラーとして使用されうる。この工程を繰り返すことにより、例えば半導体レーザの共振器を形成するためのミラーを形成することが可能となる。そして、バー状の窒化物半導体ウエハのへき開面7に対する端面反射率向上のためのコーティング、及び上記へき開工程を繰り返し実行して半導体レーザチップが得られる。
ここでは電子ビームの電流値あるいはスキャン速度は、スクライブ線がへき開方向に平行に、かつ窒化物半導体ウエハ端部のエピタキシャル成長層表面に選択的に形成されるように最適化されている。例えば、電子ビームは、加速電圧60kV、ビーム電流15mAの条件で半導体ウエハ表面に照射される。
従って、本実施形態では、窒化物半導体ウエハ端部のエピタキシャル成長層表面を電子ビームでスキャンすることによりスクライブ線を発生させ、このスクライブ線を起点としてへき開を行う。よって、従来のダイヤモンドスクライバーで基板裏面に溝を形成してへき開を行っていた場合に比べ、チップ欠けが生じにくい窒化物半導体ウエハのへき開方法を実現することができる。また、高い精度でのへき開面に沿ったへき開を実現でき、平坦なへき開面が得られるので、ミラーでの反射率が高く、しきい値電流が低い半導体レーザを作製することが可能な窒化物半導体ウエハのへき開方法を実現することができる。
なお、へき開を行う際に電子ビーム照射前に、電子ビーム照射が行われない窒化物半導体ウエハ裏面に粘着性のシートを貼り合わせ、電子ビーム照射及びへき開工程に続いて、シートを引っ張って窒化物半導体ウエハをバー状に分離する形でも良い。このとき、窒化物半導体ウエハのチャージアップを防止するため、粘着性のシートは導電性を有することが好ましい。
また、本実施形態において、基板及びエピタキシャル成長層はGaAs系化合物半導体により構成されてもよい。
また、本実施形態において、へき開は、電子ビーム照射が行われない窒化物半導体ウエハ裏面がフィルム状シートに接着された状態で電子ビーム照射及びへき開を行った後に、シートを引っ張って窒化物半導体ウエハをバー状に分離することにより行われてもよい。
(第2の実施形態)
図2は、本発明の第2の実施形態における窒化物半導体ウエハのへき開方法を示す外観図である。
本実施形態のへき開方法は、図1(a)に示す第1の実施形態における電子ビーム照射により窒化物半導体ウエハ端部にスクライブ線を形成する工程において、窒化物半導体ウエハを横切るようにエピタキシャル成長層表面を電子ビームでスキャンするものである。
まず、図2に示す通り、第1の実施形態と同様に、SiC基板1上にエピタキシャル成長層2を形成し、半導体装置であるInGaAlN青紫色半導体レーザを形成する。p型InGaAlNクラッド層がエピタキシャル成長層2表面に形成され、p型InGaAlNクラッド層上には、パターニングされた例えばNi/Au等から構成されるp型オーミック電極が形成される。続いて、このエピタキシャル成長層2が形成されたSiC基板1の裏面を、SiC基板1が例えば100μm厚程度になるまで研磨した後に、SiC基板1上にも、例えばNi/Au等から構成されるn型オーミック電極を形成する。ここではSiC基板の例を示したが、サファイア基板を用いる場合には基板に導電性がないため、p型InGaAlNクラッド層及びInGaAlN活性層を選択的に除去した後にエピタキシャル成長層2表面に露出したn型InGaAlNクラッド層上に例えばTi/Al等から構成されるn型オーミック電極が形成される。
次に、窒化物半導体ウエハのエピタキシャル成長層2表面に対し、窒化物半導体ウエハを横切るように、へき開面に平行に電子ビーム3を複数回スキャンする。スキャン後、窒化物半導体ウエハはへき開面にて分離され、複数の半導体レーザチップからなるバー状の窒化物半導体ウエハが形成される。このへき開面での分離は、電子ビーム3の照射で窒化物半導体ウエハ表面が短時間に加熱冷却されたことにより発生したクラックを起点として行われる。この工程を繰り返すことにより、例えば半導体レーザの共振器を形成するためのミラーを形成することが可能となる。そして、バー状の窒化物半導体ウエハのへき開面に対しての端面反射率向上のためのコーティング、及び上記へき開工程を繰り返し実行して半導体レーザチップが得られる。
従って、本実施形態では、電子ビーム照射のみで、刃状治具で押さえつける工程を経ることなくへき開を行う。よって、第1の実施形態に比べてより簡便にへき開を実現できるので、チップコストを小さくすることが可能な窒化物半導体ウエハのへき開方法を実現することができる。
(第3の実施形態)
図3(a)、(b)は、本発明の第3の実施形態における窒化物半導体ウエハのへき開方法を示す外観図及び断面図である。
本実施形態のへき開方法は、図3(a)、(b)に示す第1の実施形態において、電子ビームの照射前に窒化物半導体ウエハ端部に金属薄膜を形成することで、電子ビーム照射に際してチャージアップにより電子ビームが曲がるのを防止し、より正確に直線状に電子ビームでスキャンできるようにするものである。
まず、図3(a)に示す通り、第1の実施形態と同様に、SiC基板1上にエピタキシャル成長層2を形成し、405nmで発振する半導体装置であるInGaAlN青紫色半導体レーザを形成する。p型InGaAlNクラッド層がエピタキシャル成長層2表面に形成され、p型InGaAlNクラッド層上には、パターニングされた例えばNi/Au等から構成されるp型オーミック電極が形成される。図示してはいないが、p型オーミック電極はへき開方向に垂直にストライプ状に、幅100μmで形成される。続いて、p型オーミック電極とは別に、窒化物半導体ウエハでのチャージアップ防止用に数mm以上の幅で例えばAu薄膜等の金属薄膜8を、窒化物半導体ウエハ端部の上に形成する。続いて、このエピタキシャル成長層2が形成されたSiC基板1の裏面を、SiC基板1が例えば100μm厚程度になるまで研磨した後に、SiC基板1上にも、例えばNi/Au等から構成されるn型オーミック電極を形成する。ここではSiC基板の例を示したが、サファイア基板を用いる場合には基板に導電性がないため、p型InGaAlNクラッド層及びInGaAlN活性層を選択的に除去した後に表面側に露出したn型InGaAlNクラッド層上に例えばTi/Al等から構成されるn型オーミック電極が形成される。続いて、窒化物半導体ウエハ端部に形成された金属薄膜8を、図3(a)に示すように互いに平行になるように電子ビーム3で直線状に複数回スキャンする。この電子ビーム3のスキャンにより、第1の実施形態と同様、窒化物半導体ウエハ端部にa軸方向(図3(a)におけるA)を向いたスクライブ線4が形成される。このスクライブ線4は電子ビーム3照射により窒化物半導体ウエハ表面が短時間に加熱冷却されたことにより発生したクラックを起点とし発生する。
次に、図3(b)に示す通り、エピタキシャル成長層2表面のスクライブ線4に刃状治具5を当て、SiC基板1裏面よりより治具6で圧力を加えることにより、スクライブ線4を起点とした窒化物半導体ウエハのへき開がおこなわれ、複数の半導体レーザチップからなるバー状の窒化物半導体ウエハが形成される。この工程を繰り返すことにより、例えば半導体レーザの共振器を形成するためのミラーを形成することが可能となる。そして、バー状の窒化物半導体ウエハのへき開面7に対する端面反射率向上のためのコーティング、及び上記へき開工程を繰り返し実行して半導体レーザチップが得られる。
従って、本実施形態では、電子ビーム照射時に電子ビームが曲がることなくエピタキシャル成長層のへき開方向に平行に照射され、この電子ビームの照射により窒化物半導体ウエハ端部に発生したスクライブ線を起点としてへき開が行われる。よって、第1の実施形態に比べてより高い精度でのへき開面に沿ったへき開を実現でき、更に平坦なへき開面を有する半導体レーザが得られるので、ミラーでの反射率が更に高く、しきい値電流が更に低い半導体レーザを作製することが可能な窒化物半導体ウエハのへき開方法を実現することができる。例えば、エピタキシャル成長層では無く、サファイア基板等の導電性の低い基板に電子ビームを照射して窒化物半導体ウエハをへき開する場合には、チャージアップが発生し易くなり、電子ビーム照射時に電子ビームが曲がり易くなるため、導電性の低い基板に電子ビームを照射して窒化物半導体ウエハをへき開する場合に大きな効果を発揮する。
また、本実施形態では、ポイントスクライブ部分でエピタキシャル成長層表面に金属薄膜が形成されるので、より少ない電子ビーム電流でポイントスクライブを行うことが可能な窒化物半導体ウエハのへき開方法を実現することができる。
なお、本実施形態では電子ビーム照射を窒化物半導体ウエハ端部の金属薄膜上のみに限定したが、窒化物半導体ウエハを横切るように、金属薄膜が形成されていないエピタキシャル成長層表面にも電子ビーム照射をおこない、電子ビームでへき開面の上部全てにわたって直線状にスキャンする構成としても、同様の平坦なへき開面を有する半導体レーザが得られる。このとき、金属薄膜は窒化物半導体ウエハ端部だけでなく、電子ビームが通過する窒化物半導体ウエハの全ての部分に形成されてもよい。
(第4の実施形態)
図4は、本発明の第4の実施形態における窒化物半導体ウエハのへき開方法を示す外観図である。
本実施形態のへき開方法は、図1(a)に示す第1の実施形態における電子ビーム照射により窒化物半導体ウエハ端部にスクライブ線を形成する工程において、窒化物半導体ウエハ端部に電流の大きな電子ビームを照射してスクライブ線を形成した後に、電流を変化させて窒化物半導体ウエハを横切るように電子ビームでスキャンするものである。
まず、図4に示す通り、第1の実施形態と同様に、SiC基板1上にエピタキシャル成長層2を形成し、405nmで発振する半導体装置であるInGaAlN青紫色半導体レーザを形成する。p型InGaAlNクラッド層がエピタキシャル成長層2表面に形成され、p型InGaAlNクラッド層上には、パターニングされた例えばNi/Au等から構成されるp型オーミック電極が形成される。続いて、このエピタキシャル成長層2が形成されたSiC基板1の裏面を、SiC基板1が例えば100μm厚程度になるまで研磨した後に、SiC基板1上にも、例えばNi/Au等から構成されるn型オーミック電極を形成する。ここではSiC基板の例を示したが、サファイア基板を用いる場合には基板に導電性がないため、p型InGaAlNクラッド層及びInGaAlN活性層を選択的に除去した後に、エピタキシャル成長層2表面に露出したn型InGaAlNクラッド層上に例えばTi/Al等から構成されるn型オーミック電極が形成される。
次に、図4のBで示す部分、つまり窒化物半導体ウエハ端部のエピタキシャル成長層1表面を、互いに平行になるように電子ビーム3で直線状に複数回スキャンする。この電子ビーム3のスキャンでは、大電流の電子ビームが照射され、窒化物半導体ウエハ端部にスクライブ線4が発生する。このスクライブ線4は電子ビーム3照射により窒化物半導体ウエハ表面が短時間に加熱冷却されたことにより発生したクラックを起点とし発生する。続いて、電子ビームの電流を減少させて、窒化物半導体ウエハを横切るように図4のCで示す部分を、小電流の電子ビーム3でへき開面に平行に複数回スキャンする。スキャン後、窒化物半導体ウエハはへき開面にて分離され、複数の半導体レーザチップからなるバー状の窒化物半導体ウエハが形成される。この工程を繰り返すことにより、例えば半導体レーザの共振器を形成するためのミラーを形成することが可能となる。そして、バー状の窒化物半導体ウエハのへき開面に対しての端面反射率向上のためのコーティング、及び上記へき開工程を繰り返し実行して半導体レーザチップが得られる。
従って、本実施形態では、電子ビーム照射のみで、刃状治具で押さえつける工程を経ることなくへき開を行う。よって、第1の実施形態に比べてより簡便にへき開を実現できるので、チップコストを小さくすることが可能な窒化物半導体ウエハのへき開方法を実現することができる。
また、本実施形態では、スクライブ線を窒化物半導体ウエハ端部に生じさせた後に、窒化物半導体ウエハを横切るようにへき開面に平行に電子ビームでスキャンする。よって、電子ビームが直線からずれた場合でも窒化物半導体ウエハのへき開方向にへき開が生じやすくなるため、より直線性に優れたへき開面を有するチップを得ることが可能な窒化物半導体ウエハのへき開方法を実現することができる。
(第5の実施形態)
図5(a)、(b)は、本発明の第5の実施形態における半導体レーザの構造を示す外観図及び断面図である。
本実施形態は、第1、第2、第3及び第4の実施形態で示したへき開方法を用いて作製可能な半導体装置である半導体レーザの一例を示している。同半導体レーザは、導波路ストライプ構造を有し、SiC基板1上に、n型InGaAlN層9、InGaAlN量子井戸活性層10及びp型InGaAlN層11が順次積層されて構成され、InGaAlN量子井戸活性層10からは405nmの青紫色のレーザ発振が得られる。図示してはいないが、半導体レーザ導波路ストライプ14の側壁には光閉じ込め制御のための、例えばSiO2などの誘電体膜が形成される。基板はここではSiC基板を示したがサファイア基板でも良い。半導体レーザのへき開面近傍には、量子井戸構造が無秩序化した部分15が形成される。この無秩序化した部分15では量子井戸構造の組成の急峻性が変化することで、バンドギャップが量子井戸の量子準位で形成される発光波長に相当するバンドギャップよりも大きくなっている。
次に、上記構造を有する半導体レーザの製造方法について説明する。
まず、SiC基板1上にn型InGaAlN層9、InGaAlN量子井戸活性層10及びp型InGaAlN層11を順次積層させる。続いて、p型InGaAlN層11に導波路ストライプ構造を形成し、さらに残ったp型InGaAlN層11及びInGaAlN量子井戸活性層10を選択的に例えばCl2ガスを用いた反応性イオンエッチングにより除去する。その後、p型InGaAlN層11表面には例えばNi/Au等から構成されるp型オーミック電極13、n型InGaAlN層9上には例えばTi/Al等から構成されるn型オーミック電極12をそれぞれストライプ状に形成する。
続いて、第1、第2、第3及び第4の実施形態にて説明したへき開方法を用いて、半導体レーザ導波路ストライプ14に垂直に、窒化物半導体ウエハをへき開し、へき開面を形成する。なお、へき開面は端面反射率を増加させるため、例えば誘電体多層膜などでコーティングされても良い。このとき、電子ビーム照射に先立ち、SiC基板1上に形成されたエピタキシャル層の電子ビームが照射される部分を含む幅数μmの範囲の部分に、例えばZn,Si等の不純物を拡散あるいはイオン注入により添加し、あるいは不純物を含む例えばZnOなどの薄膜をへき開方向に平行に形成する。これによって、電子ビーム照射の際の加熱あるいは熱変成により、前述の例えばZnあるいはSi等の不純物が図5(a)の点線で囲まれる領域、つまりへき開面から数μmの深さに拡散するので、量子井戸構造が無秩序化した部分15が形成される。
従って、本実施形態では、半導体レーザは、前述の第1、第2、第3及び第4の実施形態により作製される半導体レーザに、量子井戸構造が無秩序化した部分が付加された構造を有する。よって、半導体レーザの端面近傍での光密度が低下するので、光学破壊が生じにくい半導体レーザを実現できる。また、このような無秩序化した部分の形成は、従来、へき開工程に先立ち熱処理工程を行うことで実現されてきたが、本実施形態の半導体レーザではへき開工程と同時に行えるため、結果として、光学破壊が生じにくい半導体レーザを工程数の少ない製造プロセスで作製できるので、光学破壊の生じにくい高出力半導体レーザを低コストで作製することが可能な窒化物半導体ウエハのへき開方法も同時に実現することができる。
(第6の実施形態)
図6は、本発明の第6の実施形態における窒化物半導体ウエハのチップ分離方法を示す外観図である。
まず、図6に示す通り、SiC基板1上に例えばMOCVD法によりInGaAlNエピタキシャル成長層16を形成する。このInGaAlNエピタキシャル成長層16は半導体装置である発光ダイオードや電界効果トランジスタ集積回路を構成する。発光ダイオードを構成する場合、InGaAlNエピタキシャル成長層16は、具体的には、n型InGaAlN層、InGaAlN活性層及びp型InGaAlN層を含み、InGaAlN活性層は電流注入により470nmで青色発光する。電界効果トランジスタを構成する場合には、アンドープGaN層上にn型AlGaN層が形成される。電極形成等のデバイス形成プロセスの完了後、SiC基板1は研磨等により薄膜化される。続いて図6に示す通り、SiC基板1表面が覆われるように、SiC基板1表面に、例えばAu薄膜等の金属薄膜18を形成した後、チップ分離のために電子ビームが照射される部分以外でSiC基板1表面が覆われるように、パターニングされたフォトレジストあるいは誘電体絶縁膜等の絶縁膜17をSiC基板1上に形成する。この絶縁膜17で覆われていないSiC基板1表面部分、つまり金属薄膜18が表面に露出した部分を互いに交差するようにxy方向に電子ビーム3で直線状に複数回スキャンし、チップ分離を行う。電子ビーム3をスキャンする少なくとも1つの方向はSiC基板1のへき開方向であるa軸(<11-20>方向)方向であることが望ましい。チップ分離は、電子ビーム3の照射により窒化物半導体ウエハ表面が短時間に加熱冷却されたことにより発生したクラックを起点として行われる。チップ分離後、例えば有機溶剤や酸などを用いて絶縁膜17を除去する。
ここでは第1の実施形態と同様、電子ビームの電流値あるいはスキャン速度は、チップ分離で形成されるチップの形状ができるだけ四角形に近く、かつチップ欠けが生じにくいよう最適化される。
従って、本実施形態では、窒化物半導体ウエハにおいて電子ビームをスキャンすることによりクラックを発生させ、このクラックを起点としてチップ分離を行う。よって、例えば発光ダイオードや電界効果トランジスタが形成された窒化物半導体ウエハをチップ欠けを生じさせることなく、またチップ形状を再現性良く四角形に近い形でチップ分離することが可能な窒化物半導体ウエハのチップ分離方法を実現することができる。また、窒化物半導体ウエハの切断部分での欠損を考慮する必要がなく、結果として窒化物半導体ウエハ内での作製可能な総チップ数を、従来のダイヤモンドブレードを使ったダイシングを行った場合に比べて多くできるので、チップコストを小さくすることが可能な窒化物半導体ウエハのチップ分離方法を実現することができる。
また、本実施形態では、窒化物半導体ウエハ表面には、金属薄膜が形成される。よって、電子ビーム照射時に電子ビームが曲がることなく窒化物半導体ウエハに照射され、電子ビームで直線に近い形でスキャンすることができるので、更にチップ形状を再現性良く四角形に近い形でチップ分離することが可能な窒化物半導体ウエハのチップ分離方法を実現することができる。例えば、サファイア基板等の導電性の低い基板に電子ビームを照射してチップ分離する場合には、チャージアップが発生し易くなり、電子ビーム照射時に電子ビームが曲がり易くなるため、導電性の低い基板に電子ビームを照射してチップ分離する場合に大きな効果を発揮する。
また、本実施形態では、窒化物半導体ウエハ表面の電子ビームを通過させる部分以外の部分には絶縁膜が形成される。よって、絶縁膜を目印として、金属薄膜が露出した窒化物半導体ウエハ表面に電子ビームを照射し易くなり、電子ビームを直線に近い形でスキャンすることができるので、更にチップ形状を再現性良く四角形に近い形でチップ分離することが可能な窒化物半導体ウエハのチップ分離方法を実現することができる。
なお、チップ分離を行う際に電子ビーム照射前に、電子ビーム照射が行われない窒化物半導体ウエハ裏面に粘着性のシートを貼り合わせ、電子ビーム照射工程に続いて、シートを引っ張りチップ分離する形でも良い。
(第7の実施形態)
図7は、本発明の第7の実施形態における窒化物半導体チップの構造を示す外観図である。
本実施形態は、第6の実施形態で示したチップ分離方法を用いて作製可能な窒化物半導体チップの一例を示している。同半導体チップには、SiC基板上にn型InGaAlN層、InGaAlN活性層及びp型InGaAlN層が順次積層されて構成される半導体装置である青色発光ダイオード(470nm発光)や、SiC基板上にアンドープGaN層及びn型AlGaN層が順次積層されて構成される半導体装置である電界効果トランジスタ集積回路等が形成される。同半導体チップは、チップ分離の工程で電子ビームが照射される部分に当たる、半導体チップの端部に、例えば窒素抜け、あるいは結晶性の乱れ等の熱変成により形成される無秩序化された構造の熱変成層19を有する。
従って、本実施形態の窒化物半導体チップは、第6の実施形態の窒化物半導体ウエハのチップ分離方法、つまりチップ欠けを生じさせることなく、またチップ形状を再現性良く四角形に近い形でチップ分離することが可能な窒化物半導体ウエハのチップ分離方法により作製される窒化物半導体チップを実現することができる。また、切断部分での欠損を考慮する必要がなく、結果としてウエハ内での作製可能な総チップ数を、従来のダイヤモンドブレードを使ったダイシングを行った場合に比べ大きくでき、チップコストを小さくすることが可能な窒化物半導体ウエハのチップ分離方法により作製される窒化物半導体チップを実現することができる。
なお、上記実施形態においては、熱変成層部分において、パッシベーション絶縁膜が除去されている。
また、回路が形成されていない、つまりエピタキシャル層が形成されていない基板裏面側に熱変成層が形成されていてもよい。
(第8の実施形態)
図8は、本発明の第8の実施形態における窒化物半導体ウエハのチップ分離方法を示す外観図である。
まず、図8に示す通り、第6の実施形態と同様に、SiC基板1上にInGaAlNエピタキシャル成長層16を形成する。このInGaAlNエピタキシャル成長層16は、470nmで青色発光する半導体装置である発光ダイオード、あるいは半導体装置である電界効果トランジスタ集積回路を構成する。電極形成等のデバイス形成プロセスを完了後にSiC基板1が研磨などにより薄膜化される。続いて図8に示す通り、チップ分離のために電子ビームが照射される部分が覆われるように、パターニングされた例えばAu等の金属薄膜20をSiC基板1上に形成する。この金属薄膜20部分を互いに交差するようにxy方向に電子ビーム3で直線状に複数回スキャンし、チップ分離を行う。電子ビーム3でスキャンする少なくとも1つの方向はSiC基板1のへき開方向であるa軸(<11-20>方向)方向であることが望ましい。チップ分離は、電子ビーム3の照射により窒化物半導体ウエハ表面が短時間に加熱冷却されたことにより発生したクラックを起点として行われる。
ここでは第6の実施形態と同様、電子ビームの電流値あるいはスキャン速度は、チップ分離で形成されるチップの形状ができるだけ四角形に近く、かつチップ欠けが生じにくいよう最適化されている。
従って、本実施形態では、発光ダイオードや電界効果トランジスタが形成された窒化物半導体チップを、チップ欠けを生じさせることなく、またチップ形状を再現性良く四角形に近い形でチップ分離することが可能な窒化物半導体ウエハのチップ分離方法を実現することができる。また、窒化物半導体ウエハの切断部分での欠損を考慮する必要がなく、結果として窒化物半導体ウエハ内での作製可能な総チップ数を、従来のダイヤモンドブレードを使ったダイシングを行った場合に比べ多くし、チップコストを小さくすることが可能な窒化物半導体ウエハのチップ分離方法を実現することができる。
また、本実施形態では、窒化物半導体ウエハ表面の電子ビームが通過する部分には、金属薄膜が形成される。よって、電子ビーム照射時に電子ビームが曲がることなく窒化物半導体ウエハに照射され、電子ビームで直線に近い形でスキャンすることができるので、更にチップ形状を再現性良く四角形に近い形でチップ分離することが可能な窒化物半導体ウエハのチップ分離方法を実現することができる。さらに、金属薄膜を目印として、金属薄膜部分に電子ビームを照射し易くなり、電子ビームで直線に近い形でスキャンすることができるので、更にチップ形状を再現性良く四角形に近い形でチップ分離することが可能な窒化物半導体ウエハのチップ分離方法を実現することができる。
なお、チップ分離を行う際に電子ビーム照射前に、電子ビーム照射が行われない窒化物半導体ウエハ裏面に粘着性のシートを貼り合わせ、電子ビーム照射工程に続いて、シートを引っ張りチップ分離する形でも良い。
また、金属薄膜は、電子ビーム照射が行われる窒化物半導体ウエハ表面の、電子ビームが通過する部分以外の部分にも形成されてもよい。例えば、電子ビーム照射が行われる窒化物半導体ウエハ表面の全面に金属薄膜が形成されてもよい。
(第9の実施形態)
図9は、本発明の第9の実施形態における窒化物半導体チップの構造を示す外観図である。
本実施形態は、第8の実施形態で示したチップ分離方法を用いて作製可能な窒化物半導体チップの一例を示している。同半導体チップの端部の上には、例えばAu薄膜等の金属薄膜20が形成される。また、同半導体チップ表面の金属薄膜20が形成されていない部分には、第6の実施形態と同様の、半導体装置である青色発光ダイオード(470nm発光)や電界効果トランジスタ集積回路等が形成される。このとき、金属薄膜20上ではパッシベーション絶縁膜が除去されている。また、基板材料は例えばGaAs、あるいはGaN/サファイアあるいはGaN/SiC等である。
従って、本実施形態の窒化物半導体チップは、第8の実施形態の窒化物半導体ウエハのチップ分離方法、つまりチップ欠けを生じさせることなく、またチップ形状を再現性良く四角形に近い形でチップ分離することが可能な窒化物半導体ウエハのチップ分離方法により作製される窒化物半導体チップを実現することができる。また、窒化物半導体ウエハの切断部分での欠損を考慮する必要がなく、結果としてウエハ内での作製可能な総チップ数を、従来のダイヤモンドブレードを使ったダイシングを行った場合に比べ多くでき、チップコストを小さくすることが可能な窒化物半導体ウエハのチップ分離方法により作製される窒化物半導体チップを実現することができる。
なお、回路が形成されていない基板裏面側に金属薄膜が選択的に形成されていてもよい。
以上、本発明に係る半導体装置及び基板の分割方法について実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではなく、本発明の範囲を逸脱することなく種々の変形または修正が可能であることはいうまでもない。
例えば、前記の図1〜9に示す実施形態で用いたSiC基板及びサファイア基板はいかなる面方位でも良く、また例えば (0001)面等の代表面からオフアングルのついた面方位であっても良い。このとき、これらの基板はGaN基板であっても良い。また、InGaAlN層はいかなる組成比でも良く、その結晶成長方法はMOCVD法でなく、例えば、MBE法あるいはHVPE法であっても良い。また、InGaAlN層はAs,P等のV族元素あるいはB等のIII族元素を構成元素として含んでいてもよい。また、本発明は窒化物半導体ウエハのへき開方法あるいはチップ分離方法に限らず、GaAsやInPといったIII-V族化合物半導体を用いた半導体レーザ、発光ダイオード及び電界効果トランジスタ集積回路が形成された半導体ウエハのへき開方法あるいはチップ分離方法として適用されてもよい。また、半導体レーザ、発光ダイオードあるいは電界効果トランジスタ等の回路は、結晶成長法では無く、イオン注入法により形成されてもよい。
本発明は、半導体装置及び基板の分割方法に適用でき、特に半導体ウエハのチップ分離方法及びへき開方法に適用できる。
(a)本発明の第1の実施形態における窒化物半導体ウエハのへき開方法を示す外観図である。(b)同実施形態における窒化物半導体ウエハのへき開方法を示す断面図である。 本発明の第2の実施形態における窒化物半導体ウエハのへき開方法を示す外観図である。 (a)本発明の第3の実施形態における窒化物半導体ウエハのへき開方法を示す外観図である。(b)同実施形態における窒化物半導体ウエハのへき開方法を示す断面図である。 本発明の第4の実施形態における窒化物半導体ウエハのへき開方法を示す外観図である。 (a)本発明の第5の実施形態における半導体レーザの構造を示す外観図である。(b)同実施形態における半導体レーザの構造を示す断面図である。 本発明の第6の実施形態における窒化物半導体ウエハのチップ分離方法を示す外観図である。 本発明の第7の実施形態における窒化物半導体チップの構造を示す外観図である。 本発明の第8の実施形態における窒化物半導体ウエハのチップ分離方法を示す外観図である。 本発明の第9の実施形態における窒化物半導体チップの構造を示す外観図である。 (a)従来の窒化物半導体ウエハのへき開方法を示す外観図である。(b)従来の窒化物半導体ウエハのへき開方法を示す断面図である。 従来の窒化物半導体ウエハのチップ分離方法を示す外観図である。
符号の説明
1 SiC基板
2、16 エピタキシャル成長層
3 電子ビーム
4、22 スクライブ線
5 刃状治具
6 治具
7 へき開面
8、18、20 金属薄膜
9 n型InGaAlN層
10 InGaAlN量子井戸活性層
11 p型InGaAlN層
12 n型オーミック電極
13 p型オーミック電極
14 半導体レーザ導波路ストライプ
15 部分
17 絶縁膜
19 熱変成層
21 ダイヤモンドスクライバー
23 ダイヤモンドブレード

Claims (17)

  1. 半導体レーザからなる半導体装置が形成された基板の分割方法であって、
    前記基板の主面を電子ビームでスキャンしてクラックを発生させる電子ビームスキャン工程を含み、
    さらに、
    前記電子ビームスキャン工程の前に、前記電子ビームでスキャンされる前記基板の主面の前記電子ビームが通過する部分に、不純物を添加、あるいは不純物を含む膜を形成する不純物添加工程を含み、
    前記電子ビームスキャン工程において、前記電子ビームのスキャンにより前記不純物を拡散させる
    ことを特徴とする基板の分割方法。
  2. 前記基板の分割方法は、さらに、
    前記電子ビームスキャン工程の前に、前記電子ビームでスキャンされる前記基板の主面の少なくとも一部上に金属膜を形成する金属膜形成工程を含む
    ことを特徴とする請求項1に記載の基板の分割方法。
  3. 前記金属膜形成工程において、前記基板の主面の前記電子ビームが通過する部分の上に、金属膜を形成する
    ことを特徴とする請求項2に記載の基板の分割方法。
  4. 前記電子ビームスキャン工程において、前記電子ビームのスキャンは前記基板の端部から開始され、
    前記金属膜形成工程において、前記電子ビームでスキャンされる前記基板の端部の主面上に金属膜を形成する
    ことを特徴とする請求項2に記載の基板の分割方法。
  5. 前記電子ビームスキャン工程において、前記電子ビームの電流値を変化させて前記基板の主面をスキャンする
    ことを特徴とする請求項1に記載の基板の分割方法。
  6. 前記電子ビームスキャン工程において、互いに平行となるように直線状に前記電子ビームで複数回スキャンして前記基板をバー状に分割する
    ことを特徴とする請求項1に記載の基板の分割方法。
  7. 前記基板の分割方法は、さらに、
    前記電子ビームスキャン工程の後に、前記基板のバー状の分割により露出した端面をコーティングする第1コーティング工程を含む
    ことを特徴とする請求項6に記載の基板の分割方法。
  8. 前記基板の分割方法は、さらに、
    前記電子ビームスキャン工程の前に、前記電子ビームでスキャンされる前記基板の主面の前記電子ビームが通過しない部分の上に絶縁膜を形成する絶縁膜形成工程を含む
    ことを特徴とする請求項1に記載の基板の分割方法。
  9. 前記絶縁膜は、フォトレジストあるいは誘電体絶縁膜である
    ことを特徴とする請求項8に記載の基板の分割方法。
  10. 前記基板の分割方法は、さらに、
    前記電子ビームスキャン工程の後に、前記絶縁膜を除去する絶縁膜除去工程を含む
    ことを特徴とする請求項8に記載の基板の分割方法。
  11. 前記基板は、InGaAlNから構成される半導体層を有する
    ことを特徴とする請求項1に記載の基板の分割方法。
  12. 前記基板は、SiC、サファイアあるいはGaNから構成される部分を有する
    ことを特徴とする請求項1に記載の基板の分割方法。
  13. 前記電子ビームスキャン工程において、互いに交差するように直線状に前記電子ビームを複数回スキャンして前記基板をチップ状に分割する
    ことを特徴とする請求項1に記載の基板の分割方法。
  14. 前記電子ビームスキャン工程において、前記金属膜が形成された前記基板の端部の主面を、互いに平行となるように直線状に前記電子ビームで複数回スキャンし、
    前記基板の分割方法は、さらに、
    前記電子ビームスキャン工程の後に、前記クラックを有する前記基板の主面と、前記クラックを有しない前記基板の主面とに圧力を加えて前記基板を分割し、バー状の前記基板を形成するバー形成工程を含む
    ことを特徴とする請求項1に記載の基板の分割方法。
  15. 前記基板の分割方法は、さらに、
    前記バー形成工程の後に、前記基板のバー状の分割により露出した端面をコーティングする第2コーティング工程を含む
    ことを特徴とする請求項14に記載の基板の分割方法。
  16. 前記基板の分割方法は、さらに、
    前記電子ビームスキャン工程の前に、前記電子ビームでスキャンされない前記基板の主面に粘着性シートを貼り付ける貼り付け工程と、
    前記電子ビームスキャン工程の後に、前記粘着性シートを引っ張って前記基板を分割する引っ張り形成工程を含む
    ことを特徴とする請求項1に記載の基板の分割方法。
  17. 前記粘着性シートは、導電性の粘着性シートである
    ことを特徴とする請求項16に記載の基板の分割方法。
JP2004229898A 2003-08-07 2004-08-05 基板の分割方法 Expired - Fee Related JP4656888B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004229898A JP4656888B2 (ja) 2003-08-07 2004-08-05 基板の分割方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003288751 2003-08-07
JP2004229898A JP4656888B2 (ja) 2003-08-07 2004-08-05 基板の分割方法

Publications (2)

Publication Number Publication Date
JP2005072575A JP2005072575A (ja) 2005-03-17
JP4656888B2 true JP4656888B2 (ja) 2011-03-23

Family

ID=34425254

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004229898A Expired - Fee Related JP4656888B2 (ja) 2003-08-07 2004-08-05 基板の分割方法

Country Status (1)

Country Link
JP (1) JP4656888B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107030404A (zh) * 2015-11-05 2017-08-11 株式会社迪思科 晶片的加工方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6044833B2 (ja) * 2013-02-08 2016-12-14 スタンレー電気株式会社 発光装置及び車両用灯具
JP7328959B2 (ja) * 2018-04-27 2023-08-17 ローム株式会社 結晶切断方法およびSiC半導体装置の製造方法ならびにSiC半導体装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6089941A (ja) * 1983-10-24 1985-05-20 Toshiba Corp 半導体基板のダイシング方法
JPH01117026A (ja) * 1987-10-30 1989-05-09 Hitachi Ltd 半導体基板
JPH03276662A (ja) * 1990-03-26 1991-12-06 Nippon Steel Corp ウエハ割断法
JPH07263380A (ja) * 1994-03-17 1995-10-13 Ricoh Co Ltd 半導体装置
JPH09260309A (ja) * 1996-03-25 1997-10-03 Sanyo Electric Co Ltd ウエハのスクライブライン構造
JPH1020472A (ja) * 1996-07-05 1998-01-23 Hitachi Ltd 位相シフトマスクの製造方法および製造装置
JPH1034363A (ja) * 1996-07-25 1998-02-10 Souei Tsusho Kk 帯状熱源による脆性材料の割断加工方法
JP2002226804A (ja) * 2001-02-06 2002-08-14 Sumitomo Bakelite Co Ltd 半導体基板加工用粘着シート
JP2003086542A (ja) * 2001-09-11 2003-03-20 Sharp Corp 半導体レーザー素子の素子分割方法およびその方法を利用する素子分割装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6089941A (ja) * 1983-10-24 1985-05-20 Toshiba Corp 半導体基板のダイシング方法
JPH01117026A (ja) * 1987-10-30 1989-05-09 Hitachi Ltd 半導体基板
JPH03276662A (ja) * 1990-03-26 1991-12-06 Nippon Steel Corp ウエハ割断法
JPH07263380A (ja) * 1994-03-17 1995-10-13 Ricoh Co Ltd 半導体装置
JPH09260309A (ja) * 1996-03-25 1997-10-03 Sanyo Electric Co Ltd ウエハのスクライブライン構造
JPH1020472A (ja) * 1996-07-05 1998-01-23 Hitachi Ltd 位相シフトマスクの製造方法および製造装置
JPH1034363A (ja) * 1996-07-25 1998-02-10 Souei Tsusho Kk 帯状熱源による脆性材料の割断加工方法
JP2002226804A (ja) * 2001-02-06 2002-08-14 Sumitomo Bakelite Co Ltd 半導体基板加工用粘着シート
JP2003086542A (ja) * 2001-09-11 2003-03-20 Sharp Corp 半導体レーザー素子の素子分割方法およびその方法を利用する素子分割装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107030404A (zh) * 2015-11-05 2017-08-11 株式会社迪思科 晶片的加工方法

Also Published As

Publication number Publication date
JP2005072575A (ja) 2005-03-17

Similar Documents

Publication Publication Date Title
JP5167384B2 (ja) 基板の分割方法
JP3856750B2 (ja) 半導体装置及びその製造方法
KR101178361B1 (ko) 반도체 칩의 제조 방법
US6069394A (en) Semiconductor substrate, semiconductor device and method of manufacturing the same
US8013320B2 (en) Nitride semiconductor device and method for fabricating the same
JP3822976B2 (ja) 半導体装置およびその製造方法
US8062959B2 (en) Method of manufacturing semiconductor element
JP4346598B2 (ja) 化合物半導体素子及びその製造方法
JP4986714B2 (ja) 窒化物系半導体レーザ素子およびその製造方法
US20050029646A1 (en) Semiconductor device and method for dividing substrate
US7652299B2 (en) Nitride semiconductor light-emitting device and method for fabrication thereof
KR102108196B1 (ko) 성장 기판이 분리된 자외선 발광소자 및 그 제조 방법
CN111095483A (zh) 利用切割技术移除衬底的方法
JP2010199139A (ja) 半導体レーザ素子の製造方法
JP4015865B2 (ja) 半導体装置の製造方法
JP2000183460A (ja) 半導体素子およびその製造方法
JP4656888B2 (ja) 基板の分割方法
JP2007184644A (ja) 半導体装置及びその製造方法
JP2007013191A (ja) 半導体装置及びその製造方法
JP5367637B2 (ja) 半導体素子
JP2009033205A (ja) 窒化物半導体発光素子の製造方法
JP2002261370A (ja) 窒化物系半導体素子の作製方法
JP2005167194A (ja) 半導体素子
JP2000196186A (ja) Iii族窒化物レ―ザダイオ―ドおよびその製造方法
WO2022145453A1 (ja) 半導体基板、半導体基板の製造方法、半導体基板の製造装置、電子部品および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100921

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101207

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140107

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4656888

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees