JPS6089941A - 半導体基板のダイシング方法 - Google Patents
半導体基板のダイシング方法Info
- Publication number
- JPS6089941A JPS6089941A JP58198682A JP19868283A JPS6089941A JP S6089941 A JPS6089941 A JP S6089941A JP 58198682 A JP58198682 A JP 58198682A JP 19868283 A JP19868283 A JP 19868283A JP S6089941 A JPS6089941 A JP S6089941A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- dicing
- along
- semiconductor
- ion beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Dicing (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体装置の製造工程において、回路が形成さ
れた半導体ウェハをペレットに分割する半導体基板のダ
イシング方法に関する。
れた半導体ウェハをペレットに分割する半導体基板のダ
イシング方法に関する。
半導体装置の製造工程において、半導体基板例えばシリ
コン基板に拡散、ホトエツチング等の工程を経て半導体
素子かつ(り込まれると、1枚のウェハ内に同一の素子
が多数個規則的に配列されたものが得られる。これら素
子はその電気的特性がゾローパで個々に測定され、不良
品にマークインクがつけられて良否が分類された後、そ
れぞれの素子をパッケージに組み込むために個々に分割
される。
コン基板に拡散、ホトエツチング等の工程を経て半導体
素子かつ(り込まれると、1枚のウェハ内に同一の素子
が多数個規則的に配列されたものが得られる。これら素
子はその電気的特性がゾローパで個々に測定され、不良
品にマークインクがつけられて良否が分類された後、そ
れぞれの素子をパッケージに組み込むために個々に分割
される。
従来、この半導体ウェハの分割の方法として、ブレード
ダイシング法が用いられている。これは、半導体ウェハ
を固定しておき、ダイヤモンドブレードを高速回転(1
0000〜7000rpm)させて切断する方法である
。
ダイシング法が用いられている。これは、半導体ウェハ
を固定しておき、ダイヤモンドブレードを高速回転(1
0000〜7000rpm)させて切断する方法である
。
しかしながら、従来のブレードダイシング法においては
次のような種々の欠点があった。
次のような種々の欠点があった。
(1) ダイシング幅のコントロールが非常に困難でお
り、従ってペレットサイズの縮小が難しくなる。
り、従ってペレットサイズの縮小が難しくなる。
(2) ダイシング深さのコントロールが非常に困難で
ある。
ある。
(3)半導体基板例えばシリコン基板のSi紛が多量に
出て、回路の表面を汚してしまうので、洗浄工程が必要
になる。
出て、回路の表面を汚してしまうので、洗浄工程が必要
になる。
(4) ダイシング時間が長くなる。
(5) ダイシングブレードの寿命が短い。
本発明は上記実情に鑑みてなされたもので、その目的は
、ダイシング幅及び深さのコントロールが容易で、回路
表面を汚すことがなく、かつダイシング工程を短縮化す
ることのできる半導体基板のダイシング方法を提供する
ことにある。
、ダイシング幅及び深さのコントロールが容易で、回路
表面を汚すことがなく、かつダイシング工程を短縮化す
ることのできる半導体基板のダイシング方法を提供する
ことにある。
本発明に係る半導体基板のダイシング方法は、半導体ウ
ェハのダイシングラインに沿って、イオンビーム又は電
子ビームを照射するものである。
ェハのダイシングラインに沿って、イオンビーム又は電
子ビームを照射するものである。
以下、図面を参照して本発明の一実施例を説明する。図
面は半導体ウェハのダイシング工程を示すものである。
面は半導体ウェハのダイシング工程を示すものである。
すなわち、この工程は、各回路の形成されたシリコンウ
エノSllのダイシングライン12に沿って、例えば?
ロンBのイオンビーム13を照射するものである。との
イオンビーム13の照射により、シリコンウェハ11に
は、ダイシングライン12に泪って結晶欠陥が発生1〜
、その結果結晶強度が低下する。
エノSllのダイシングライン12に沿って、例えば?
ロンBのイオンビーム13を照射するものである。との
イオンビーム13の照射により、シリコンウェハ11に
は、ダイシングライン12に泪って結晶欠陥が発生1〜
、その結果結晶強度が低下する。
従って、その後、とのシリコンウエノS11の裏面から
弾性部材を介在させた状態で例えばローラを転がすこと
により加圧すると、シリコンウェハ1ノはダイシングラ
イン12に沿って割れる。これにより、各半導体ペレッ
トが形成されるものである。
弾性部材を介在させた状態で例えばローラを転がすこと
により加圧すると、シリコンウェハ1ノはダイシングラ
イン12に沿って割れる。これにより、各半導体ペレッ
トが形成されるものである。
このイオンビーム13の照射はその照射エネルギを調整
することにより、結晶欠陥部の深さ及び幅をコントロー
ルすることが容易であり、半導体ペレットの縮小化が可
能とηる。また、従来のようにシリコン粉が多量に発生
することがなく、洗浄工程が不要となる等ダイシング工
程に要する時間を短縮化することができる。
することにより、結晶欠陥部の深さ及び幅をコントロー
ルすることが容易であり、半導体ペレットの縮小化が可
能とηる。また、従来のようにシリコン粉が多量に発生
することがなく、洗浄工程が不要となる等ダイシング工
程に要する時間を短縮化することができる。
尚、上記実施例においては、シリコンウエノ゛・→−
11に照射スるイオンビームI 、’? ヲポロンBと
しブζ、が、これに限定するものではなく、その他のイ
オンでもよく、さらに電子ビームであってもよい。
しブζ、が、これに限定するものではなく、その他のイ
オンでもよく、さらに電子ビームであってもよい。
以上のように本発明によれば、ダイシングラインの幅及
び深さのコントロールが容易で、Rレットサイズの縮小
化が可能であり、まだ回路表面を汚すことがなく、洗浄
工程がほとんど不要となり、工程を短縮化することの可
能な半導体基板のダイシング方法を提供できる。
び深さのコントロールが容易で、Rレットサイズの縮小
化が可能であり、まだ回路表面を汚すことがなく、洗浄
工程がほとんど不要となり、工程を短縮化することの可
能な半導体基板のダイシング方法を提供できる。
図面は本発明の一実施例に係る半導体ウエノ・のダイシ
ング工程を示す図である。 11・・・シリコンウェハ、12・・・ダイシングライ
ン、13・・・イオンビーム。 出願人代理人 弁理士 鈴 江 武 彦−5=
ング工程を示す図である。 11・・・シリコンウェハ、12・・・ダイシングライ
ン、13・・・イオンビーム。 出願人代理人 弁理士 鈴 江 武 彦−5=
Claims (1)
- 回路が形成された半導体ウェハのダイシングラインに沿
ってイオンビーム又は電子ビームを照射する工程と、前
記ダイシングラインに沿って前記半導体ウェハを切断す
る工程とを備えた半導体基板のダイシング方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58198682A JPS6089941A (ja) | 1983-10-24 | 1983-10-24 | 半導体基板のダイシング方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58198682A JPS6089941A (ja) | 1983-10-24 | 1983-10-24 | 半導体基板のダイシング方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6089941A true JPS6089941A (ja) | 1985-05-20 |
Family
ID=16395294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58198682A Pending JPS6089941A (ja) | 1983-10-24 | 1983-10-24 | 半導体基板のダイシング方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6089941A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005072575A (ja) * | 2003-08-07 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 半導体装置及び基板の分割方法 |
JP2006024909A (ja) * | 2004-06-08 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 基板の分割方法 |
JP2011146748A (ja) * | 2004-06-08 | 2011-07-28 | Panasonic Corp | 基板の分割方法 |
-
1983
- 1983-10-24 JP JP58198682A patent/JPS6089941A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005072575A (ja) * | 2003-08-07 | 2005-03-17 | Matsushita Electric Ind Co Ltd | 半導体装置及び基板の分割方法 |
JP4656888B2 (ja) * | 2003-08-07 | 2011-03-23 | パナソニック株式会社 | 基板の分割方法 |
JP2006024909A (ja) * | 2004-06-08 | 2006-01-26 | Matsushita Electric Ind Co Ltd | 基板の分割方法 |
JP2011146748A (ja) * | 2004-06-08 | 2011-07-28 | Panasonic Corp | 基板の分割方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7452787B2 (en) | Fabrication method of semiconductor integrated circuit device | |
US8084333B2 (en) | Object cutting method | |
KR20180018353A (ko) | SiC 웨이퍼의 생성 방법 | |
JP5664592B2 (ja) | 貼り合わせウェーハの製造方法 | |
DE102019212100B4 (de) | Ablöseverfahren für trägerplatte | |
JP2007165706A (ja) | 半導体集積回路装置の製造方法 | |
CN107591361A (zh) | 半导体器件芯片的制造方法 | |
Pearce et al. | A new approach to lattice damage gettering | |
KR20190019839A (ko) | 웨이퍼의 가공 방법 | |
JP2010239161A (ja) | 半導体集積回路装置の製造方法 | |
JPS6089941A (ja) | 半導体基板のダイシング方法 | |
TW202124084A (zh) | SiC晶錠的加工方法及雷射加工裝置 | |
JPH0345535B2 (ja) | ||
KR102242829B1 (ko) | 웨이퍼의 가공 방법 | |
KR20030030634A (ko) | 웨이퍼 표면 결함 분석 방법 | |
JP4280056B2 (ja) | 半導体ウェーハのダイシング方法 | |
JP7084805B2 (ja) | Iii族窒化物単結晶基板及びiii族窒化物単結晶積層体の製造方法 | |
JPS59108322A (ja) | 半導体ウエハ− | |
JPH11121404A (ja) | 半導体基板の分割方法 | |
JPS62266839A (ja) | シリコンウエ−ハの加工方法 | |
JPS6254938A (ja) | 半導体装置 | |
TW201947647A (zh) | 被加工物之加工方法 | |
JP2024024975A (ja) | レーザー加工装置及びウエーハの生成方法 | |
JPS6046047A (ja) | 半導体装置の製造方法 | |
CN115966589A (zh) | 半导体芯片及其制造方法 |