JP5664592B2 - 貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JP5664592B2 JP5664592B2 JP2012101768A JP2012101768A JP5664592B2 JP 5664592 B2 JP5664592 B2 JP 5664592B2 JP 2012101768 A JP2012101768 A JP 2012101768A JP 2012101768 A JP2012101768 A JP 2012101768A JP 5664592 B2 JP5664592 B2 JP 5664592B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- plasma activation
- stage
- bonded
- bond
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 238000000678 plasma activation Methods 0.000 claims description 69
- 238000000034 method Methods 0.000 claims description 42
- 238000004140 cleaning Methods 0.000 claims description 25
- 239000010408 film Substances 0.000 claims description 19
- 238000005468 ion implantation Methods 0.000 claims description 17
- 150000002500 ions Chemical class 0.000 claims description 9
- 238000012545 processing Methods 0.000 claims description 8
- 239000010409 thin film Substances 0.000 claims description 7
- 239000007789 gas Substances 0.000 claims description 6
- NJPPVKZQTLUDBO-UHFFFAOYSA-N novaluron Chemical compound C1=C(Cl)C(OC(F)(F)C(OC(F)(F)F)F)=CC=C1NC(=O)NC(=O)C1=C(F)C=CC=C1F NJPPVKZQTLUDBO-UHFFFAOYSA-N 0.000 claims description 5
- 239000001257 hydrogen Substances 0.000 claims description 3
- 229910052739 hydrogen Inorganic materials 0.000 claims description 3
- -1 hydrogen ions Chemical class 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 206
- 239000002245 particle Substances 0.000 description 30
- 239000002184 metal Substances 0.000 description 21
- 238000010438 heat treatment Methods 0.000 description 9
- 230000007547 defect Effects 0.000 description 8
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000007689 inspection Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000010453 quartz Substances 0.000 description 5
- 239000011800 void material Substances 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000011109 contamination Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 230000032798 delamination Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 230000003749 cleanliness Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000011835 investigation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 230000001464 adherent effect Effects 0.000 description 1
- 239000002156 adsorbate Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000010923 batch production Methods 0.000 description 1
- 238000003776 cleavage reaction Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 230000008092 positive effect Effects 0.000 description 1
- 230000007017 scission Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000013022 venting Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76254—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along an ion implanted layer, e.g. Smart-cut, Unibond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
- H01J37/32—Gas-filled discharge tubes
- H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
- H01J37/32412—Plasma immersion ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
- H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
- H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
Description
本発明は、イオン注入剥離法を用いた貼り合わせウェーハの製造方法に関する。
貼り合わせウェーハの製造方法、特に先端集積回路の高性能化を可能とする薄膜ＳＯＩウェーハの製造方法として、イオン注入したウェーハを接合後に剥離してＳＯＩウェーハを製造する方法（イオン注入剥離法：スマートカット法（登録商標）とも呼ばれる技術）が注目されている。
このイオン注入剥離法は、２枚のシリコンウェーハの内、少なくとも一方に酸化膜を形成すると共に、一方のシリコンウェーハ（ボンドウェーハ）の上面から水素イオン又は希ガスイオン等のガスイオンを注入し、該ウェーハ内部に微小気泡層（封入層）を形成させた後、該イオンを注入した方の面を、酸化膜を介して他方のシリコンウェーハ（ベースウェーハ）と密着させて貼り合わせ、その後熱処理（剥離熱処理）を加えて微小気泡層を劈開面として一方のウェーハ（ボンドウェーハ）を薄膜状に剥離し、さらに熱処理（結合熱処理）を加えて強固に結合してＳＯＩウェーハとする技術である（特許文献１参照）。この段階では、劈開面（剥離面）がＳＯＩ層の表面となり、ＳＯＩ膜厚が薄くてかつ均一性も高いＳＯＩウェーハが比較的容易に得られる。この場合、酸化膜を介さず、直接ボンド
ウェーハとベースウェーハを貼り合わすこともできる。
ウェーハとベースウェーハを貼り合わすこともできる。
イオン注入剥離法では、結合熱処理は一般的に剥離の後に実施されるが、ウェーハを密着させた状態で、剥離が生じる前の時点での結合力を高めることが品質へ好影響を与えることがわかっており、結合力を高める工夫も考えられている。そのひとつとして、貼り合わせ前に貼り合わせ面をプラズマ活性化する方法がある。プラズマ活性化処理を実施する方法として、ウェーハをステージに置いた状態で大気中においてプラズマ発生電極を面内スキャンする開放型大気圧プラズマ法、又はチャンバー内のステージにウェーハを置き、チャンバー内を減圧して窒素又は酸素の圧力を制御しながら、対向して配置された平板状のプラズマ発生電極によりプラズマを発生させる減圧プラズマ法などがある（例えば、特許文献２−４参照）。
プラズマ活性化処理を実施することによって、ウェーハ表面に吸着した有機物などの表面不純物が除去されて清浄な面が露出する。更に、露出した清浄な表面のＳｉ未結合種に水酸基が結合し易くなるため、ウェーハを密着させた状態でのウェーハ結合力が向上すると考えられている。但し、貼り合わせのためのプラズマ活性化では、プラズマ強度が大きすぎると表面にダメージを発生させかえって結合強度は弱くなるため、プラズマ強度は表面吸着物が除去される程度に微弱である必要があることが一般に知られている。
従来、ウェーハ貼り合わせ前のプラズマ活性化を行う場合において、プラズマ発生電極に対してウェーハが対向電極となることを想定し、ウェーハを載置するステージとウェーハとが十分に接触する必要があると考えられている。そのため、ステージは一般的に、ウェーハの裏面との接触面積が大きくなるように構成される。図５に、従来より一般的に用いられているプラズマ活性化装置のステージの概略を示す。図５に示すように、ステージ１０４には、ウェーハ裏面と接触する表面にエアー抜き用の溝１０６が形成されており、溝１０６以外の領域は平坦である。この平坦な部分がウェーハと接触するため、接触面積が大きい。
このようなプラズマ活性化処理によってウェーハの貼り合わせ面を清浄にすることができる。しかしながら、本発明者の調査により、プラズマ活性化処理後のウェーハの裏面にはステージとの接触によりかえってパーティクル等の付着物が増加していることが判明した。
このようなプラズマ活性化処理によってウェーハの貼り合わせ面を清浄にすることができる。しかしながら、本発明者の調査により、プラズマ活性化処理後のウェーハの裏面にはステージとの接触によりかえってパーティクル等の付着物が増加していることが判明した。
ウェーハを貼り合わせる際に貼り合わせ面にパーティクル等の付着物を挟み込むことにより発生する貼り合わせ不良を防止するために、貼り合わせ前に、例えばバッチ式ウェーハ洗浄機にて複数のウェーハを同時に洗浄することがある。この際、洗浄槽にウェーハを浸漬すると、上記したようにプラズマ活性化処理においてウェーハの裏面に付着したパーティクル等の付着物が洗浄槽内に放出され、例えばそのウェーハの裏面に対向して配置された他のウェーハの表面に放出された付着物が再付着してしまう。このように、プラズマ活性化処理によりウェーハ表面側の清浄度を向上させたとしても、その後の洗浄時などで、ウェーハ表面側のパーティクル等の付着物をかえって増加させ、この付着物がウェーハの貼り合わせ面の清浄度に悪影響を与え、例えば貼り合わせウェーハに表面欠陥を発生させてしまうという問題が生じる。
本発明は前述のような問題に鑑みてなされたもので、プラズマ活性化処理を行う際に、ウェーハ裏面にパーティクル等の付着物が増加するのを抑制し、特にプラズマ活性化処理後のウェーハをバッチ式洗浄機にて洗浄する際に、ウェーハの貼り合わせ面に付着物が再付着するのを防止できる貼り合わせウェーハの製造方法を提供することを目的とする。
上記目的を達成するために、本発明によれば、ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンを注入してイオン注入層を形成する工程と、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接又は酸化膜を介して貼り合わせる工程と、前記イオン注入層でボンドウェーハを剥離させることにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製する工程とを含む貼り合わせウェーハの製造方法において、前記貼り合わせ工程の前に、前記ボンドウェーハ及び前記ベースウェーハのうち少なくとも一方の貼り合わせ面に対しプラズマ活性化処理を行う工程を有し、前記プラズマ活性化処理工程において、前記ボンドウェーハ及び前記ベースウェーハの少なくとも一方の裏面をステージ上に点接触もしくは線接触させた状態で載置しながら前記プラズマ活性化処理を行うことを特徴とする貼り合わせウェーハの製造方法が提供される。
このような製造方法であれば、プラズマ活性化処理を行う際のウェーハ裏面とステージとの接触面積が低減されるので、ウェーハ裏面でのパーティクル等の付着物の増加を大幅に抑制できる。そのため、プラズマ活性化処理後のウェーハをバッチ式洗浄機で洗浄したとしても、プラズマ活性化して清浄化された貼り合わせ面に裏面からのパーティクルが再付着する機会を低減することができる。その結果、プラズマ活性化により結合強度が増加され、貼り合わせ界面に挟み込まれる付着物による表面欠陥が抑制された貼り合わせウェーハを製造できる。
このとき、前記プラズマ活性化処理工程において、前記ステージの表面に形成された点状もしくは線状の凸部上に、或いは前記ステージの表面に配置された点状もしくは線状の支持部を有する台座上に前記ボンドウェーハ及び前記ベースウェーハの少なくとも一方を載置することによって点接触もしくは線接触させることができる。
このようにすれば、処理対象のウェーハの裏面を容易にステージ上に点接触もしくは線接触させた状態で載置できる。
またこのとき、前記プラズマ活性化処理を行った前記ボンドウェーハ又は前記ベースウェーハを、前記貼り合わせ工程の前にバッチ式洗浄機にて洗浄することが好ましい。
本発明の貼り合わせウェーハの製造方法は、上記したように、プラズマ活性化処理時にウェーハ裏面での付着物の増加を大幅に抑制できるので、プラズマ活性化処理後のウェーハをバッチ式洗浄機にて洗浄する際に起こり得る貼り合わせ面への付着物の再付着の問題を回避するのに極めて有効である。
本発明の貼り合わせウェーハの製造方法は、上記したように、プラズマ活性化処理時にウェーハ裏面での付着物の増加を大幅に抑制できるので、プラズマ活性化処理後のウェーハをバッチ式洗浄機にて洗浄する際に起こり得る貼り合わせ面への付着物の再付着の問題を回避するのに極めて有効である。
本発明では、貼り合わせウェーハの製造方法のプラズマ活性化処理工程において、処理対象であるボンドウェーハ及びベースウェーハの少なくとも一方の裏面をステージ上に点接触もしくは線接触させた状態で載置しながらプラズマ活性化処理を行うので、ウェーハ裏面とステージとの接触面積が低減され、裏面側でのパーティクル等の付着物の増加が極めて限定的となる。これにより、プラズマ活性化処理後にバッチ式洗浄機においてウェーハの貼り合わせ前洗浄を実施したとしても、プラズマ活性化して清浄化されたウェーハ表面に裏面からの付着物が再付着する機会を低減できる。その結果、貼り合わせ時に貼り合わせ界面に付着物が挟み込まれることが抑制され、貼り合わせウェーハに表面欠陥が発生するのを抑制することが可能となる。更に、プラズマ活性化により結合強度が増加することで、貼り合わせウェーハの品質をより向上させることが可能となる。また、ウェーハ裏面とステージとの接触が点接触もしくは線接触であってもプラズマの発生や安定性に問題はなく、十分なプラズマ照射効果が得られる。
以下、本発明について実施の形態を説明するが、本発明はこれに限定されるものではない。
前述のように、従来、貼り合わせを行う前に実施するプラズマ活性化処理において、ウェーハを載置するために用いられるステージはウェーハの裏面との接触面積が大きくなるように構成されている。しかし、本発明者の調査により、このことがウェーハの裏面に付着するパーティクルを増加させる原因となることが判明した。
前述のように、従来、貼り合わせを行う前に実施するプラズマ活性化処理において、ウェーハを載置するために用いられるステージはウェーハの裏面との接触面積が大きくなるように構成されている。しかし、本発明者の調査により、このことがウェーハの裏面に付着するパーティクルを増加させる原因となることが判明した。
更に本発明者はこの問題を解決すべく鋭意検討を重ねた。その結果、プラズマ活性化の処理対象ウェーハの裏面をプラズマ活性化装置のステージ上に点接触もしくは線接触させた状態で載置しながらプラズマ活性化処理を行うことで、その処理対象ウェーハの載置面側（裏面側）での付着物の増加を抑制できることに想到し、本発明を完成させた。
以下、本発明の貼り合わせウェーハの製造方法について図面を参照しながら説明するが、本発明はこれらに限定されるものではない。
図１は、本発明の貼り合わせウェーハの製造方法の一例のフロー図である。
まず、ボンドウェーハ１０及び支持基板となるベースウェーハ２０として、例えば両面が鏡面研磨されたシリコン単結晶ウェーハを２枚用意する（図１（ａ））。
図１は、本発明の貼り合わせウェーハの製造方法の一例のフロー図である。
まず、ボンドウェーハ１０及び支持基板となるベースウェーハ２０として、例えば両面が鏡面研磨されたシリコン単結晶ウェーハを２枚用意する（図１（ａ））。
後述するように、後工程においてボンドウェーハ１０とベースウェーハ２０とを直接又は酸化膜を介して貼り合わせるが、酸化膜を介して貼り合わせる場合には、予めボンドウェーハ１０又はベースウェーハ２０の少なくとも一方に酸化膜１２を形成する。酸化膜１２は例えば熱酸化やＣＶＤ酸化等により形成でき、例えばＳＯＩウェーハ等の貼り合わせウェーハにおける埋め込み酸化膜となる。図１では、酸化膜１２をボンドウェーハ１０のみに形成しているが、ベースウェーハ２０にだけ形成しても良いし、両ウェーハに形成しても良い。また、図１に示すように、酸化膜１２をウェーハ表面側にのみ形成しても、ウェーハの全体の表面に形成しても良い。ボンドウェーハ１０とベースウェーハ２０とを直接貼り合わせる場合は、この酸化膜１２は形成する必要はない。
次に、ボンドウェーハ１０の貼り合わせ面１３から酸化膜１２を介して水素イオン、希ガスイオンの少なくとも一種類のガスイオンを注入してウェーハ内部にイオン注入層１１を形成する（図１（ｂ））。この際、注入エネルギー（イオン注入加速電圧）、注入線量、注入温度等のイオン注入条件は、所定の厚さの薄膜を得ることができるように適宜選択することができる。
次に、貼り合わせウェーハの結合強度を高めることを目的として、イオン注入したボンドウェーハ１０及びベースウェーハ２０の貼り合わせ面１３、２２のうち、その両方もしくはどちらか一方に対してプラズマ活性化装置にてプラズマ活性化処理を施す（図１（ｃ））。
図２に、本発明の貼り合わせウェーハの製造方法のプラズマ活性化処理で用いられるプラズマ活性化装置の一例を示す。図２に示すように、プラズマ活性化装置１は、プラズマを発生させるための平行板状の上部電極３ａ、下部電極３ｂ及び高周波電源５と、処理対象のウェーハを載置するためのステージ４とを有し、これらがチャンバー２内に配置されている。この図２に示す例では、下部電極３ｂ上にウェーハが載置されており、下部電極３ｂがステージ４の役割を果たしている。
図２に、本発明の貼り合わせウェーハの製造方法のプラズマ活性化処理で用いられるプラズマ活性化装置の一例を示す。図２に示すように、プラズマ活性化装置１は、プラズマを発生させるための平行板状の上部電極３ａ、下部電極３ｂ及び高周波電源５と、処理対象のウェーハを載置するためのステージ４とを有し、これらがチャンバー２内に配置されている。この図２に示す例では、下部電極３ｂ上にウェーハが載置されており、下部電極３ｂがステージ４の役割を果たしている。
このようなプラズマ活性化装置１を用いて処理対象のウェーハ、すなわち、ボンドウェーハ１０及びベースウェーハ２０の少なくとも一方の貼り合わせ面をプラズマにさらすことでプラズマ活性化を行う。ここで、プラズマは、例えば酸素プラズマ又は窒素プラズマとすることができる。
このプラズマ活性化処理において、処理対象のウェーハはその裏面をステージ４上に点接触もしくは線接触させた状態で載置され、この状態でプラズマ活性化処理が行われる。具体的には、ステージ４の表面に形成された点状もしくは線状の凸部上に、又は、ステージ４の表面に配置された点状もしくは線状の支持部を有する台座上に処理対象のウェーハを載置することによって点接触もしくは線接触させる。
このようにすれば、ウェーハ裏面とステージとの接触面積が低減されるので、裏面側でのパーティクル等の付着物の増加を大幅に抑制できる。
このようにすれば、ウェーハ裏面とステージとの接触面積が低減されるので、裏面側でのパーティクル等の付着物の増加を大幅に抑制できる。
ステージ４の材質は、プラズマ発生のための電極となること、ウェーハの裏面に直接接触することによる金属汚染を防止すること、プラズマによる劣化を防止することなどの要件を満たすために、金属部材（金属板）にＳｉをコートしたものを用いることができる。
上記したステージ４の支持部及び台座の材質は、ステージ４と同一、又は別の材質とすることができる。この材質をステージ４と別の材質にする場合には、金属汚染を防止すること、プラズマによる劣化を防止することなどの観点から、石英（ＳｉＯ２）が好適に用いられる。尚、ステージ４の支持部及び台座に石英のような絶縁性部材を用いる場合においても、ステージ４を構成する金属板の表面には金属汚染防止のためのＳｉコートをすることが好ましい。
上記したステージ４の支持部及び台座の材質は、ステージ４と同一、又は別の材質とすることができる。この材質をステージ４と別の材質にする場合には、金属汚染を防止すること、プラズマによる劣化を防止することなどの観点から、石英（ＳｉＯ２）が好適に用いられる。尚、ステージ４の支持部及び台座に石英のような絶縁性部材を用いる場合においても、ステージ４を構成する金属板の表面には金属汚染防止のためのＳｉコートをすることが好ましい。
本発明に用いられるステージ４の具体例を図３、４に示す。
図３はウェーハ裏面と線接触するように構成されたステージの例である。この例におけるステージ４ａには、載置するウェーハとほぼ同一の直径を有する金属板電極の表面に線状の凸部６ａが６０度間隔で６箇所形状されている。この凸部６ａは金属板電極と一体形成されたものであるが、金属板電極と同一の材質、又は石英のような絶縁性材料を用いて円柱状や角柱状の支持部７ａを作製し、その側面を金属板電極の表面に接着することもできる。或いは、このような支持部７ａを有する台座を金属板電極上に配置しても良い。
図３はウェーハ裏面と線接触するように構成されたステージの例である。この例におけるステージ４ａには、載置するウェーハとほぼ同一の直径を有する金属板電極の表面に線状の凸部６ａが６０度間隔で６箇所形状されている。この凸部６ａは金属板電極と一体形成されたものであるが、金属板電極と同一の材質、又は石英のような絶縁性材料を用いて円柱状や角柱状の支持部７ａを作製し、その側面を金属板電極の表面に接着することもできる。或いは、このような支持部７ａを有する台座を金属板電極上に配置しても良い。
また、金属板電極の表面に溝を形成し、その溝に円柱状や角柱状の支持部７ａを嵌め込み、それらの頭部がステージ表面から突出した構造としてもよい。
凸部又は支持部を円柱状又は三角柱状としその側面をウェーハ裏面と接触させるようにすれば、ウェーハ裏面との接触が線接触となる。また、四角柱以上の多角柱状の場合であってもウェーハとの接触部の幅を３ｍｍ以下とすれば接触面積を十分に小さくできるので、本発明における線接触の概念に含まれる。
線状の凸部及び支持部の長さとしては、これらの幅より長く、ウェーハの半径の１／２以下とすることが好ましく、半径の1／４以下とすることがより好ましい。
凸部又は支持部を円柱状又は三角柱状としその側面をウェーハ裏面と接触させるようにすれば、ウェーハ裏面との接触が線接触となる。また、四角柱以上の多角柱状の場合であってもウェーハとの接触部の幅を３ｍｍ以下とすれば接触面積を十分に小さくできるので、本発明における線接触の概念に含まれる。
線状の凸部及び支持部の長さとしては、これらの幅より長く、ウェーハの半径の１／２以下とすることが好ましく、半径の1／４以下とすることがより好ましい。
図４はウェーハ裏面と点接触するように構成されたステージの例である。この例におけるステージ４ｂには、載置するウェーハとほぼ同一の直径を有する金属板電極の表面に点状の凸部６ｂが６０度間隔で６箇所形状されている。この凸部６ｂは金属板電極と一体形成されたものであるが、金属板電極と同一の材質、又は石英のような絶縁性材料を用いて点状の支持部７ｂを作製し、その表面を金属板電極の表面に接着することもできる。或いは、このような支持部７ｂを有する台座を金属板電極上に配置しても良い。
また、金属板電極の表面に孔を形成し、その孔に支持部７ｂを嵌め込み、それらの頭部がステージ表面から突出した構造としてもよい。
凸部又は支持部を球状、円錐状、又は正多角錐状とし、その頂点をウェーハ裏面と接触させるようにすれば、ウェーハ裏面との接触が点接触となる。また、円柱状や正多角柱状であってもその直径（角柱の場合は内接円の直径）を３ｍｍ以下とすれば接触面積を十分に小さくできるので、本発明における点接触の概念に含まれる。支持部を円錐状、正多角錐状、円柱状、又は正多角柱状とする場合には、それらの底面を金属板電極の表面に接着又は孔に嵌め込むようにすれば良い。
凸部又は支持部を球状、円錐状、又は正多角錐状とし、その頂点をウェーハ裏面と接触させるようにすれば、ウェーハ裏面との接触が点接触となる。また、円柱状や正多角柱状であってもその直径（角柱の場合は内接円の直径）を３ｍｍ以下とすれば接触面積を十分に小さくできるので、本発明における点接触の概念に含まれる。支持部を円錐状、正多角錐状、円柱状、又は正多角柱状とする場合には、それらの底面を金属板電極の表面に接着又は孔に嵌め込むようにすれば良い。
凸部又は支持部の配置としては、図３、４に示すような６０度間隔で６箇所のほか、１２０度間隔で３箇所を最小数とし、その他、９０度間隔で４箇所、４５度間隔で８箇所、３０度間隔で１２箇所とすることもできる。
このような凸部又は支持部、或いは支持部が形成された台座を有するステージ上にプラズマ活性化処理を行うウェーハを載置した場合、ウェーハの裏面は凸部又は支持部で支持されるため、ステージ表面とウェーハ裏面との間に適度な間隔（例えば１ｍｍ程度）が形成される。
このような凸部又は支持部、或いは支持部が形成された台座を有するステージ上にプラズマ活性化処理を行うウェーハを載置した場合、ウェーハの裏面は凸部又は支持部で支持されるため、ステージ表面とウェーハ裏面との間に適度な間隔（例えば１ｍｍ程度）が形成される。
従って、図５に示す従来用いられているプラズマ活性化装置のステージの表面に形成されているようなエアー抜き用の溝は不要である。その一方で、ウェーハと下部電極に間隔が生じるため、プラズマの発生やウェーハ表面の活性化の効果の低下が懸念されるが、支持部を絶縁体である石英で形成した場合であっても、本発明者によって実施された通常のプラズマ発生条件でプラズマ活性化処理を行った実験で、十分に結合力を高める効果が得られることが確認された。
次に、バッチ式洗浄機においてプラズマ活性化したウェーハの貼り合わせ前洗浄を行う（図１（ｄ））。バッチ式洗浄機を用いることにより、複数のウェーハを一度に洗浄できるので工程時間を低減できる。更に、上記したように、本発明ではプラズマ活性化処理時にウェーハ裏面でのパーティクルの増加を大幅に抑制できるので、従来より問題となっているバッチ式の洗浄においてプラズマ活性化して清浄化されたウェーハ表面に裏面からのパーティクルが再付着する問題を回避できる。
次に、ボンドウェーハ１０のイオン注入された側の表面とベースウェーハ２０の表面とを密着させて貼り合わせ（図１（ｅ））、貼り合わせたウェーハを、例えば不活性ガス雰囲気下、３５０℃〜５００℃の温度で保持してイオン注入層において微小気泡層を発生させる熱処理を含む熱処理を施し、微小気泡層（イオン注入層）にてボンドウェーハ１０を剥離させ、ベースウェーハ２０上に薄膜３１を有する貼り合わせウェーハ３０を得る（図１（ｆ））。
このような本発明の貼り合わせウェーハの製造方法であれば、貼り合わせ時に貼り合わせ界面にパーティクルが挟み込まれることが抑制され、貼り合わせウェーハに表面欠陥が発生するのを抑制できる。更に、プラズマ活性化により結合強度が増加することで、貼り合わせウェーハの欠陥品質をより向上させることができる。
このような本発明の貼り合わせウェーハの製造方法であれば、貼り合わせ時に貼り合わせ界面にパーティクルが挟み込まれることが抑制され、貼り合わせウェーハに表面欠陥が発生するのを抑制できる。更に、プラズマ活性化により結合強度が増加することで、貼り合わせウェーハの欠陥品質をより向上させることができる。
以下、本発明の実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
（実施例１）
ボンドウェーハとして、直径３００ｍｍ、ウェーハ厚さ７７５μｍ、ＣＯＰの無いシリコン単結晶ウェーハを準備し、１４５ｎｍの酸化膜を成長した後、イオン注入機にて、５０ｋｅＶの注入エネルギーでＨ＋イオンを５×１０１６ａｔｏｍｓ／ｃｍ２注入してイオン注入層を形成した。
ボンドウェーハとして、直径３００ｍｍ、ウェーハ厚さ７７５μｍ、ＣＯＰの無いシリコン単結晶ウェーハを準備し、１４５ｎｍの酸化膜を成長した後、イオン注入機にて、５０ｋｅＶの注入エネルギーでＨ＋イオンを５×１０１６ａｔｏｍｓ／ｃｍ２注入してイオン注入層を形成した。
ベースウェーハとして、ボンドウェーハと同様の、但し表面に酸化膜のないシリコン単結晶ウェーハを準備し、窒素プラズマによるプラズマ活性化処理を実施した。この際、プラズマ活性化装置のステージとして、図３に示すようなウェーハ裏面と線接触する石英製の支持部を表面に配置したものを用いた。具体的には、ベースウェーハと同一の直径を有する金属製の下部電極の表面にＳｉをコートし、この表面上に図３に示すような６０度間隔で６箇所の位置に円柱状の支持部（直径２ｍｍ、長さ２０ｍｍ）を、その側面が下部電極表面と接するように配置した。下部電極表面の円柱状の支持部を配置する位置には、支持部を嵌合するための溝（幅２ｍｍ、長さ２０ｍｍ、深さ１ｍｍ）を形成した。
このとき、プラズマ活性化処理後のベースウェーハ表裏面の０．１μｍ以上のパーティクル数をレーザー散乱式表面検査装置（ＫＬＡテンコール社製ＳＰ１）を用いて測定したところ、ベースウェーハ表面のパーティクル数は１１ｐｃｓ／ｗａｆｅｒ、ベースウェーハ裏面のパーティクル数は８００ｐｃｓ／ｗａｆｅｒであった。ベースウェーハ裏面のパーティクル数は後述する比較例の８５６６ｐｃｓ／ｗａｆｅｒと比べ大幅に低減されていた。
ベースウェーハのプラズマ活性化処理後、バッチ式洗浄機において、ボンドウェーハ２５枚を１バッチ、ベースウェーハ２５枚を１バッチとして、貼り合わせ前洗浄を実施した。洗浄後、上記と同様にベースウェーハ表面のパーティクル数を測定したところ、２ｐｃｓ／ｗａｆｅｒに減少していた。
ベースウェーハのプラズマ活性化処理後、バッチ式洗浄機において、ボンドウェーハ２５枚を１バッチ、ベースウェーハ２５枚を１バッチとして、貼り合わせ前洗浄を実施した。洗浄後、上記と同様にベースウェーハ表面のパーティクル数を測定したところ、２ｐｃｓ／ｗａｆｅｒに減少していた。
次に、ボンドウェーハのイオン注入側の表面とベースウェーハのプラズマ活性化した表面とを密着させて貼り合わせた後、バッチ式横型熱処理炉にて、投入温度２００℃、最高温度５００℃の熱処理を施し、ボンドウェーハをイオン注入層で剥離して、ベースウェーハ上にＳＯＩ層を形成し、ＳＯＩウェーハを得た。形成されたＳＯＩ層に対し、表面平滑化及び膜厚調整を実施した後、欠陥検査（直径３００μｍのボイドを限度見本サンプルとした目視によるボイド検査）を実施した。
その結果、ＳＯＩウェーハには直径３００μｍ以上の大きなボイドは検出されなかった。
その結果、ＳＯＩウェーハには直径３００μｍ以上の大きなボイドは検出されなかった。
これにより、本発明の貼り合わせウェーハの製造方法は、プラズマ活性化処理を行う際に、ウェーハの裏面にパーティクル等の付着物が増加するのを抑制し、プラズマ活性化処理後のウェーハをバッチ式洗浄機にて洗浄する際に、ウェーハの貼り合わせ面に付着物が再付着するのを防止できることが確認できた。
（比較例）
プラズマ活性化処理において、プラズマ活性化装置のステージとして、図５に示すような、平坦な表面に形成されたウェーハ搬送時のエアー抜き用の溝以外の部分でウェーハ裏面に面接触するステージを使用した以外、実施例１と同様の条件でＳＯＩウェーハを製造した。
実施例１と同様に、プラズマ活性化処理後のベースウェーハ表裏面の０．１μｍ以上のパーティクル数を測定したところ、ベースウェーハ表面のパーティクル数は１０ｐｃｓ／ｗａｆｅｒ、ベースウェーハ裏面のパーティクル数は８５６６ｐｃｓ／ｗａｆｅｒであり、実施例１と比較すると裏面のパーティクル汚染が著しく悪化していた。
プラズマ活性化処理において、プラズマ活性化装置のステージとして、図５に示すような、平坦な表面に形成されたウェーハ搬送時のエアー抜き用の溝以外の部分でウェーハ裏面に面接触するステージを使用した以外、実施例１と同様の条件でＳＯＩウェーハを製造した。
実施例１と同様に、プラズマ活性化処理後のベースウェーハ表裏面の０．１μｍ以上のパーティクル数を測定したところ、ベースウェーハ表面のパーティクル数は１０ｐｃｓ／ｗａｆｅｒ、ベースウェーハ裏面のパーティクル数は８５６６ｐｃｓ／ｗａｆｅｒであり、実施例１と比較すると裏面のパーティクル汚染が著しく悪化していた。
また、バッチ式洗浄機における洗浄後のベースウェーハ表面のパーティクル数を測定したところ、２５ｐｃｓ／ｗａｆｅｒに増加していた。このように比較例においては、洗浄後のベースウェーハ表面のパーティクル数がかえって増加してしまった。
また、製造したＳＯＩウェーハの欠陥検査を実施したところ、ＳＯＩウェーハには直径３００μｍ以上の大きなボイドが３個検出された。このようなボイドがある場所にはＳＯＩ層上のデバイスは形成できないため、ＳＯＩウェーハの規格として不良と判断することが多い。
また、製造したＳＯＩウェーハの欠陥検査を実施したところ、ＳＯＩウェーハには直径３００μｍ以上の大きなボイドが３個検出された。このようなボイドがある場所にはＳＯＩ層上のデバイスは形成できないため、ＳＯＩウェーハの規格として不良と判断することが多い。
（実施例２）
プラズマ活性化処理において、プラズマ活性化装置のステージとして、図４に示すような、ウェーハ裏面と点接触する石英製の支持部を表面に配置したステージを使用した以外、実施例１と同様の条件でＳＯＩウェーハを製造した。使用したステージは、ベースウェーハと同一の直径を有する金属製の下部電極の表面にＳｉをコートし、この表面上に図４に示すような６０度間隔で６箇所の位置に円柱状の支持部（直径３ｍｍ、高さ２ｍｍ）を配置した。下部電極表面の円柱状の支持部を配置する位置には、支持部を嵌合するための孔（直径３ｍｍ、深さ１ｍｍ）を形成した。
プラズマ活性化処理において、プラズマ活性化装置のステージとして、図４に示すような、ウェーハ裏面と点接触する石英製の支持部を表面に配置したステージを使用した以外、実施例１と同様の条件でＳＯＩウェーハを製造した。使用したステージは、ベースウェーハと同一の直径を有する金属製の下部電極の表面にＳｉをコートし、この表面上に図４に示すような６０度間隔で６箇所の位置に円柱状の支持部（直径３ｍｍ、高さ２ｍｍ）を配置した。下部電極表面の円柱状の支持部を配置する位置には、支持部を嵌合するための孔（直径３ｍｍ、深さ１ｍｍ）を形成した。
実施例１と同様に、プラズマ活性化処理後のベースウェーハ表裏面の０．１μｍ以上のパーティクル数を測定したところ、ベースウェーハ表面のパーティクル数は１０ｐｃｓ／ｗａｆｅｒ、ベースウェーハ裏面のパーティクル数は５００ｐｃｓ／ｗａｆｅｒであった。
また、バッチ式洗浄機における洗浄後のベースウェーハ表面のパーティクル数を測定したところ、３ｐｃｓ／ｗａｆｅｒに減少していた。
また、製造したＳＯＩウェーハの欠陥検査を実施したところ、ＳＯＩウェーハには直径３００μｍ以上の大きなボイドは検出されなかった。
また、バッチ式洗浄機における洗浄後のベースウェーハ表面のパーティクル数を測定したところ、３ｐｃｓ／ｗａｆｅｒに減少していた。
また、製造したＳＯＩウェーハの欠陥検査を実施したところ、ＳＯＩウェーハには直径３００μｍ以上の大きなボイドは検出されなかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。
例えば、上記実施形態では点接触もしくは線接触の例として、点接触のみの場合（図４）と、線接触のみの場合（図３）を示したが、点接触と線接触を混在させることも可能である。
例えば、上記実施形態では点接触もしくは線接触の例として、点接触のみの場合（図４）と、線接触のみの場合（図３）を示したが、点接触と線接触を混在させることも可能である。
１…プラズマ活性化装置、 ２…チャンバー、 ３ａ…上部電極、
３ｂ…下部電極、 ４、４ａ、４ｂ…ステージ、 ５…高周波電源、
６ａ、６ｂ…凸部、 ７ａ、７ｂ…支持部、
１０…ボンドウェーハ、 １１…イオン注入層、 １２…酸化膜、
１３、２２…貼り合わせ面 、２０…ベースウェーハ、
３０…貼り合わせウェーハ、 ３１…薄膜。
３ｂ…下部電極、 ４、４ａ、４ｂ…ステージ、 ５…高周波電源、
６ａ、６ｂ…凸部、 ７ａ、７ｂ…支持部、
１０…ボンドウェーハ、 １１…イオン注入層、 １２…酸化膜、
１３、２２…貼り合わせ面 、２０…ベースウェーハ、
３０…貼り合わせウェーハ、 ３１…薄膜。
Claims (3)
- ボンドウェーハの表面から水素イオン、希ガスイオンの少なくとも一種類のガスイオンを注入してイオン注入層を形成する工程と、前記ボンドウェーハのイオン注入した表面とベースウェーハの表面とを直接又は酸化膜を介して貼り合わせる工程と、前記イオン注入層でボンドウェーハを剥離させることにより、前記ベースウェーハ上に薄膜を有する貼り合わせウェーハを作製する工程とを含む貼り合わせウェーハの製造方法において、
前記貼り合わせ工程の前に、前記ボンドウェーハ及び前記ベースウェーハのうち少なくとも一方の貼り合わせ面に対しプラズマ活性化処理を行う工程を有し、
前記プラズマ活性化処理工程において、前記ボンドウェーハ及び前記ベースウェーハの少なくとも一方の裏面をステージ上に点接触もしくは線接触させた状態で載置しながら前記プラズマ活性化処理を行い、前記プラズマ活性化処理を行った前記ボンドウェーハ又は前記ベースウェーハを、前記貼り合わせ工程の前にバッチ式洗浄機にて洗浄することを特徴とする貼り合わせウェーハの製造方法。 - 前記プラズマ活性化処理工程において、前記ステージの表面に形成された点状もしくは線状の凸部上に前記ボンドウェーハ及び前記ベースウェーハの少なくとも一方を載置することによって点接触もしくは線接触させることを特徴とする請求項１に記載の貼り合わせウェーハの製造方法。
- 前記プラズマ活性化処理工程において、前記ステージの表面に配置された点状もしくは線状の支持部を有する台座上に前記ボンドウェーハ及び前記ベースウェーハの少なくとも一方を載置することによって点接触もしくは線接触させることを特徴とする請求項１に記載の貼り合わせウェーハの製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012101768A JP5664592B2 (ja) | 2012-04-26 | 2012-04-26 | 貼り合わせウェーハの製造方法 |
| CN201380021381.5A CN104246971B (zh) | 2012-04-26 | 2013-04-02 | 贴合晶片的制造方法 |
| SG11201406661YA SG11201406661YA (en) | 2012-04-26 | 2013-04-02 | Method for manufacturing bonded wafer |
| US14/391,086 US9142449B2 (en) | 2012-04-26 | 2013-04-02 | Method for manufacturing bonded wafer |
| EP13781764.9A EP2843686B1 (en) | 2012-04-26 | 2013-04-02 | Method of manufacturing bonded wafer |
| PCT/JP2013/002278 WO2013161188A1 (ja) | 2012-04-26 | 2013-04-02 | 貼り合わせウェーハの製造方法 |
| KR1020147029823A KR101855812B1 (ko) | 2012-04-26 | 2013-04-02 | 접합웨이퍼의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2012101768A JP5664592B2 (ja) | 2012-04-26 | 2012-04-26 | 貼り合わせウェーハの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2013229516A JP2013229516A (ja) | 2013-11-07 |
| JP2013229516A5 JP2013229516A5 (ja) | 2014-12-11 |
| JP5664592B2 true JP5664592B2 (ja) | 2015-02-04 |
Family
ID=49482543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2012101768A Active JP5664592B2 (ja) | 2012-04-26 | 2012-04-26 | 貼り合わせウェーハの製造方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US9142449B2 (ja) |
| EP (1) | EP2843686B1 (ja) |
| JP (1) | JP5664592B2 (ja) |
| KR (1) | KR101855812B1 (ja) |
| CN (1) | CN104246971B (ja) |
| SG (1) | SG11201406661YA (ja) |
| WO (1) | WO2013161188A1 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6213046B2 (ja) * | 2013-08-21 | 2017-10-18 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| JP6638282B2 (ja) * | 2015-09-25 | 2020-01-29 | 三菱マテリアル株式会社 | 冷却器付き発光モジュールおよび冷却器付き発光モジュールの製造方法 |
| US10269756B2 (en) | 2017-04-21 | 2019-04-23 | Invensas Bonding Technologies, Inc. | Die processing |
| JP6686962B2 (ja) * | 2017-04-25 | 2020-04-22 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| CN107633997B (zh) * | 2017-08-10 | 2019-01-29 | 长江存储科技有限责任公司 | 一种晶圆键合方法 |
| US10727219B2 (en) | 2018-02-15 | 2020-07-28 | Invensas Bonding Technologies, Inc. | Techniques for processing devices |
| CN109671664A (zh) * | 2018-12-14 | 2019-04-23 | 北京半导体专用设备研究所（中国电子科技集团公司第四十五研究所） | 晶圆载片台 |
| US11742314B2 (en) | 2020-03-31 | 2023-08-29 | Adeia Semiconductor Bonding Technologies Inc. | Reliable hybrid bonded apparatus |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56135934A (en) * | 1980-03-27 | 1981-10-23 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Dry etching device |
| JP3134391B2 (ja) * | 1991-09-19 | 2001-02-13 | 株式会社デンソー | シリコン基板の接合方法 |
| US6534380B1 (en) * | 1997-07-18 | 2003-03-18 | Denso Corporation | Semiconductor substrate and method of manufacturing the same |
| US6335535B1 (en) * | 1998-06-26 | 2002-01-01 | Nissin Electric Co., Ltd | Method for implanting negative hydrogen ion and implanting apparatus |
| JP4103391B2 (ja) * | 1999-10-14 | 2008-06-18 | 信越半導体株式会社 | Ｓｏｉウエーハの製造方法及びｓｏｉウエーハ |
| JP3626933B2 (ja) * | 2001-02-08 | 2005-03-09 | 東京エレクトロン株式会社 | 基板載置台の製造方法 |
| US7176528B2 (en) * | 2003-02-18 | 2007-02-13 | Corning Incorporated | Glass-based SOI structures |
| JP4509488B2 (ja) * | 2003-04-02 | 2010-07-21 | 株式会社Ｓｕｍｃｏ | 貼り合わせ基板の製造方法 |
| JP2006339363A (ja) | 2005-06-01 | 2006-12-14 | Bondtech Inc | 表面活性化方法および表面活性化装置 |
| JP2007173354A (ja) * | 2005-12-20 | 2007-07-05 | Shin Etsu Chem Co Ltd | Ｓｏｉ基板およびｓｏｉ基板の製造方法 |
| US7791708B2 (en) * | 2006-12-27 | 2010-09-07 | Asml Netherlands B.V. | Lithographic apparatus, substrate table, and method for enhancing substrate release properties |
| JP5433927B2 (ja) | 2007-03-14 | 2014-03-05 | 株式会社Ｓｕｍｃｏ | 貼り合わせウェーハの製造方法 |
| JP5415676B2 (ja) * | 2007-05-30 | 2014-02-12 | 信越化学工業株式会社 | Ｓｏｉウェーハの製造方法 |
| JP4577382B2 (ja) | 2008-03-06 | 2010-11-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
| EP2200077B1 (en) * | 2008-12-22 | 2012-12-05 | Soitec | Method for bonding two substrates |
| US8557679B2 (en) * | 2010-06-30 | 2013-10-15 | Corning Incorporated | Oxygen plasma conversion process for preparing a surface for bonding |
| JP2012038963A (ja) | 2010-08-09 | 2012-02-23 | Sumco Corp | 貼り合わせウェーハの製造方法 |
-
2012
- 2012-04-26 JP JP2012101768A patent/JP5664592B2/ja active Active
-
2013
- 2013-04-02 SG SG11201406661YA patent/SG11201406661YA/en unknown
- 2013-04-02 CN CN201380021381.5A patent/CN104246971B/zh active Active
- 2013-04-02 WO PCT/JP2013/002278 patent/WO2013161188A1/ja active Application Filing
- 2013-04-02 EP EP13781764.9A patent/EP2843686B1/en active Active
- 2013-04-02 US US14/391,086 patent/US9142449B2/en active Active
- 2013-04-02 KR KR1020147029823A patent/KR101855812B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| WO2013161188A1 (ja) | 2013-10-31 |
| JP2013229516A (ja) | 2013-11-07 |
| CN104246971A (zh) | 2014-12-24 |
| EP2843686A4 (en) | 2016-01-20 |
| EP2843686B1 (en) | 2019-03-27 |
| KR20150003763A (ko) | 2015-01-09 |
| SG11201406661YA (en) | 2014-11-27 |
| EP2843686A1 (en) | 2015-03-04 |
| US20150118825A1 (en) | 2015-04-30 |
| CN104246971B (zh) | 2018-06-15 |
| US9142449B2 (en) | 2015-09-22 |
| KR101855812B1 (ko) | 2018-05-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5664592B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP5415129B2 (ja) | 貼り合わせ基板の製造方法 | |
| US7674687B2 (en) | Method and structure for fabricating multiple tiled regions onto a plate using a controlled cleaving process | |
| TWI595561B (zh) | Method of manufacturing hybrid substrate and hybrid substrate | |
| JP2006210898A (ja) | Ｓｏｉウエーハの製造方法及びｓｏｉウェーハ | |
| KR101541940B1 (ko) | Ｓｏｉ 기판의 제조 방법 | |
| US20110132259A1 (en) | Electrostatic chuck and vacuum processing apparatus | |
| JP2008153411A (ja) | Ｓｏｉ基板の製造方法 | |
| JP5284576B2 (ja) | 半導体基板の製造方法 | |
| JP2001274368A (ja) | 貼り合わせウエーハの製造方法およびこの方法で製造された貼り合わせウエーハ | |
| US9312166B2 (en) | Method for manufacturing composite wafers | |
| JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
| JP2011103409A (ja) | ウェーハ貼り合わせ方法 | |
| JP5667743B2 (ja) | Ｓｏｉ基板の作製方法 | |
| JP2009253184A (ja) | 貼り合わせ基板の製造方法 | |
| JP2013197511A (ja) | サポート基板、半導体装置の製造方法、半導体装置の検査方法 | |
| JP2008263010A (ja) | Ｓｏｉ基板の製造方法 | |
| JP5364345B2 (ja) | Ｓｏｉ基板の作製方法 | |
| JP2017212345A (ja) | 半導体製造装置、及び半導体製造方法 | |
| JP5368000B2 (ja) | Ｓｏｉ基板の製造方法 | |
| TW202343550A (zh) | 將薄層轉移到載體基板之方法 | |
| JP2012038963A (ja) | 貼り合わせウェーハの製造方法 | |
| JP2009252948A (ja) | 貼り合わせウェーハの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140312 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141024 |
|
| A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20141024 |
|
| TRDD | Decision of grant or rejection written | ||
| A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20141030 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20141111 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141124 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5664592 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |