JP5433927B2 - 貼り合わせウェーハの製造方法 - Google Patents
貼り合わせウェーハの製造方法 Download PDFInfo
- Publication number
- JP5433927B2 JP5433927B2 JP2007064482A JP2007064482A JP5433927B2 JP 5433927 B2 JP5433927 B2 JP 5433927B2 JP 2007064482 A JP2007064482 A JP 2007064482A JP 2007064482 A JP2007064482 A JP 2007064482A JP 5433927 B2 JP5433927 B2 JP 5433927B2
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- wafer
- manufacturing
- bonding
- ozone
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 34
- 235000012431 wafers Nutrition 0.000 claims description 118
- 229910052710 silicon Inorganic materials 0.000 claims description 57
- 239000010703 silicon Substances 0.000 claims description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 55
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 claims description 47
- 238000010438 heat treatment Methods 0.000 claims description 43
- 238000004140 cleaning Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 31
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 24
- 239000007789 gas Substances 0.000 claims description 17
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 13
- 229910052786 argon Inorganic materials 0.000 claims description 12
- 238000009832 plasma treatment Methods 0.000 claims description 12
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 10
- 239000001257 hydrogen Substances 0.000 claims description 9
- 229910052739 hydrogen Inorganic materials 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 8
- 238000000926 separation method Methods 0.000 claims description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 239000001301 oxygen Substances 0.000 claims description 5
- 229910052760 oxygen Inorganic materials 0.000 claims description 5
- 238000005406 washing Methods 0.000 claims description 2
- 125000004435 hydrogen atom Chemical class [H]* 0.000 claims 1
- 239000010408 film Substances 0.000 description 82
- 238000000572 ellipsometry Methods 0.000 description 14
- 230000007547 defect Effects 0.000 description 6
- -1 hydrogen ions Chemical class 0.000 description 6
- 230000001133 acceleration Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000052 comparative effect Effects 0.000 description 3
- 229910001873 dinitrogen Inorganic materials 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 150000003376 silicon Chemical class 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000011179 visual inspection Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000010287 polarization Effects 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000011800 void material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02041—Cleaning
- H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
- H01L21/02052—Wet cleaning only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
- H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
- H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
- H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
- H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
Description
[1]貼り合わせウェーハの製造方法であって、
2枚のシリコンウェーハをオゾン洗浄することにより前記シリコンウェーハの表面に膜厚2.2nm以下の酸化膜を形成し、
形成した酸化膜を介して前記2枚のシリコンウェーハを貼り合わせて1000℃以上の温度での熱処理を行うことにより、貼り合わせ界面の酸化膜を外方拡散させて貼り合わせ界面に局所的な酸化物を有さない貼り合わせウェーハを得る
ことを含む、上記製造方法。
[2]オゾン洗浄には、オゾン濃度が1〜50ppmの範囲にあるオゾン水を用いる[1]に記載の製造方法。
[3]オゾン洗浄の前に、シリコンウェーハ表面の自然酸化膜を除去し、その後にオゾン洗浄を行なう[1]または[2]に記載の製造方法。
[4]酸化膜形成後、貼り合わせ前にプラズマ処理を行い、その後、貼り合わせを行う[1]〜[3]のいずれかに記載の製造方法。
[5]プラズマ処理は、窒素、酸素、アルゴン、希釈水素またはそれらの混合ガスによるプラズマ処理である[4]に記載の製造方法。
[6]貼り合わせたウェーハを薄膜化する工程をさらに含む、[1]〜[5]のいずれかに記載の製造方法。
[7]薄膜化する工程は、研削および研磨の工程、またはイオン注入剥離の工程である、[6]に記載の製造方法。
2枚のシリコンウェーハをオゾン洗浄して、前記シリコンウェーハの表面に膜厚2.2nm以下の酸化膜を形成する工程、および
形成した酸化膜を介して前記2枚のシリコンウェーハを貼り合わせて、貼り合わせウェーハを得る工程を含む。
300mmの2枚のシリコンウェーハを、バッチタイプの洗浄機を用いて、オゾン濃度が30ppmのオゾン(O3)水(室温)に2分間浸すことにより、厚さ2.0nmの酸化膜を形成した。酸化膜の厚みは、エリプソメトリ法により測定し、確認した。酸化膜形成後、2枚のシリコンウェーハを直接貼り合わせた。貼り合わせ強度を向上させるための熱処理(アルゴンガス雰囲気にて、1100℃、2hr)を施し、更に、活性層側のウェーハを研削および研磨により所定の厚さまで加工を行い貼り合わせウェーハを作製した。その後、貼り合わせウェーハの表面を目視にて検査した。その結果、貼り合わせ界面に局所的な酸化物は発生していないことが確認された(図1参照)。
水素イオンを注入(加速電圧:50keV, ドーズ量:1e17/cm2)した300mmの活性層側となるシリコンウェーハを、実施例1と同様の方法および条件で処理して、厚さ2.0nmの酸化膜を形成した。酸化膜の厚みは、エリプソメトリ法により測定し、確認した。これとは別に、水素イオンを注入行なわないシリコンウェーハにも、実施例1と同様の方法および条件で処理して、厚さ2.0nmの酸化膜を形成した。酸化膜の厚みは、エリプソメトリ法により測定し、確認した。このシリコンウェーハを支持側のウェーハとして、上記活性層側となるシリコンウェーハと貼り合わせた。その後、500℃の熱処理を施し、イオン注入層で剥離させ、貼り合わせウェーハを作製した。次いで、貼り合わせ強度を向上させるための熱処理(アルゴンガス雰囲気にて、1100℃、2hr)を施し、更に、活性層側のウェーハを研磨により所定の厚さまで加工を行った。その後、貼り合わせウェーハの表面を目視にて検査した。ところ、貼り合わせ界面に局所的な酸化物は発生していないことが確認された(図1参照)。
300mmの2枚のシリコンウェーハを、一端、HF洗浄により自然酸化膜を完全に除去した後、実施例1と同様の方法および条件で処理して、厚さ2.0nmの酸化膜を形成し、直接貼り合わせた。酸化膜の厚みは、エリプソメトリ法により測定し、確認した。その後、実施例1と同様の方法で貼り合わせウェーハを作製した。作製した、貼り合わせウェーハの表面を目視にて検査した。その結果、貼り合わせ界面に局所的な酸化物は発生していないことが確認された(図1参照)。
300mmの2枚のシリコンウェーハを、実施例1と同様の方法および条件で処理して、厚さ2.0nmの酸化膜を形成した。酸化膜の厚みは、エリプソメトリ法により測定し、確認した。次いで、窒素ガス雰囲気でプラズマ処理(25Pa、20秒間)を施した後、直接貼り合わせた。その後、貼り合わせ強度を向上させるための熱処理(アルゴンガス雰囲気にて、1100℃、2hr)を施し、更に、活性層側のウェーハを研削および研磨により所定の厚さまで加工を行い貼り合わせウェーハを作製した。その後、貼り合わせウェーハの表面を目視にて検査した。その結果、貼り合わせ界面に局所的な酸化物は発生していないことが確認された(図1参照)。
300mmの2枚のシリコンウェーハを、バッチタイプの洗浄機を用いて、オゾン濃度が10ppmのオゾン(O3)水(室温)に1分間浸すことにより、厚さ0.5nmの酸化膜を形成した。酸化膜の厚みは、エリプソメトリ法により測定し、確認した。酸化膜形成後、2枚のシリコンウェーハを直接貼り合わせた。貼り合わせ強度を向上させるための熱処理(アルゴンガス雰囲気にて、1100℃、2hr)を施し、更に、活性層側のウェーハを研削および研磨により所定の厚さまで加工を行い貼り合わせウェーハを作製した。その後、貼り合わせウェーハの表面を目視にて検査した。その結果、貼り合わせ界面に局所的な酸化物は発生していないことが確認された(図1参照)。
水素イオンを注入(加速電圧:50keV, ドーズ量:1e17/cm2)した300mmの活性層側となるシリコンウェーハを、実施例5と同様の方法および条件で処理して、厚さ0.5nmの酸化膜を形成した。酸化膜の厚みは、エリプソメトリ法により測定し、確認した。これとは別に、水素イオンを注入行なわないシリコンウェーハにも、実施例5と同様の方法および条件で処理して、厚さ0.5nmの酸化膜を形成した。酸化膜の厚みは、エリプソメトリ法により測定し、確認した。このシリコンウェーハを支持側のウェーハとして、上記活性層側となるシリコンウェーハと貼り合わせた。その後、500℃の熱処理を施し、イオン注入層で剥離させ、貼り合わせウェーハを作製した。次いで、貼り合わせ強度を向上させるための熱処理(アルゴンガス雰囲気にて、1100℃、2hr)を施し、更に、活性層側のウェーハを研磨により所定の厚さまで加工を行った。その後、貼り合わせウェーハの表面を目視にて検査した。ところ、貼り合わせ界面に局所的な酸化物は発生していないことが確認された(図1参照)。
300mmの2枚のシリコンウェーハを、一端、HF洗浄により自然酸化膜を完全に除去した後、実施例5と同様の方法および条件で処理して、厚さ0.5nmの酸化膜を形成し、直接貼り合わせた。酸化膜の厚みは、エリプソメトリ法により測定し、確認した。その後、実施例1と同様の方法で貼り合わせウェーハを作製した。作製した、貼り合わせウェーハの表面を目視にて検査した。その結果、貼り合わせ界面に局所的な酸化物は発生していないことが確認された(図1参照)。
300mmの2枚のシリコンウェーハを、実施例5と同様の方法および条件で処理して、厚さ0.5nmの酸化膜を形成した。酸化膜の厚みは、エリプソメトリ法により測定し、確認した。次いで、窒素ガス雰囲気でプラズマ処理(25Pa、20秒間)を施した後、直接貼り合わせた。その後、貼り合わせ強度を向上させるための熱処理(アルゴンガス雰囲気にて、1100℃、2hr)を施し、更に、活性層側のウェーハを研削および研磨により所定の厚さまで加工を行い貼り合わせウェーハを作製した。その後、貼り合わせウェーハの表面を目視にて検査した。その結果、貼り合わせ界面に局所的な酸化物は発生していないことが確認された(図1参照)。
300mmの2枚のシリコンウェーハを、バッチタイプの洗浄機を用いて、オゾン濃度が30ppmのオゾン(O3)水(室温)に2.5分間浸すことにより、厚さ2.5nmの酸化膜を形成した。酸化膜の厚みは、エリプソメトリ法により測定し、確認した。酸化膜形成後、2枚のシリコンウェーハを直接貼り合わせた。貼り合わせ強度を向上させるための熱処理(アルゴンガス雰囲気にて、1100℃、2hr)を施し、更に、活性層側のウェーハを研削および研磨により所定の厚さまで加工を行い貼り合わせウェーハを作製した。その後、貼り合わせウェーハの表面を目視にて検査した。その結果、貼り合わせ界面に局所的な酸化物が発生していることが確認された。
300mmの2枚のシリコンウェーハを、熱処理(縦型炉:700℃、10分、1%酸素、99%窒素)により、厚さ2nmの酸化膜を形成し、直接貼り合わせた後、実施例1と同様の方法で貼り合わせウェーハを作製した。その後、貼り合わせウェーハの表面を目視にて検査したところ、貼り合わせ界面に局所的な酸化物が発生していることが確認された。
Claims (7)
- 貼り合わせウェーハの製造方法であって、
2枚のシリコンウェーハをオゾン洗浄することにより前記シリコンウェーハの表面に膜厚2.2nm以下の酸化膜を形成し、
形成した酸化膜を介して前記2枚のシリコンウェーハを貼り合わせて1000℃以上の温度での熱処理を行うことにより、貼り合わせ界面の酸化膜を外方拡散させて貼り合わせ界面に局所的な酸化物を有さない貼り合わせウェーハを得る
ことを含む、上記製造方法。 - オゾン洗浄には、オゾン濃度が1〜50ppmの範囲にあるオゾン水を用いる請求項1に記載の製造方法。
- オゾン洗浄の前に、シリコンウェーハ表面の自然酸化膜を除去し、その後にオゾン洗浄を行なう請求項1または2に記載の製造方法。
- 酸化膜形成後、貼り合わせ前にプラズマ処理を行い、その後、貼り合わせを行う請求項1〜3のいずれか1項に記載の製造方法。
- プラズマ処理は、窒素、酸素、アルゴン、希釈水素またはそれらの混合ガスによるプラズマ処理である請求項4に記載の製造方法。
- 貼り合わせたウェーハを薄膜化する工程をさらに含む、請求項1〜5のいずれか1項に記載の製造方法。
- 薄膜化する工程は、研削および研磨の工程、またはイオン注入剥離の工程である、請求項6に記載の製造方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007064482A JP5433927B2 (ja) | 2007-03-14 | 2007-03-14 | 貼り合わせウェーハの製造方法 |
KR1020070128749A KR100935397B1 (ko) | 2007-03-14 | 2007-12-12 | 접합 웨이퍼의 제조 방법 |
SG200718646-3A SG146517A1 (en) | 2007-03-14 | 2007-12-13 | Method of manufacturing bonded wafer |
US11/955,765 US8802540B2 (en) | 2007-03-14 | 2007-12-13 | Method of manufacturing bonded wafer |
CN2007101957655A CN101266917B (zh) | 2007-03-14 | 2007-12-14 | 贴合晶片的制造方法 |
EP07024471.0A EP1970949B1 (en) | 2007-03-14 | 2007-12-18 | Method of manufacturing bonded wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007064482A JP5433927B2 (ja) | 2007-03-14 | 2007-03-14 | 貼り合わせウェーハの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008227207A JP2008227207A (ja) | 2008-09-25 |
JP5433927B2 true JP5433927B2 (ja) | 2014-03-05 |
Family
ID=39529749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007064482A Active JP5433927B2 (ja) | 2007-03-14 | 2007-03-14 | 貼り合わせウェーハの製造方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8802540B2 (ja) |
EP (1) | EP1970949B1 (ja) |
JP (1) | JP5433927B2 (ja) |
KR (1) | KR100935397B1 (ja) |
CN (1) | CN101266917B (ja) |
SG (1) | SG146517A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5664592B2 (ja) * | 2012-04-26 | 2015-02-04 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法 |
CN111962155B (zh) * | 2020-08-06 | 2022-05-10 | 济南量子技术研究院 | 一种介质层辅助的厚片周期极化铁电晶体制备方法 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0719739B2 (ja) * | 1990-09-10 | 1995-03-06 | 信越半導体株式会社 | 接合ウェーハの製造方法 |
JP3542376B2 (ja) | 1994-04-08 | 2004-07-14 | キヤノン株式会社 | 半導体基板の製造方法 |
US5603779A (en) * | 1995-05-17 | 1997-02-18 | Harris Corporation | Bonded wafer and method of fabrication thereof |
JP3611142B2 (ja) * | 1995-08-29 | 2005-01-19 | 三菱住友シリコン株式会社 | 張り合わせウェーハおよびその製造方法 |
WO1997041590A1 (fr) * | 1996-04-26 | 1997-11-06 | Sumitomo Sitix Corporation | Procede d'assemblage de substrat en semi-conducteur au silicium |
JP3422225B2 (ja) | 1997-07-08 | 2003-06-30 | 三菱住友シリコン株式会社 | 貼り合わせ半導体基板及びその製造方法 |
JPH11233476A (ja) * | 1997-12-01 | 1999-08-27 | Mitsubishi Electric Corp | 半導体基板の処理方法 |
US6319331B1 (en) | 1997-12-01 | 2001-11-20 | Mitsubishi Denki Kabushiki Kaisha | Method for processing semiconductor substrate |
FR2775119B1 (fr) | 1998-02-19 | 2000-04-07 | France Telecom | Procede pour limiter l'interdiffusion dans un dispositif semi-conducteur a grille composite si/si 1-x ge x, o inferieur a x inferieur ou egal a 1. |
JP3385972B2 (ja) * | 1998-07-10 | 2003-03-10 | 信越半導体株式会社 | 貼り合わせウェーハの製造方法および貼り合わせウェーハ |
US6230720B1 (en) | 1999-08-16 | 2001-05-15 | Memc Electronic Materials, Inc. | Single-operation method of cleaning semiconductors after final polishing |
US6902987B1 (en) | 2000-02-16 | 2005-06-07 | Ziptronix, Inc. | Method for low temperature bonding and bonded structure |
US6492283B2 (en) * | 2000-02-22 | 2002-12-10 | Asm Microchemistry Oy | Method of forming ultrathin oxide layer |
US7179746B2 (en) * | 2002-12-02 | 2007-02-20 | Foundation fõr Advancement of Internati{dot over (o)}nal Science | Method of surface treatment for manufacturing semiconductor device |
US7018909B2 (en) | 2003-02-28 | 2006-03-28 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Forming structures that include a relaxed or pseudo-relaxed layer on a substrate |
US7071077B2 (en) | 2003-03-26 | 2006-07-04 | S.O.I.Tec Silicon On Insulator Technologies S.A. | Method for preparing a bonding surface of a semiconductor layer of a wafer |
JP4285244B2 (ja) | 2004-01-08 | 2009-06-24 | 株式会社Sumco | Soiウェーハの作製方法 |
JP2006080314A (ja) * | 2004-09-09 | 2006-03-23 | Canon Inc | 結合基板の製造方法 |
US8138061B2 (en) | 2005-01-07 | 2012-03-20 | International Business Machines Corporation | Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide |
JP2006278893A (ja) * | 2005-03-30 | 2006-10-12 | Toshiba Ceramics Co Ltd | 貼り合わせウェーハの製造方法 |
JP4655797B2 (ja) * | 2005-07-19 | 2011-03-23 | 信越半導体株式会社 | 直接接合ウエーハの製造方法 |
JP2007149723A (ja) | 2005-11-24 | 2007-06-14 | Sumco Corp | 貼り合わせウェーハの製造方法 |
JP4940737B2 (ja) | 2006-04-11 | 2012-05-30 | 株式会社Sumco | 少数キャリア拡散長測定方法およびシリコンウェーハの製造方法 |
-
2007
- 2007-03-14 JP JP2007064482A patent/JP5433927B2/ja active Active
- 2007-12-12 KR KR1020070128749A patent/KR100935397B1/ko active IP Right Grant
- 2007-12-13 US US11/955,765 patent/US8802540B2/en active Active
- 2007-12-13 SG SG200718646-3A patent/SG146517A1/en unknown
- 2007-12-14 CN CN2007101957655A patent/CN101266917B/zh active Active
- 2007-12-18 EP EP07024471.0A patent/EP1970949B1/en active Active
Also Published As
Publication number | Publication date |
---|---|
KR100935397B1 (ko) | 2010-01-06 |
SG146517A1 (en) | 2008-10-30 |
EP1970949B1 (en) | 2017-03-22 |
CN101266917B (zh) | 2010-09-08 |
EP1970949A3 (en) | 2011-06-22 |
EP1970949A2 (en) | 2008-09-17 |
US8802540B2 (en) | 2014-08-12 |
CN101266917A (zh) | 2008-09-17 |
JP2008227207A (ja) | 2008-09-25 |
KR20080084555A (ko) | 2008-09-19 |
US20080227271A1 (en) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7354844B2 (en) | Method for manufacturing SOI substrate | |
KR101462397B1 (ko) | 접합 웨이퍼의 제조 방법 | |
JP5278549B2 (ja) | シリコンウェーハの洗浄方法、およびその洗浄方法を用いたエピタキシャルウェーハの製造方法 | |
US20080072926A1 (en) | Method for Cleaning Soi Wafer | |
JP2008028070A (ja) | 貼り合わせウェーハの製造方法 | |
JP2009176860A (ja) | 貼り合わせウェーハの製造方法 | |
JP2011100977A (ja) | 半導体基板の再生方法、再生半導体基板の作製方法、および、soi基板の作製方法 | |
JP2011103409A (ja) | ウェーハ貼り合わせ方法 | |
JP5261960B2 (ja) | 半導体基板の製造方法 | |
JP2009272471A (ja) | 貼り合わせウェーハの製造方法 | |
KR100827907B1 (ko) | 실리콘 기판의 세정방법 | |
JP5433927B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2010092909A (ja) | Soiウェーハの製造方法 | |
JP4857738B2 (ja) | 半導体ウエーハの洗浄方法および製造方法 | |
JP5865057B2 (ja) | 半導体基板の再生方法、及びsoi基板の作製方法 | |
JP4694372B2 (ja) | ウェハの表面粗さを改善する方法 | |
EP3029730B1 (en) | Bonded wafer manufacturing method | |
JP2009111347A (ja) | 貼り合わせウェーハの製造方法 | |
JP2006303088A (ja) | シリコン基板の洗浄方法 | |
JP2009182233A (ja) | アニールウェーハの洗浄方法 | |
JPH0878326A (ja) | エピタキシャルウェーハの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100217 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120904 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131112 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131125 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5433927 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |