KR20080084555A - 접합 웨이퍼의 제조 방법 - Google Patents

접합 웨이퍼의 제조 방법 Download PDF

Info

Publication number
KR20080084555A
KR20080084555A KR1020070128749A KR20070128749A KR20080084555A KR 20080084555 A KR20080084555 A KR 20080084555A KR 1020070128749 A KR1020070128749 A KR 1020070128749A KR 20070128749 A KR20070128749 A KR 20070128749A KR 20080084555 A KR20080084555 A KR 20080084555A
Authority
KR
South Korea
Prior art keywords
oxide film
wafer
manufacturing
bonded
ozone
Prior art date
Application number
KR1020070128749A
Other languages
English (en)
Other versions
KR100935397B1 (ko
Inventor
노부유키 모리모토
아키히코 엔도
Original Assignee
가부시키가이샤 사무코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 사무코 filed Critical 가부시키가이샤 사무코
Publication of KR20080084555A publication Critical patent/KR20080084555A/ko
Application granted granted Critical
Publication of KR100935397B1 publication Critical patent/KR100935397B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76256—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques using silicon etch back techniques, e.g. BESOI, ELTRAN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body

Abstract

(과제) 접합 공정의 열처리에 의해 접합 계면에 국소적인 산화물이 잔류하지 않는, 수 nm 정도의 균일한 두께의 산화막을 갖는, 접합 웨이퍼의 제조 방법을 제공한다.
(해결 수단) 접합 웨이퍼의 제조 방법. 2장의 실리콘 웨이퍼를 오존 세정하여, 상기 실리콘 웨이퍼의 표면에 막두께 2.2nm 이하의 산화막을 형성하고, 형성한 산화막을 통하여 상기 2장의 실리콘 웨이퍼를 접합시켜, 접합 웨이퍼를 얻는 것을 포함한다.
접합 웨이퍼, 오존 세정, 산화막

Description

접합 웨이퍼의 제조 방법{METHOD OF MANUFACTURING BONDED WAFER}
본 발명은, 접합 웨이퍼의 제조 방법에 관한 것이다. 더욱 상세하게는, 본 발명은, 수 nm 정도의 균일한 두께의 산화막을 갖는 접합 웨이퍼의 제조 방법에 관한 것이다.
통상, 산화막을 개재하여 접합 웨이퍼를 제작하는 경우, 산화막은 산소 가스 분위기 중의 열처리를 행함으로써 형성하고, 얻어지는 산화막은 통상 두께 100nm 이상인 경우가 일반적이다(일본 공개특허공보 평11-26336호 (특허 문헌 1) 참조).
그러나, 최근, 디바이스의 미세화나 저소비 전력화에 의해, BOX로 되는 산화막의 막두께가 얇아지고, 또한, 예를 들면, BOX가 없는 직접 접합의 개발도 행해지고 있다. 그런데, 상기 종래의 열처리에 의한 산화막 형성에서는, 수 nm 정도의 산화막을 균일하게 형성시키는 것은 곤란하다. 특히 배치(batch) 타입의 열처리 로(爐)에서는, 로드 록(load lock) 타입의 이재(移載) 설비나, 또한, 예를 들면, 오존 가스를 공급시키기 위한 설비가 필요하게 되는 등, 고가의 설비 비용이 필요하다.
또한, 열처리에 의해 실리콘 표면에 형성된 산화막은, 산화규소(SiO2)로서, 막질(膜質)로서는, 안정된 상태이다. 그 때문에, 그 후의 제작 공정(열처리 공정)에 있어서, 외방(外方)으로 확산하는 일이 없이 산화막이 계면 내에서 응축·축소하여 접합 계면에 국소적인 산화물로서 잔존한다. 그 결과, 디바이스 제작 불량이나 특성을 열화시키는 등 문제가 생겨 버린다. 이것은, 열처리에 의해, 접합 계면의 산화물이 외방으로 확산하려고 하지만, 완전히 확산하지 못하고 계면에 잔류해 버림으로써 발생한다.
상기 그 후의 제작 공정에 있어서의 열처리는, 접합 계면의 강도를 향상시키기 위한 열처리나, 표면의 평탄도를 향상시키기 위한 열처리 등이다. 예를 들면, 접합 계면의 강도를 향상시키기 위한 열처리에서는, 1100℃ 이상의 온도로 1시간 이상 유지된다. 또한, 표면의 평탄도를 향상시키기 위한 열처리로서는, 아르곤이나 수소 가스 등에 의한 1100℃ 이상의 열처리가 있다(일본 공개특허공보 2005-197524호 (특허 문헌 2) 참조).
또한, 산화막을 개재함이 없이, 직접 접합시키는 경우는, 통상의 세정(SC1)을 행한 후, 웨이퍼끼리를 접합시키게 된다. 그러나, 이 경우도 일반적인 세정에서는, 실리콘 웨이퍼 표면에 2nm 이상의 산화막이 형성되고, 상기와 같은, 접합 공정의 열처리에 의해, 접합 계면에 국소적인 산화물이 잔류해 버린다.
[특허 문헌 1] 일본 공개특허공보 평11-26336호
[특허 문헌 2] 일본 공개특허공보 2005-197524호
그래서, 본 발명의 목적은, 접합 공정의 열처리에 의해, 접합 계면에 국소적인 산화물이 잔류하지 않는, 접합 웨이퍼의 제조 방법을 제공하는 것에 있다.
상기 목적을 달성하기 위해 본 발명자들이 연구한 결과, 2장의 실리콘 웨이퍼를 직접 접합시키는 경우, 실리콘 표면의 산화막을 오존수(ozone-water) 처리로 두께 2.2nm 이하로 형성함으로써, 접합 웨이퍼의 제작 공정(열처리)에 있어서 발생하는, 접합 계면의 국소적인 산화물의 발생을 억제할 수 있는 것을 알아내어, 본 발명을 완성시켰다. 오존 세정으로 형성된 산화막은, 열처리에 의해 형성된 산화막에 비해, 후(後) 공정에 있어서의 열처리에 의해 분해되기 쉽다는 특성을 갖고, 그 때문에, 접합 공정의 열처리에서도 국소적으로 집중하는 일이 없이, 확산시킬 수 있기 때문에, 접합 계면의 국소적인 산화물의 발생을 억제할 수 있다고 추측된다. 오존 세정으로 형성된 산화막은, 열처리에 의해 형성된 산화막에 비해, 후 공정에 있어서의 열처리에 의해 분해되기 쉽다는 인식은, 지금까지 알려져 있지 않은 새로운 인식이다.
본 발명은, 이하와 같다.
[1] 접합 웨이퍼의 제조 방법으로서, 2장의 실리콘 웨이퍼를 오존 세정하여, 상기 실리콘 웨이퍼의 표면에 막두께 2.2nm 이하의 산화막을 형성하고, 형성한 산화막을 통하여 상기 2장의 실리콘 웨이퍼를 접합시켜, 접합 웨이퍼를 얻는 것을 포 함하는, 상기 제조 방법.
[2] 접합 웨이퍼는, 접합 계면에 국소적인 산화물을 갖지 않는 [1]에 기재된 제조 방법.
[3] 오존 세정에는, 오존 농도가 1∼50ppm의 범위에 있는 오존수를 이용하는 [1] 또는 [2]에 기재된 제조 방법.
[4] 오존 세정 전에, 실리콘 웨이퍼 표면의 자연 산화막을 제거하고, 그 후에 오존 세정을 행하는 [1]∼[3] 중 어느 하나에 기재된 제조 방법.
[5] 산화막 형성 후, 접합 전에 플라즈마 처리를 행하고, 그 후, 접합을 행하는 [1]∼[4] 중 어느 하나에 기재된 제조 방법.
[6] 플라즈마 처리는, 질소, 산소, 아르곤, 희석(稀釋) 수소 또는 이들의 혼합 가스에 의한 플라즈마 처리인 [5]에 기재된 제조 방법.
[7] 실리콘 웨이퍼의 접합은, 1000℃ 이상의 온도에서의 열처리에 의해 행하는 [1]∼[6] 중의 어느 하나에 기재된 제조 방법.
[8] 접합시킨 웨이퍼를 박막화하는 공정을 추가로 포함하는 [1]∼[7] 중의 어느 하나에 기재된 제조 방법.
[9] 박막화하는 공정은, 연삭 및 연마의 공정, 또는 이온 주입 박리의 공정인, [8]에 기재된 제조 방법.
본 발명에 의하면, 접합 웨이퍼의 제작 공정(열처리)에 있어서 발생하는, 접합 계면의 국소적인 산화물의 발생을 억제할 수 있는, 접합 실리콘 웨이퍼를 제공 할 수 있다.
(발명을 실시하기 위한 최량의 형태)
본 발명은, 접합 웨이퍼의 제조 방법이다. 본 발명의 제조 방법으로 얻어지는 접합 웨이퍼는, 2장의 실리콘 웨이퍼의 접합 계면의 국소적인 산화물을 갖지 않는 실리콘 웨이퍼이다.
본 발명의, 접합 웨이퍼의 제조 방법은,
2장의 실리콘 웨이퍼를 오존 세정하여, 상기 실리콘 웨이퍼의 표면에 막두께 2.2nm 이하의 산화막을 형성하는 공정, 및
형성한 산화막을 통하여 상기 2장의 실리콘 웨이퍼를 접합시켜, 접합 웨이퍼를 얻는 공정을 포함한다.
산화막을 형성하는 공정에서는, 2장의 실리콘 웨이퍼를 오존 세정하여, 상기 실리콘 웨이퍼의 표면에 막두께 2.2nm 이하의 산화막을 형성한다. 형성되는 산화막의 막두께가 2.2nm를 초과하면, 접합 계면의 국소적인 산화물의 발생을 억제할 수 없게 된다. 오존 세정으로 형성된 산화막은, 열처리에 의해 형성된 산화막에 비해, 후 공정에 있어서의 열처리에 의해 분해되기 쉽다는 특성을 갖는다. 그 때문에, 접합 공정의 열처리에서도 국소적으로 집중하는 일이 없이, 확산시킬 수 있다. 그러나, 오존 세정으로 형성된 산화막이라도 두께가 2.2nm를 초과하면, 접합 웨이퍼를 제작하는 공정의 열처리로 완전히 확산시킬 수가 없어, 접합 계면에 국소적으로 잔류해 버린다. 한편, 형성되는 산화막의 막두께의 하한은, 예를 들면, 0.5nm이다. 막두께 0.5nm 미만의 산화막의 형성은 제어가 용이하지 않고, 막두께 0.5nm 이상의 산화막이라면, 접합할 때에 산화막으로서 충분히 기능한다.
실리콘 웨이퍼의 표면에 형성된 산화막의 막두께는, 예를 들면, 편광 해석법(엘립소메트리(ellipsometry)법)을 이용하여 측정할 수 있다. 엘립소메트리법은, 평평한 시료(試料)의 표면에 편광을 입사시켜, 반사광의 편광 상태의 변화를 측정하고, 시료의 굴절률을 앎으로써, 산화막의 막두께를 측정하는 방법이다.
실리콘 웨이퍼의 표면에 막두께 2.2nm 이하의 산화막을 형성하기 위해, 본 발명에서는, 2장의 실리콘 웨이퍼를 오존 세정한다. 이 오존 세정에는, 오존 농도가 1∼50ppm의 범위에 있는 오존수를 이용하는 것이 적당하다. 오존 농도가 1ppm 미만에서는, 소정의 막두께의 산화막을 형성하는 데에, 시간이 너무 많이 걸리는 경우가 있다. 또한, 오존 농도가 50ppm을 초과하면, 막두께 2.2nm 이하의 산화막을 형성하는 데에, 엄밀한 시간의 제어가 필요하게 되는 경우가 있다. 오존 농도는, 바람직하게는 5∼40ppm의 범위이다. 오존의 농도는, 보다 바람직하게는 10∼30ppm의 범위이다.
오존 세정의 시간은, 형성하는 산화막의 막두께, 사용하는 오존수의 오존 농도 등을 고려하여 적절히 결정할 수 있다. 오존 세정의 시간은, 예를 들면, 10초∼10분의 범위로 할 수 있으며, 바람직하게는 30초∼5분의 범위이다. 단, 이 범위에 한정하려는 의도는 없다.
오존 세정은, 오존(O3)을 소정 농도 포함한 순수(純水)를 공급하기 위한 장 치를 구비한 배치 타입의 세정기, 또는 매엽(枚葉) 타입의 세정기를 이용하여 행할 수 있다. 또한, 오존 세정은, 오존수를 가온(加溫)하는 일이 없이, 실온(예를 들면, 10∼30℃, 바람직하게는 15∼25℃)에서 행할 수 있다.
또한, 오존 세정에는, 산화막 형성 이외에, 실리콘 웨이퍼 표면의 유기물을 제거하는 효과도 있다. 따라서, 오존 세정에 의해, 접합 시에 발생하는 유기물 기인(起因)의 보이드(void) 등의 결함을 억제하는 것도 가능하다. 또한, 이온 주입 박리법에 의한 박막화를 이용하는 경우에 있어서도, 동일하게, 보이드나 블리스터(blister)의 발생을 억제할 수 있다.
또한, 상기 오존 세정 전에, 실리콘 웨이퍼 표면의 자연 산화막을 제거하고, 그 후에 오존 세정을 행할 수도 있다. 자연 산화막은 실리콘 웨이퍼의 최종 세정, 및 그 후의 대기 중에서의 보관 기간에 의해 형성되는 것으로, 최종 세정 조건이나, 보관 상황에 따라 두께가 다르다. 그래서, 2.2nm를 초과하는 자연 산화막이 형성되어 있는 경우는, 일단, 자연 산화막을 제거하는 것이 적당하다. 자연 산화막의 제거는, HF 처리에 의해 행할 수 있다. HF 처리는, 예를 들면, 1%로 희석된 HF 용액 중에(배치 타입의 세정기) 5분간 담금으로써 완전히 제거하는 것이 가능하다. 이 경우, HF 농도 및 세정기의 종류(배치, 매엽)에 관해서는, 특히 한정하는 것은 아니고, 완전히 자연 산화막이 제거되어져 있으면 동일한 효과가 얻어진다.
산화막을 형성한 후, 형성한 산화막을 통하여 상기 2장의 실리콘 웨이퍼를 접합시켜, 접합 웨이퍼를 얻는다. 웨이퍼의 접합은, 형성한 산화막을 통하여 상기 2장의 실리콘 웨이퍼를 서로 겹치고, 이어서, 1000℃ 이상의 온도로 열처리를 행하 고, 접착 강도를 강화하여, 접합 웨이퍼를 얻는다. 본 발명의 제조 방법에서는, 오존 세정에 의해 표면에 형성한 막두께 2.2nm 이하의 산화막을 갖는 2장의 실리콘 웨이퍼를 접합시켜, 상기 열처리를 행함으로써, 접합 계면의 국소적인 산화물의 발생을 억제할 수 있다. 이 열처리의 온도로서는, 1000℃ 이상이 적당하며, 1000℃ 미만의 경우는 충분한 결합력이 얻어지지 않아, 박막화 공정이나 디바이스 공정에서의 벗겨짐 등, 불량의 원인이 되는 경우가 있다. 또한, 고온 영역, 특히 1200℃를 초과하는 경우에는, 슬립(slip)의 문제가 생기는 경우가 있어, 온도 범위로서는 1050℃∼1150℃가 바람직하다. 다음으로, 시간에 관해서는, 30분 이상의 열처리가 적당하고, 30분 미만의 경우, 상기와 동일한 불량이 발생하는 경우가 있다. 또한, 이 열처리의 분위기는, 예를 들면, 아르곤 가스 분위기나 산소와 질소의 혼합 가스 등일 수 있지만, 특히 이들에 한정하는 것은 아니다.
또한, 산화막 형성 후, 접합 전에 실리콘 웨이퍼 표면을 플라즈마 처리하고, 그 후, 접합을 행할 수도 있다. 접합 전에 실리콘 웨이퍼 표면을 플라즈마 처리함으로써, 실리콘 웨이퍼 표면에 부착한 유기물을 제거할 수 있어, 보이드 결함의 불량률을 개선할 수 있다. 또한, 플라즈마 처리에 의해, 표면을 활성화시킴으로써, 접합 강도를 향상시키기 위한 열처리 온도를 저온화시켜, 스루풋(throughput) 단축에 의한 제작 비용 저감이 가능하게 된다는 이점도 있다. 플라즈마 처리는, 예를 들면, 질소, 산소, 아르곤, 희석 수소나, 상기 가스의 혼합 가스 등의 가스를 이용하여 행할 수 있다. 플라즈마 처리의 방법은, 예를 들면, 플라즈마 챔버 내에 웨이퍼를 넣은 후, 소정의 가스(예를 들면 질소 가스)로 완전히 치환한 후 플라즈마 챔버 내를, 예를 들면, 0.1kPA 이하까지 낮춘 상태에서, 수십 초에서 수분 동안, 플라즈마를 발생시켜, 웨이퍼 표면을 활성화시키는 방법일 수 있다. 단, 이 방법에 한정하려는 의도는 아니다.
또한, 본 방법을 이용함으로써, 결정 방위가 다른 실리콘 웨이퍼끼리의 직접 접합, 예를 들면, (110)과 (100)의 접합, (111)과 (100)의 접합도, 용이하게 행할 수 있다.
본 발명의 제조 방법은, 접합시킨 웨이퍼를 박막화하는 공정을 추가로 포함할 수 있다. 박막화하는 공정은, 예를 들면, 연삭 및 연마의 공정, 또는 이온 주입 박리의 공정일 수 있다. 이온 주입 박리의 공정은, 예를 들면, 산화막 형성 전의 실리콘 웨이퍼에 수소 이온 또는 희(稀) 가스 이온을 주입하여, 활성층측이 되는 실리콘 웨이퍼를 제작하고, 이것에 산화막을 형성하여 접합시킨 웨이퍼를 얻고, 그런 연후에, 접합시킨 웨이퍼를 박막화한다. 실리콘 웨이퍼로의 수소 이온의 주입은, 예를 들면, 가속 전압:50keV, 도즈(dose)량:1e17/㎠로 할 수 있고, 이에 따라, 300mm의 활성층측이 되는 실리콘 웨이퍼를 형성할 수 있다. 이온 주입 박리의 공정을 포함하는 박막화한 실리콘 웨이퍼의 제작 방법에 대해서는, 특허 문헌 2를 참조할 수 있다.
(실시예)
이하에 본 발명을 실시예에 의해 더욱 상세하게 설명한다.
(실시예 1)
300mm의 2장의 실리콘 웨이퍼를, 배치 타입의 세정기를 이용하여, 오존 농도 가 30ppm인 오존(O3)수(실온)에 2분간 담금으로써, 두께 2.0nm의 산화막을 형성하였다. 산화막의 두께는, 엘립소메트리법에 의해 측정하여, 확인하였다. 산화막 형성 후, 2장의 실리콘 웨이퍼를 직접 접합시켰다. 접합 강도를 향상시키기 위한 열처리(아르곤 가스 분위기에서, 1100℃, 2hr)를 행하고, 추가로, 활성층측의 웨이퍼를 연삭 및 연마에 의해 소정의 두께까지 가공을 행하여 접합 웨이퍼를 제작하였다. 그 후, 접합 웨이퍼의 표면을 눈으로 검사하였다. 그 결과, 접합 계면에 국소적인 산화물은 발생해 있지 않는 것이 확인되었다(도1 참조).
(실시예 2)
수소 이온을 주입(가속 전압:50keV, 도즈량:1e17/㎠)한 300mm의 활성층측이 되는 실리콘 웨이퍼를, 실시예 1과 동일한 방법 및 조건으로 처리하여, 두께 2.0nm의 산화막을 형성하였다. 산화막의 두께는, 엘립소메트리법에 의해 측정하여, 확인하였다. 이와는 별도로, 수소 이온 주입을 행하지 않은 실리콘 웨이퍼에도, 실시예 1과 동일한 방법 및 조건으로 처리하여, 두께 2.0nm의 산화막을 형성하였다. 산화막의 두께는, 엘립소메트리법에 의해 측정하여, 확인하였다. 이 실리콘 웨이퍼를 지지측(支持側)의 웨이퍼로 하여, 상기 활성층측이 되는 실리콘 웨이퍼와 접합시켰다. 그 후, 500℃의 열처리를 행하고, 이온 주입층에서 박리시켜, 접합 웨이퍼를 제작하였다. 이어서, 접합 강도를 향상시키기 위한 열처리(아르곤 가스 분위기에서, 1100℃, 2hr)를 행하고, 추가로, 활성층측의 웨이퍼를 연마에 의해 소정의 두께까지 가공을 행하였다. 그 후, 접합 웨이퍼의 표면을 눈으로 검사한 바, 접합 계면에 국소적인 산화물은 발생해 있지 않는 것이 확인되었다(도1 참조).
(실시예 3)
300mm의 2장의 실리콘 웨이퍼를, 일단, HF 세정에 의해 자연 산화막을 완전히 제거한 후, 실시예 1과 동일한 방법 및 조건으로 처리하여, 두께 2.0nm의 산화막을 형성하고, 직접 접합시켰다. 산화막의 두께는, 엘립소메트리법에 의해 측정하여, 확인하였다. 그 후, 실시예 1과 동일한 방법으로 접합 웨이퍼를 제작하였다. 제작한, 접합 웨이퍼의 표면을 눈으로 검사하였다. 그 결과, 접합 계면에 국소적인 산화물은 발생해 있지 않는 것이 확인되었다(도1 참조).
(실시예 4)
300mm의 2장의 실리콘 웨이퍼를, 실시예 1과 동일한 방법 및 조건으로 처리하여, 두께 2.0nm의 산화막을 형성하였다. 산화막의 두께는, 엘립소메트리법에 의해 측정하여, 확인하였다. 이어서, 질소 가스 분위기에서 플라즈마 처리(25Pa, 20초간)를 행한 후, 직접 접합시켰다. 그 후, 접합 강도를 향상시키기 위한 열처리(아르곤 가스 분위기에서, 1100℃, 2hr)를 행하고, 추가로, 활성층측의 웨이퍼를 연삭 및 연마에 의해 소정의 두께까지 가공을 행하여 접합 웨이퍼를 제작하였다. 그 후, 접합 웨이퍼의 표면을 눈으로 검사하였다. 그 결과, 접합 계면에 국소적인 산화물은 발생해 있지 않는 것이 확인되었다(도1 참조).
(실시예 5)
300mm의 2장의 실리콘 웨이퍼를, 배치타입의 세정기를 이용하여, 오존 농도 가 10ppm인 오존(O3)수(실온)에 1분간 담금으로써, 두께 0.5nm의 산화막을 형성하였다. 산화막의 두께는, 엘립소메트리법에 의해 측정하여, 확인하였다. 산화막 형성 후, 2장의 실리콘 웨이퍼를 직접 접합시켰다. 접합 강도를 향상시키기 위한 열처리(아르곤 가스 분위기에서, 1100℃, 2hr)를 행하고, 추가로, 활성층측의 웨이퍼를 연삭 및 연마에 의해 소정의 두께까지 가공을 행하여 접합 웨이퍼를 제작하였다. 그 후, 접합 웨이퍼의 표면을 눈으로 검사하였다. 그 결과, 접합 계면에 국소적인 산화물은 발생해 있지 않는 것이 확인되었다(도1 참조).
(실시예 6)
수소 이온을 주입(가속 전압:50keV, 도즈량:1e17/㎠)한 300mm의 활성층측이 되는 실리콘 웨이퍼를, 실시예 5와 동일한 방법 및 조건으로 처리하여, 두께 0.5nm의 산화막을 형성하였다. 산화막의 두께는, 엘립소메트리법에 의해 측정하여, 확인하였다. 이와는 별도로, 수소 이온 주입을 행하지 않는 실리콘 웨이퍼에도, 실시예 5와 동일한 방법 및 조건으로 처리하여, 두께 0.5nm의 산화막을 형성하였다. 산화막의 두께는, 엘립소메트리법에 의해 측정하여, 확인하였다. 이 실리콘 웨이퍼를 지지측의 웨이퍼로 하여, 상기 활성층측이 되는 실리콘 웨이퍼와 접합시켰다. 그 후, 500℃의 열처리를 행하고, 이온 주입층에서 박리시켜, 접합 웨이퍼를 제작하였다. 이어서, 접합 강도를 향상시키기 위한 열처리(아르곤 가스 분위기에서, 1100℃, 2hr)를 행하고, 추가로, 활성층측의 웨이퍼를 연마에 의해 소정의 두께까지 가공을 행하였다. 그 후, 접합 웨이퍼의 표면을 눈으로 검사한 바, 접합 계면 에 국소적인 산화물은 발생해 있지 않는 것이 확인되었다(도1 참조).
(실시예 7)
300mm의 2장의 실리콘 웨이퍼를, 일단, HF 세정에 의해 자연 산화막을 완전히 제거한 후, 실시예 5와 동일한 방법 및 조건으로 처리하여, 두께 0.5nm의 산화막을 형성하고, 직접 접합시켰다. 산화막의 두께는, 엘립소메트리법에 의해 측정하여, 확인하였다. 그 후, 실시예 1과 동일한 방법으로 접합 웨이퍼를 제작하였다. 제작한, 접합 웨이퍼의 표면을 눈으로 검사하였다. 그 결과, 접합 계면에 국소적인 산화물은 발생해 있지 않는 것이 확인되었다(도1 참조).
(실시예 8)
300mm의 2장의 실리콘 웨이퍼를, 실시예 5와 동일한 방법 및 조건으로 처리하여, 두께 0.5nm의 산화막을 형성하였다. 산화막의 두께는, 엘립소메트리법에 의해 측정하여, 확인하였다. 이어서, 질소 가스 분위기에서 플라즈마 처리(25Pa, 20초간)를 시행한 후, 직접 접합시켰다. 그 후, 접합 강도를 향상시키기 위한 열처리(아르곤 가스 분위기에서, 1100℃, 2hr)를 행하고, 추가로, 활성층측의 웨이퍼를 연삭 및 연마에 의해 소정의 두께까지 가공을 행하여 접합 웨이퍼를 제작하였다. 그 후, 접합 웨이퍼의 표면을 눈으로 검사하였다. 그 결과, 접합 계면에 국소적인 산화물은 발생해 있지 않는 것이 확인되었다(도1 참조).
(비교예 1)
300mm의 2장의 실리콘 웨이퍼를, 배치 타입의 세정기를 이용하여, 오존 농도 가 30ppm인 오존(O3)수(실온)에 2.5분간 담금으로써, 두께 2.5nm의 산화막을 형성하였다. 산화막의 두께는, 엘립소메트리법에 의해 측정하여, 확인하였다. 산화막 형성 후, 2장의 실리콘 웨이퍼를 직접 접합시켰다. 접합 강도를 향상시키기 위한 열처리(아르곤 가스 분위기에서, 1100℃, 2hr)를 행하고, 추가로, 활성층측의 웨이퍼를 연삭 및 연마에 의해 소정의 두께까지 가공을 행하여 접합 웨이퍼를 제작하였다. 그 후, 접합 웨이퍼의 표면을 눈으로 검사하였다. 그 결과, 접합 계면에 국소적인 산화물이 발생해 있는 것이 확인되었다.
(비교예 2)
300mm의 2장의 실리콘 웨이퍼를, 열처리(종형로:700℃, 10분, 1% 산소, 99% 질소)에 의해, 두께 2nm의 산화막을 형성하고, 직접 접합시킨 후, 실시예 1과 동일한 방법으로 접합 웨이퍼를 제작하였다. 그 후, 접합 웨이퍼의 표면을 눈으로 검사한 바, 접합 계면에 국소적인 산화물이 발생해 있는 것이 확인되었다.
본 발명은, 접합 웨이퍼의 제작의 분야에 유용하다.
도1 은 실시예 1∼8의, 접합 웨이퍼의 표면을 눈으로 검사한 결과의 설명도이다. 국소적인 산화물의 발생은 확인할 수 없다.
도2 는 비교예 1∼2의, 접합 웨이퍼의 표면을 눈으로 검사한 결과의 설명도이다. 국소적인 산화물의 발생(점(点))을 확인할 수 있다.

Claims (9)

  1. 접합 웨이퍼의 제조 방법으로서,
    2장의 실리콘 웨이퍼를 오존 세정하여, 상기 실리콘 웨이퍼의 표면에 막두께 2.2nm 이하의 산화막을 형성하고,
    형성한 산화막을 통하여 상기 2장의 실리콘 웨이퍼를 접합시켜, 접합 웨이퍼를 얻는 것을 포함하는, 상기 제조 방법.
  2. 제1항에 있어서,
    접합 웨이퍼는, 접합 계면에 국소적인 산화물을 갖지 않는 제조 방법.
  3. 제1항 또는 제2항에 있어서,
    오존 세정에는, 오존 농도가 1∼50ppm의 범위에 있는 오존수를 이용하는 제조 방법.
  4. 제1항 또는 제2항에 있어서,
    오존 세정 전에, 실리콘 웨이퍼 표면의 자연 산화막을 제거하고, 그 후에 오존 세정을 행하는 제조 방법.
  5. 제1항 또는 제2항에 있어서,
    산화막 형성 후, 접합 전에 플라즈마 처리를 행하고, 그 후, 접합을 행하는 제조 방법.
  6. 제5항에 있어서,
    플라즈마 처리는, 질소, 산소, 아르곤, 희석 수소 또는 그들의 혼합 가스에 의한 플라즈마 처리인 제조 방법.
  7. 제1항 또는 제2항에 있어서,
    실리콘 웨이퍼의 접합은, 1000℃ 이상의 온도에서의 열처리에 의해 행하는 제조 방법.
  8. 제1항 또는 제2항에 있어서,
    접합시킨 웨이퍼를 박막화하는 공정을 추가로 포함하는 제조 방법.
  9. 제8항에 있어서,
    박막화하는 공정은, 연삭 및 연마의 공정, 또는 이온 주입 박리의 공정인 제조 방법.
KR1020070128749A 2007-03-14 2007-12-12 접합 웨이퍼의 제조 방법 KR100935397B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00064482 2007-03-14
JP2007064482A JP5433927B2 (ja) 2007-03-14 2007-03-14 貼り合わせウェーハの製造方法

Publications (2)

Publication Number Publication Date
KR20080084555A true KR20080084555A (ko) 2008-09-19
KR100935397B1 KR100935397B1 (ko) 2010-01-06

Family

ID=39529749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070128749A KR100935397B1 (ko) 2007-03-14 2007-12-12 접합 웨이퍼의 제조 방법

Country Status (6)

Country Link
US (1) US8802540B2 (ko)
EP (1) EP1970949B1 (ko)
JP (1) JP5433927B2 (ko)
KR (1) KR100935397B1 (ko)
CN (1) CN101266917B (ko)
SG (1) SG146517A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5664592B2 (ja) * 2012-04-26 2015-02-04 信越半導体株式会社 貼り合わせウェーハの製造方法
CN111962155B (zh) * 2020-08-06 2022-05-10 济南量子技术研究院 一种介质层辅助的厚片周期极化铁电晶体制备方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0719739B2 (ja) * 1990-09-10 1995-03-06 信越半導体株式会社 接合ウェーハの製造方法
JP3542376B2 (ja) 1994-04-08 2004-07-14 キヤノン株式会社 半導体基板の製造方法
US5603779A (en) * 1995-05-17 1997-02-18 Harris Corporation Bonded wafer and method of fabrication thereof
JP3611142B2 (ja) * 1995-08-29 2005-01-19 三菱住友シリコン株式会社 張り合わせウェーハおよびその製造方法
DE19780446T1 (de) * 1996-04-26 1998-10-01 Sumitomo Sitix Corp Bindungsverfahren für eine Silizium-Halbleiterplatte
JP3422225B2 (ja) 1997-07-08 2003-06-30 三菱住友シリコン株式会社 貼り合わせ半導体基板及びその製造方法
US6319331B1 (en) * 1997-12-01 2001-11-20 Mitsubishi Denki Kabushiki Kaisha Method for processing semiconductor substrate
JPH11233476A (ja) * 1997-12-01 1999-08-27 Mitsubishi Electric Corp 半導体基板の処理方法
FR2775119B1 (fr) * 1998-02-19 2000-04-07 France Telecom Procede pour limiter l'interdiffusion dans un dispositif semi-conducteur a grille composite si/si 1-x ge x, o inferieur a x inferieur ou egal a 1.
JP3385972B2 (ja) * 1998-07-10 2003-03-10 信越半導体株式会社 貼り合わせウェーハの製造方法および貼り合わせウェーハ
US6230720B1 (en) * 1999-08-16 2001-05-15 Memc Electronic Materials, Inc. Single-operation method of cleaning semiconductors after final polishing
US6902987B1 (en) * 2000-02-16 2005-06-07 Ziptronix, Inc. Method for low temperature bonding and bonded structure
US6492283B2 (en) * 2000-02-22 2002-12-10 Asm Microchemistry Oy Method of forming ultrathin oxide layer
TWI333236B (en) * 2002-12-02 2010-11-11 Tadahiro Ohmi Semiconductor device and method of manufacturing the same
US7018909B2 (en) * 2003-02-28 2006-03-28 S.O.I.Tec Silicon On Insulator Technologies S.A. Forming structures that include a relaxed or pseudo-relaxed layer on a substrate
US7071077B2 (en) * 2003-03-26 2006-07-04 S.O.I.Tec Silicon On Insulator Technologies S.A. Method for preparing a bonding surface of a semiconductor layer of a wafer
JP4285244B2 (ja) * 2004-01-08 2009-06-24 株式会社Ｓｕｍｃｏ Ｓｏｉウェーハの作製方法
JP2006080314A (ja) * 2004-09-09 2006-03-23 Canon Inc 結合基板の製造方法
US8138061B2 (en) * 2005-01-07 2012-03-20 International Business Machines Corporation Quasi-hydrophobic Si-Si wafer bonding using hydrophilic Si surfaces and dissolution of interfacial bonding oxide
JP2006278893A (ja) * 2005-03-30 2006-10-12 Toshiba Ceramics Co Ltd 貼り合わせウェーハの製造方法
JP4655797B2 (ja) * 2005-07-19 2011-03-23 信越半導体株式会社 直接接合ウエーハの製造方法
JP2007149723A (ja) * 2005-11-24 2007-06-14 Sumco Corp 貼り合わせウェーハの製造方法
JP4940737B2 (ja) * 2006-04-11 2012-05-30 株式会社Ｓｕｍｃｏ 少数キャリア拡散長測定方法およびシリコンウェーハの製造方法

Also Published As

Publication number Publication date
CN101266917A (zh) 2008-09-17
EP1970949A3 (en) 2011-06-22
JP2008227207A (ja) 2008-09-25
US8802540B2 (en) 2014-08-12
EP1970949B1 (en) 2017-03-22
EP1970949A2 (en) 2008-09-17
KR100935397B1 (ko) 2010-01-06
SG146517A1 (en) 2008-10-30
US20080227271A1 (en) 2008-09-18
CN101266917B (zh) 2010-09-08
JP5433927B2 (ja) 2014-03-05

Similar Documents

Publication Publication Date Title
US7354844B2 (en) Method for manufacturing SOI substrate
US8236667B2 (en) Silicon on insulator (SOI) wafer and process for producing same
US20080072926A1 (en) Method for Cleaning Soi Wafer
EP2345068B1 (en) Method of detaching semi-conductor layers at low temperature
KR20000011625A (ko) 접합웨이퍼의제조방법및접합웨이퍼
US8288245B2 (en) Reprocessing method of semiconductor substrate, manufacturing method of reprocessed semiconductor substrate, and manufacturing method of SOI substrate
KR101559973B1 (ko) 접합 웨이퍼의 제조방법
JP2011103409A (ja) ウェーハ貼り合わせ方法
JP5261960B2 (ja) 半導体基板の製造方法
KR20060110208A (ko) 실리콘 기판의 세정방법
JP5320954B2 (ja) Ｓｏｉウェーハの製造方法
KR100935397B1 (ko) 접합 웨이퍼의 제조 방법
JP5865057B2 (ja) 半導体基板の再生方法、及びｓｏｉ基板の作製方法
JP4694372B2 (ja) ウェハの表面粗さを改善する方法
US20100178750A1 (en) Method for producing bonded wafer
EP3029730B1 (en) Bonded wafer manufacturing method
JP5364345B2 (ja) Ｓｏｉ基板の作製方法
WO2008088559A1 (en) Method and structure for cleaning surfaces for bonding layer transfer substrates
JP2006013179A (ja) Ｓｏｉウェーハの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121221

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131220

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141219

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151218

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161216

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20181220

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20191220

Year of fee payment: 11