CN107633997B - 一种晶圆键合方法 - Google Patents

一种晶圆键合方法 Download PDF

Info

Publication number
CN107633997B
CN107633997B CN201710681131.4A CN201710681131A CN107633997B CN 107633997 B CN107633997 B CN 107633997B CN 201710681131 A CN201710681131 A CN 201710681131A CN 107633997 B CN107633997 B CN 107633997B
Authority
CN
China
Prior art keywords
wafer
bonding
silica solution
wafers
processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710681131.4A
Other languages
English (en)
Other versions
CN107633997A (zh
Inventor
郭帅
王家文
丁滔滔
邢瑞远
王孝进
王家友
李春龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN201811524833.2A priority Critical patent/CN109671614B/zh
Priority to CN201710681131.4A priority patent/CN107633997B/zh
Publication of CN107633997A publication Critical patent/CN107633997A/zh
Priority to PCT/CN2018/088954 priority patent/WO2019029237A1/en
Priority to CN201880005379.1A priority patent/CN110168699B/zh
Priority to CN202011015413.9A priority patent/CN111916342B/zh
Priority to TW107122490A priority patent/TWI662589B/zh
Priority to US16/046,172 priority patent/US10679854B2/en
Application granted granted Critical
Publication of CN107633997B publication Critical patent/CN107633997B/zh
Priority to US16/870,349 priority patent/US11342185B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/2003—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy characterised by the substrate
    • H01L21/2007—Bonding of semiconductor wafers to insulating substrates or to semiconducting substrates using an intermediate insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L24/81 - H01L24/86
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/89—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using at least one connector not provided for in any of the groups H01L2224/81 - H01L2224/86

Abstract

一种晶圆键合方法，包括：提供具有正面和背面的第一晶圆和第二晶圆；对第一和第二晶圆的正面进行等离子体活化处理；对等离子体活化处理后的第一和第二晶圆的正面进一步进行硅溶胶冲洗处理；对硅溶胶冲洗后的第一和第二晶圆执行初步键合工艺；对初步键合的第一和第二晶圆进行热处理。通过硅溶胶冲洗为晶圆正面提供更多的羟基，从而增加键合强度。硅溶胶优选低浓度的硅溶胶。

Description

一种晶圆键合方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种晶圆键合工艺。
背景技术
随着电子产业的发展，芯片的功能越来越复杂，尺寸越来越小，适应该需求的新的半导体技术不断涌现，如晶圆级封装、3D芯片堆叠，3D器件、绝缘体上硅晶圆等等，这些技术的发展驱动了晶圆键合技术的发展。
晶圆键合是通过晶圆界面处的原子在外界能量的作用下，通过范德华力、分子力甚至原子力使晶圆键合成为一体的技术。现有圆晶键合工艺手段可分为四大类：粘结剂和阳极键合、直接晶圆键合、金属键合、混合金属介质键合。其中直接晶圆键合技术由于适用于各种不同晶向的材料，且温度适用范围大，单位时间产出较高，且一般能保证一定的键合强度，因此应用范围广泛。等离子体活化键合是常用的直接晶圆键合工艺的一种。
现有技术中，等离子体活化键合技术通常采用如下的方法。首先对晶圆进行表面抛光和清洗，然后经过等离子体表面活化，再使用去离子水进行表面冲洗，随后再进行预键合，最后经过一定温度下的热处理而完成晶圆的键合工艺。然而上述等离子体活化键合在未进行最后一道热处理前是通过范德华力和羟基中的氢键相互连接以到达粘结在一起的作用，最后再经过热处理脱去水分子形成共价键以实现稳定键合的作用，但由于前处理工艺中使用的去离子水中的羟基含量较低，难以提供足够量的羟基用以实现后期的共价键键合，出现脱粘(debond)现象，如图1所示。同时在工艺制程要求更高时，该问题将进一步凸显。
发明内容
为了解决上述问题，本申请提出了一种晶圆键合方法，其通过对等离子体活化后的晶圆正面进行硅溶胶冲洗处理，对键合表面提供足够的羟基，从而提高晶圆键合结合力，为后续工艺提供更大的工艺窗口，提升器件结构稳定性和可靠性。硅溶胶粒子表面活性非常高，其表面携带的大量羟基在与晶圆接触后迅速吸附在晶圆表面，为后续的键合工艺提供足够量的羟基，以提高键合强度。同时当准备键合的晶圆正面粗糙度较大的情况下，硅溶胶的胶粒可以很好的填充表面粗糙形成的表面微观结构上的空隙,在经过热处理工艺后，硅溶胶胶粒和基底完全融合一体，减少微观结构上的空隙。
本发明的目的是通过以下技术方案实现的。
提供一种晶圆键合方法，包括如下步骤：
提供第一晶圆和第二晶圆，第一晶圆和第二晶圆分别包括正面和背面；
对第一和第二晶圆的正面进行等离子体活化处理；
对第一和第二晶圆的正面进一步进行硅溶胶冲洗处理；
对硅溶胶冲洗处理后的第一和第二晶圆执行初步键合工艺，完成第一和第二晶圆的贴合；
对贴合的第一和第二晶圆进行热处理，完成第一和第二晶圆的键合。
其中，等离子体活化处理采用氧气或者氮气，处理压力为0.05-0.5mbar，高频放电功率为40-100W，低频放电功率为10-40W，处理时间5s-50s。。
其中，硅溶胶优选低浓度硅溶胶，更优选的浓度为1％-30％。
其中，硅溶胶冲洗处理包括第一和第二晶圆在转速50-1000rpm下冲洗10-30s，优选地，包括第一和第二晶圆在转速200rpm下冲洗10-30s。
其中，冲洗处理后初步键合工艺前，还包括晶圆的甩干工艺。
其中，初步键合工艺中，第一和第二晶圆进行键合前距离为20-100um，晶圆键合时最内圈施加压力为80-200mbar。
其中，热处理为低温热处理，其在氮气环境下，在200-450℃处理1-2小时。
本发明提供一种晶圆键合结构，其采用前述任意一项晶圆键合方法获得。
本发明提供一种晶圆键合结构，包括第一晶圆和第二晶圆，其特征在于第一和第二晶圆的键合强度大于2.0J/m2。
附图说明
通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本发明的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
图1现有技术中晶圆键合工艺后的界面状态示意图。
图2依照本发明的等离子体活化键合方法的框图。
图3依照本发明的硅溶胶冲洗后，进行等离子体活化键合的初步键合和热处理处理的晶圆状态示意图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施方式。虽然附图中显示了本公开的示例性实施方式，然而应当理解，可以以各种形式实现本公开而不应被这里阐述的实施方式所限制。相反，提供这些实施方式是为了能够更透彻地理解本公开，并且能够将本公开的范围完整的传达给本领域的技术人员。
根据本发明的实施方式，提出一种晶圆键合方法，如图2所示，包括如下步骤：
S1：等离子体活化处理，提供第一晶圆10和第二晶圆20，采用等离子对抛光后的正面11和21进行表面处理，从而实现表面活化；
S2：对等离子体活化处理后的第一和第二晶圆的正面进一步进行硅溶胶冲洗处理；
S3：初步键合工艺，通过施加适当的压力，使得硅溶胶冲洗后的、正面相对的第一和第二晶圆10和20从中心向四周逐渐接触并完成初步键合；
S4：对初步键合后的第一和第二晶圆10和20进行热处理，例如低温热处理，使得第一和第二晶圆10和20的正面通过共价键结合在一起，获得牢固的键合结构。
上述键合工艺可通过完成。
经过上述工艺获得的晶圆键合结构，其键合强度高，采用裂纹扩展法测试获得的晶圆键合强度大于2.0J/m2。
步骤S1中，对第一和第二晶圆10和20片进行等离子体活化处理过程中，等离子气体包括但不限于使用氧气、氮气或其组合，处理压力为0.05-0.5mbar，高频放电功率为40-100W，低频放电功率为10-40W，处理时间5s-50s。
步骤S2中，硅溶胶优选为低浓度硅溶胶，更优选的，浓度范围为1％-30％。硅溶胶粒子表面活性非常高，表面携带的大量羟基在与晶圆接触后迅速吸附在晶圆表面，为后续的键合工艺提供足够量的羟基。
表面硅溶胶处理可按照如下方式进行：对第一和第二晶圆10和20的正面11和21使用硅溶胶进行冲洗，第一和第二晶圆10和20的转速设定为200rpm，硅溶胶经由硅溶胶管路从第一和第二晶圆10和20的中心位置流出，冲洗10-30s，然后关闭硅溶胶管路，将第一和第二晶圆加速旋转至1000-2000rpm的速度并保持一段时间，从而甩干表面水分。该甩干晶圆表面水分的过程，也可以采用较低转速旋转(如500-1000rpm)较长时间的方式完成。步骤S3的初步键合工艺具体可包括：设定第一和第二晶圆10和20进行键合前距离为20-100um，晶圆键合时最内圈施加压力为80-200mbar，使第一和第二晶圆10和20从中心开始接触，然后打开中圈气路，使第一和第二晶圆10和20中部区域开始接触键合，最后打开晶圆最外圈气路，使第一和第二晶圆10和20最外围完全接触，最后整个晶圆键合工艺初步完成。
步骤S4的热处理可采用低温热处理，将已经贴合在一起的第一和第二晶圆10和20在氮气环境中进行热退火处理，热处理温度范围优选200-450℃，热处理时间优选为1-2小时。
在步骤S1之前还包括对第一和第二晶圆10和20的正面11和21分别进行表面抛光处理的步骤。对第一和第二晶圆的表面抛光可采用常规的抛光方式，如化学机械研磨抛光、湿法化学清洗等。当抛光后表面粗糙度较大的情况下，如采用CMP工艺抛光时，在进行键合时，表面微观结构上存在一定的空隙，而硅溶胶胶粒可以很好的填充这一部分区域,在经过热处理工艺后，硅溶胶胶粒和基底完全融合一体，减少微观结构上的空隙，如图3所示。
抛光后的正面11和21的表面粗糙度均方根(RMS)优选小于0.5nm。
在步骤S3之前，步骤S2之后，还包括预对准的步骤。设定第一和第二晶圆10和20上下的距离后，对第一和第二晶圆的垂直位置进行预对准，使得第一和第二晶圆的中心基本对齐。
实施例1
对第一晶圆10的正面11和第二晶圆20的正面21进行等离子体表面处理，使用氮气为等离子体气体，压力为0.3mbar，氧气流量50sccm，高频电压60W，低频电压25W。
表面硅溶胶处理，使用浓度为10％的硅溶胶进行表面处理，先将晶圆旋转至35rpm，然后打开硅溶胶管路，冲洗晶圆表面，将晶圆加速至旋转速度200rpm，冲洗10s，关闭硅溶胶管路，将晶圆加速旋转至2000rpm，将表面水分甩干。
表面初步键合，设定第一和第二晶圆的距离为45um，内圈压力为100mbar使第一和第二晶圆的内圈贴合，然后释放中圈气路，使第一和第二晶圆中部区域贴合，最后释放外圈气路，使第一和第二晶圆实现完全贴合。
低温热处理，将已经完成贴合的第一和第二晶圆在氮气环境中350℃热退火2小时。
实施例2
对第一晶圆10的正面11和第二晶圆20的正面21进行等离子体表面活化处理，使用氧气作为等离子体气体，压力为0.1mbar，氧气流量60sccm，高频电压70W，低频电压35W。
表面硅溶胶处理，使用浓度为3％的硅溶胶进行表面处理，先将晶圆旋转至25rpm，然后打开硅溶胶管路，冲洗晶圆表面，将晶圆加速至旋转速度200rpm，冲洗30s，关闭硅溶胶管路，将晶圆加速旋转至1500rpm，将表面水分甩干。
初步表面键合，设定第一和第二晶圆的距离为20um，内圈压力为80mbar使第一和第二晶圆的内圈贴合，然后释放中圈气路，使第一和第二晶圆中部区域贴合，最后释放外圈气路，使第一和第二晶圆实现完全贴合。
低温热处理，将已经完成贴合的第一和第二晶圆在氮气环境中400℃热退火1小时。
实施例3
对第一晶圆10的正面11和第二晶圆20的正面21进行等离子体表面处理，使用氧气作为等离子体气体，压力为0.5mbar，氧气流量50sccm，高频电压60W，低频电压30W。
表面硅溶胶处理，使用浓度为30％的硅溶胶进行表面处理，先将晶圆旋转至40rpm，然后打开硅溶胶管路，冲洗晶圆表面，将晶圆加速至旋转速度200rpm，冲洗20s，关闭硅溶胶管路，将晶圆加速旋转至2000rpm，将表面水分甩干。
初步表面键合，设定第一和第二晶圆的距离为100um，内圈压力为200mbar使第一和第二晶圆的内圈贴合，然后释放中圈气路，使第一和第二晶圆中部区域贴合，最后释放外圈气路，使第一和第二晶圆实现完全贴合。
低温热处理，将已经完成贴合的第一和第二晶圆在氮气环境中200℃热退火2小时。
实施例4
对第一晶圆10的正面11和第二晶圆20的正面21进行等离子体表面处理，使用氧气作为等离子体气体，压力为0.5mbar，氧气流量50sccm，高频电压60W，低频电压25W。
表面硅溶胶处理，使用浓度为24％的硅溶胶进行表面处理，先将晶圆旋转至30rpm，然后打开硅溶胶管路，冲洗晶圆表面，将晶圆加速至旋转速度200rpm，冲洗10s，关闭硅溶胶管路，将晶圆加速旋转至2000rpm，将表面水分甩干。
初步表面键合，设定第一和第二晶圆的距离为20um，内圈压力为150mbar使第一和第二晶圆的内圈贴合，然后释放中圈气路，使第一和第二晶圆中部区域贴合，最后释放外圈气路，使第一和第二晶圆实现完全贴合。
低温热处理，将已经完成贴合的第一和第二晶圆在氮气环境中280℃热退火1小时。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种晶圆键合方法，包括如下步骤：
提供第一晶圆和第二晶圆，第一晶圆和第二晶圆分别包括正面和背面；
对第一晶圆和第二晶圆的正面进行等离子体活化处理；
对第一晶圆和第二晶圆的正面进一步进行硅溶胶冲洗处理；
对硅溶胶冲洗处理后的第一晶圆和第二晶圆执行初步键合工艺，完成第一晶圆和第二晶圆的贴合；
对贴合的第一和第二晶圆进行热处理，完成第一晶圆和第二晶圆的键合。
2.如权利要求1所述的晶圆键合方法，其中，在初步键合工艺中，通过释放气路使第一晶圆和第二晶圆贴合。
3.如权利要求2所述的晶圆键合方法，其中，在所述释放气路过程中，首先使第一和第二晶圆的内圈贴合，随后释放中圈气路，最后释放外圈气路。
4.如权利要求1所述的晶圆键合方法，其中，硅溶胶浓度为1％-30％。
5.如权利要求1所述的晶圆键合方法，其中，硅溶胶冲洗处理包括第一晶圆和第二晶圆在转速50-1000rpm下冲洗10-30s。
6.如权利要求5所述的晶圆键合方法，其中，硅溶胶冲洗处理第一晶圆和第二晶圆在转速200rpm下冲洗10-30s。
7.如权利要求5所述的晶圆键合方法，其中，在冲洗处理步骤后初步键合工艺前，还包括干燥步骤。
8.如权利要求1所述的晶圆键合方法，其中，初步键合工艺中，第一晶圆和第二晶圆进行初步键合前距离为20-100um，初步键合时最内圈施加压力为80-200mbar。
9.如权利要求1所述的晶圆键合方法，其中，热处理为低温热处理，其在氮气环境下，在200-450℃处理1-2小时。
10.一种晶圆键合结构，包括：
第一晶圆，包括正面和背面；
第二晶圆，包括正面和背面；
所述第一晶圆 与所述第二晶圆 键合；
其中，第一晶圆和第二晶圆的键合过程包括：
对第一晶圆和第二晶圆的正面通过等离子体活化处理后再进行硅溶胶冲洗，实现初步表面键合，完成第一晶圆和第二晶圆的贴合；
对贴合的第一和第二晶圆进行热处理实现第一晶圆和第二晶圆的键合。
CN201710681131.4A 2017-08-10 2017-08-10 一种晶圆键合方法 Active CN107633997B (zh)

Priority Applications (8)

Application Number Priority Date Filing Date Title
CN201811524833.2A CN109671614B (zh) 2017-08-10 2017-08-10 一种晶圆键合方法
CN201710681131.4A CN107633997B (zh) 2017-08-10 2017-08-10 一种晶圆键合方法
CN202011015413.9A CN111916342B (zh) 2017-08-10 2018-05-30 晶圆键合方法及其结构
CN201880005379.1A CN110168699B (zh) 2017-08-10 2018-05-30 晶圆键合方法及其结构
PCT/CN2018/088954 WO2019029237A1 (en) 2017-08-10 2018-05-30 WING BONDING METHOD AND STRUCTURE THEREOF
TW107122490A TWI662589B (zh) 2017-08-10 2018-06-29 晶圓接合方法及其結構
US16/046,172 US10679854B2 (en) 2017-08-10 2018-07-26 Wafer bonding method and structure thereof
US16/870,349 US11342185B2 (en) 2017-08-10 2020-05-08 Wafer bonding method and structure thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710681131.4A CN107633997B (zh) 2017-08-10 2017-08-10 一种晶圆键合方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201811524833.2A Division CN109671614B (zh) 2017-08-10 2017-08-10 一种晶圆键合方法

Publications (2)

Publication Number Publication Date
CN107633997A CN107633997A (zh) 2018-01-26
CN107633997B true CN107633997B (zh) 2019-01-29

Family

ID=61099220

Family Applications (4)

Application Number Title Priority Date Filing Date
CN201710681131.4A Active CN107633997B (zh) 2017-08-10 2017-08-10 一种晶圆键合方法
CN201811524833.2A Active CN109671614B (zh) 2017-08-10 2017-08-10 一种晶圆键合方法
CN202011015413.9A Active CN111916342B (zh) 2017-08-10 2018-05-30 晶圆键合方法及其结构
CN201880005379.1A Active CN110168699B (zh) 2017-08-10 2018-05-30 晶圆键合方法及其结构

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201811524833.2A Active CN109671614B (zh) 2017-08-10 2017-08-10 一种晶圆键合方法
CN202011015413.9A Active CN111916342B (zh) 2017-08-10 2018-05-30 晶圆键合方法及其结构
CN201880005379.1A Active CN110168699B (zh) 2017-08-10 2018-05-30 晶圆键合方法及其结构

Country Status (4)

Country Link
US (2) US10679854B2 (zh)
CN (4) CN107633997B (zh)
TW (1) TWI662589B (zh)
WO (1) WO2019029237A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110168699A (zh) * 2017-08-10 2019-08-23 长江存储科技有限责任公司 晶圆键合方法及其结构

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10879854B2 (en) 2018-01-26 2020-12-29 Skyworks Solutions, Inc. Universal memory-based model for nonlinear power amplifier behaviors
US10755979B2 (en) 2018-10-31 2020-08-25 Ningbo Semiconductor International Corporation Wafer-level packaging methods using a photolithographic bonding material
CN111128749A (zh) * 2018-10-31 2020-05-08 中芯集成电路（宁波）有限公司 使用可光刻键合材料的晶圆级封装方法
CN109786229B (zh) * 2018-12-05 2021-07-02 中北大学 一种晶圆键合方法以及相应的异质衬底制备的方法
WO2020140212A1 (en) * 2019-01-02 2020-07-09 Yangtze Memory Technologies Co., Ltd. Plasma activation treatment for wafer bonding
CN111081580A (zh) * 2019-08-23 2020-04-28 德淮半导体有限公司 晶圆断键强度的检测方法
CN110854117A (zh) * 2019-11-26 2020-02-28 中国科学院微电子研究所 一种三维静态随机存取存储器及其制备方法
CN111540684A (zh) * 2020-05-11 2020-08-14 中国科学院上海微系统与信息技术研究所 一种金刚石基异质集成氮化镓薄膜与晶体管的微电子器件及其制备方法
CN112053939B (zh) * 2020-07-07 2023-01-17 北京华卓精科科技股份有限公司 一种晶圆键合方法
CN112366195B (zh) * 2020-10-10 2022-02-22 长江存储科技有限责任公司 键合方法及键合结构
CN112670170B (zh) * 2020-12-30 2024-02-02 长春长光圆辰微电子技术有限公司 一种提高硅片键合力的方法
US11670539B2 (en) 2021-02-22 2023-06-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of making a semiconductor arrangement
US11908829B2 (en) * 2021-03-26 2024-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit package and method of forming same
TWI769814B (zh) * 2021-05-14 2022-07-01 聯華電子股份有限公司 改善半導體鍵合品質的方法
CN114335268A (zh) * 2022-03-17 2022-04-12 南昌凯捷半导体科技有限公司 一种提高mini LED键合良率的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070100687A (ko) * 2004-09-13 2007-10-11 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
CN102376653A (zh) * 2010-08-20 2012-03-14 S.O.I.Tec绝缘体上硅技术公司 低温键合方法
WO2013161188A1 (ja) * 2012-04-26 2013-10-31 信越半導体株式会社 貼り合わせウェーハの製造方法
CN105176179A (zh) * 2015-08-31 2015-12-23 福州富兰机电技术开发有限公司 改性硅溶胶及其制备方法和应用
CN105197880A (zh) * 2014-06-24 2015-12-30 中芯国际集成电路制造(上海)有限公司 一种带空腔晶片的键合方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7094667B1 (en) * 2000-12-28 2006-08-22 Bower Robert W Smooth thin film layers produced by low temperature hydrogen ion cut
US20040126993A1 (en) * 2002-12-30 2004-07-01 Chan Kevin K. Low temperature fusion bonding with high surface energy using a wet chemical treatment
US7473616B2 (en) * 2004-12-23 2009-01-06 Miradia, Inc. Method and system for wafer bonding of structured substrates for electro-mechanical devices
JP5612591B2 (ja) * 2008-11-14 2014-10-22 バンドギャップ エンジニアリング， インコーポレイテッド ナノ構造デバイス
DE102009048436B4 (de) * 2009-10-07 2012-12-20 Siltronic Ag Verfahren zum Schleifen einer Halbleiterscheibe
WO2011062836A1 (en) * 2009-11-18 2011-05-26 3M Innovative Properties Company Multi-layer optical films
CN102092002B (zh) * 2010-12-09 2012-04-25 郭兵健 单晶硅片液体抛光方法
WO2013066977A1 (en) * 2011-10-31 2013-05-10 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Methods for wafer bonding and for nucleating bonding nanophases using wet and steam pressurization
CN103506928B (zh) * 2012-06-19 2016-02-10 上海硅酸盐研究所中试基地 超硬半导体材料抛光方法
JP6322890B2 (ja) * 2013-02-18 2018-05-16 住友電気工業株式会社 Ｉｉｉ族窒化物複合基板およびその製造方法、ならびにｉｉｉ族窒化物半導体デバイスの製造方法
US9136337B2 (en) * 2012-10-12 2015-09-15 Sumitomo Electric Industries, Ltd. Group III nitride composite substrate and method for manufacturing the same, laminated group III nitride composite substrate, and group III nitride semiconductor device and method for manufacturing the same
JP6184510B2 (ja) * 2012-11-14 2017-08-23 スリーエム イノベイティブ プロパティズ カンパニー 太陽電池モジュールのフィルムに好適なフルオロポリマーコーティング
CN103832970B (zh) * 2012-11-27 2016-06-15 中国科学院微电子研究所 一种低温晶圆键合方法
CN103903979A (zh) * 2012-12-28 2014-07-02 安集微电子（上海）有限公司 一种化学机械抛光方法
CN103117235A (zh) * 2013-01-31 2013-05-22 上海新傲科技股份有限公司 等离子体辅助键合方法
WO2014141734A1 (ja) * 2013-03-12 2014-09-18 コニカミノルタ株式会社 有機エレクトロルミネッセンス表示装置及びその製造方法
JP6770432B2 (ja) * 2014-01-27 2020-10-14 コーニング インコーポレイテッド 薄いシートの担体との制御された結合のための物品および方法
WO2015129302A1 (ja) * 2014-02-26 2015-09-03 日本碍子株式会社 半導体用複合基板のハンドル基板
CN104051573B (zh) * 2014-06-17 2016-06-01 徐州工业职业技术学院 一种硅片掩膜制绒工艺
CN104167351B (zh) * 2014-07-23 2018-06-01 东莞市天域半导体科技有限公司 一种SiC外延片的化学机械清洗方法
DE102014013550A1 (de) 2014-09-12 2016-03-31 Schott Ag Beschichtetes chemisch vorgespanntes flexibles dünnes Glas
CN104900615A (zh) * 2015-05-08 2015-09-09 武汉新芯集成电路制造有限公司 一种提高键合力的方法及一种半导体键合结构
CN105206536B (zh) * 2015-08-17 2018-03-09 武汉新芯集成电路制造有限公司 一种增强键合强度的晶圆键合方法及结构
TW201825623A (zh) * 2016-08-30 2018-07-16 美商康寧公司 用於片材接合的矽氧烷電漿聚合物
CN107633997B (zh) * 2017-08-10 2019-01-29 长江存储科技有限责任公司 一种晶圆键合方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070100687A (ko) * 2004-09-13 2007-10-11 신에쯔 한도타이 가부시키가이샤 Ｓｏｉ 웨이퍼의 제조 방법 및 ｓｏｉ 웨이퍼
CN102376653A (zh) * 2010-08-20 2012-03-14 S.O.I.Tec绝缘体上硅技术公司 低温键合方法
WO2013161188A1 (ja) * 2012-04-26 2013-10-31 信越半導体株式会社 貼り合わせウェーハの製造方法
CN105197880A (zh) * 2014-06-24 2015-12-30 中芯国际集成电路制造(上海)有限公司 一种带空腔晶片的键合方法
CN105176179A (zh) * 2015-08-31 2015-12-23 福州富兰机电技术开发有限公司 改性硅溶胶及其制备方法和应用

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110168699A (zh) * 2017-08-10 2019-08-23 长江存储科技有限责任公司 晶圆键合方法及其结构

Also Published As

Publication number Publication date
CN111916342A (zh) 2020-11-10
CN107633997A (zh) 2018-01-26
US11342185B2 (en) 2022-05-24
TW201911365A (zh) 2019-03-16
US20200273706A1 (en) 2020-08-27
WO2019029237A1 (en) 2019-02-14
CN110168699A (zh) 2019-08-23
CN111916342B (zh) 2021-04-16
US20190051524A1 (en) 2019-02-14
CN109671614B (zh) 2020-08-21
TWI662589B (zh) 2019-06-11
US10679854B2 (en) 2020-06-09
CN110168699B (zh) 2020-11-17
CN109671614A (zh) 2019-04-23

Similar Documents

Publication Publication Date Title
CN107633997B (zh) 一种晶圆键合方法
TW434110B (en) Multi-step chemical mechanical polishing
JP4628580B2 (ja) 貼り合せ基板の製造方法
TWI402170B (zh) 鍵結兩底材之方法
CN106571334A (zh) 一种硅片间的混合键合方法
TW466642B (en) Process for fabricating semiconductor wafers with external gettering
CN104925748B (zh) 一种提高晶圆间键合强度的方法
US20110189834A1 (en) Surface treatment for molecular bonding
CN104157744B (zh) 一种基于外延层转移实现金刚石基GaN的方法
JP2009533854A (ja) 低温熱処理を用いて基板を組み立てる方法
US9511475B2 (en) Polishing device for removing polishing byproducts
CN105374862B (zh) 一种半导体器件及其制作方法和电子装置
CN104867814B (zh) Ge薄膜键合制备绝缘层上锗的方法
JP5493343B2 (ja) 貼り合わせウェーハの製造方法
CN105197880B (zh) 一种带空腔晶片的键合方法
CN104916535B (zh) 一种激光诱导热生长氧化硅的方法
JP6643873B2 (ja) ２枚の基板を積層する方法
TW201839797A (zh) Soi晶圓的製造方法
TW200522190A (en) Wet cleaning method to eliminate copper corrosion
WO2020237801A1 (zh) 三维多孔结构复合体材料及制备方法、显示装置
JP5339785B2 (ja) 貼り合わせウェーハの製造方法
US7670438B2 (en) Method of removing particles from wafer
CN104465282B (zh) 一种具有冷却结构的离子束刻蚀机工作台
CN104925740A (zh) 一种利用激光退火改善热键合质量的方法
CN101261931A (zh) 一种短波长光辅助硅片直接键合方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant